Capitolul 8 Circuite integrate digitale

79

CAPITOLUL 8

CIRCUITE INTEGRATE DIGITALE

8.1. Probleme generale.

8.1.1. Funcii logice elementare

Sistemul binar i funciile de variabile binare care mai sunt denumite

funcii logice booleene (fiind introduse de matematicianul G. Boole acestea

opereaz cu dou valori, adevrat i fals) sunt larg utilizate n domenii cum sunt

calculatoarele, transmisia informaiei, automatic, sisteme de msur i control,

prin circuitele electronice denumite digitale care modeleaza astfel de funcii.

Sistemul binar este cel mai bine adaptat circuitelor electronice deoarece,

pe de o parte, dispozitivele electronice principale pot funciona foarte bine ca

nite comutatoare cu doar dou stri iar pe de alta fiindc folosirea a doar dou

nivele de tensiune corespunztoare celor dou cifre, 0 i 1, se face electronic

simplu, cu precizie i siguran.

Argumentele unei funcii booleene pot lua dou valori distincte, 0 sau 1.

Funcia la fel, poate avea ,de asemenea ,doar dou valori 0 sau 1. Definirea

curent a unei altfel de funcii se face printr-un tabel, numit de adevr, care d

valoarea funciei pentru toate combinaiile de valori posibile ale variabilelor.

Algebra booleean arat c orice funcie de variabile binare poate fi

exprimat i matematic cu ajutorul unui grup de trei funcii care reprezint i

operaii ntre variabile sau funcii cu reprezentare grafic distinct. Acestea sunt

funciile SAU cu operatorul similar sumei, I cu operatorul similar produsului

i NU cu operatorul reprezentnd o linie deasupra operandului, fie acesta o

variabila sau o alt funcie.

Un astfel de grup de funcii prin care se pot exprima toate celelalte funcii

se numte sistem complet de funcii.

Mai exist dou sisteme complete de funcii n afar de I, SAU, NU.

Acestea sunt formate de fapt din cte o singura funcie i anume I-NU i SAU-

NU.

Un circuit care realizeaz o funcie logic se mai numete i poart logic.

Circuitele care realizeaz funcii de variabile binare s-au dovedit a fi

foarte potrivite realizrii integrate.

DISPOZITIVE I CIRCUITE ELECTRONICE

80

5.1.2. Evoluia circuitelor integrate digitale

Primele circuite digitale care modelau funcii logice au fost realizate cu

relee. Intradevr, combinaia serie a contactelor unor relee poate produce funcia

I deoarece contactul total (funcia) e fcut doar dac toate contactele

(variabilele) sunt fcute. Similar, o combinaie paralel de contacte reprezint

funcia SAU.

Iar sistemele construite au fost complexe. Germanul Konrad Zuse a

imaginat n 1930 o main programabil, cu relee electromecanice, care avea

unitate aritmetic, memorie, unitate de control i carduri perforate pentru

introducerea datelor.

Zuse, care inteniona s utilizeze apoi tuburi electronice, nu a putut, din

cauza rzboiului, s-i duc planurile la bun sfrit. Sistemul construit de el,

distrus n timpul rzboiului, a fost refcut ca fiind istoric primul calculator

digital funcional i este azi piesa de muzeu (figura 8.1).

Fig. 8.1. Primul calculator electromecanic al lui Konrad Zuse.

Au urmat circuitele digitale cu tuburi electronice cu rezultate mai

importante. n figura 8.2. este primul calculator electronic universal, ENIAC,

care utiliza peste 17.000 de tuburi electronice, consuma aproape 200 kW i avea

o memorie de 1000 de bii, construit n 1946 de John Mauchly i John Adam

Presper Eckert Jr.

Capitolul 8 Circuite integrate digitale

81

Fig. 8.2. Primul calculator electronic universal, ENIAC.

Circuitele digitale intr apoi n epoca dispozitivelor semiconductoare.

Apar primele familii de circuite logice, la nceput tot cu elemente discrete.

Acestea primesc acronime care vin n general de la dispozitivele utilizate.

O familie cuprinde circuite realizate tehnologic similar, alimentate la fel

n c.c., care modeleaz funcii diverse i care sunt compatibile, adic ieirile pot

comanda n siguran intrari din aceeai familie.

DL (Diode-Logic)

Este o familie dintre cele mai utilizate n perioada discret. Are avantajul

simplitii i a unor timpi redui de tranziie. Schema pentru un circuit I cu

dou intrri este prezentat n figura 8.3.

Fig. 8.3. Circuit I cu diode, comportarea cu ieirea la nivel cobort i ridicat i efectul unei

sarcini exterioare.

DISPOZITIVE I CIRCUITE ELECTRONICE

82

Dac una dintre intrri este la nivel zero atunci dioda este polarizat

direct, este deschis i are aproximativ 0,7 voli tensiunea anod-catod. Nivelul la

ieire este cobort i este echivalat cu cifra 0. Situaia nu se schimb dac

ambele intrri sunt la zero sau dac exist o rezisten de sarcin. Tensiunea pe o

diod deschis depinde puin de curent.

Rezistena de sarcin este conectat la +ECC pentru a sublinia faptul c

dac nivelul la ieire este cobort (teoretic zero, aici 0,7 voli) atunci poarta

absoarbe curent de la surs prin RS.

Dac ambele intrri sunt la nivelul sursei +ECC atunci ambele diode sunt

blocate deoarece fr RS tensiunea pe ele este 0 iar cu RS este cu + pe catod.

Nivelul la ieire este ridicat i este echivalat cu cifra 1.

Dac nu exist rezisten de sarcin nivelul este chiar +ECC

Dac exist rezistena de sarcin este conectat la mas pentru a sublinia

faptul c dac nivelul la ieire este 1 atunci poarta genereaz curent de la surs

spre RS.

Prezena RS mai ridic o problem general pentru familiile de circuite

integrate digitale i anume aceea a degradrii nivelelor de tensiune.

Pentru 0 aici aveam un nivel mic, aproape constant, chiar pentru sarcini

mari (RS mici).

Pentru 1 nivelul este dependent puternic de RS care formeaz un divizor

de tensiune cu R. n acest caz se stabilete un nivel de degradare admis care va

limita RS la o valoare minim.

Familia DL mai are dezavantajul c funcia NU este greu de realizat fr a

utiliza un tranzistor.

Cu toate acestea porile cu diode mai sunt utilizate n diverse situaii unde

simplitatea este esenial.

RTL (Rezistor Transistor Logic).

Este o familie care rezolv dezavantajele familiei DL i dei la nceput a

fost realizat cu elemente discrete ea s-a impus n special ca prima familie de

circuite integrate logice.

Apariia circuitului integrat va conduce la o evoluie foarte rapid a

sistemelor de calcul, evoluie care continu i astazi. Pn atunci circuitele

electronice ale calculatoarelor se realizau cu componente discrete. Acestea erau

tranzistoare, utilizate att ca amplificatoare ct i ca elemente de comutaie, dar

i diode, rezistene, condensatoare i bobine. Ele ocupau mult spaiu iar preul pe

element nu putea fi sczut.

n 1961 apare prima familie de circuite integrate logice, RTL. Circuitele

integrate astfel create au fost imediat adoptate de NASA dar i de alte companii,

iar anul 1962 a fost anul nceperii produciei de mas de circuite integrate.

Capitolul 8 Circuite integrate digitale

83

Fig. 8.4. Circuit basculant bistabil n tehnologie RTL

n figura 8.4 este un circuit basculant bistabil n tehnologie RTL, cu patru

tranzistoare, formele albastru deschis cu margine triunghiulare din centru, 5

rezistene, liniile albastru deschis orizontale i verticale. Culoarea deschis este

metalizare pentru conectoare. Firele exterioare nu sunt anexate. Petele mici

ntunecate sunt imperfeciuni n suprafaa stratului semiconductor.

Familia RTL nu mai este utilizat, la fel ca i cea care a urmat-o, familia:

DTL (Diod Tranzistor Logic)

Aceasta a fost o perfecionare a familiei RTL dar ca i acesta a fost

nlocuit de familia TTL care a devenit cea mai rspndit pentru mai mult de

dou decenii.

TTL (Tranzistor Tranzistor Logic)

Este o familie realizat n tehnologie bipolar, care are o variant

standard, urmat de-a lungul timpului de alte variante care mbuntesc fiecare

unul sau mai muli dintre parametrii principali iniiali.

ECL (Emitor Coupled Logic)

Este o familie realizat tot n tehnologie bipolar, cu tranzistoare ntr-o

structur de amplificator diferenial care nu intr n saturaie i asigur astfel

timpi de tranziie mai mici. Este nca destul de utilizat.

I2L (Integrated Injection Logic)

DISPOZITIVE I CIRCUITE ELECTRONICE

84

Este o familie de circuite realizate doar cu tranzistoare bipolare, fr

rezistene i care au din acest motiv o densitate de integrare foarte mare (n

circuitele integrate rezistentele ocup suprafee mult mai mari dect

tranzistoarele se poate observa i pe figura 8.4).

Urmtoarea tehnologie, tehnologia MOS (Metal-Oxid-Semiconductor),

crete spectaculos densitatea integrarii i devine dominant n circuitele

integrate. Unul din primele circuite integrate realizate doar cu tranzistoare MOS

este prezentat n figura 8.5. Tranzistoarele au aici form de halter. (Circuitul

real apare n vrful pensetei din partea stnga, sus).

Primele familii de circuite integrate digitale au utilizat tranzistoare MOS

similare.

PMOS (MOS cu canal P)

Familie ce utilizeaz doar tranzistoare MOS cu canal P

NMOS (MOS cu canal N)

Familie ce utilizeaz doar tranzistoare MOS cu canal P

CMOS (MOS complementar)

Este familia cea mai rspndit i utilizeaz tranzistoare MOS

complementare de tip P i N.

Aceast familie are, ca i familia TTL numeroase subfamilii.

Fig. 8.5. Circuit integrat n tehnologie MOS.

Capitolul 8 Circuite integrate digitale

85

Dezvoltarea circuitelor integrate a fost marcat de nivelele de integrare,

de la zeci de tranzistoare pe un cip, integrare pe scar mic SSI (small scale

integration) la sute, integrare pe scar medie MSI (medium scale integration) i

apoi mii, integrare pe scar larg LSI (large scale integration).

A patra generaie ncepe n jurul anului 1980 o dat cu nivelul de integrare

pe scar foarte larg, VLSI (very large scale integration), cu mai mult de 10.000

de tranzistoare pe un cip.

Astzi s-a depit de mult un milion de tranzistoare pe cip, nivelul fiind

ULSI (ultra large scale integration).

Evoluia a rmas spectaculoas. Densitatea i viteza au crescut constant.

Au aprut tehnici noi:

BiCMOS - combinaie de tehnologie bipolar cu MOS;

WSI integrare pe plci ntregi de siliciu (wafer) care au dimensiuni

mari;

3D circuite cu aranjament i conexiuni n spaiu.

Se prevede o ncetinire a ritmului datorit ndeosebi limitelor siliciului.

Ci de progres mai sunt. n primul rnd utilizarea unui alt substrat n locul

siliciului, cum ar fi galiu-arsen. Avantajele sunt mobilitate a purttorilor de 6 ori

mai mare dect n cazul siliciului, consum mai mic de putere, rezisten la

radiaii. Dezavantaje, preul mai mare dar i faptul c materialul este foarte

toxic.

8.1.3. Capsulele utilizate pentru circuitele integrate

Tipurile capsulelor circuitelor integrate digitale pot fi clasificate dup

cteva criterii, dintre care principalele sunt prezentate i exemplificate.

Dupa materialul capsulei se mpart n dou categorii mari:

- cu capsul ceramic, care sunt notate obinuit cu litera C (ceramic);

- cu capsul de plastic, care sunt notate obinuit cu litera P (plastic).

Uneori mai exist poriuni de suprafa metalic pentru rcire (suprafeele

mai ntunecate din figura 8.6.a i 8.6.b).

Dupa asezarea pinilor (figura 8.6) circuitele sunt:

- cu pinii aezai n linie (figura 8.6.a), cu notaia obinuit I sau IL (in-

line);

DISPOZITIVE I CIRCUITE ELECTRONICE

86

- cu pinii aezai dup dou linii paralele (figura 8.6.b), cu notaiile

DIL(dual in-line) sau DIP (dual in-line package);

- cu pinii aezai n careu (figura 8.6.c) cu notaia Q (quad)

- cu pinii aezai n form de matrice (figura 8.6.d) cu notaia A (array)

Fig. 8.6. Tipuri de capsule dup aezarea pinilor

Dupa forma pinilor (figura 8.7) circuitele sunt:

- cu pinii drepi (figura 8.7.a), destinai fie plantrii n orificii n circuitele

imprimate fie fixrii n socluri.

- cu pinii in forma de J, presate in socluri speciale care la rndul lor aveau

pini pentru plantat (figura 8.7.b);

- cu pinii cu aripioare cu lipire pe suprafaa circuitului imprimat (gull-

wing aripi de pescru) (figura 8.7.c);

- cu pinii puncte de cositor, tot pentru lipire pe suprafaa circuitului

imprimat (figura 8.7.d);

- cu pini sub form de mici suprafee pentru contact prin presiune. (figura

8.7.e).

Capitolul 8 Circuite integrate digitale

87

Fig. 8.7. Tipuri de capsule dup forma pinilor

5.2. Parametrii unei familii de circuite logice

introducere

O familie de circuite integrate digitale are un numr de parametri mai

importani care sunt prezentai pe scurt n continuare.

8.2.1. Fan in

Fan in reprezint numrul de intrri pe care le are

un circuit din familie (fan evantai). De exemplu

circuitul din figura 8.8 are un fan in de 4. Uneori fan in

reprezint numrul maxim de intrri specific unei familii

(de exemplu, pentru TTL standard este 8). O cretere a fan

in conduce la creterea ntrzierii pe care o produce

circuitul.

Fig. 8.8. Fan in

DISPOZITIVE I CIRCUITE ELECTRONICE

88

8.2.2. Fan out

Fan out reprezint numrul maxim de intrri de care pot fi conectate la

ieirea unui circuit din familie fr s se produc degradri ale nivelelor de

tensiune (figura 8.9. circuit cu fan out de 8).

n esen parametrul depinde de nivelul de curent pe care o ieire l poate

asigur att pentru valoarea logic 0 ct i pentru 1 la

ieire i de nivelul curenilor la o intrare pentru aceleai

valori logice.

Dac numrul de intrri conectate la o ieire

crete, atunci:

Nivelul 0 logic crete ca valoare;

Nivelul 1 logic scade ca valoare;

Fronturile se deterioreaz i cresc ntrzierile.

8.2.3. Viteza de propagare

Viteza de propagare sau ntrzierea (delay) produs de o poart reprezint

intervalul de timp dintre schimbarea nivelului logic de la intrare i schimbarea

rezultat la ieirea unui circuit.

Se definesc dou ntrzieri, una pentru schimbarea 0-1 la intrare care se

mai numeste i ntrziere la comutaie direct (turn-on delay) i una pentru

schimbarea 1-0 la intrare care se mai numete i ntrziere la comutaie invers

(turn-off delay).

n figura 8.10. aceste mrimi sunt prezentate pentru pentru un circuit

buffer, care este un circuit care nu face operaii logice ci doar realizeaz o

adaptare surs-sarcin similara cu aceea pe care o face un circuit repetor pe

emitor i transmite nivelul logic nemodificat (dar ntrziat dup cum se observ).

Fig. 8.10. Viteza de propagare sau ntrzierea unui CI

Exist n cazul circuitelor legate printr-un conductor mai lung i o ntrziere pe

linia de transmisie (figura 8.11)

Fig. 8.9. Fan out

Capitolul 8 Circuite integrate digitale

89

Fig. 8.11. ntrzierea pe linie

Se mai definete, legat de aceast ntrziere pe linia de transmisie i o

ntrziere a unui acelai semnal la mai multe intrri diferite ale unor circuite

(figura 8.12, un circuit ceas ck-al crui semnal ajunge la dou intrri diferite cu

ntrziere diferit), numit i skew delay (skew-oblic).

Fig. 8.12. ntrzierea la intrri diferite

Mai trebuie precizat c fronturile sunt considerate n figur ideale, dar nu

acesta este cazul real, unde i tranziia se face ntr-un interval de timp (figura

8.13) iar n acest caz msurarea timpilor se face la nivelul de 50% din valoarea

maxim.

Fig. 8.13. ntrzierea la fronturi reale

DISPOZITIVE I CIRCUITE ELECTRONICE

90

8.2.4. Nivele logice de tensiune

Nivelele logice de tensiune sunt valorile tensiunilor de intrare sau de

ieire care sunt garantate pentru valorile logice 1 i 0, sau, aa cum apar n foile

de catalog, nivelel H (high-1) i L (low-0).

Ca o regul general, pentru nivelul H este important ca el s nu scad sub

o anumita valoare, astfel c pentru nivele H se definesc valori minime, iar pentru

nivelul L este important ca el s nu creasc peste o anumita valoare, astfel c

pentru nivele L se definesc valori maxime.

Sunt definite 4 asemenea nivele, nivele de intrare, L i H i nivele de

iesire, L i H:

1. UOHmin tensiunea de ieire minim pentru nivelul 1(H).

Acest parametru precizeaz nivelul tensiunii care mai poate fi recunoscut

cu siguran drept variabila 1 la ieirea unui circuit.

2. UIHmin tensiunea de intrare minim pentru nivelul 1(H).

Acest parametru precizeaz nivelul tensiunii care mai poate fi recunoscut

cu siguran drept variabila 1 de ctre intrarea unui circuit.

ntre cele dou valori exist condiia:

UOHmin > UIHmin

Fig. 8.14. Nivele de tensiune i margine de zgomot

3. UOLmax tensiunea de ieire maxim pentru nivelul 0(L).

Capitolul 8 Circuite integrate digitale

91

Acest parametru precizeaz nivelul tensiunii care mai poate fi recunoscut

cu siguran drept variabila 0 la ieirea unui circuit.

4. UILmax tensiunea de intrare maxim pentru nivelul 0(L).

Acest parametru precizeaz nivelul tensiunii care mai poate fi recunoscut

cu siguran drept variabila 0 de ctre intrarea unui circuit.

ntre cele dou valori exist condiia:

UOLmax < UILmax

Se obinuiete ca nivelul s fie reprezentat grafic (figura 8.14) pentru o

mai bun nelegere a raporturilor dintre ele. Partea umbrit este zona valorilor

permise, partea alb este zona valorilor interzise, valori care apar doar n timpul

tranziiilor.

8.2.5. Margine de zgomot

Marginea de zgomot reprezint diferena dintre nivelele la ieirea

unui circuit i intrarea circuitului urmtor. Exist o margine de zgomot la

nivelul ridicat, MZH i una la nivelul cobort, MZL (figura 8.14).

Prin aceast diferena un zgomot (o variaie de tensiune suprapus

peste semnal) de valoarea marginii de zgomot nu perturb funcionarea

unui sistem realizat cu circuitele familiei.

Zgomotul poate fi datorat:

Variaiei ECC;

Variaiei de temperatur;

Tensiunilor induse pe linii de alimentare de c.c. sau de transmisie de semnal.

8.2.6. Nivele ale curenilor

Pe lng nivele de tensiune exist i nivele de curent pe care le furnizeaz

sau le absorb circuitele dintr-o anumit familie. Valorile acestora sunt valori

maxime, fie furnizate fie absorbite n condiiile n care nu exist o degradare a

nivelelor de tensiune.

Circulaia curenilor n circuitele logice integrate pentru toate cele 4

situaii care au fost prezentate la nivelele de tensiune se face ca n figurile

8.15.a, b, c, i d. Circuitele sunt de tip buffer, i a fost reperezentat i sursa de

alimentare de tensiune continu cu legturile la circuit.

La ieire, pentru nivel de tensiune ridicat poarta este un generator care

furnizeaz curent etajului urmtor (fig. 8.15.a), aa cum se poate vedea i pentru

DISPOZITIVE I CIRCUITE ELECTRONICE

92

cazul intrrii unui circuit la nivel ridicat, care absoarbe curent (fig. 8.15.b).

Exista deci:

IOHmax curentul maxim furnizat de o ieire care pastreaz nivelul de

tensiune UOHmin

IIHmax curentul maxim absorbit de o intrare la nivelul de tensiune UIHmin

La ieire, pentru nivel de tensiune cobort poarta este un consumator care

absoarbe curent prin etajului urmtor (fig. 8.15.c), aa cum se poate vedea i

pentru cazul intrrii unui circuit la nivel cobort, care furnizeaz curent (fig.

8.15.d). Exista deci:

IOLmax curentul maxim absorbit de o ieire care pastreaz nivelul de

tensiune UOLmax

IILmax curentul maxim furnizat de o intrare la nivelul de tensiune UILmax

Fig. 8.15. Circulaia curenilor la CI logice

Capitolul 8 Circuite integrate digitale

93

8.2.7. Timpi de comutaie

n afar de timpii de ntrziere mai exista i timpi de comutaie, similari

cu cei de la comutaia dispozitivelor semiconductoare. Acetia sunt timpul de

crestere (rise), tr i timpul de cdere (fall), tf .

8.2.8. Puterea disipat

Un alt parametru important este puterea disipata pe o poarta. Acesta este o

putere medie, deoarece exista o putere disipata n starea 1, o alta n starea 0 i

deasemenea mai sunt puterile disipate pe timpul tranziiilor 0-1 i 1-0, care cresc

puterea medie o data cu mrirea frecvenei

8.2.9. Factor de merit

Un alt parametru care da o privire global a performanelor de viteza i

consum de putere este produsul putere-ntrziere (vitez) care se mai numete i

factor de merit sau factor de calitate al familiei.

Tensiune alimentare

8.3. Familia TTL

Familia TTL face parte din familia mare a circuitelor integrate n tehnic

bipolar, tranzistoarele fiind tranzistoare bipolare. Dei astzi familia standard

TTL este iesit din uz pentru motive ce vor fi discutate, este un model pentru a

nelege tehnica unei familii de circuite logice i din acest motiv rmn un obiect

de studiu. Mai mult, familii derivate cu performane superioare sunt utilizate n

continuare.

Principalul dezavantaj este puterea consumata care le face, de exemplu,

improprii pentru alimentare portabil i mai mult, tensiunea standard de

alimentare de 5 V nu este proprie alimentrii de la baterii care au standarde

diferite. Trei baterii de 1,5 V nu asigura de exemplu limita minim de 4,75 V

necesar acestora, iar alimentarea portabila este foarte mult utilizat n

aplicaiile noi.

Au i o margine de zgomot redus, de 0,4 voli i sunt sensibile la vrfuri

de tensiune care apar pe linia de alimentare astfel c n mod curent e nevoie de

condensatoare de decuplare care uneori ajung la fel de multe ca integratele TTL

folosite, mrind mult suprafaa total.

DISPOZITIVE I CIRCUITE ELECTRONICE

94

8.3.1. Poarta fundamental SI-NU

Familiile de circuite integrate digitale s-au dezvoltat pornind de la un

circuit fundamental care pentru familia TTL este poarta SI-NU, figura 8.16.

Alturat este prezentat i simbolul porii cu notaiile curente pentru variabilele

de intrare i de ieire i pentru funcia realizat.

Tensiunea de alimentare a circuitelor integrate TTL este ECC.= 5V, fiind

permis un domeniu de variaie ntre +5..-5%, adic ntre 5,25... 4,75V.

Prin convenie 1 corespunde nivelului de tensiune ridicat, UH (High), iar

0 nivelului de tensiune coborta, UL (Low). Convenia se numeste logic

pozitiv.

Fig. 8.16. Poarta TTL fundamental, poarta SI-NU

Tranzistorul T1 este un tranzistor multi-emitor, realizabil uor prin

tehnologia integrat. Dac cel puin una din intrari este la tensiune coborat,

nivel logic 0, jonciunea baza-emitor a tranzistorului T1 este polarizat n sens

direct i potenialul n punctul 1, V1 = 0,7V i are o valoare insuficient pentru a

deschide jonciunile baz-colector a tranzistorului T1, baz-emitor a

tranzistorului T2 i baz-emitor a tranzistorului T3. Potenialele V2, i V3 sunt sub

valorile care permit deschiderea jonciunilor i deci tranzistorul T2 este blocat,

tranzistorul T3 este blocat, iar tranzistorul T4 prin R2 este deschis la saturatie.

Tensiunea de ieire UO este ridicat, corespunztoare nivelului logic 1.

n figura 8.17.a este desenat cu linie mai groas zona activ a porii, cu

elementele parcurse de curent pentru aceast stare.

Dac toate emitoarele tranzistorului T1 sunt la tensiune ridicat, nivel

logic 1, atunci jonciunile baz-colector a tranzistorului T1 i baz-emitor a

Capitolul 8 Circuite integrate digitale

95

tranzistorului T2 sunt deschise, tranzistoarele T2 i T3 sunt deschise la saturaie.

Potenialul V3 este 0,7V, potenialul unei jociuni deschise iar pe T2 derschis este

o cdere de aproximativ 0,2V i atunci potenialul V4 = 0,9V, insuficient pentru

a deschide jonciunea baz-emitor a T4 i dioda D. Tensiunea de iesire UO este

cobort, corespunzatoare nivelului logic 0.

n figura 8.17.b este desenat cu linie mai groas zona activ a porii, cu

elementele parcurse de curent pentru aceast stare.

a) b)

Fig. 8.17. Poarta SI-NU n starea 1 (a) i 0 (b) la ieire

Fig. 8.18. Caracteristica de transfer

a porii SI-NU

DISPOZITIVE I CIRCUITE ELECTRONICE

96

Caracteristica de transfer UO(UI) pentru o intrare (cealalta fiind n gol sau

conectat la ECC) poate da o privire de ansamblu asupra fucionrii circuitului

(figura 8.18).

Dac tensiunea de intrare este sub 0,6V suntem n cazul 8.17.a i ieirea

este la nivel ridicat, portiunea A-B a curbei.

Dup aceasta valoare T2 intr n conducie i este un amplificator cu

amplificare mic AU - R2/R3 iar caracteristica are o pant usor descresctoare,

portiunea B-C a curbei.

Dac tensiunea de intrare este peste 1,2V atunci se deschide i tranzistorul

T3 i variaia la iesire este mai accentuat, portiunea C-D a curbei. Pe aceast

poriune exista i o crestere a curentului absorbit de la surs.

Daca tensiunea creste n continuare tranzistoarele 2 si 3 conduc la

saturaie i suntem dupa punctul D al curbei, la valori mici ale tensiunii de iesire.

8.3.2. Parametri i caracteristici ale familiei TTL standard

Pentru seria de circuite integrate TTL nivelele de tensiune garantate n

condiii de ncrcare maxim sunt:

-pentru 0 la ieire maxOLU = 0,4V

-pentru 1 la ieire minOHU = 2,4V

-pentru 0 la intrare maxILU = 0,8V

-pentru 1 la intrare minIHU = 2,0V

Fig. 8.19. Nivele de tensiune i margine de

zgomot.

Capitolul 8 Circuite integrate digitale

97

Diferenele:

1

MZminOH

U - minIHU ;

0

MZmaxOL

U -maxIL

U ;

se numesc margini de zgomot de curent continuu (figura 8.19). Valorile

garantate pentru ambele nivele de ieire sunt:

MZ 0,4V.

Astfel, o suprapunere de zgomot de 0,4V intre iesirea unui circuit i

intrarea urmatorului nu va influenta starea transmisa. In realitate marginea de

zgomot este mai mare.

Pragurile de tensiune sunt garantate pentru orice circuit,n limitele

tensiunilor de alimentare permise, 4,5-5,5V pentru seria militar i 4,75-5,25V

pentru seria industrial, respectiv n limitele de temperaturi permise, -55...+ 125

grade Celsius, seria militar i 0...+70 grade Celsius seria industrial. Aceasta

nseamn c valorile caracteristicii de transfer trebuie s se situeze n afara

zonelor marcate (figura 8.20).

Factorul de ncarcare la ieire, fan-out, reprezint numrul maxim de

intrari permis a se lega la o ieire, astfel c nivelurile de tensiune s nu se

degradeze. Seria de circuite integrate TTL are garantat fan-out-ul de 10, ceea ce

nseamna ca o ieire ntr-o anumit stare poate asigura n condiiile cele mai

defavorabile un curent de ieire care s fie de cel puin de 10 ori mai mare dect

curentul de intrare maxim pentru acea stare, pastrndu-se pragurile de tensiune

garantate.

Fig. 8.20. Zona permis n

funcionarea circuitelor TTL

DISPOZITIVE I CIRCUITE ELECTRONICE

98

Fig. 8.21. Circulaia curenilor ntre circuite, pentru 0 logic

Deci, pe lng nivelul de tensiune garantat circuitul trebuie s asigure i

anumite nivele de curent. Circulaia curenilor ntre dou circuite, pentru cele

dou stri, 0 sau 1 logic este prezentat n figurile 8.21 (0 logic) i 8.22 (1 logic).

Se consider c o poart comand alte dou pori.

Din caracteristica de intrare a porii TTL, figura 8.23, se poate vedea

curentul de intrare n cele 2 stri.

Fig. 8.22. Circulaia curenilor ntre circuite, pentru 1 logic.

Capitolul 8 Circuite integrate digitale

99

Pentru starea de intrare 0, curentul de intrare maxim garantat este 1,6 mA

la tensiunea de ieire maxima garantat 0,4V (a circuitului care comand), iar

pentru starea 1 curentul de intrare maxim garantat A40 la tensiunea minim

garantat 2,4V.

Deci un circuit trebuie s asigure un curent de ieire de minim 16 mA n strea 0

(la maxim 0,4V) i minim A400 n starea 1(minim 2,4V) pentru a asigura fan-

out de 10. De remarcat c pentru starea 0 curentul de intrare este negativ, iar n

starea 1 este pozitiv, lucru de care va trebui inut cont la msurarea acestor

cureni.

Fan-out-ul real este mai mare dect cel garantat i depinde i de starea de

la ieire.

Functionarea circuitului la ieire poate fi urmarit n figura 8.24, unde

sunt date caracteristicile de ieire pentru cele 2 stri, 0( OLU ) i 1 ( OHU ).Se

observ c sunt garantai curenii de ieire pentru realizarea fan-out-ului de 10.

Timpul de propagare este un alt parametru important i are pentru

circuitele TTL. El este evaluat la ambele tranziii i este mai lung la tranziia 1-0

(LH). Valoarea medie este 10 ns.

Fig. 8.24. Curent de iesire

Fig. 8.23. Curent de intrare

DISPOZITIVE I CIRCUITE ELECTRONICE

100

Puterea consumata pe poarta are deasemenea valori diferite n funcie

de starea la iesire dar valoarea medie este 10 mW/poart.

Un dezavantaj major al seriei TTL standard este c ieirile nu pot fi

conectate n paralel i deci circuitul nu poate fi utilizat pentru realizarea de

magistrale.

Dac ieirile sunt la fel, ambele 0 sau 1 conectarea n paralel este posibil,

pentru 0 dou tranzistoare saturate sunt conectate pe o aceeai sarcin de

colector, la sursa de alimentare, iar pentru 1 dou tranzistoare au conectat n

emitoare o aceeasi sarcin legata la mas.

Ce se ntmpl la conectarea a dou pori cu stri diferite la ieire se poate

vedea n figura 8.25.

Circuitul din stnga este n starea logic 0 la ieire, deci tranzistoarele de

ieire sunt blocat, sus, saturat, jos. Circuitul din derapta este n starea logic 1 la

ieire, deci tranzistoarele de ieire sunt, saturat sus, blocat, jos.

Atunci un curent de valoare mare circul aa cum se vede n figur.

Curentul este destul de mare ca s degradeze ambele nivele logice i poate

conduce i la defectarea circuitului.

Acest dezavantaj este eliminat de circuitele TTL cu colectorul n gol.

8.3.3. Porti cu colectorul n gol

Poarta cu colectorul n gol este similara celei standard, la care tranzistorul

de iesite T3 are colectorul n gol, dioda D i tranzistorul T4 fiind eliminate.

Fig. 8.25. Legatura paralel la ieirea TTL

Capitolul 8 Circuite integrate digitale

101

Pentru ca circuitul s funcioneze este necesar s se conecteze o rezisten

exterioar ntre colectorul amintit i plusul sursei de alimentare (figura 8.26)

Astfel completat, circuitul realizeaz aceeai functie SI-NU. Oricare

intrare la 0 deschide o jonciunea baz emitor a tranzistorului multiemitor iar

tensiunea pe baza acestuia, 0,7V ine blocate tranzistoarele celelalte. Ieirea este

la nivel ridicat.

Doar dac ambele intrari sunt la 1 se permite polarizarea prin R1 a

tranzistorului T2 care la rndul lui l deschide pe T3 i ieirea este la nivel

cobort.

Fig. 8.26. Poart TTL SI-NU cu colectorul n gol

Poarta are mai multe utilizri curente.

Prima este comanda direct a unor sarcini exterioare diverse, cum ar fi de

exemplu relee sau elemente de semnalizare (diode luminiscente, becuri). Sarcina

se alege astfel ca, pentru tensiunea maxim de alimentare, curentul maxim prin

tranzistorul T3 s nu depeasc limita IOlmax=16mA (figura 8.27). Dac vom

considera o tensiune tipic de 0,3 voli pe tranzistorul 3 saturat atunci:

REXTmin > (5,25-0,3)/1,6 10-3

Circuitul mai este utilizat pentru a realiza o funcie logic I care se mai

numete n acest caz I cablat prin conectarea a dou sau mai multe pori pe o

aceeai rezisten exterioar (figura 8.28). ntradevr, oricare Y este 0, adic

tranzistorul de ieire e deschis, nivelul la ieire este 0 i nivelul la ieire este 1

doar dac ambele Y sunt la 1. Deci funcia I.

DISPOZITIVE I CIRCUITE ELECTRONICE

102

Circuitul astfel realizat este similar cu un circuit cu capsule standard pe

dou nivele cu schema prezentat n partea dreapt a figurii 8.28.

Fig. 5.28. Funcia SI cablat cu pori cu colectorul n gol

Utilizarea cea mai importanta este conectarea unor linii de date prin aceste

pori la o magistral. Schema de legare este prezentat n figura 8.29.

Circuitul de control asigur activarea unei singure pori la un moment dat,

astfel c semnalul unei singure linii este transmis pe magistral (Bus). Activarea

(Enable) se face cu un semnal 1, toate celelalte pori primind semnal 0.

Dac o poarta are 0 la o intrare atunci T3 este blocat, reprezint o

rezisten echivalent (sau o impedan la frecvene mai ridicate) de valoare

mare i orice semnal pe linia corespunztoare este blocat.

Fig. 8.27. Calculul rezistenei exterioare

la poarta cu colectorul n gol

Capitolul 8 Circuite integrate digitale

103

Dac o poarta are 1 la o intrare atunci T3 depinde de semnalul pe intrarea

de linie, care e activ pe rezistena exterioar i semnalul, inversat fa de

intrare, este transmis pe magistral.

O problema specific acestei aplicaii este alegerea rezistenei R a

magistralei. Aceasta depinde de numrul ieirilor i al intrrilor conectate la

magistral, ceea ce reprezint un dezavantaj al porilor cu colectorul n gol.

Presupunem c avem legate la magistral N iesiri i M intrri. Vom avea

dou situaii distincte:

Fig. 8.30. Cureni cu magistrala 0

Fig. 8.29. Magistrala cu pori cu

colectorul n gol

DISPOZITIVE I CIRCUITE ELECTRONICE

104

1. Magistrala este la 0, adic o ieire si numai una este la 0 i deci un tranzistor final T3 este deschis (figura 8.30).

Se considera c celelalte ieiri, la 1, cu tranzistoarele de ieire blocate au

curentul neglijabil i c intrarile contribuie fiecare cu un curent tipic, mai mic

dect cel maxim, 1,6 mA.

Condiia principal este:

IOlmax=16mA;

Atunci, dac se ine seam de circulaia curenilor, care este ca n figur, rezult

c trebuie s avem:

IR = IOL MIIlmax ;

i deci:

ILOL

CC

MII

ER

max

maxmin

4,0

2. Magistrala este la 1, adic toate iesire sunt la 1 i deci toate tranzistoarele finale T3 sunt blocate (figura 8.31).

Se considera c celelalte ieiri, la 1, cu tranzistoarele de ieire blocate au

curentul neglijabil i c intrarile contribuie fiecare cu un curent maxim, 40 A.

Fig. 8. 31. Cureni cu magistrala 1.

Capitolul 8 Circuite integrate digitale

105

Condiia principal este:

IOHmax=400 A;

Atunci, dac se ine seam de circulaia curenilor, care este ca n figur, rezult

c trebuie s avem:

IR = NIOHmax + MIIHmax ;

i deci: maxmax

minmax

4,2

IHOH

CC

MINI

ER

8.3.4. Pori three-state

Porile cu colectorul n gol s-au nscut din necesitatea legarii n paralel a

ieirilor mai multor pori cu scopul principal de a realiza magistrale (bus). Ele au

cteva dezavantaje:

- necesit o rezisten exterioar, a crei valoare depinde de numrul ieirilor n paralel dar i a intrrilor din seciunea urmatoare;

- n starea 1 rezistena de ieire este chiar rezistena exterioar, mare comparativ cu un etaj de ieire standard;

- vitez mai mic dect o poart standard; Dezavantajele amintite sunt eliminate de o alt subfamilie care permite la

rndul su cuplarea n paralel a ieirilor pentru a realiza magistrale i anume

subfamilia de circuite logice cu trei stri (three state).

Poarta fundamental este inversorul (figura 8.32), derivat din poarta TTL

SI-NU. n figur sunt reprezentate i simbolurile, de la cel mai simplu la unul cu

o reprezentare explicit a blocurilor funcionale.

Porile din familie au, pe lnga intrrile corespunztoare variabilelor

binare (datele de intrare) si iesirea care furnizeaz funcia binar, o intrare

suplimentar cu aciune prioritar care, n cele dou stari posibile, activeaz sau

dezactiveaz poarta. Intrarea se noteaza E (enable) sau mai des E pentru a arta

c activarea nu se face pe 1 ci pe 0.

Dac E =0, atunci T7 este blocat, al doilea emitor al T1 fiind la 1 nu

influeneaz intrarea A, iar dioda D este blocata i nu influeneaza ieirea.

Circuitul este o porta inversoare activ (A, Y n figura 8.33 unde este tabelul de

adevr pentru inversorul three-state).

DISPOZITIVE I CIRCUITE ELECTRONICE

106

Fig. 8.32. Inversor three-state i reprezentrile acestuia.

Dac E =1 atunci atunci T7 este deschis, al doilea emitor al T1 fiind la 0

suntem ntr-un caz similar cu poarta stadard SI-NU cu o intrare la 0 care

blocheaz T2 i T3 (intrarea A nu are nici un rol), iar baza T4 este, prin dioda D

deschis i tensiunea UCE a T7 la un potenial de aproximativ 0,9 V care mentine

Fig. 8.33. Tabelul de adevar

pentru inversorul three-state

Capitolul 8 Circuite integrate digitale

107

D i T4 blocate. Circuitul are deci ambele tranzistoare de la ieire blocate i deci

prezint la iesire o impedan foarte mare (high Z, figura 8.33).

Dac circuitului inversor i se adaug o intrare B se obtine poarta SI-NU i

similar se realizeaz i alte tipuri de circuite logice.

Fig. 8.34. Inversoare three-state legate la o magistral

Avantajele subfamiliei sunt:

- nu necesit o rezisten exterioar: - are rezistena de ieire este mic pentru ambele stri, 0 sau 1; - permite cuplarea n paralel a ieirilor (cu condiia ca una singur dintre

iesiri s fie activ).

Familia este utilizata ndeosebi pentru a conecta mai multe linii de date sau

blocuri functionale la o magistral cum se poate vedea n figura 8.34.

5.3.5. Subfamiliile TTL

Familia de circuite integrate TTL standard are tipul circuitelor notat prin

cifrele 74xx, unde 74 semnifica TTL standard iar xx sunt dou cifre care dau

tipul de circuit. De exemplu 7400 este un circuit

DISPOZITIVE I CIRCUITE ELECTRONICE

108

TTL standard cu 4 pori SI-NU (figura 8.35). Literele din fa denumesc

productorul, aici Texas Instruments.

Familia este depit i nu se mai utilizeaz n proiecte noi, dar de-a

lungul timpului s-au dezvoltat subfamilii care sunt viabile, i anume variantele

Schottky avansate (Advanced) i cele de mare vitez (Fast). Subfamiliile sunt

menionate n tabelul care urmeaz, 8.1, unde sunt trecute i principalele

performane.

Fig. 5.35. Circuit TTL 7400

Tabel 8.1. Subfamiliile TTL i performantele lor principale

Acronim si denumire

subfamilie Notare Timp de

propagare

Putere pe

poart

Factor de

calitate

TTL standard 74xx 10 ns 10 mW 100

TTL de putere mic

(Low power)

74Lxx 35 ns 1 mW 35

TTL Schottky

74Sxx 3 ns 20 mW 60

TTL Schottky

de putere mic

74LSxx 10 ns 2 mW 20

Capitolul 8 Circuite integrate digitale

109

8.4. Familia CMOS

Tehnologia MOS n care sunt realizate majoritatea circuitelor integrate

digitale are urmtoarele avantaje asupra tehnologiei bipolare:

Densitate de integrare mult mai mare;

Consum foarte mic n repaus sau la frecvene joase;

Impedane (rezistente) de intrare foarte mari, comand n tensiune;

Structur mai simplu de realizat tehnologic i de aici pre mai mic. Dezavantajele principale sunt:

Viteza de lucru mai mic;

Sensibilitate la ncrcare cu sarcin static rezultat din manipularea circuitelor.

Ca i n cazul circuitelor n tehnologie bipolar, i n tehnologia MOS s-au

dezvoltat n timp mai multe familii de circuite integrate digitale.

Primele au fost PMOS i NMOS, realizate cu tranzistoare de acelai tip,

cu canal P n cazul familiei PMOS, cu canal N n cazul familiei NMOS. Acestea

au fost destul de repede nlocuite de familia CMOS, realizat cu tranzistoare

complementare, adic tranzistoare cu canal P i cu canal N cu performane ct

mai apropiate.

Caracteristicile grafice pentru tranzistoarele MOS sunt reamintite prin

figurile 8.36.a i 8.36.b.

n 8.36.a este caracteristica de intrare, care d variaia curentului principal

prin tranzistor, ID, funcie de tensiunea de intrare, UI. Tranzistorul se deschide

doar la o tensiune de prag (threshhold) UT care pentru familia CMOS este n jur

de 1,5V iar curentul creste cu o variaie de form ptratic.

TTL Schottky

avansat (Advanced)

74ASxx 1,5 ns 7 mW 14

TTL Schottky avansat

de putere mic

74ALSxx 4 ns 1 mW 4

TTL de mare vitez

(Fast) 74Fxx 3 ns 4 mW 12

DISPOZITIVE I CIRCUITE ELECTRONICE

110

a) b)

Fig. 8.36. Caracteristici grafice ale tranzistorului MOS

n 8.36.b este caracteristica de ieire, care d variaia curentului principal

prin tranzistor, ID, funcie de tensiunea de iesire, UDS.

n acest caz tranzistorul are trei zone de funcionare.

Prima, cnd tensiunea de gril este mai mic dect tensiunea de prag, i

tranzistorul este blocat.

A doua, cnd tensiunea de gril este mai mare dect tensiunea de prag dar

tensiunea de drena este mai mic dect:

0n

UUU PGSDS

(8.1)

i tranzistorul este n conducie, unde se comport ca o rezisten care depinde

de tensiunea de gril. n aceast zon tranzistorul MOS este utilizat ca rezisten

comandat n tensiune. Constanta n0 este mai mare dect unu, pentru familia

CMOS fiind n jurul valorii de 1,6.

A treia, cnd tensiunea de gril este mai mare dect tensiunea de prag iar

tensiunea de drena este mai mare dect valoarea corespunztoare relaiei 8.1. i

tranzistorul este n zona de saturaie, unde se comport ca un generator de curent

constant, comandat de tensiunea drena-surs, UDS.

5.4.1. Poarta fundamental NU (inversoare)

Circuitele CMOS cuprind perechi complementare de tranzistoare MOS,

cu electrodul de comand (grila) comun, comandate astfel simultan n aa fel

nct atunci cnd unul este deschis cellalt este blocat i invers. Tranzistorul cu

canal N este cu sursa la mas iar cel cu canal P este cu sursa la +ECC.

Circuitele nu au rezistene, care ocup mult suprafa n circuitele

integrate.

Fiecare din cele dou tranzistoare se comport ca un comutator comandat

n tensiune.

Capitolul 8 Circuite integrate digitale

111

Pentru tranzistorul cu canal N din figura 8.36 este prezentat schema

(8.37.a), schema echivalent simplificat (8.37.b), si modul cum depinde

curentul prin tranzistor de tensiunile de gril i de dren (8.37.c).

a) b) c)

Fig. 8.37. Comutator cu MOS cu canal N

Pentru nivel 0 la intrare, UG = 0 sau de fapt mai mic dect UT contactul

este desfcut, curentul este 0 i tensiunea de dren este +ECC, adic nivel logic 1.

Pentru nivel 1 la intrare, UG = +ECC, contactul este fcut, exist un curent

prin R i daca RON este mult mai mic dect R, cazul obinuit, tensiunea de dren

este foarte aproape de nivelul de zero, adic nivel logic 0.

Pentru tranzistorul cu canal P este prezentat schema (8.38.a), schema

echivalent simplificat (8.38.b), i modul cum depinde curentul prin tranzistor

de tensiunile de gril i de dren (8.38.c).

a) b) c)

Fig. 8.38. Comutator cu MOS cu canal P

DISPOZITIVE I CIRCUITE ELECTRONICE

112

Pentru nivel 1 la intrare, UG = +ECC contactul este desfcut, curentul este

0 i tensiunea de surs este mic, adic nivel logic 1.

Pentru nivel 0 la intrare, UG = 0, contactul este fcut, exist un curent prin

R i daca RON este mult mai mic dect R, cazul obinuit, tensiunea de dren este

foarte aproape de +ECC, adic nivel logic 1.

a) b) c) d)

Fig. 8.39. Poarta NU, inversoare, CMOS

Poarta fundamentala CMOS este poarta NU, inversoare, format cu

ambele tranzistoare, NMOS, cu drena la mas i CMOS cu drena la sursa de

alimentare +ECC cu grilele conectate (figura 8.39)

Fig. 8.40. Poarta SI-NU, CMOS

Capitolul 8 Circuite integrate digitale

113

n figura 8.39.a este schema circuitului, n 8.39.b schema echivalent

simplificat pentru cazul n care la intrare nivelul logic este 1, n 8.39.c schema

echivalent cu valorile rezistenelor echivalente nivelulului logic de ieire 0 iar

n 8.39.d schema echivalent cu valorile rezistenelor echivalente nivelulului

logic de ieire 1. Prin diferena enorm dintre rezistene rezult c nivelele de

tensiune corespunztoare valorilor logice 1 i 0 sunt aproape ideale.

Prin combinaii n care apar tranzistoare serie sau paralel, dar pstrnd

combinaia de la poarta NU se obin diverse funcii. Un exemplu este poarta SI-

NU, figura 5.40. Baza (substratul) fiecarui tranzistor se leag la una dintre linile

de alimentare, masa sau minusul sursei pentru tranzistoarele cu canal N, plusul

sursei pentru tranzistoarele cu canal P.

Se poate evalua relativ simplu funcionarea acestei pori. Indiferent dac

ambele sau una dintre intrrile A i B este la nivel cobort, 0, cel puin unul

dintre tranzistoarele paralel cu canal P de sus este deschis, rezistena dintre ieire

i plusul sursei este mic. n acelai timp cel puin unul dintre tranzistoarele

serie cu canal P de sus este nchis i rezistena dintre ieire i minusul sursei este

mmare. Suntem n cazul din figura 5.x.d i deci Y este 1. Doar cu ambele A i B

la nivel 1 avem situaia opus i deci Y este 0.

5.4.2. Parametri i caracteristici ale familiei CMOS

Caracteristica de transfer UO(UI) poate da o privire de ansamblu asupra

fucionrii circuitului (figura 8.41.a).

Dac tensiunea de intrare este sub UT, 1,5V suntem n cazul 8.39.d i

ieirea este la nivel ridicat, portiunea A-B a curbei.

Dup aceasta valoare T1 intr n conducie i este iniial o rezisten care-

i micoreaz valoarea, poriunea B-C a curbei, n timp ce T2 este deschis la

saturaie

Dac tensiunea de intrare ajunge la jumtatea sursei de alimentare atunci

variaia la iesire este foarte accentuat, portiunea C-D a curbei.

Dac tensiunea creste n continuare situatia se schimb invers ca pn

atunci, tranzistoarele schimbnd rolurile ntre ele.

Variaia curentului principal prin poart este prezentat n figura 8.41.b.

Acesta creste conform figurii 5.36.a pn cnd tensiunea de intrare ajunge la

jumtatea sursei de alimentare, dup care scade dup aceeasi form,

tranzistoarele schimbnd rolurile.

DISPOZITIVE I CIRCUITE ELECTRONICE

114

a) b)

Fig. 8.41. Caracteristicile grafice de transfer pentru CMOS

Forma caracteristicilor se pstreaz pentru o plaj larg de tensiuni (figura

8.42).

Pentru caracteristica de transfer UO(UI) cu ct tensiunea de alimentare este

mai mare racordarea B-C (i D-E) este mai larg (figura 8.42.a). Faptul c

tranzistoarele se deschid la 1,5V face ca minimul tensiunii de alimentare s fie

3V, situaie n care tranziia nivelelor este brusc.

Variaia curentului principal prin poart pentru dou tensiuni de

alimentare este prezentat n figura 8.42.b. Se observ c valoarea maxim a

curentului crete mult cu ECC. Se mai observ c exist curent doar pe perioada

de tranziie. Din acest motiv consumul de putere pe poarta CMOS depinde mult

de frecvena de funcionare.

a) b)

Fig. 8.42. Caracteristicile grafice de transfer i de iesire ale CMOS

pentru dou tensiuni de alimentare

Capitolul 8 Circuite integrate digitale

115

Parametrii principali ai familiei CMOS:

Tensiunea de alimentare variabil: 3...18V (mai utilizat fiind spatiul 4,5...15V);

Nivelele de tensiune garantate sunt practic ideale pentru ieire (se presupune ca sarcina este reprezentat tot de pori MOS care au

rezistena de intrare de ordinul mii M) dupa cum rezult prin

evaluarea divizorului rezistiv din figura 8.39.c,d;

Nivelele de tensiune garantate pentru intrare variaz cu tensiunea de alimentare. Ele sunt garantate la 30% (UILmax) i 70% (UIHmin)

din ECC;

Marginea de zgomot garantat este 30% din ECC;

Curenii sunt practic zero (se presupune ca sarcina este reprezentat tot de pori MOS care au rezistena de intrare de ordinul mii M);

Dac sarcina este diferit, atunci se poate calcula curentul dac se

cunoate RON pentru cele dou stari. RON difer de la circuit la

circuit, el fiind cuprins ntre valorile 60..600.

Curentul maxim al unei pori se poate deduce deasemenea dac se stiu valorile RON; acesta este de ordinul mA;

Fan out 50;

Fan-in 8;

Timpul de propagare este de 30 ns. Acesta scade daca tensiunea de alimentare crete;

Puterea pe poart depinde decisiv de frecvena de lucru i de tensiunea de alimentare. Pentru 5V ea este 1W/kHz

Un regim tranzitoriu tipic pentru o poart CMOS este prezentat n figura

8.43. El este similar regimului tranzitoriu al unui circuit RC deoarece la ieire

poarta CMOS se comporta aa, esenial fiind capacitatea parazit de la ieirea

porii, figurat punctat.

DISPOZITIVE I CIRCUITE ELECTRONICE

116

Fig. 8.43. Regim tranzitoriu tipic pentru o poart CMOS

Forma n timp a curentului iCC absorbit de la sursa de alimentare, prezent cu

valori semnificative doar pe durata tranziiilor, spune, cum s-a precizat anterior,

c frecvena tranziiilor determin valoarea medie a curentului absorbit de poart

i deci i puterea pe poart,

8.4.3. Poarta de transmisie (comutatorul) CMOS

Poarta de transmisie CMOS este un al doilea tip de circuit fundamental

CMOS, care are utilizri multiple. n esen o poart permite sau nu transmisia

unui semnal de tensiune de la o intrare la o ieire.

Schema este prezentat n figura 8.44.

Fig. 8.44. Poart de transmisie CMOS

Poarta este format din dou tranzistoare complementare care sunt atacate

cu semnale opuse, A i A . Semnalele de comand ale porii sunt semnalul de

intrare i cel de ieire ale unui inversor cu CMOS.

Capitolul 8 Circuite integrate digitale

117

Tranzistoarele porii de transmisie pot avea bazele (substratul) alimentate

la +ECC i mas i ca n figura 5.45 iar n acest caz semnalul ce poate fi transmis

trebuie s aib valoarea ntre +ECC i 0 (cazul obinuit al semnalelor digitale)

dar ele pot fi alimentate i de la dou surse de tensiune opus, +ECC i -ECC caz

n care semnalul poate avea att valori pozitive ct i negative (adeseori cazul

semnalelor analogice).

Dac semnalul de comand A este 0 atunci cele dou tranzistoare ale

porii sunt deschise i poarta este echivalent cu o rezisten foarte mic ntre

intrare i ieire, contactul este fcut.

Dac semnalul de comand A este 1 atunci cele dou tranzistoare

ale porii sunt blocate i poarta este echivalent cu o rezisten foarte mare ntre

intrare i ieire, contactul este desfcut.

8.4.4. Circuite CMOS dinamice

Pn acum circuitele CMOS prezentate sunt considerate circuite CMOS

statice. Funcionarea lor depinde n ntregime de nivelele semnalelor la intrrile

de date.

O a doua categorie sunt porile CMOS dinamice. Schema unui inversor

dinamic CMOS este prezentat n figura 8.45.

Ele n esen au semnalul de ieire stocat temporar ntr-un condensator

existent la iesirea porilor. Acesta este

obinuit chiar capacitatea parazit de la

ieirea unui tranzistor MOS. O a doua

particularitate este c aceste circuite

utilizeaz dou semnale de ceas, semnale

succesive care sunt astfel realizate (figura

8.46) nct atunci cnd unul este 1 cellalt

s fie 0, la care se adaug suplimentar un

interval ntre cele dou semnale 1 n care

nivelul s fie 0, tx-ty i tx-ty.

Semnalul de ieire este citit sincron

cu ceasul 2 n momentele t1, t2, t3 pentru

figura 8.46 i se observ c el este opusul

semnalului de intrare, poarta fiind

inversoare.

Fig. 8.45. Poart inversoare

dinamic CMOS

DISPOZITIVE I CIRCUITE ELECTRONICE

118

Fig. 8.46. Forma mrimilor pentru inversorul dinamic CMOS

8.4.5. Familii de circuite CMOS

Familia de circuite integrate CMOS standard are tipul circuitelor notat

prin cifrele 4xxx.

Familia este depit si nu se mai utilizeaz n proiecte noi, subfamiliile

cele mai folosite fiind prezentate n tabelul 8.2. 74C semnifica CMOS echivalent

ca asezare a pinilor cu familia TTL iar xx sunt dou cifre care dau tipul de

circuit. S-au dezvoltat subfamilii rapide (H), avansate (Advanced, A),

compatibile TTL (T) de mare vitez (Fast, F) sau cu tensiuni de alimenate mai

mici, (LV Low Voltage) de exemplu 3,3V.

Tabel 8.2. Familii CMOS

CMOS standard 4000

(MMC4xxx-romneti)

CMOS echivalent pin cu pin TTL 74Cxx

CMOS rapid 74HCxx

CMOS rapid; compatibil TTL 74HCTxx

CMOS avansat 74ACxx

CMOS avansat; compatibil TTL 74ACTxx

CMOS tensiune joas (3,3V) 74LVCxx

Capitolul 8 Circuite integrate digitale

119

DE ADAUGAT

8.6. Circuite de interfa

6.1. Probleme generale

Circuitele de interfa asigur conectarea dintre circuite logice sau dintre

acestea i alte tipuri de circuite electronice. Necesitatea lor apare atunci cnd un

circuit surs are nivelele de tensiuni i de cureni de ieire diferii de nivelele de

tensiuni i de cureni de intrare pentru circuitul sarcin.

Exista trei metode mai utilizate pentru interfaare:

Conectarea unei rezistene pentru ajustarea nivelului de tensiune ridicat, denumit i rezisten pull-up, RP;

Apelul la circuite specializate pentru interfaare cum sunt circuitele tampon (buffer), unele variante de circuite cu colectorul n gol sau circuite

specializate pentru deplasri de nivel;

Conectarea unui circuit simplu, repetor pe emitor sau amplificator inversor cu tranzistor.

6.2. Interfa TTL-CMOS i CMOS-TTL

6.2.1. Interfa TTL-CMOS

Exist dou situaii distincte care sunt prezentata pe rand

Tensiunile de alimentare sunt identice

n acest caz problema care se pune este cea a nivelului de 1 dupa cum

rezult i din figura 6.1. Ieirea TTL nu poate asigura cei 3,5V necesari. Soluia,

prezentat n figura 6.2, este conectarea unei rezistene pentru ajustarea nivelului

de tensiune ridicat, RP. Aceast rezisten trebuie s fie suficient de mare s nu

duc la absorbia unui curent mai mare dect cel maxim pentru o iesire TTL,

adic 16mA pentru TTL standard, nivel 0 de ieire, 0,4V. Gama obinuit este

1,5 4,7 K

DISPOZITIVE I CIRCUITE ELECTRONICE

120

Tensiunile de alimentare sunt diferite

A doua situatie este atunci cnd tensiunile de alimentare difer. Sunt

utilizate celelalte dintre soluiile prezentate la nceputul paragrafului. De

exemplu, n figura 6.3 se utilizeaz un circuit buffer cu colectorul n gol iar n

6.4 un tranzistor

Fig. 6.1. Pragurile TTL-CMOS

Fig. 6.2. Rezistena pentru ridicarea

nivelului 1 la iesirea TTL

Capitolul 8 Circuite integrate digitale

121

6.2.2. Interfa CMOS TTL

Exist aceleai dou situaii distincte.

Tensiunile de alimentare sunt identice

Tensiunile de ieire ale CMOS sunt aproape ideale i nu se pun probleme

de nivel. Dar acestea se pot degrada, mai ales pentru nivel de ieire 0. Dac

presupunem 300 rezistena unui MOS deschis, atunci, pentru a asigura 0,8V la

intrarea TTL el nu poate fi parcurs de un curent mai mare dect:

6,2106,2300

0,8 3 mA

Fig. 6.3. Interfa TTL-CMOS cu buffer cu

colectorul n gol.

Fig. 6.4. Interfa TTL-CMOS cu

tranzistor

DISPOZITIVE I CIRCUITE ELECTRONICE

122

ceea ce nseamn ca nu se pot utiliza mai multe intrri TTL (o intrare, 1,6 mA).

Dac sunt mai multe intrri se utilizeaz circuite tampon, figura 6.5.

A doua situaie, tensiunile de alimentare difer. Sunt utilizate celelalte dintre

soluiile prezentate la nceputul paragrafului, una fiind prezentat n figura 6.6

6.3. Interfa ntre diverse familii

n tabelul 6.1 sunt prezentate posibilitile de interconectare i metodele

utilizate pentru interfatarea unor tipuri de circuite logice integrate.

Fig. 6.5. Interfa CMOS- TTL cu buffer

Fig. 6.6. Interfa CMOS (tensiune alimentare 10V)- TTL cu buffer

Capitolul 8 Circuite integrate digitale

123

Tabel 6.1 Interconectarea familiilor de circuite logice

Sarcin

Surs TTL

HCT

ACT

HC

AC

HC,

AC

@3.3V

NMOS

LSI

4000B,

74C

@5V

4000B,

74C

@10V

TTL DA DA A DA DA A B

HCT

ACT DA DA DA NU DA DA B

HC

AC DA DA DA NU DA DA B

HC, AC

@3.3V DA DA NU DA DA B B

NMOS

LSI DA DA A DA DA A B

4000B,

74C

@5V

DA a DA DA NU DA DA B

4000B,

74C

@10V

C C C C C C DA

(a) cu fan-out limitat.

A rezisten RP (pullup) la +5V, sau utilizarea seriei HCT ca interfa.

B se utilizeaz:

a)circuit cu colectorul n gol si rezisten RP (pullup) la +10V;

b)se utilizeaza circuite de deplasare a n ivelului: 40109, 14504, sau LTC1045.

C - se utilizeaza circuite de deplasare a n ivelului: 74C901/2, 4049/50, 14504, or

LTC1045.

6.4. Circuite de interfatare intre seriile TTL i CMOS i alte tipuri

de circuite

Circuitele integrate digitale sunt realizate n familii pentru ca circuitele

complexe s se realizeze prin interconectri n cadrul aceleai familii. Aceste

interconectri sunt optime dar adeseori este nevoie de interconectre cu alte tipuri

de circuite sau dispozitive.

Se poate impri problema interconectrilor n dou:

- interconectri cu alte tipuri de circuite sau dispozitive de circuit (tratat

n acest paragraf)

- interconectri cu alte familii de circuite integrate digitale (paragraful

urmtor)

DISPOZITIVE I CIRCUITE ELECTRONICE

124

Se vor analiza pe rnd cele dou variante de interconectare:

- la intrarea circuitelor TTL sau CMOS

- la ieirea circuitelor TTL sau CMOS

Interconectare la intrarea familiilor TTL i CMOS

Se vor prezenta pe rnd cteva dintre cele mai ntlnite situatii practice de

interconectare, de la comutator la tranzistoare sau circuite integrate analogice.

Conectarea comutatoarelor

Comutatoarele sau butoanele sunt pri componente n multe circuite sau

sisteme digitale ca dispozitive de introducere manual a datelor sau comenzilor.

Variantele corecte de conectare sunt prezentate n figura 6.7.

n primul rnd, deoarece atunci cnd este n gol o intrare nu poate fi lsat

pur i simpu n aer, comutatorul trebuie s fie nsoit de o rezisten de

polarizare a intrrii care poate fi la masa (polarizare la nivel logic 0) sau la

alimentare (polarizare la nivel logic 1) i asigur un anumit nivel logic atunci

cnd comutatorul este deschis.

nchiderea comutatorului conduce la setarea intrrii la nivelul logic opus.

Pentru TTL, care are un comportament nesimetric la intrare, schema

corect este cu rezistena la alimentare i deci cu un comutator normal se poate

a) b) c) Fig. 6.7. Variantele corecte de conectare a comutatoarelor

la familia TTL (a) i la familia CMOS (b) i (c).

Capitolul 8 Circuite integrate digitale

125

seta obinuit doar nivelul 0. Atunci cnd comutatorul trebuie s seteze 1 logic se

mai adaug un circuit inversor.

Varianta cu rezistena la masa (similara figurii 1c) este incorecta (dei

fezabil i functional) deoarece curentul furnizat de o intrare TTL la nivel 0

poate fi relativ mare (1,6 mA) i pentru ca s nu apar o cdere pe rezistena mai

mare dect pragul acceptabil (0,8V) trebuie ca rezistena s fie mic, cteva sute

. n acest caz crete nejustificat consumul total de curent de la sursa n

perioada n care comutatorul este facut, situaie n care pe aceast rezistent

apare tensiunea de alimentare.

Pentru CMOS, care are un comportament simetric pe intrare la ambele

nivele logice i cureni de intrare neglijabili, oricare dintre variantele de

conectare a rezistenei de polarizare este corecta. n acelai timp pentru CMOS

valorile rezistenelor de polarizare pot fi mult mai mari dact n cazul TTL.

Deparazitarea comutatoarelor

O problema importanta este deparazitatea comutatoarelor utilizate n

interfaarea cu circuite logice numerice.

Un comutator este un sistem mecanic prin care dou conductoare sunt

puse n contact direct prin alipirea sau deprtarea capetelor a dou lamele

metalice care n multe variante au i pastile speciale la punctul de contact.

Mecanismul este esentialmente mecanic i un contact de calitate necesita i o

presiune de apasare asigurat de un sistem elastic. n momentul conectrii sau

deconectrii exist un interval scurt de ordinul fraciunii de milisecunda n care

de fapt contactul electric este ntrerupt de mai multe ori succesiv, iar la intrarea

circuitului integrat n locul unui front net apar mai multe impulsuri scurte,

nedorite, numite impulsuri parazite (n figura 6.8 este prezentat acest fenomen

vizualizat pe un osciloscop). Acestea pot modifica dramatic functionarea unui

sisten electronic digital i este nevoie de msuri pentru eliminarea lor, pentru

deparazitare.

Fig. 6.8. Impulsuri parazite la actionarea unui comutator.

DISPOZITIVE I CIRCUITE ELECTRONICE

126

Un circuit clasic de deparazitare este prezentat n figura 5.9. i este

realizat cu un circuit bistabil comandat n modul separat. Comanda separat nu

este dependent de numrul impulsurilor pe o intrare (paragraful 4.2.2.) astfel c

doar primul impuls (sau front) de la o comutare conteaz.

n acest fel impulsurile suplimentare care apar conform figurii 6.9 nu mai

actioneaza asupra ieirii bistabilului, unde forma de und este o tranziie net. n

plus, la cele dou ieiri apar fronturi opuse i poate fi utilizat cel dorit.

O a doua metoda este prezentat n figura 6.10.

Fig. 6.9. Circuit de deparazitare cu CBB.

Fig. 6.10. Circuit de deparazitare circuit RC i trigger Schmitt.

Capitolul 8 Circuite integrate digitale

127

Impulsurile parazite pot fi eliminate i dac este folosit un circuit RC ca n

figura 4, cu o constant de timp mult mai mare dect intervalul de existen al

impulsurilor parazite i se obine pe condensator un front exponenial, lent.

Deoarece fronturile lente pot la rndul lor provoca probleme de tranzitie,

n principal din cauza zgomotului, este nevoie i de prezena unui circuit de tip

trigger Schmitt, astfel de circuite cu acionare de tip Schmitt fiind o prezena

obisnuita n familiile de CID.

Interconectare la iesirea familiilor TTL i CMOS

Conectarea comparatoarelor sau AO

Comparatoarele sunt o clas de circuite integrate analogice cu funcionare

n comutaie i care sunt destinate mai ales interfarii cu CID.

Dac un comparator este alimentat ntre +5V i masa i are ieire

contratimp atunci el poate fi conectat direct cu un circuit integrat TTL sau

CMOS.

Dac alimentarea este clasic, ntre +15V i - 15V i ieirea este cu

colectorul n gol atunci schema de conectare este prezentat n figura 6.11a. Este

nevoie doar de o rezistena exterioar pentru tranzistorul de ieire al

comparatorului.

Pentru un AO ieirea este un etaj n contratimp care produce, la

functionarea n impulsuri, tranziii ntre aproximativ + i - 13V. n acest caz o

interconectare se poate face direct, dar printr-o rezistent de valoare mai mare,

zeci de k doar spre circuitele CMOS (figura 6.11b).

Conectarea e posibila, chiar dac ieirea AO variaz n limite largi i de ambele

a) b) Fig.6.11. Conectarea direct cu comparator (a) sau AO (b).

DISPOZITIVE I CIRCUITE ELECTRONICE

128

polariti, pentru c diodele de protectie de la intrarea CMOS limiteaz

tensiunea iar rezistena limiteaza curentii prin acestea.

Conectarea AO la TTL se poate face dac se apeleaza la un tranzistor

suplimentar alimentat ntre mas i +5V (figura 6.12). Dac se foloseste un

tranzistor bipolar este nevoie de o diod de protectie la tensiuni negative plus o

rezisten care s limiteze curentul prin diod, dac se foloseste un tranzistor

MOS acestea pot lipsi.

Fig.6.12. Conectarea AO cu TTL cu ajutorul tranzistoarelor