SOC 期中報告進度報告 2011-11-29

Adviser:Chao-Lieh Chen

Student: Shih-Hao Lin 0052802Yi-Ming Huang 0052811Keng-Chih Liu 0052810

Schedule

Date Progress Date Progress

10/25

報告 HTIC 12/06

整合溫感 & 測試

11/01

HTIC, Master, Slave 規格定義

12/13

整合期中 project& 溫度感測

11/08

整合 Master, Slave 12/20

測試 & 除錯

11/15

將 HTIC 結合 Master, Slave

12/27

測試 & 除錯 & 撰寫期末報告

11/22

模擬測試 & 除錯 01/03

撰寫期末報告

11/29

(Delay)擬定溫度感測規格 & 結合區塊

01/10

期末 Demo

摘要

用途 / 功能 / 使用環境 CRS ：

– (1)輸入 / 輸出腳位定義– (2)方塊圖及彼此腳位關係

初步測試 & 除錯 測試 參考資料

用途 / 功能 / 使用環境

用途：測試控制介面主要是對於 AMBA系統進行測試。

功能：利用測試介面控制器來測試 AMBA bus 的 Master 與 Slave功能，並執行基本資料讀取 / 寫入傳輸。

用途 / 功能 / 使用環境

輸入 / 輸出腳位定義

腳位名稱 功能CLK clock

RST Reset

BUSREQx 要求使用 bus訊號RESP[1:0] 00：處理完成 01：傳送錯誤

10：再試 11：分割傳送READY 1 ：處理完成 0 ：再延遲 1cycle

HWRITE 讀 / 寫訊號SIZE 傳輸資料大小TRANS 00： IDLE 01： BUSY

10： NONSEQ 11： SEQ

BURST 傳輸資料筆數

腳位名稱 功能SELx Slave選擇訊號ADDR[31:0] 位址訊號WDATA 寫入資料RDATA 讀取資料

GRANTx 要求使用 bus回應訊號AD[31:0] 測試資料BURSTi 傳輸資料筆數SIZEi 傳輸資料大小HWRITEi 讀 / 寫訊號TREQ 要求測試訊號CBE[2:0] 控制訊號TACK 測試回應訊號

方塊圖及彼此腳位關係(Master+Slave)

方塊圖及彼此腳位關係 (HTIC)

方塊圖及彼此腳位關係(HTIC+Master+Slave)

初步測試 & 除錯

發生的問題： 預設傳輸 4 筆資料， Master與 Slave回到 idle狀態。但在模擬時卻發生， Master寫入第一筆資料後，就回到了 idle狀態。

初步測試 & 除錯

如何解決問題：1.檢查 Master轉態條件 ( 傳送資料 =>Idle)2.原本狀態機為單筆資料傳輸所 設計，故傳完一筆資料後，將 回到 idel狀態。3.當設計為多筆資料傳輸時，應 必要加入新的判斷轉態條件。4.如右圖所示，當 datacnt = endcnt

，表示傳輸資料筆數已達設定 的筆數。

datacnt = endcnt

初步測試 & 除錯

驗證問題是否解決： 藉由上一步驟修改轉態條件及設定傳輸資料筆數，如上圖所示，得知傳輸資料筆數的問題已解決，模擬圖為進行傳輸四筆資料做測試，傳輸動作完畢後， Master與 Slave回到 idle狀態。

測試 (HTIC WRITE)

1. 2. 3. 4. 6.5.

1. 系統正常操作狀態2. 進入測試狀態3. 確保第一筆資料為位址資料4. 控制訊號定義5. 寫入資料狀態6. 位址狀態 ( 是否進行下一次測試 )

測試 (HTIC READ)

1. 2. 3. 4. 6.5.

1. 系統正常操作狀態2. 進入測試狀態3. 確保第一筆資料為位址資料4. 控制訊號定義5. 讀取資料狀態6. 位址狀態 ( 是否進行下一次測試 )

測試 (Master+Slave WRITE)

1.初始狀態 2.要求使用 bus狀態 3.資料傳輸設定狀態4.第 1 筆資料 資料傳輸5.第 2 筆資料 資料傳輸 6.第 3 筆資料 資料傳輸7.第 4 筆資料 資料傳輸8.資料傳輸完畢 =>初始狀態

1. 2. 3. 4. 6.5. 7. 8.

測試 (HTIC+Master+Slave WRITE)

1.初始狀態 (HTIC)2.進入測試狀態 (HTIC)3.定義位址資料 (HTIC)4.定義資料傳輸規格(HTIC)5.開始測試寫入動作(HTIC) 6.要求使用 bus狀態(Master) 7.初始設定狀態(Master) 8.資料開始傳輸 (M+S) 9.資料傳輸完畢

1. 2. 3. 4. 6.5. 7. 8. 9.

參考資料

1. J. Song, H. Yi, J.Han,and S. Park, “An Efficient SoC Test Technique by Reusing On/Off-Chip Bus Bridge,”IEEE Trans.Circuit Syst.I,vol. 56, NO. 3, pp. 554-565, Mar. 2009.

2. 陳朝烈 , “系統晶片設計”3. “AMBA Specification (Rev. 2.0),”ARM, 1999.