LightGreenConcept全体工程表

LGC-P1 Wafer Bonding Diagram for 48LCC / QFN36

502 Arc Valley, 277-43 Seongsu-2ga Seongsudong Seoul KOREA

133-120

LGC-P1 WAFER

GND1 GND1

VDD

GNDQSW

0

SW1

LD0

LD1

LD2

LD3

ACI

VREFO

VS0

VS1

VS2

VDT

PS TS0

TS1

OIN

V PW

RW CK DA

REG

SEL

IS0

TO1

TO0

ENDM

BP2

BP1

BP0

2.079mm

2.079mm

4Metal 2Poly(28layer)0.35uM CMOS

LGC-P1B PADS SIZE75um

48LCC PIN BONDING (肉眼テスト用パッケージ )

LGC-P1 QFN36 6X6

N.C

LGC-P1 QFN36L 6X6

  前工程（ウェハー処理）

Vingard FAB

フォトマスク作成

LGC-P1 マスク用図面

後工程（組立・検査）前工程のウェハーを一個一個のチップに切り分けた後、 ICチップをパッケージに収納する以降の工程。組立工程、仕上げ工程、選別工程、バーンイン工程、検査工程が含まれます。

ウェハーのダイシングウェハーを切断し仕上がりをチェックして、良品だけが、チップとして使われます。ウェハーを、後工程では 1つ 1つの ICチップに切り離し、パッケージに封入していきます。 このチップの切り離し作業を「ダイシング」と呼びます。

チップのマウンティングチップが所定の位置からズレないようにしっかりと固定します。一つ一つに切り離された ICチップをパッケージに封入します。 はじめに ICチップをリードフレームと呼ばれる台と接続します。そのために固定する作業をマウンティングと呼びます。 リードフレームは ICチップを載せる場所（アイランド）と、チップの電極と繋がる場所（リード）から成っています。 アイランドの上に銀ペースト樹脂をのせてから ICチップを軽く押しつけて接着します。

ワイヤーボンディングチップとリードフレームをボンディングワイヤーで結ぶんだ。とても精度の高い技術が要求されます。マウントされた ICチップとリードフレームを接続します。この工程をボンディングと呼びます。 接続にはあらかじめ電極の相対位置関係をプログラム入力したボンディング装置を用います。金細線を用いて ICチップ周辺部の電極とリードフレーム上のリードを接続します。

モールドチップにキズや衝撃を抑えるためにセラミックやモールド樹脂でパッケージしてガードします。 ICチップとリードフレームのアイランドをセラミック、モールド樹脂などで封入して保護します。これによりゴミや水分などから ICチップを守ることができます。  ICチップの載ったリードフレームを金型にセットし、高温で液状化した樹脂を封入します。 そののちリードフレームを切断して 1個 1個のパッケージに分離します。

後工程（組立・検査）

後工程（組立・検査）検査用装置

バーンイン（温度電圧試験）／製品検査・信頼性試験バーインボードにパッケージをセットして湿度と温度のテストをします。パッケージ化された ICをテストを通じて選別します。初期不良を除くため、ファンクションテストを行いながら温度電圧ストレスの加速試験を行います。試験される特性には、直流特性と機能特性があります。 テストにあたって分離されたパッケージをテスターにセットし、予め準備されたプログラムに従って直流特性と機能特性が測定されます。

トリム＆フォーム半導体が完成するまで重要なテストをうけます。金型にて、リードフレームから個々の半導体製品を切断・分離し、 外部リードを所定の形状に成型します。

後工程（組立・検査）

パソコンで半導体の機能を検事。これで半導体の完成！

マーキング半導体への印字はレーザーでします。 IC製造の最後の段階として、パッケージ表面への印字とリード形状の加工がおこなわれます。この工程で ICが完成します。 印字にはレーザー光線を用いて樹脂の表面数ミクロンを彫り込みます。印字されるのは製品名・メーカー名などの情報です。 続いてパッケージの周囲から出ているリードを最終的な製品の形に加工します

Wafer Test

P１チップ検査関係 時間（日）

担当Wafer Test 仕様書作成 21 LGCWafer Testing会社選定 LGCTester選定 LGCProbe Card/Performance Board作成 50 テスト会社Probe Card/Performance Board作成 8 テスト会社分析と対応 10 LGC

Package Test

P１チップ検査関係 時間（日） 担当検査仕様書作成（ DC, AC ）

21 LGC

Package/Testing会社選定

10 LGC

テスター選定 7 LGCテスタープログラム作成 30 テスト会社

（必要なら） BOST製作 * 21 テスト会社

プログラムデバッグ・中量試験

45 LGC, 外注

分析と対応 10 LGC• LSIテスタ用 BOST（ Built-Out Self Test）試験LSI の高性能・高機能が進み、これに対応したテストも要求されるようになっています。例としては高精度の AD/DAコンバータや高周波の RF機能などの  IP（ Intellectual Property）コアを内蔵した LSIがあります。このような IPコアをテストするためには従来使用していた LSIテスタでは性能が足りず、新たな高性能なテス トができる LSIテスタを購入するなど新規設備投資が必要となります。

信頼性試験P１チップ信頼性試験 時間

（日）担当

サンプル調達（ MPの最初のWaferから）

LGC

信頼性試験仕様書作成 LGC

信頼性試験実施ESD、温度サイクル、熱ショック、 　 BT 連続試験、他

60 LGC

分析と対応 10 LGC

全体工程表

テスト会社選定 テスタ選定 Peobe Card製作Wafer Test仕様書作成

Wafer Test実施 分析と対応 量産

テスタ選定検査仕様書作成 パッケージ・テスト会社選定 テストプログラム作成

BOST製作

プログラムデバッグ 中量試験 分析と対応 量産

信頼性試験仕様書作成信頼性試験実施 分析と対応

全体工程表

Process 9 10 11 12 1 2

Wafer製作(Vingard Taiwan)

50day(1 layer 1.5day+ Tool setup

Package製作 Hananayuta(Tailand)

Chip Test LGC(2weeks)

ESD Testhttp://www.qrtkr.com/new/

30days

EV kit製作 各工程は平均基準換算で状況によって変わることになります。

No Test Item Test Condition Sample size 試験時間 試験可否 備考

1 HTOL 125 , Dynamic, ℃Vcc=Max 77 504 O  

2 LTOL -40 , Dynamic, ℃Vcc=Max 77 504 O  

3 HTS 150℃ 45 504 O  4 LTS -55℃ 45 504 O  

5 THB 85 /85%RH Vcc=Max℃ 45 504 O  

6 PCT 121 /100% RH℃ 45 96 X  7 TC1 -65 /150℃ ℃ 45 500 O  8 TC2 -55 /125℃ ℃ 45 500 O  9 TS -65 /150℃ ℃ 45 500 O  10 SA 35 , 5% NaCL℃ 45 48 X  

11 UHAST 131 /85% RH, NO ℃BIAS 45 96 X  

12 ESD HBM 2000V 9 - O  13 ESD MM 200V 9 - O  14 ESD CDM 500V 3 - O  

15 LATCH-UP I-V Test 9 - O  

16 PRECONDI-TION MSL3 225 - O  

17 ELFR 125 , Dynamic, ℃Vcc=Max 800 48 O  

18 HTOL Board     製作必要19 THB Board     製作必要20 ESD Board     製作必要

ESD工程表