of 57 /57
Arquitectura e Ingeniería de Computadores Curso 2013-2014 Tema 2 Procesadores Segmentados

Tema 2. mP Segmentados

  • Author
    picstar

  • View
    26

  • Download
    2

Embed Size (px)

Text of Tema 2. mP Segmentados

  • Arquitectura e Ingeniera de Computadores

    Curso 2013-2014

    Tema 2Procesadores Segmentados

  • AIC Tema 2 F. Tirado / R. Hermida (2013-14) 2

    Contenidos

    Introduccin: Recordatorio MPIS-DLX Excepciones y control Segmentacin Riesgos: Estructurales, de datos y de control Segmentacin del procesador. Diseo del control Diseo del control con riesgos Excepciones: una segunda mirada Operaciones multi-ciclo Un Ejemplo: MIPS R4000 Bibliografa

    o Apndice A [HePa07]

    o Captulos 4 y 5 de [SiFK97]

    o Simulador WinDLX

  • AIC Tema 2 F. Tirado / R. Hermida (2013-14) 3

    Recordatorio

    Arquitectura MIPS (DLX) Todas las instrucciones del repertorio del MIPS tienen 32 bits de

    anchura, repartidas en 3 formatos de instruccin diferentes:

    op direccin02631

    6 bits 26 bits

    op rs rt rd shamt funct061116212631

    6 bits 6 bits5 bits5 bits5 bits5 bits

    op rs rt inmediato016212631

    6 bits 16 bits5 bits5 bits

    El significado de los campos es: op: identificador de instruccin rs, rt, rd: identificadores de los registros fuentes y destino shamt: cantidad a desplazar (en operaciones de desplazamiento) funct: selecciona la operacin aritmtica a realizar inmediato: operando inmediato o desplazamiento en direccionamiento a registro-base direccin: direccin destino del salto

    Tipo R:aritmtico-lgicas

    Tipo I:con memoria

    salto condicional

    Tipo J:salto incondicional

  • AIC Tema 2 F. Tirado / R. Hermida (2013-14) 4

    Recordatorio

    Ruta de datos ( multiciclo )

    M

    e

    m

    o

    r

    i

    a

    ADDR

    DR

    DW

    MemRead

    MemWrite

    0

    1

    M

    U

    X

    IorD

    B

    a

    n

    c

    o

    d

    e

    r

    e

    g

    i

    s

    t

    r

    o

    s

    busA

    busB

    RA

    RB

    RW

    busW

    RegWrite

    A

    L

    U

    Zero

    E

    x

    t

    e

    n

    s

    i

    n

    d

    e

    s

    i

    g

    n

    o