Maquinas Computadoras II U2 - Procesadores Segmentados y Vectoriales

8/20/2019 Maquinas Computadoras II U2 - Procesadores Segmentados y Vectoriales

1/105

Máquinas Computadoras II

Procesadores Segmentadosy Vectoriales

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACIÓNDEPARTAMENTO DE SISTEMAS DIGITALES Y TELECOMUNICACIONES


2/105

Ingeniería Electrónica - MC2

Contenido

Paralelismo en Mono-Procesador

MIMD Memoria Compartida

MIMD Memoria Acoplada

Computadoras Multi-core

Procesadores Segmentados y Vectoriales 2

Tipos de Paralelismo

Computadoras Vectoriales


3/105

TIPOS DE PARALELISMO

Procesadores Segmentados y Vectoriales Ingeniería Electrónica - MC23


4/105

Conceptos Generales

Ejecución serial• Las tareas/instrucciones de un

programa son ejecutadas demanera secuencial, una cada vez.

Ejecución paralela• Varias tareas/instrucciones de un

programa son ejecutadas demanera simultánea.

Memoria compartida• Las diferentes unidades de computo

(CPU) comparten una memoriacomún a la cual tienen todos accesoen igualdad de condiciones.

Memoria distribuida• Las diferentes unidades de cálculo

(CPU) tienen una memoria propia ala cual las demás CPUs no tienenacceso directo.



5/105

Conceptos Generales - Rendimiento

La aceleración experimentada por un programa al hacer uso de Nunidades de procesamiento (CPU) en vez de una única es

ó =

La eficiencia paralela es la aceleración alcanzada por un programacomparada con la que podría alcanzar en el caso ideal:

= ó



6/105

Primeros Pasos en ProcesamientoParalelo

La segmentación es unprimer mecanismo deparalelismo• Varias instrucciones

consecutivas son ejecutadasde forma solapada casi enparalelo.

Procesadores super-escalares realizan

también procesamientoparalelo• Ejecutan dos o mas

instrucciones al mismo tiempogracias a la presencia devarios cauces paralelos.

Procesadores oSistemas vectoriales• Segmentación al tratamiento

de grandes cadenas de datos.



7/105

Clasificación de Flynn

La clasificación mas popular de computadores

Basada en la clasificación atendiendo al flujo de datos einstrucciones en un sistema. Un flujo de instrucciones es el conjunto de instrucciones secuenciales

que son ejecutadas por un único procesador,

y un flujo de datos es el flujo secuencial de datos requeridos por el flujode instrucciones.

Cuatro categorías:



8/105

Taxonomía de las arquitecturas paralelas

Organizaciones de computadores

Una secuencia deinstrucción, una

secuencia de datos(SISD)

Una secuencia deinstrucción, múltiplessecuencias de datos

(SIMD)

Múltiples secuencias deinstrucción, una

secuencia de datos(MISD)

Múltiples secuencias deinstrucción, múltiplessecuencias de datos

(MIMD)

Monoprocesadores

Procesadoresvectoriales

Procesadoresmatriciales

Memoria compartida(fuertemente acoplada)

Memoria distribuida(débilmente acoplada)

Clusters

Multiprocesador simétrico (SMP)

Acceso nouniforme amemoria(NUMA)

SMP = Symmetric MultiProcessor NUMA = NonUniform Memory Access



9/105

SISD: Single Instruction, SingleData

Características del modeloSISD: La CPU procesa

únicamente una instrucciónpor cada ciclo de reloj

Únicamente un dato esprocesado en cada ciclo dereloj

Es el modelo más antiguode computadora y el más

extendido.-


Flujo único de instrucciones y flujo

único de datos. A menudo a los SISD se lesconoce como computadores serieescalares.


10/105

Máquinas SISD

Poseen registro simple que se

llama contador de programa queasegura la ejecución en serie delprograma. Conforme se van leyendo las

instrucciones de la memoria,

el contador de programa se actualiza

para que apunte a la siguienteinstrucción a procesar en serie.

No existe actualmente ningúncomputador puramente SISD

La mayoría de procesadoresmodernos incorporan algún grado

de paralelismo Segmentación de instrucciones

Ejecución de varias instrucciones almismo tiempo (superescalares).-



11/105

MISD: Mult ip le Ins truc t ion stream ,Sing le Data stream

Flujo múltiple de instrucciones y único flujo de datos. Varias instrucciones actúan sobre el mismo y único conjunto de datos.

Existen pocos ejemplos ya que es impráctica. Una opción son arquitecturas altamente segmentadas ejecutando una función

particular en los mismo datos.-



12/105

SIMD: Single Instruction, MultipleData

Características delmodelo SIMD: Todas las unidades

ejecutan la misma

instrucción Cada unidad procesa

un dato distinto

Todas las unidades

operansimultáneamente



13/105

Organización MIMDMúltiples Instrucciones Múltiples Datos

Sonprocesadores deuso general.

Cada uno escapaz de

procesar todas

las instruccionesnecesarias pararealizar las

transformacionesapropiadas de los

datos.

Se puedensubdividir,

además, según laforma que tienenlos procesadores

paracomunicarse.



14/105

MIMD: Multiple Instruction,Multiple Data

Características delmodelo MIMD: Cada unidad ejecuta

una instrucción distinta

Cada unidad procesaun dato distinto

Todas las unidadesoperan

simultáneamente



15/105

MIMD de memoria compartida

UC1

UC2

UCn

UP1

UP2

UPn

FI

FI

FI

FD

FD

FD

M e m

o r i a

c o m p

a r t i d a

UC = Unidad de ControlUP = Unidad de ProcesamientoFI = Flujo de InstruccionesFD = Flujo de Datos



16/105

SMP (fuertemente acoplado)

Varios procesadores comparten una única memoria.

Los procesadores se comunican unos con otros através de esa memoria compartida.

Características del multiprocesador simétrico (SMP):

• Comparten la memoria principal.• Comparten un bus para acceder a la memoria.• El tiempo de acceso a memoria es aproximadamente el mismo

para todos los procesadores.



17/105

NUMA (fuertemente acoplado)


• El tiempo de acceso a zonas de memoria diferentespuede diferir en un computador NUMA.

NUMA: Acceso no uniforme a memoria.

• Evitando así que afecte al rendimiento del sistemacuando varios procesadores intentan acceder a lamisma memoria.

NUMA ofrece memoria distribuida para

cada procesador

• por un factor de aproximadamente el número deprocesadores (o separando bancos de memoria).

NUMA puede mejorar el rendimientoutilizando una única memoria compartida


18/105

MIMD de memoria distribuida

UC1

UC2

UCn

UP1

UP2

UPn

ML1

ML2

MLn

R e d d e

i n t e r c o n e x i ó n

FI

FI

FI

FD

FD

FD

UC = Unidad de ControlUP = Unidad de ProcesamientoFI = Flujo de InstruccionesFD = Flujo de DatosML = Memoria Local



19/105

Clusters (memoria débilmenteacoplada)

Un conjunto de computadores monoprocesadorindependientes, o de SMP, puedeninterconectarse para formar un “cluster”.

La comunicación entre los computadores serealiza mediante conexiones fijas o mediantealgún tipo de red.



20/105

PARALELISMO ENMONOPROCESADOR

Segmentación

Procesadores Superescalares



Una secuencia deinstrucción, una secuencia

de datos(SISD)

Una secuencia de instrucción,múltiples secuencias de datos

(SIMD)

Múltiples secuencias deinstrucción, una secuencia de

datos (MISD)

Múltiples secuencias deinstrucción, múltiples

secuencias de datos (MIMD)

Monoprocesadores





Clusters




21/105

¿Qué es la segmentación?

Técnica de implementación por la cual se solapala ejecución de múltiples instrucciones

La ejecución de la una instrucción sedescompone en partes más pequeñas cada una de las cuales necesita una fracción del

tiempo necesario para completar la instruccióncompleta.

Cada uno de estos pasos se define como etapa

de la segmentación o segmento.



22/105

Tarea Ejecutada Secuencial



23/105

Tarea Ejecutada con ProcesadorSegmentado



24/105

Ejemplo de eventos en etapa deSegmentación


IF = búsqueda de la instrucciónID = decodificación instrucción y búsqueda de registrosEX = ejecución y cálculo de direcciones efectivasMEM = acceso a memoriaWB = post-escritura


25/105

Segmentación básica



26/105

¿Qué es una implementaciónsuperescalar?

Las instrucciones comunes(aritméticas,cargas/almacenamientos y bifurcacionescondicionales) pueden iniciar su ejecuciónsimultáneamente y de manera independiente.

Puede utilizarse tanto en una arquitectura RISCcomo en una CISC.

• En la práctica, normalmente se utiliza en RISC.



27/105

Organización superescalar usual

Banco de registros de enteros Banco de registros de coma flotante

Unidadesfuncionales

segmentadas

Memoria



28/105

Limitaciones

Paralelismo a nivel de instrucciones. Optimizaciones realizadas por el compilador.

Técnicas hardware.

Limitaciones:


• Dependencia de datos verdadera.

• Dependencia relativa al procedimiento.

• Conflictos en los recursos.

• Dependencia de salida.• Antidependencia.


29/105

Dependencia de datos verdadera

ADD r1, r2 ; r1 := r1 + r2 MOVE r3, r1 ; r3 := r1


La segunda instrucciónse puede captar y

decodificar en paralelocon la primera.

La segunda instrucciónNO se puede ejecutarhasta que finalice la

ejecución de laprimera instrucción.


30/105

Dependencia relativa alprocedimiento

Las instrucciones que siguen a unabifurcación no pueden ejecutarse enparalelo con las instrucciones anteriores ala misma.

Si las instrucciones son de longitudvariable, éstas tienen quedecodificarse para averiguar cuántascaptaciones son necesarias.

Esto imposibilita la captación simultánea.



31/105

Conflictos en los recursos

Un conflicto en losrecursos es unapugna de dos o másinstrucciones por elmismo recurso almismo tiempo.

Los recursos pueden

duplicarse.

• Ejemplo: dosinstruccionesaritméticas.

• Ejemplo:tener dos

unidadesaritméticas.


Clave Ejecución


32/105

Dependencias

1. Sin Dependencia2. Dependencia de

datos1. I1 usa un dato

calculado por I0

3. Dependencia relativaal procedimiento1. I2 e I3 espera

resultados de I0 eI1

4. Conflicto en unrecurso1. I0 e I1 utilizan la

misma UnidadFuncional

Clave EjecuciónCaptación

deinstrucción

Decodifi_ cación

Escritura

Sin dependencia

Dependencia de datos(i1 usa un dato calculado por i0)

Dependencia relativa

al procedimientoi1/bifurcación

Conflicto en un recurso(i0 e i1 usan la misma

unidad funcional)

Tiempo en ciclos base



33/105

Antidependencia

Dependencia lectura-escritura: I1: R3 R3 op R5

I2: R4 R3 + 1

I3: R3 R5 + 1

I4: R7 R3 op R4 I3 no puede finalizar antes de que I2 comience, ya

que I2 necesita un valor en R3 e I3 modifica R3.



34/105

Ejecución superescalar

Programaestático

Captación deinstrucciones y

predicción de saltos

Envío deinstrucciones

Emisión deinstrucciones

Ejecución deinstrucciones

Reordenacióny entrega deinstrucciones

Ventana deejecución



35/105

Implementación superescalar

Estrategias de captación de instrucciones que capten simultáneamentemúltiples instrucciones.

Lógica para determinar dependencias verdaderas entre valores deregistros.

Mecanismos para comunicar esos valores.

Mecanismos para iniciar múltiples instrucciones en paralelo.

Recursos para la ejecución en paralelo de múltiples instrucciones.

Mecanismos para entregar el estado del procesador en un orden correcto.


Ej l d S t ió


36/105

Ejemplo de Segmentación enPentium 4



37/105

COMPUTADORASVECTORIALES



38/105

Procesamiento vectorial

Un operandovectorialcontiene una

secuencia de nelementos• donde n es la

longitud delvector.

Cada elementodel vector es

un escalar decualquier tipo• entero, punto

flotante, etc.



39/105

Arquitectura de una máquina SIMD


M e m o r i a D i s t r i b u i d a


40/105

Arquitectura de una máquina SIMD


M e m o

r i a C o

m p a r t i

d a

Arq itect ra básica de n


41/105

Arquitectura básica de uncomputador vectorial



42/105

Utilidad de un procesador vectorial



43/105

Elementos de la arquitectura

Registros vectoriales

Unidades funcionales vectoriales

Unidad de carga y almacenamiento

Registros escalares

Unidades funcionales escalares



44/105


Registros vectoriales• Contienen los operandos vectoriales en máquinas de registros• No existen si la máquina es memoria-memoria• Valores típicos de elementos son 64 o 128• Deben tener al menos 2 puertos de lectura y uno de escritura



Registros escalares




45/105


Registros vectorialesUnidades funcionales vectoriales• Ejecutan las operaciones vectoriales

• Están segmentadas y suelen tener latencia 1• Una unidad de control vigila las dependencias


Registros escalaresUnidades funcionales escalares



46/105


Registros vectorialesUnidades funcionales vectoriales

Unidad de carga y almacenamiento• Gestiona transferencias de vectores desde/a memoria• Puede estar segmentada• También puede ocuparse de los datos escalares

Registros escalaresUnidades funcionales escalares



47/105


Registros vectoriales



Registros escalares• Contienen los operando escalares• Se usan en operaciones vectoriales y para calcular direcciones

• Se necesitan varios puertos de lectura y escritura




48/105


Registros vectorialesUnidades funcionales vectoriales


Registros escalares

Unidades funcionales escalares• Pueden existir para operaciones específicamente escalares• Pueden no existir si para operaciones escalares se usan las

unidades vectoriales



49/105

Ventajas de las máquinas vectoriales

Proporcionan granaprovechamiento delparalelismo (de datos)

con un controlrelativamente sencillo.

Una única instrucción

especifica una grancantidad de trabajo,

reduciendo la necesidadde ancho de banda de

instrucciones.

Optimizan el uso de

memoria con accesospredecibles que sepueden solapar.

Eliminan dependencias

de control einstrucciones decomprobación y

contabilidad.



50/105

Ejemplo de máquina vectorial

Arquitectura delCray-1



51/105


Participación según arquitectura del


52/105

Participación según arquitectura delprocesador



53/105

Earth Simulator 2



54/105

Earth Simulator 2 - arquitectura



55/105

Earth Simulator 2 - Chip



56/105

MULTIPROCESADORESSIMÉTRICOS (SMP)

Memoria Compartida




de datos(SISD)


(SIMD)


datos (MISD)



Monoprocesadores





Clusters



Multiprocesador fuertemente


57/105

Multiprocesador fuertementeacoplado

Procesador Procesador Procesador

E/S

E/S

E/S

Red deinterconexión

Memoria principal


Conmutador de barras cruzadas


58/105

Conmutador de barras cruzadasde 8 x 8



59/105

Red Omega de Conmutación


MemoriasProcesadores

C í i d SMP (1/2)


60/105

Característica de un SMP (1/2)

Es un computador autónomo.

Hay dos o más procesadores similares de capacidadescomparables.

Estos procesadores comparten la memoria principal y lasE/S.

Están interconectados mediante un bus u otro tipo desistema de interconexión.

El tiempo de acceso a memoria es aproximadamente elmismo para todos los procesadores.


C t í ti d SMP


61/105

Característica de un SMP

Todos los procesadores comparten los dispositivos de E/S,

• bien a través de los mismos canales,• o bien mediante canales distintos que proporcionan caminos de

acceso al mismo dispositivo.

Todos los procesadores pueden desempeñar las mismas funciones

• (de ahí el término simétrico).

El sistema está controlado por un sistema operativo integrado,

• que proporciona la interacción entre los procesadores y• sus programas en los niveles de trabajo, tarea, fichero y datos.


V t j d SMP


62/105

Ventajas de un SMP

Prestaciones:

Cuando el trabajo arealizar por uncomputador puedeorganizarse enparalelo.

Disponibilidad:

Debido a que todoslos procesadorespueden realizar lasmismas funciones,un fallo en unprocesador no haráque el computadorse detenga.

Crecimiento incremental:

Se pueden aumentarlas prestaciones delsistema, añadiendomás procesadores.

Escalado:Los fabricantespueden ofrecer unagama de productoscon precios yprestacionesdiferentes, enfunción del númerode procesadores queconfiguran elsistema.


Organización de los


63/105

Organización de losmultiprocesadores simétricos

Bus de tiempo compartido o común.

Memoria multipuerto.

Unidad de control central.


Organización de Bus de tiempo


64/105

Organización de Bus de tiempocompartido


B d ti tid


65/105

Bus de tiempo compartido

Es el mecanismo más simple.

La estructura y las interfaces son básicamente lasmismas que las de un sistema de un único procesador.

• Direccionamiento: distinción de los módulos del bus.• Arbitraje: cualquier módulo puede funcionar temporalmente como

maestro.• Tiempo compartido: cuando un módulo está controlando el bus, los

otros módulos tienen que esperar y, si es necesario, suspender suoperación.

Se proporcionan los siguientes elementos para el:

Existen varios procesadores, además de variosmódulos de E/S.


Ventajas del bus de tiempo


66/105

j pcompartido

Simplicidad.• Interfaz similar a sistema con un

procesador

Flexibilidad.• Fácil de expandir

Fiabilidad.• Bus es esencial pasivo• Falla en un dispositivo no afecta todo

el sistema


Desventajas del bus de tiempo


67/105

j pcompartido

La prestación estálimitada por eltiempo de ciclo del

bus.

Cada procesadordebería estar

equipado con unamemoria cachepara mejorar lasprestaciones:• Se reduciría el

número de accesos.

Se puedenproducirproblemas decoherencia decache:• Este problema es

resuelto por elhardware (se explicamás adelante)


Memoria multipuerto


68/105

Memoria multipuerto


Permite el accesodirecto e independiente

a los módulos dememoria desde cada

uno de losprocesadores.

Se necesita unacierta lógica para

resolver losconflictos.

Se necesitanpocas o ninguna

modificación en los

procesadores o enlos módulos.

Organización de Memoria Multi-


69/105

gpuerto


Ventajas y desventajas de la


70/105

j y jmemoria multipuerto

• Se precisa añadir al sistema de memoria una buenacantidad de lógica.

• Se consiguen mejores prestaciones.• Cada procesador tiene un camino dedicado a cada módulo

de memoria.

Más compleja:

• Incremento de la seguridad.

Permite configurar partes de la memoria comoprivadas para uno o más procesadores:

Se debe utilizar una estrategia de escrituradirecta para controlar la cache.


Unidad de control central


71/105

Unidad de control central

• Encauza las distintas secuencias de datos entre los distintos módulosindependientes.

• Puede almacenar temporalmente peticiones.

• Puede realizar las funciones de arbitraje y temporización.

• Puede transmitir mensajes de estado y control entre los procesadores.

• Puede alertar sobre los cambios en las caches.

• Las interfaces de E/S, memoria y procesador no sufren cambios esenciales.


Puntos clave de diseño de un


72/105

sistema operativo

Procesos concurrentes simultáneos.

Planificación.

Sincronización.

Gestión de memoria.

Fiabilidad y tolerancia ante los fallos.


Coherencia de cache y protocolo


73/105

y pMESI

Problema: puedenexistir varias copias

del mismo datosimultáneamente encaches diferentes.

Puede producirseuna visión

inconsistente de lamemoria.

La política de post-escritura puede

ocasionarinconsistencia.

La política deescritura directatambién puede

producir problemas,a no ser que las

otras caches

comprueben losaccesos a lamemoria principal.


Soluciones software


74/105

Soluciones software

El compilador y el sistema operativo se encargan del problema dela necesidad de circuitería y lógica hardware adicional.

La sobrecarga se transfiere al tiempo de compilación.

La complejidad del diseño se transfiere desde el hardware alsoftware.

Por otra parte, el software tiende a tomar ciertas decisionesconservadoras:

• Utilización ineficiente de la cache.

Analizan el código para determinar periodos seguros para lasvariables compartidas.


Soluciones hardware


75/105

Soluciones hardware

Generalmente

se denominan“protocolos decoherencia de

cache”.

Permitenreconocer

dinámicamente,en el momentode la ejecución,

problemaspotenciales.

Permiten un usomás efectivo de

las caches.

Aproximacionestransparentespara el

programador.


Ejemplo: Invalidar si escritura


76/105

Ejemplo: Invalidar-si-escritura

Múltiples procesadores que leen, pero uno sólo que escribe.

Cuando se quiere hacer una escritura, se invalidan las otras caches de lalínea.

El procesador que escribe tiene acceso exclusivo hasta que la línea sea

requerida por otro procesador.

Se utiliza en los sistemas Pentium II y Power PC.

El estado de cada línea se marca como modificado, exclusivo,compartido, o no válido.

El protocolo de invalidar-si-escritura se llama MESI.


SMP en el mercado


77/105

SMP en el mercado

Procesadores Segmentados Ingeniería Electrónica - MC277

Precio de Sparc T3 incluye el rack con todos los accesorios, disco duros, memoria,etc.

Ultrasparc T3


78/105

Ultrasparc T3


Procesador Intel Xeon


79/105

Procesador Intel Xeon


MIPS32 1074K


80/105

MIPS32 1074K


AMD Opteron


81/105

AMD Opteron


Múltiples AMD


82/105

Múltiples AMD



83/105

COMPUTADORASMULTICORE


Organizaciones Alternativas


84/105

Organizaciones Alternativas


Superscalar

Multi-hilos Simultáneos(Simul taneous mul t i th read ing, SMT)

Multicore

Organización de Multicore


85/105

Organización de Multicore

Número de

procesadoresde núcleo enel chip

Número de

niveles decaché en elchip

Cantidad de

memoriacachécompartida


Alternativa de Organización


86/105

Alternativa de Organización


C a c h é L 1 d e d i c a

d a

C a c h é L 3 c o m p a r t i d o

C a c h é L 2 c

o m p a r t i d a

C a c h é L 2 d e d i c a

d a

Ventajas del caché L2 Compartido


87/105

Ventajas del caché L2 Compartido

Datos compartidos por múltiples núcleos no se replican a nivel de caché

Con buen marco de algoritmos de reemplazo significa la cantidad dememoria caché compartida dedicada a cada núcleo es dinámica

• Hilos con menos localidad puede tener más caché

Fácil la comunicación entre procesos a través de memoria compartida

Coherencia de caché limitada a L1

Caché dedicado L2 le da a cada núcleo un acceso más rápido

Caché compartida L3 también puede mejorar el rendimiento


Arquitectura Core


88/105

Arquitectura Core

Intel Core Duo usa núcleos superescalares

Intel Core i7 usa multi-hilos simultaneous (SMT)• Se amplía hasta el número de hilos de apoyo

• 4 núcleos SMT, cada uno soportando cuatro hilos aparece

como 16 núcleos


Intel Core Duo vs Core i&


89/105

Intel Core Duo vs Core i&


Organización Intel x86 Multicore -C D (1)


90/105

Core Duo (1)

2006

Dos superescalar x86, caché L2 compartida

L1 cache dedicado por núcleo• 32 KB de instrucciones y datos de 32 KB

Unidad de control térmico por núcleo• Gestiona la disipación de calor de chips• Maximizar el rendimiento dentro de las limitaciones

mejora de la ergonomía

Programable avanzada de interrupciones controladas (APIC)• Proceso entre las interrupciones entre los núcleos• Rutas interrumpe al núcleo apropiado• Incluye temporizador para OS puede interrumpir el núcleo


Organización Intel x86 Multicore -C D (2)


91/105

Core Duo (2)

Gestión de Potencia• Supervisa las condiciones térmicas y de actividad de la CPU• Ajusta el consumo de voltaje y potencia• Puede cambiar la lógica de los subsistemas individuales

2 MB de caché L2 compartida• Asignación dinámica• Soporte MESI a cachés L1• Extendido para soportar múltiples Core Duo en SMP

• Datos L2 compartido entre los núcleos locales o externosInterfaz de bus


Organización Intel x86 Multicore -C i7


92/105

Core i7Noviembre 2008

Cuatro procesadores x86 SMT

Dedicado L2, caché L3 compartida

Cache con Pre-búsqueda Especulativa

Chip contiene controlador de memoria DDR3• Tres canales de 8 bytes (192 bits) que da 32 GB/s• No hay bus frontal

QuickPath de interconexión• Memoria caché coherente de punto a punto de enlace

• Comunicaciones de alta velocidad entre chips de procesadores• 6,4 g transferencias por segundo, 16 bits por transferencia• Pares dedicado bidireccional• Total de ancho de banda de 25,6 GB/s



93/105

CLUSTERS

Memoria Distribuida




de datos(SISD)


(SIMD)


datos (MISD)



Monoprocesadores





Clusters



“Clusters”


94/105

Son la alternativa a los SMP. Prestaciones y disponibilidad elevadas.

Aplicaciones propias de un servidor.Un grupo de computadores completosinterconectados que trabajanconjuntamente como un único recursode cómputo, creándose la ilusión de quese trata de una sóla máquina.

Cada computador se denomina “nodo”.


Beneficios del “cluster”


95/105

Escalabilidadabsoluta.

Escalabilidadincremental.

Alta disponibilidad.

Mejor relaciónprecio/prestaciones.


Configuraciones de “clusters”:

id i di tid


96/105

servidor sin disco compartido

Enlace de alta velocidad paramensajesE/S E/SE/SE/S


Configuraciones de “clusters”:

disco compartido


97/105

disco compartido

E/S

E/SE/S

E/S

Enlace de alta velocidad paramensajes

E/S E/S


Paralelización


98/105

Una sola aplicación se ejecuta en paralelo en un

número de máquinas en cluster Compilador

• Determina en tiempo de compilación que partes se puedenejecutar en paralelo

• Separa código para diferentes equipos Aplicación

• Son escritas desde cero para aprovechar paralelismo

• Uso de mensajes para mover datos entre los nodos

• Difíciles de programar • Mejor resultado final


Arquitectura de Computadora enCluster


99/105

Cluster


Cluster Middleware


100/105

Imagen unificadaal usuario• Imagen de sistema

único

Único punto deentrada

Única Jerarquíade archivos

Único punto decontrol

Red virtual única

Espacio de únicode memoria

Sistema degestión único

Única interfaz deusuario

Única de espaciode E/S


Servidores Blade


101/105

Una aplicación común de

Cluster Servidor de múltiples

servidores (Blade) en elmismo chasis

Ahorro de espacio Mejorar la gestión del

sistema

Chasis proporciona lafuente de alimentación

Cada Blade tieneprocesador, memoria, disco


Ejemplo de Configuración paraServidor Blade Masivo


102/105

Servidor Blade Masivo



103/105

Participación según arquitecturadel procesador


104/105

del procesador



105/105

Ingeniería Electrónica – MC2

Documents

Maquinas Computadoras II U2 - Procesadores Segmentados y Vectoriales