MicroBlaze プロセッサリファレンスガイド ਨUG984) - XilinxMicroBlaze プロセッサリファレンスガイド 3 UG984 (v2017.1) 2017 年 4 月 5 日 japan.xilinx.com

MicroBlaze プロセッサリファレンスガイド

UG984 (v2017.1) 2017 年 4 月 5 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

UG984 (v2017.2) 2017 年 6 月 7 日

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2013 年 3 月 20 日 2013.1 初版。 UG081 を元に記述。

2013 年 6 月 19 日 2013.2 Vivado 2013.2 リリース用に更新。




• PVR の MicroBlaze リリースバージョンコードに v9.3 を追加。• スタック保護レジスタの使用と動作について明記。• LMB 命令およびデータバス例外の説明を訂正。• v9.3 の新機能である拡張デバッグ機能の説明を含める (パフォーマンス監視、プ

ログラムトレース、非侵入型プロファイリング)。• v9.3 の新機能であるリセットモード信号の定義を含める。• AXI4-Stream TLAST 信号の処理方法を明記。• UltraScale を追加、 2014.1 用にパフォーマンスおよびリソース使用率をアップデー

ト。


• 表 2-1 の PCMPEQ および PCMPNE の説明を訂正。• PVR の MicroBlaze リリースバージョンコードに v9.4 を追加。• v9.4 の新機能である外部プログラムトレースの説明を含める。


• v9.5 の新機能である 16 ワードキャッシュの説明を含める。• PVR の MicroBlaze リリースバージョンコードに v9.5 を追加。• サポートされるデンディアンおよびパラメーター C_ENDIANNESS の説明を訂正。• 命令およびデータキャッシュの未処理読み出しの説明を訂正。• FPGA コンフィギュレーションメモリ保護についての参照 [参照 10] をアップデー

ト。• 表 3-14 のロックステップ比較のバスインデックス範囲の定期を訂正。• IDIV 命令で変更されるレジスタを明記。• MFS 命令の PVR アセンブラニーモニックを訂正。• 2015.1 用にパフォーマンスおよびリソース使用率をアップデート。• トレーニングリソースに参考資料を追加。


• v9.6 の新機能であるアドレス拡張の説明を含める。• v9.6 の新機能であるパイプライン一時停止機能の説明を含める。• v9.6 の新機能である非セキュア AXI アクセスサポートの説明を含める。• v9.6 の新機能であるハイバーネートおよびサスペンド命令の説明を含める。• PVR の MicroBlaze リリースバージョンコードに v9.6 を追加。• 表 2-45 および表 2-46 への参照を訂正。• XMD (Xilinx Microprocessor Debugger) を XSDB (Xilinx System Debugger) に置き換

え。• svc_handler および svc_table_handler の C コード関数属性を削除。

2017/06/07: Vivado® Design Suite 2017.2 リリース。内容の変更なし。

MicroBlaze プロセッサリファレンスガイド 2UG984 (v2017.1) 2017 年 4 月 5 日 japan.xilinx.comUG984 (v2017.2) 2017 年 6 月 7 日

https://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Reference_Guide&docId=UG984&Title=MicroBlaze%20%26%2312503%3B%26%2312525%3B%26%2312475%3B%26%2312483%3B%26%2312469%3B%20%26%2312522%3B%26%2312501%3B%26%2312449%3B%26%2312524%3B%26%2312531%3B%26%2312473%3B%20%26%2312460%3B%26%2312452%3B%26%2312489%3B&releaseVersion=2017.2&docPage=2


• v10.0 の新機能である周波数最適化の 8 段パイプラインの説明を追加。• v10.0 の新機能であるビットフィールド命令の説明を追加。• v10.0 の新機能であるパラレルデバッグインターフェイスの情報を含める。• PVR の MicroBlaze リリースバージョンコードに v10.0 を追加。• PVR に Spartan-7 ターゲットアーキテクチャを含める。• MSR リセット値の説明をアップデート。• ザイリンクス自動車用のアプリケーションの免責条項をアップデート。


• MMU 物理アドレス拡張 (PAE) の新しいバージョン 10.0 の記述を追加。• 特権命令リストを追加して、命令の説明をアップデート。• デバッグプログラムトレースに関する情報をアップデート。• Triple Modular Redundancy (TMR) サブシステムへの参照文書を追加。• BSIFI 命令の説明を修正。• MFSE 命令の説明を PAE 情報を含めてアップデート。• PAE と使用される MTSE 命令の新しいバージョン 10.0 を追加。• 外部キャッシュの無効とフラッシュを実行する WDC 命令をアップデート。

日付バージョン改訂内容



目次

第 1 章: 概要内容 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

第 2 章: MicroBlaze アーキテクチャ概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7データタイプとエンディアン設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11命令 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23パイプラインアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46メモリアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49特権命令 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50仮想メモリ管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52リセット、割り込み、例外、およびブレーク . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64命令キャッシュ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72データキャッシュ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75浮動小数点ユニット (FPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79ストリームリンクインターフェイス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83デバッグおよびトレース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84フォールトトレランス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104ロックステップ操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111コヒーレンシ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114データおよび命令のアドレス拡張 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

第 3 章: MicroBlaze 信号インターフェイスの説明概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118MicroBlaze の I/O 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119AXI4 および ACE インターフェイスについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131ローカルメモリバス (LMB) インターフェイスについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137ロックステップインターフェイスについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145デバッグインターフェイスについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150トレースインターフェイスについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152MicroBlaze コアのコンフィギュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

第 4 章: MicroBlaze アプリケーションバイナリインターフェイスデータ型 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166レジスタの使用規則 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166スタック規則 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169メモリモデル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171割り込み、ブレーク、例外処理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172



第 5 章: MicroBlaze 命令セットアーキテクチャ記号の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174フォーマット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176命令 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

付録 A: パフォーマンスおよびリソース使用率パフォーマンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282リソース使用量 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283IP 特性化および fMAX マージンシステム手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

付録 B: その他のリソースおよび法的通知ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289Documentation Navigator およびデザインハブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289参考資料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291お読みください: 重要な法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292



MicroBlaze プロセッサリファレンスガイド 6UG984 (v2017.1) 2017 年 4 月 5 日 japan.xilinx.com

第 1 章

概要これは Vivado® リリースに含まれる 32 ビットのソフトプロセッサ、 MicroBlaze™ に関する資料で、 MicroBlaze ハードウェアアーキテクチャのリファレンスガイドです。

内容

このガイドは、次の各章で構成されています。

• 第 2 章 MicroBlaze アーキテクチャでは、 MicroBlaze の機能の概要をはじめ、ビッグエンディアンおよびリトルエンディアンのビット反転フォーマット、 32 ビットの汎用レジスタ、キャッシュソフトウェアサポート、および AXI4-Stream インターフェイスなどの機能も説明します。

• 第 3 章 MicroBlaze 信号インターフェイスの説明では、 MicroBlaze を接続するために使用可能な信号インターフェイスの種類を説明します。

• 第 4 章 MicroBlaze アプリケーションバイナリインターフェイスでは、 MicroBlaze 用にアセンブリ言語でソフトウェアを開発するのに重要な、アプリケーションバイナリインターフェイスを説明します。

• 第 5 章 MicroBlaze 命令セットアーキテクチャでは、 MicroBlaze の命令セットアーキテクチャ (ISA) のシンボル、フォーマット、および命令について説明します。

• 付録 A パフォーマンスおよびリソース使用率では、各コンフィギュレーションおよびデバイスの最大周波数およびリソース使用率を説明します。

• 付録 B その他のリソースおよび法的通知には、さまざまな資料およびその他のリソースへのリンクがあります。

UG984 (v2017.2) 2017 年 6 月 7 日


第 2 章

MicroBlaze アーキテクチャこの章では、 MicroBlaze™ の機能の概要と、ビッグエンディアンまたはリトルエンディアンのビット反転フォーマット、 32 ビット汎用レジスタ、仮想メモリ管理、キャッシュソフトウェアサポート、 AXI4-Stream インターフェイスなど、このアーキテクチャの詳細について説明します。

概要

MicroBlaze エンベデッドプロセッサは、ザイリンクスフィールドプログラマブルゲートアレイ (FPGA) のインプリメンテーション用に最適化された RISC (Reduced Instruction Set Computer) コアです。図 2-1 は、 MicroBlaze コアの機能ブロックデザインです。

機能

MicroBlaze ソフトコアプロセッサは細かく設定できるため、デザインに必要な特定の機能セットを選択できます。

図 2-1: MicroBlaze コアのブロック図

データ側命令側

ILMB

バスインターフェイスバスインターフェイス

命令バッファー

プログラムカウンター

レジスタファイル32 X 32b

ALU

命令デコード

バスIF

バスIF

I キャ

ッシ

ュ

D キ

ャッ

シュ

シフト

バレルシフト

乗算器

除算器

FPU

特殊用途

レジスタ

オプションの MicroBlaze 機能

M_AXI_IP

UTLBITLB DTLB

メモリ管理ユニット (MMU)

M_AXI_IC M_AXI_DC

分岐ターゲットキャッシュ

M0_AXIS..

S0_AXIS..M15_AXIS

S15_AXIS

M_ACE_DCM_ACE_IC

M_AXI_DP

DLMB



第 2 章: MicroBlaze アーキテクチャ

プロセッサの固定機能セットには、次のものがあります。

• 32 個の 32 ビット汎用レジスタ

• オペランド 3 つとアドレス指定モード 2 つを含む 32 ビット命令ワード

• デフォルトの 32 ビットアドレスバス (64 ビットに拡張可能)

• 単一発行のパイプライン

これらの固定機能のほか、 MicroBlaze プロセッサには追加機能を選択して有効にできるパラメーター値があります。古いバージョン (サポートされなくなったもの) の MicroBlaze では、この資料で説明するオプションの機能の一部のみがサポートされます。最新バージョンの MicroBlaze (v10.0) では、すべてのオプションがサポートされます。

新しいデザインには最新バージョンの MicroBlaze を使用するようにしてください。

8 ページの表 2-1には、 MicroBlaze のバージョン別に、コンフィギュレーション可能な機能がまとめられています。

表 2-1: コンフィギュレーション可能な機能 (MicroBlaze バージョン別)

機能MicroBlaze バージョン

v9.2 v9.3 v9.4 v9.5 v9.6 v10.0

バージョンステータスサポート終了

サポート

終了

サポート

終了

サポート

終了

サポート

終了

推奨

プロセッサのパイプラインの深さ 3/5 3/5 3/5 3/5 3/5 3/5/8

ローカルメモリバス (LMB) データ側インターフェイス

オプションオプションオプションオプションオプションオプション

ローカルメモリバス (LMB) 命令側インターフェイス


ハードウェアバレルシフターオプションオプションオプションオプションオプションオプション

ハードウェア除算器オプションオプションオプションオプションオプションオプション

ハードウェアのデバッグロジックオプションオプションオプションオプションオプションオプション

ストリームリンクインターフェイス 0-16 AXI 0-16 AXI 0-16 AXI 0-16 AXI 0-16 AXI 0-16 AXI

マシンステータスセットおよびクリア命令


キャッシュラインワード長 4、 8 4、 8 4、 8 4、 8、 16 4、 8、 16 4、 8、 16

ハードウェア例外サポートオプションオプションオプションオプションオプションオプション

パターン比較命令オプションオプションオプションオプションオプションオプション

浮動小数点ユニット (FPU) オプションオプションオプションオプションオプションオプション

ハードウェア乗算器のディスエーブル1 オプションオプションオプションオプションオプションオプション

ハードウェアデバッグの読み出し可能な ESR および EAR

○ ○ ○ ○ ○ ○

プロセッサバージョンレジスタ (PVR) オプションオプションオプションオプションオプションオプション

エリアまたはスピードの最適化オプションオプションオプションオプションオプションオプション

ハードウェア乗算器 64 ビット結果オプションオプションオプションオプションオプションオプション

LUT キャッシュメモリオプションオプションオプションオプションオプションオプション

浮動小数点変換および平方根命令オプションオプションオプションオプションオプションオプション

メモリ管理ユニット (MMU) オプションオプションオプションオプションオプションオプション




拡張ストリーム命令オプションオプションオプションオプションオプションオプション

すべての I キャッシュメモリアクセスにキャッシュインターフェイスを使用


すべての D キャッシュメモリアクセスにキャッシュインターフェイスを使用


D キャッシュのライトバックキャッシュポリシーを使用


分岐先キャッシュ (BTC) オプションオプションオプションオプションオプションオプション

I キャッシュ用ストリームオプションオプションオプションオプションオプションオプション

I キャッシュ用ビクティム処理オプションオプションオプションオプションオプションオプション

D キャッシュ用ビクティム処理オプションオプションオプションオプションオプションオプション

AXI4 (M_AXI_DP) データ側インターフェイス


AXI4 (M_AXI_IP) 命令側インターフェイス


D キャッシュ用 AXI4 (M_AXI_DC) プロトコル


I キャッシュ用 AXI4 (M_AXI_IC) プロトコル


ストリームアクセス用 AXI4 プロトコルオプションオプションオプションオプションオプションオプション

フォールトトレランスオプションオプションオプションオプションオプションオプション

キャッシュタグ用に分散 RAM を使用オプションオプションオプションオプションオプションオプション

コンフィギャラブルキャッシュデータ幅


前ゼロのカウント命令オプションオプションオプションオプションオプションオプション

メモリバリア命令 ○ ○ ○ ○ ○ ○

スタックオーバーフローおよびアンダーフローの検出


ユーザーモードのストリーム命令オプションオプションオプションオプションオプションオプション

ロックステップサポートオプションオプションオプションオプションオプションオプション

FPGA プリミティブのコンフィギュレーション設定


低レイテンシ割り込みモードオプションオプションオプションオプションオプションオプション

スワップ命令オプションオプションオプションオプションオプションオプション

スリープモードおよびスリープ命令 ○ ○ ○ ○ ○ ○

配置換え可能なベースベクターオプションオプションオプションオプションオプションオプション

D キャッシュ用 ACE (M_ACE_DC) プロトコル


I キャッシュ用 ACE (M_ACE_IC) プロトコル




v9.2 v9.3 v9.4 v9.5 v9.6 v10.0




拡張デバッグ: パフォーマンス監視、プログラムトレース、非侵入型プロファイリング

オプションオプションオプションオプションオプション

リセットモード : スリープに入る、またはリセットでデバッグ停止

オプションオプションオプションオプションオプション

拡張デバッグ: 外部プログラムトレースオプションオプションオプションオプション

拡張データアドレス指定オプションオプション

パイプライン一時停止機能 ○ ○

ハイバーネートおよびサスペンド命令 ○ ○

非セキュアモード ○ ○

ビットフィールド命令2 オプション

パラレルデバッグインターフェイスオプション

MMU 物理アドレス拡張オプション

1. DSP48E プリミティブを節約するために使用2. C_USE_BARREL = 1 のときビットフィールド命令は使用可能。



v9.2 v9.3 v9.4 v9.5 v9.6 v10.0




データタイプとエンディアン設定MicroBlaze では、設定により、データ表現にビッグエンディアンまたはリトルエンディアンが使用されます。パラメーター C_ENDIANNESS はデフォルトで 1 ( リトルエンディアン) です。

MicroBlaze の場合、ハードウェアサポートされているデータタイプは、ワード、ハーフワード、およびバイトです。反転ロードおよび反転ストア命令の LHUR、 LWR、 SHR、 SWR を使用すると、表のバイト反転順序に示すように、データ内のバイトが反転されます。

各データタイプのビットおよびバイト構成は次の表にまとめられています。

表 2-2: ワードデータタイプ

ビッグエンディアンバイトアドレス n n+1 n+2 n+3

ビッグエンディアン上位/下位バイト最上位バイト

最下位バ

イト

ビッグエンディアンバイト順序 n n+1 n+2 n+3

ビッグエンディアンバイト反転順序 n+3 n+2 n+1 n

リトルエンディアンバイトアドレス n+3 n+2 n+1 n

リトルエンディアン上位/下位バイト最上位バイト

最下位バ

イト

リトルエンディアンバイト順序 n+3 n+2 n+1 n

リトルエンディアンバイト反転順序 n n+1 n+2 n+3

ビットラベル 0 31

上位ビット /下位ビット最上位ビット

最下位

ビット

表 2-3: ハーフワードデータタイプ

ビッグエンディアンバイトアドレス n n+1

ビッグエンディアン上位/下位バイト最上位バイト

最下位バ

イト

ビッグエンディアンバイト順序 n n+1

ビッグエンディアンバイト反転順序 n+1 n

リトルエンディアンバイトアドレス n+1 n

リトルエンディアン上位/下位バイト最上位バイト

最下位バ

イト

リトルエンディアンバイト順序 n+1 n

リトルエンディアンバイト反転順序 n n+1



最下位

ビット




命令

命令のまとめ

MicroBlaze 命令はすべて 32 ビットで、タイプ A またはタイプ B として定義されています。タイプ A 命令には、ソースレジスタオペランドが最高で 2 つ、ソースレジスタオペランドが 1 つあります。タイプ B 命令には 1 つのソースレジスタおよび 16 ビットの即値オペランドがあります (即値命令でタイプ B 命令を先行させて、 32 ビットに拡張可能)。タイプ B 命令にはシングルデスティネーションレジスタオペランドが 1 つあります。命令には、演算、論理、分岐、ロード /ストア、および特殊、というカテゴリがあります。表 2-6 には MicroBlaze 命令セットがリストされています。これらの命令の詳細は、第 5 章「MicroBlaze 命令セットアーキテクチャ」を参照してください。表 2-5 には、各命令のセマンティクスで使用される命令セット用語が説明されています。

表 2-4: バイトデータタイプ

バイトアドレス n



最下位

ビット

表 2-5: 命令セットの用語

シンボル説明

Ra R0 - R31、汎用レジスタ、ソースオペランド a

Rb R0 - R31、汎用レジスタ、ソースオペランド b

Rd R0 - R31、汎用レジスタ、デスティネーションオペランド

SPR[x] 特殊用途レジスタ番号 x

MSR マシンステータスレジスタ = SPR[1]

ESR 例外ステータスレジスタ = SPR[5]

EAR 例外アドレスレジスタ = SPR[3]

FSR 浮動小数点ユニットステータスレジスタ = SPR[7]

PVRx プロセッサバージョンレジスタ、 x はレジスタ番号 = SPR[8192 + x]

BTR 分岐先レジスタ = SPR[11]

PC 実行段プログラムカウンター = SPR[0]

x[y] レジスタ x のビット y

x[y:z] レジスタ x のビット範囲 y から z

x レジスタ x のビット反転値

Imm 16 ビットの即値

Immx x ビットの即値

FSLx 4 ビット AXI4-Stream ポートの指定 (x はポート番号)

C キャリーフラグ、 MSR[29]

Sa 特殊用途レジスタ、ソースオペランド




Sd 特殊用途レジスタ、デスティネーションオペランド

s(x) 符号拡張引数 x を 32 ビット値にする

*Addr ロケーション Addr でのメモリ内容 (データサイズは揃っている )

:= 割り当て演算子

= 同等比較

!= 不等比較

> 大なり

>= それ以上

< 小なり

> x x ビット右シフト


CMP Rd,Ra,Rb 000101 Rd Ra Rb 00000000001 Rd := Rb + Ra + 1

Rd[0] := 0 if (Rb >= Ra) else Rd[0] := 1

CMPU Rd,Ra,Rb 000101 Rd Ra Rb 00000000011 Rd := Rb + Ra + 1 (unsigned) Rd[0] := 0 if (Rb >= Ra, unsigned) else Rd[0] := 1

ADDKC Rd,Ra,Rb 000110 Rd Ra Rb 00000000000 Rd := Rb + Ra + C

RSUBKC Rd,Ra,Rb 000111 Rd Ra Rb 00000000000 Rd := Rb + Ra + C

ADDI Rd,Ra,Imm 001000 Rd Ra Imm Rd := s(Imm) + Ra

RSUBI Rd,Ra,Imm 001001 Rd Ra Imm Rd := s(Imm) + Ra + 1

ADDIC Rd,Ra,Imm 001010 Rd Ra Imm Rd := s(Imm) + Ra + C

RSUBIC Rd,Ra,Imm 001011 Rd Ra Imm Rd := s(Imm) + Ra + C

ADDIK Rd,Ra,Imm 001100 Rd Ra Imm Rd := s(Imm) + Ra

RSUBIK Rd,Ra,Imm 001101 Rd Ra Imm Rd := s(Imm) + Ra + 1

ADDIKC Rd,Ra,Imm 001110 Rd Ra Imm Rd := s(Imm) + Ra + C

RSUBIKC Rd,Ra,Imm 001111 Rd Ra Imm Rd := s(Imm) + Ra + C

MUL Rd,Ra,Rb 010000 Rd Ra Rb 00000000000 Rd := Ra * Rb

MULH Rd,Ra,Rb 010000 Rd Ra Rb 00000000001 Rd := (Ra * Rb) >> 32 (signed)

MULHU Rd,Ra,Rb 010000 Rd Ra Rb 00000000011 Rd := (Ra * Rb) >> 32 (unsigned)

MULHSU Rd,Ra,Rb 010000 Rd Ra Rb 00000000010 Rd := (Ra, signed * Rb, unsigned) >> 32 (signed)

BSRL Rd,Ra,Rb 010001 Rd Ra Rb 00000000000 Rd := 0 & (Ra >> Rb)

BSRA Rd,Ra,Rb 010001 Rd Ra Rb 01000000000 Rd := s(Ra >> Rb)

BSLL Rd,Ra,Rb 010001 Rd Ra Rb 10000000000 Rd := (Ra


FMUL Rd,Ra,Rb 010110 Rd Ra Rb 00100000000 Rd := Rb*Ra, float1

FDIV Rd,Ra,Rb 010110 Rd Ra Rb 00110000000 Rd := Rb/Ra, float1

FCMP.UN Rd,Ra,Rb 010110 Rd Ra Rb 01000000000 Rd := 1 if (Rb = NaN or Ra = NaN, float1) else Rd := 0

FCMP.LT Rd,Ra,Rb 010110 Rd Ra Rb 01000010000 Rd := 1 if (Rb < Ra, float1) else Rd := 0

FCMP.EQ Rd,Ra,Rb 010110 Rd Ra Rb 01000100000 Rd := 1 if (Rb = Ra, float1) else Rd := 0

FCMP.LE Rd,Ra,Rb 010110 Rd Ra Rb 01000110000 Rd := 1 if (Rb Ra, float1) else Rd := 0

FCMP.NE Rd,Ra,Rb 010110 Rd Ra Rb 01001010000 Rd := 1 if (Rb != Ra, float1) else Rd := 0

FCMP.GE Rd,Ra,Rb 010110 Rd Ra Rb 01001100000 Rd := 1 if (Rb >= Ra, float1) else Rd := 0

FLT Rd,Ra 010110 Rd Ra 0 01010000000 Rd := float (Ra)1

FINT Rd,Ra 010110 Rd Ra 0 01100000000 Rd := int (Ra)1

FSQRT Rd,Ra 010110 Rd Ra 0 01110000000 Rd := sqrt (Ra)1

MULI Rd,Ra,Imm 011000 Rd Ra Imm Rd := Ra * s(Imm)

BSRLI Rd,Ra,Imm 011001 Rd Ra 00000000000 & Imm5 Rd : = 0 & (Ra >> Imm5)

BSRAI Rd,Ra,Imm 011001 Rd Ra 00000010000 & Imm5 Rd := s(Ra >> Imm5)

BSLLI Rd,Ra,Imm 011001 Rd Ra 00000100000 & Imm5 Rd := (Ra > ImmS)

BSIFI Rd,Ra, Width,ImmS

011001 Rd Ra 10000 & ImmW & 0 & ImmS

M := (0xffffffff


TNCAPUT Ra,FSLx 011011 00000 Ra 1N1TA0000000 & FSLx FSLx := Ra (control write, block if N = 0) MSR[C] := FSLx_M_Full if N = 1

OR Rd,Ra,Rb 100000 Rd Ra Rb 00000000000 Rd := Ra or Rb

PCMPBF Rd,Ra,Rb 100000 Rd Ra Rb 10000000000 Rd := 1 if (Rb[0:7] = Ra[0:7]) else Rd := 2 if (Rb[8:15] = Ra[8:15]) else Rd := 3 if (Rb[16:23] = Ra[16:23]) else Rd := 4 if (Rb[24:31] = Ra[24:31]) else Rd := 0

AND Rd,Ra,Rb 100001 Rd Ra Rb 00000000000 Rd := Ra and Rb

XOR Rd,Ra,Rb 100010 Rd Ra Rb 00000000000 Rd := Ra xor Rb

PCMPEQ Rd,Ra,Rb 100010 Rd Ra Rb 10000000000 Rd := 1 if (Rb = Ra) else Rd := 0

ANDN Rd,Ra,Rb 100011 Rd Ra Rb 00000000000 Rd := Ra and Rb

PCMPNE Rd,Ra,Rb 100011 Rd Ra Rb 10000000000 Rd := 1 if (Rb != Ra) else Rd := 0

SRA Rd,Ra 100100 Rd Ra 0000000000000001 Rd := s(Ra >> 1) C := Ra[31]

SRC Rd,Ra 100100 Rd Ra 0000000000100001 Rd := C & (Ra >> 1) C := Ra[31]

SRL Rd,Ra 100100 Rd Ra 0000000001000001 Rd := 0 & (Ra >> 1) C := Ra[31]

SEXT8 Rd,Ra 100100 Rd Ra 0000000001100000 Rd := s(Ra[24:31])

SEXT16 Rd,Ra 100100 Rd Ra 0000000001100001 Rd := s(Ra[16:31])

CLZ Rd, Ra 100100 Rd Ra 0000000011100000 Rd = clz(Ra)

SWAPB Rd, Ra 100100 Rd Ra 0000000111100000 Rd = (Ra)[24:31, 16:23, 8:15, 0:7]

SWAPH Rd, Ra 100100 Rd Ra 0000000111100010 Rd = (Ra)[16:31, 0:15]

WIC Ra,Rb 100100 00000 Ra Rb 00001101000 ICache_Line[Ra >> 4].Tag := 0 if (C_ICACHE_LINE_LEN = 4)

ICache_Line[Ra >> 5].Tag := 0 if (C_ICACHE_LINE_LEN = 8)

ICache_Line[Ra >> 6].Tag := 0 if (C_ICACHE_LINE_LEN = 16)

表 2-6: MicroBlaze 命令セットのまとめ (続き)

タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




WDC Ra,Rb 100100 00000 Ra Rb 00001100100 キャッシュラインはクリア、格納されたデータを破棄。

DCache_Line[Ra >> 4].Tag := 0 if (C_DCACHE_LINE_LEN = 4)



WDC.FLUSH Ra,Rb 100100 00000 Ra Rb 00001110100 キャッシュラインはフラッシュ、格納されたデータをメモリに書き込んでから、クリ

ア。 C_DCACHE_USE_WRITEBACK = 1 のとき使用。

WDC.CLEAR Ra,Rb 100100 00000 Ra Rb 00001100110 一致したアドレスのキャッシュラインはクリア、格納されたデータを破棄。

C_DCACHE_USE_WRITEBACK = 1 のとき使用。

WDC.CLEAR.EA Ra,Rb 100100 00000 Ra Rb 00011100110 一致した拡張アドレス Ra & Rb のキャッシュラインはクリア。

C_DCACHE_USE_WRITEBACK = 1 のとき使用。

MTS Sd,Ra 100101 00000 Ra 11 & Sd SPR[Sd] := Ra

· SPR[0x0001] は MSR

· SPR[0x0007] は FSR

· SPR[0x0800] は SLR

· SPR[0x0802] は SHR

· SPR[0x1000] は PID

· SPR[0x1001] は ZPR

· SPR[0x1002] は TLBX

· SPR[0x1003] is TLBLO[LSH]

· SPR[0x1004] は TLBHI

· SPR[0x1005] は TLBSX

MTSE Sd,Ra 100101 01000 Ra 11 & Sd SPR[Sd} := Ra, where:

· SPR[0x1003] is TLBLO[MSH]


タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




MFS Rd,Sa 100101 Rd 00000 10 & Sa Rd := SPR[Sa]

· SPR[0x0000] は PC

· SPR[0x0001] は MSR

· SPR[0x0003] is EAR[LSH]

· SPR[0x0005] は ESR

· SPR[0x0007] は FSR

· SPR[0x000B] は BTR

· SPR[0x000D] は EDR

· SPR[0x0800] は SLR

· SPR[0x0802] は SHR

· SPR[0x1000] は PID

· SPR[0x1001] は ZPR

· SPR[0x1002] は TLBX

· SPR[0x1003] is TLBLO[LSH]

· SPR[0x1004] は TLBHI

· SPR[0x2000-200B] is PVR[0-12][LSH]

MFSE Rd,Sa 100101 Rd 01000 10 & Sa Rd := SPR[Sa][MSH], where:

· SPR[0x0003] is EAR[MSH]

· SPR[0x1003] is TLBLO[MSH]

· SPR[0x2006-2009] is PVR[6-9][MSH]

MSRCLR Rd,Imm 100101 Rd 00001 00 & Imm14 Rd := MSR MSR := MSR and Imm14

MSRSET Rd,Imm 100101 Rd 00000 00 & Imm14 Rd := MSR MSR := MSR or Imm14

BR Rb 100110 00000 00000 Rb 00000000000 PC := PC + Rb

BRD Rb 100110 00000 10000 Rb 00000000000 PC := PC + Rb

BRLD Rd,Rb 100110 Rd 10100 Rb 00000000000 PC := PC + Rb Rd := PC

BRA Rb 100110 00000 01000 Rb 00000000000 PC := Rb

BRAD Rb 100110 00000 11000 Rb 00000000000 PC := Rb

BRALD Rd,Rb 100110 Rd 11100 Rb 00000000000 PC := Rb Rd := PC

BRK Rd,Rb 100110 Rd 01100 Rb 00000000000 PC := Rb Rd := PC MSR[BIP] := 1

BEQ Ra,Rb 100111 00000 Ra Rb 00000000000 PC := PC + Rb if Ra = 0

BNE Ra,Rb 100111 00001 Ra Rb 00000000000 PC := PC + Rb if Ra != 0


タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




BLT Ra,Rb 100111 00010 Ra Rb 00000000000 PC := PC + Rb if Ra < 0

BLE Ra,Rb 100111 00011 Ra Rb 00000000000 PC := PC + Rb if Ra 0

BGE Ra,Rb 100111 00101 Ra Rb 00000000000 PC := PC + Rb if Ra >= 0

BEQD Ra,Rb 100111 10000 Ra Rb 00000000000 PC := PC + Rb if Ra = 0

BNED Ra,Rb 100111 10001 Ra Rb 00000000000 PC := PC + Rb if Ra != 0

BLTD Ra,Rb 100111 10010 Ra Rb 00000000000 PC := PC + Rb if Ra < 0

BLED Ra,Rb 100111 10011 Ra Rb 00000000000 PC := PC + Rb if Ra 0

BGED Ra,Rb 100111 10101 Ra Rb 00000000000 PC := PC + Rb if Ra >= 0

ORI Rd,Ra,Imm 101000 Rd Ra Imm Rd := Ra or s(Imm)

ANDI Rd,Ra,Imm 101001 Rd Ra Imm Rd := Ra and s(Imm)

XORI Rd,Ra,Imm 101010 Rd Ra Imm Rd := Ra xor s(Imm)

ANDNI Rd,Ra,Imm 101011 Rd Ra Imm Rd := Ra and s(Imm)

IMM Imm 101100 00000 00000 Imm Imm[0:15] := Imm

RTSD Ra,Imm 101101 10000 Ra Imm PC := Ra + s(Imm)

RTID Ra,Imm 101101 10001 Ra Imm PC := Ra + s(Imm) MSR[IE] := 1

RTBD Ra,Imm 101101 10010 Ra Imm PC := Ra + s(Imm) MSR[BIP] := 0

RTED Ra,Imm 101101 10100 Ra Imm PC := Ra + s(Imm) MSR[EE] := 1, MSR[EIP] := 0 ESR := 0

BRI Imm 101110 00000 00000 Imm PC := PC + s(Imm)

MBAR Imm 101110 Imm 00010 0000000000000100 PC := PC + 4、メモリアクセスを待機

BRID Imm 101110 00000 10000 Imm PC := PC + s(Imm)

BRLID Rd,Imm 101110 Rd 10100 Imm PC := PC + s(Imm) Rd := PC

BRAI Imm 101110 00000 01000 Imm PC := s(Imm)

BRAID Imm 101110 00000 11000 Imm PC := s(Imm)

BRALID Rd,Imm 101110 Rd 11100 Imm PC := s(Imm) Rd := PC

BRKI Rd,Imm 101110 Rd 01100 Imm PC := s(Imm) Rd := PC MSR[BIP] := 1

BEQI Ra,Imm 101111 00000 Ra Imm PC := PC + s(Imm) if Ra = 0

BNEI Ra,Imm 101111 00001 Ra Imm PC := PC + s(Imm) if Ra != 0


タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




BLTI Ra,Imm 101111 00010 Ra Imm PC := PC + s(Imm) if Ra < 0

BLEI Ra,Imm 101111 00011 Ra Imm PC := PC + s(Imm) if Ra 0

BGEI Ra,Imm 101111 00101 Ra Imm PC := PC + s(Imm) if Ra >= 0

BEQID Ra,Imm 101111 10000 Ra Imm PC := PC + s(Imm) if Ra = 0

BNEID Ra,Imm 101111 10001 Ra Imm PC := PC + s(Imm) if Ra != 0

BLTID Ra,Imm 101111 10010 Ra Imm PC := PC + s(Imm) if Ra < 0

BLEID Ra,Imm 101111 10011 Ra Imm PC := PC + s(Imm) if Ra 0

BGEID Ra,Imm 101111 10101 Ra Imm PC := PC + s(Imm) if Ra >= 0

LBU Rd,Ra,Rb

LBUR Rd,Ra,Rb

110000 Rd Ra Rb 00000000000

01000000000

Addr := Ra + Rb Rd[0:23] := 0 Rd[24:31] := *Addr[0:7]

LBUEA Rd,Ra,Rb 110000 Rd Ra Rb 00010000000 Addr := Ra & Rb Rd[0:23] := 0 Rd[24:31] := *Addr[0:7]

LHU Rd,Ra,Rb

LHUR Rd,Ra,Rb

110001 Rd Ra Rb 00000000000

01000000000

Addr := Ra + Rb Rd[0:15] := 0 Rd[16:31] := *Addr[0:15]

LHUEA Rd,Ra,Rb 110001 Rd Ra Rb 00010000000 Addr := Ra & Rb Rd[0:15] := 0 Rd[16:31] := *Addr[0:15]

LW Rd,Ra,Rb LWR Rd,Ra,Rb

110010 Rd Ra Rb 00000000000 01000000000

Addr := Ra + Rb Rd := *Addr

LWX Rd,Ra,Rb 110010 Rd Ra Rb 10000000000 Addr := Ra + Rb Rd := *Addr Reservation := 1

LWEA Rd,Ra,Rb 110010 Rd Ra Rb 00010000000 Addr := Ra & Rb Rd := *Addr

SB Rd,Ra,Rb

SBR Rd,Ra,Rb

110100 Rd Ra Rb 00000000000

01000000000

Addr := Ra + Rb *Addr[0:8] := Rd[24:31]

SBEA Rd,Ra,Rb 110100 Rd Ra Rb 00010000000 Addr := Ra & Rb *Addr[0:8] := Rd[24:31]

SH Rd,Ra,Rb

SHR Rd,Ra,Rb

110101 Rd Ra Rb 00000000000

01000000000

Addr := Ra + Rb *Addr[0:16] := Rd[16:31]

SHEA Rd,Ra,Rb 110101 Rd Ra Rb 00010000000 Addr := Ra & Rb *Addr[0:16] := Rd[16:31]

SW Rd,Ra,Rb SWR Rd,Ra,Rb

110110 Rd Ra Rb 00000000000 01000000000

Addr := Ra + Rb *Addr := Rd


タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




セマフォ同期化

LWX および SWX 命令は、テストとセット、比較とスワップ、メモリ交換、フェッチと追加など、共通セマフォ操作をインプリメントするために使用されます。また、スピンロックをインプリメントするのにも使用されます。

これらの命令は、通常、システムプログラムによって使用され、適宜アプリケーションプログラムによって呼び出されます。一般的には、プログラムは、メモリからセマフォをロードするのに LWX を使用し、予約が設定されます (プロセッサは予約を内部で維持)。プログラムは、セマフォ値に基づいて結果を計算し、 SWX 命令を使用して、同じメモリロケーションにその結果を条件付きでストアします。この条件付きストアは、その前の LWX 命令によって設定された予約に基づいて、実行されます。ストア実行時に予約が存在する場合は、ストアが実行され、 MSR[C] は 0 にクリアになります。ストア実行時に予約が存在しない場合は、ストアが実行され、 MSR[C] は 1 にセットされます。

ストアが問題なく実行されると、セマフォのロードからセマフォのストアまで、順番に命令が、ほかの命令を差し

挟むことなく、実行されます。ほかのデバイスが、読み出しからアップデートまでのセマフォロケーションを変更することはありません。この操作中、ほかのデバイスはこのセマフォロケーションから読み出しを実行できます。セマフォ操作が正しく実行には、 LWX 命令を SWX 命令とペアにし、その両方が同じアドレスを指定する必要があります。 MicroBlaze での予約単位はワードです。両方の命令に対し、アドレスはワードアラインしている必要があります。アラインされていない例外は、これらの命令に対しては生成されません。

SWX Rd,Ra,Rb 110110 Rd Ra Rb 10000000000 Addr := Ra + Rb *Addr := Rd if Reservation = 1 Reservation := 0

SWEA Rd,Ra,Rb 110110 Rd Ra Rb 00010000000 Addr := Ra & Rb *Addr := Rd

LBUI Rd,Ra,Imm 111000 Rd Ra Imm Addr := Ra + s(Imm) Rd[0:23] := 0 Rd[24:31] := *Addr[0:7]

LHUI Rd,Ra,Imm 111001 Rd Ra Imm Addr := Ra + s(Imm) Rd[0:15] := 0 Rd[16:31] := *Addr[0:15]

LWI Rd,Ra,Imm 111010 Rd Ra Imm Addr := Ra + s(Imm) Rd := *Addr

SBI Rd,Ra,Imm 111100 Rd Ra Imm Addr := Ra + s(Imm) *Addr[0:7] := Rd[24:31]

SHI Rd,Ra,Imm 111101 Rd Ra Imm Addr := Ra + s(Imm) *Addr[0:15] := Rd[16:31]

SWI Rd,Ra,Imm 111110 Rd Ra Imm Addr := Ra + s(Imm) *Addr := Rd

1. 浮動小数点演算には多くのコーナーケースが関与しているため、標準動作のみを説明しています。この動作の詳細は、第 5 章「MicroBlaze 命令セットアーキテクチャ」を参照してください。


タイプ A 0-5 6-10 11-15 16-20 21-31セマンティクス

タイプ B 0-5 6-10 11-15 16-31




条件付きストアは、ストアアドレスが、予約を設定したロードアドレスに一致していなくても、予約が存在していると常に実行されます。

1 回につき、 1 予約のみが維持されます。予約に関連付けられているアドレスは、後続の LWX 命令を実行することで、変更できます。この条件付きストアは、その前の LWX 命令によって設定された予約に基づいて、実行されます。 LWX で設定されたアドレスに一致するかどうかにかかわらず、プロセッサで保持されている予約は、 SWX 命令を実行すると常にクリアになります。

リセット、割り込み、例外、ブレーク (BRK および BRKI 命令を含む) はすべて予約をクリアします。

LWX および SWX 命令の使用に関する一般ガイドラインは、次のようになっています。

• LWX および SWX 命令はペアにし、同じアドレスを使用するようにします。

• LWX とペアになっていない SWX 命令で、任意アドレスに割り当てられているものは、プロセッサで保持されている予約をクリアするのに使用します。

• 条件付きシーケンスは LWX 命令から始まります。その後に、メモリアクセスが続くか、またはロードされた値に基づいた計算が続きます。シーケンスは SWX 命令で終わります。一般的には、 SWX 命令にエラーがあると、分岐は LWX に戻って、繰り返し命令が実行されます。

• LWX によってロードされた値がゼロでなければ、一部の同期化プリミティブを実行するとき、その LWX は SWX とペアにしなくてもよい場合があります。次は、テストアンドセットのインプリメンテーション例です。

loop: lwx r5,r3,r0 ; load and reservebnei r5,next ; branch if not equal to zeroaddik r5,r5,1 ; increment valueswx r5,r3,r0 ; try to store non-zero valueaddic r5,r0,0 ; check reservationbnei r5,loop ; loop if reservation lost

next:

• パフォーマンスは、目的の値を返すことができない LWX 命令でのループを最小限にすることで、改善できます。また、初期値チェックをする普通のロード命令を使用することで、パフォーマンスを改善することもでき

ます。次は、スピンロックのインプリメンテーション例です。

loop: lw r5,r3,r0 ; load the wordbnei r5,loop ; loop back if word not equal to 0lwx r5,r3,r0 ; try reserving againbnei r5,loop ; likely that no branch is needed addik r5,r5,1 ; increment valueswx r5,r3,r0 ; try to store non-zero valueaddic r5,r0,0 ; check reservationbnei r5,loop ; loop if reservation lost

• LWX/SWX 命令ペアでのループを最小限にすると、前進する可能性が高くなります。古い値は、ストアを実行する前にテストする必要があります。順番が逆の場合 (ストアの後にロードを実行)、実行される SWX 命令の数が多くなり、 LWX と SWX との間で、予約が失われる可能性が高くなります。

自己変更コード

自己変更コードを使用する場合は、変更された命令を実行するのにフェッチする前に、メモリにその命令が書き込

まれていることをソフトウェアで確認する必要があります。次の点に注意する必要があります。

• 変更される命令が、変更前に既に、次の場所にフェッチされている可能性がある。

¨ 命令プリフェッチバッファー

¨ 命令キャッシュ (イネーブルになっている場合)




¨ ストリームバッファー (命令キャッシュストリームバッファーが使用されている場合)

¨ 命令キャッシュ。その後、ビクティムバッファーが使用されている場合はそこに保存される。

古い未変更のコードではなく、変更されたコードが常に実行されていることを確認するには、ソフトウェアは

これらのすべてのケースを処理する必要があります。

• 変更する命令が 1 つ以上分岐で、分岐先キャッシュが使用されている場合は、分岐先アドレスがキャッシュされている可能性があります。

キャッシュされた分岐先アドレスの使用を避けるには、変更されたコードを実行する前に、分岐先キャッシュ

がクリアになっていることをソフトウェアで確認する必要があります。

• 変更された命令は、実行前にメモリに書き込まれていない可能性があります。

¨ 変更された命令はメモリに書き込まれる手前で、インターコネクトまたはメモリコントローラーの一時的なストレージにある可能性があります。

¨ ライトバックキャッシュが使用されている場合は、変更された命令はデータキャッシュに格納されている可能性があります。

¨ ライトバックキャッシュおよびビクティムバッファーが使用されている場合は、変更された命令はビクティムバッファーに格納されている可能性があります。

プロセッサがフェッチする前に、変更された命令がメモリに書き込まれていることをソフトウェアで確認する

必要があります。

次の注釈付きコードは、上記の問題のそれぞれがどのように解決されるかを示しています。このコードは、命令

キャッシュおよびライトバックデータキャッシュの両方が使用されていることを前提にしています。使用されていない場合は、その部分の命令は省くことができます。

次のコード例は、変更された命令を格納します。

swi r5,r6,0 ; r5 = new instruction ; r6 = physical instruction address

wdc.flush r6,r0 ; flush write-back data cache linembar 1 ; ensure new instruction is written to memorywic r7,r0 ; invalidate line, empty stream & victim buffers

; r7 = virtual instruction addressmbar 2 ; empty prefetch buffer, clear branch target cache

MMU 仮想モードが使用されていない限り、上記の物理および仮想アドレスは同じです。 MMU がイネーブルになっている場合は、 WIC および WDC は特権命令であるため、コードシーケンスをリアルモードで実行する必要があります。上記のコードシーケンスの後の最初の命令はプリフェッチされている可能性があるため、変更しないでください。

レジスタ

MicroBlaze には、直交性のある命令セットアーキテクチャがあり、選定されているオプションによって異なりますが、 32 個の 32 ビットの汎用レジスタと、 18 個の 32 ビットの特殊レジスタがあります。




汎用レジスタ

32 個の 32 ビットの汎用レジスタには、 R0 から R31 までの番号が付いています。レジスタファイルは、ビットストリームダウンロードでリセットされます ( リセット値は 0x00000000)。図 2-2 は汎用レジスタを表しており、表 2-7 には、各レジスタおよびレジスタリセット値 (あれば) がまとめられています。

注記: レジスタファイルは、外部リセット入力である、 Reset および Debug_Rst ではリセットされません。

汎用レジスタを使用する場合のソフトウェアに関しては、表 4-2 を参照してください。

特殊用途レジスタ

プログラムカウンター (PC)プログラムカウンター (PC) は実行命令の 32 ビットアドレスです。これは、 MFS 命令で読み出しできますが、 MTS 命令で書き込むことはできません。 MFS 命令で使用される場合は、 PC レジスタは Sa = 0x0000 で指定されます。 PC は図 2-3 で図説され、表 2-8 には、その詳細およびリセット値がまとめられています。

0 31

↑R0-R31

図 2-2: R0-R31

表 2-7: 汎用レジスタ (R0-R31)

ビット名前説明リセット値

0:31 R0 常に値はゼロになります。 R0 に書き込まれた値は破棄されます。

0x00000000

0:31 R1 から R13 まで 32 ビット汎用レジスタ -

0:31 R14 割り込み用に戻りアドレスを格納するために使用される 32 ビットレジスタ

-

0:31 R15 32 ビット汎用レジスタ。ユーザーベクター用の戻りアドレスを格納するために推奨。

-

0:31 R16 ブレーク用に戻りアドレスを格納するために使用される 32 ビットレジスタ

-

0:31 R17 MicroBlaze がハードウェア例外をサポートするように設定されている場合は、このレジスタには、命令のアドレスがロードさ

れ、その命令の後にハードウェア例外が発生します。ただし、

BTR を使用する遅延スロットの例外を除きます ( 「分岐先レジスタ (BTR)」を参照)。ハードウェア例外をサポートするように設定されていない場合は、レジスタは汎用レジスタです。

-

0:31 R18 から R31 まで R18 から R31 までは 32 ビットの汎用レジスタです。 -




マシンステータスレジスタ (MSR)マシンステータスレジスタには、プロセッサの制御ビットおよびステータスビットが含まれています。これは MFS 命令で読み出すことができます。 MSR を読み出すとき、ビット 29 はビット 0 にキャリーコピーとして複製されます。 MSR への書き込みは、 MTS 命令を使用して、または専用 MSRSET および MSRCLR 命令を使用して実行できます。

MSRSET または MSRCLR を使用して MSR に書き込む場合、キャリービットはすぐに適用され、残りのビットは 1 クロックサイクル後に使用されます。 MTS を使用して書き込む場合は、すべてのビットが 1 クロックサイクル後に使用できるようになります。ビット 0 に書き込まれた値はすべて破棄されます。

MTS または MFS 命令で使用される場合は、MSR は Sx = 0x0001 という設定で指定されます。MSR レジスタは図 2-4 で図説され、表 2-9 には、ビットの説明およびリセット値がまとめられています。

0 31

↑PC

図 2-3: PC

表 2-8: プログラムカウンター (PC)


0:31 PC プログラムカウンター

実行命令のアドレス、つまり mfs r2 0 は、 mfs 命令自体のアドレスを R2 に格納します。

0x00000000

0 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31- - - - - - - - - - - - - - - - -

CC 予約 VMS VMUMS UM PVR EIP EE DCE DZO ICE FSL BIP C IE

RES

図 2-4: MSR

表 2-9: マシンステータスレジスタ (MSR)


0 CC 演算キャリーコピー

演算キャリーのコピー (ビット 29)。 CC はビット C と常に同じです。

0

1:16 予約

17 VMS 仮想保護モード保存

MMU で設定した場合にのみ使用可能。 (C_USE_MMU > 1 および C_AREA_OPTIMIZED = 0 または 2 の場合)

読み出し /書き込み

0




18 VM 仮想保護モード

0 = C_USE_MMU = 3 (仮想) で、 MMU アドレス変換およびアクセス保護がディスエーブル。 C_USE_MMU = 2 (保護) で、アクセス保護はディスエーブル。

1 = C_USE_MMU = 3 (仮想) で、MMU アドレス変換およびアクセス保護がイネーブル。 C_USE_MMU = 2 (保護) で、アクセス保護はイネーブル。



0

19 UMS ユーザーモード保存



0

20 UM ユーザーモード

0 = 特権モード、すべての命令が使用できる。

1 = ユーザーモード、一部の命令が使用できない。



0

21 PVR プロセッサバージョンレジスタが存在する。

0 = プロセッサバージョンレジスタなし 1 = プロセッサバージョンレジスタあり

読み出し専用

パラメーター C_PVR に基

づく。

22 EIP 処理中例外

0 = 処理中ハードウェア例外なし 1 = 処理中ハードウェア例外あり

例外サポートを有効にして設定している場合 (C_*_EXCEPTION または C_USE_MMU > 0) にのみ使用可能


0

23 EE 例外イネーブル

0 = ハードウェア例外をディスエーブル1

1 = ハードウェア例外をイネーブル

例外サポートを有効にして設定している場合 (C_*_EXCEPTION または C_USE_MMU > 0) にのみ使用可能


0

表 2-9: マシンステータスレジスタ (MSR) (続き)





24 DCE データキャッシュイネーブル

0 = データキャッシュをディスエーブル 1 = データキャッシュをイネーブル

データキャッシュを使用するように設定している場合 (C_USE_DCACHE = 1) にのみ使用可能


0

25 DZO ゼロ除算、または除算オーバーフロー2

0 = ゼロ除算、または除算オーバーフローが発生していない 1 = ゼロ除算、または除算オーバーフローが発生

ハードウェア除算器を使用するように設定している場合 (C_USE_DIV = 1) にのみ使用可能


0

26 ICE 命令キャッシュイネーブル

0 = 命令キャッシュをディスエーブル 1 = 命令キャッシュをイネーブル

命令キャッシュを使用するように設定している場合 (C_USE_ICACHE = 1) にのみ使用可能


0

27 FSL AXI4-Stream エラー

0 = get または getd にエラーなし 1 = get または getd の制御タイプが一致しない

このビットはスティッキービットで、制御ビットが一致しない場合に get または getd 命令で設定されます。これをクリアにするには、 MTS または MSRCLR 命令を使用する必要があります。

ストリームリンクを使用するように設定している場合 (C_FSL_LINKS > 0) にのみ使用可能


0

28 BIP 処理中ブレーク

0 = 処理中ブレークなし 1 = 処理中ブレークあり

ブレークソースはソフトウェアブレーク命令、または Ext_Brk または Ext_NM_Brk ピンからのハードウェアブレークになる。


0

29 C 演算キャリー

0 = 繰り上げなし (繰り下げ) 1 = 繰り上げあり (繰り下げなし )


0






例外アドレスレジスタ (EAR)例外アドレスレジスタは、次の例外を引き起こすフルのロード /ストアアドレスを格納します。

• アラインされていないアクセスデータアドレスを指定するアラインされていないアクセス例外

• エラーの起きている AXI4 データアクセスアドレスを指定する M_AXI_DP 例外

• アクセスのあった (仮想) 実効アドレスを指定するデータストレージ例外

• 読み出しのあった (仮想) 実効アドレスを指定する命令ストレージ例外

• アクセスのあった (仮想) 実効アドレスを指定するデータ TLB ミス例外

• 読み出しのあった (仮想) 実効アドレスを指定する命令 TLB ミス例外

上記以外の例外に対しては、このレジスタの内容は定義されていません。 MFS または MFSE 命令で読み出される場合は、 EAR は Sa = 0x0003 で指定されます。 EAR レジスタは図 2-5 で図説され、表 2-10 にはビットの説明とリセット値がまとめられています。

拡張データアドレス指定がイネーブルになっていると (C_ADDR_SIZE > 32)、レジスタの最下位ビット 32 ビットが MFS 命令で読み出され、最上位ビットが MFSE 命令で読み出されます。

30 IE 割り込みイネーブル

0 = 割り込みをディスエーブル 1 = 割り込みをイネーブル


0

31 - 予約 0

1. MMU 例外 (データストレージ例外、命令ストレージ例外、データ TLB ミス例外、命令 TLB ミス例外) はディスエーブルにできません。またこのビットの影響を受けません。

2. このビットは、整数をゼロで割る場合、または除算オーバーフローシグナリングにのみ使用されます。 FSR には浮動小数点の同等のものがあります。例外処理ができるように設定されているかどうかにかかわらず、 DZO ビットはゼロ除算、または除算オーバーフローコンディションをフラグします。



0 C_ADDR_SIZE - 1

↑EAR

図 2-5: EAR

表 2-10: 例外アドレスレジスタ (EAR)


0:C_ADDR_SIZE-1 EAR 例外アドレスレジスタ 0




例外ステータスレジスタ (ESR)例外ステータスレジスタには、プロセッサのステータスビットが含まれています。 MFS 命令で読み出される場合は、 ESR は Sa = 0x0005 で指定されます。 ESR レジスタは図 2-6 で図説され、表 2-11 にはビットの説明およびリセット値が、表 2-12 には例外別ステータス (ESS) がまとめられています。

19 20 26 27 31

- - ↑ -予約 DS ESS EC

図 2-6: ESR

表 2-11: 例外ステータスレジスタ (ESR)


0:18 予約

19 DS 遅延スロット例外

0 = 遅延スロット命令で引き起こされていない 1 = 遅延スロット命令で引き起こされている

読み出し専用

0

20:26 ESS 例外別ステータス

表 2-12 を参照

読み出し専用

表 2-12 を参照

27:31 EC 例外原因

00000 = ストリーム例外 00001 = アラインされていないデータアクセス例外 00010 = 無効なオペコード例外 00011 = 命令バスエラー例外 00100 = データバスエラー例外 00101 = 除算例外 00110 = 浮動小数点ユニット例外 00111 = 特権命令例外 00111 = スタック保護違反例外 10000 = データストレージ例外 10001 = 命令ストレージ例外 10010 = データ TLB ミス例外 10011 = 命令 TLB ミス例外

読み出し専用

0




表 2-12: 例外別ステータス (ESS)

例外原因ビット名前説明リセット値

アラインして

いないデータアクセス

20 W ワードアクセス例外

0 = アラインしていないハーフワードアクセス

1 = アラインしていないワードアクセス

0

21 S ストアアクセス例外

0 = アラインしていないロードアクセス

1 = アラインしていないストアアクセス

0

22:26 Rx ソース /デスティネーションレジスタ

アラインしていないアクセスでソース (ストア) またはデスティネーション (ロード ) として使用される汎用レジスタ

0

無効な命令 20:26 予約 0

命令バスエラー

20 ECC ILMB の訂正可能エラーまたは訂正不可能なエラーによる例外

0

21:26 予約 0

データバスエラー

20 ECC DLMB の訂正可能エラーまたは訂正不可能なエラーによる例外

0

21:26 予約 0

除算 20 DEC 除算 - 除算エラー原因

0 = ゼロ除算

1 = 除算オーバーフロー

0

21:26 予約 0

浮動小数点ユ

ニット

20:26 予約 0

特権命令 20:26 予約 0

スタック保護

違反

20:26 予約 0

ストリーム 20:22 予約 0

23:26 FSL 例外を引き起こした AXI4-Stream インデックス 0

データストレージ

20 DIZ データストレージ - ゾーン保護

0 = 発生しなかった 1 = 発生した

0

21 S データストレージ - ストア命令


0

22:26 予約 0

命令ストレー

ジ

20 DIZ 命令ストレージ - ゾーン保護


0

21:26 予約 0




分岐先レジスタ (BTR)MicroBlaze プロセッサが例外を使用するように設定されている場合にのみ、分岐先レジスタは存在します。このレジスタは、 MSR[EIP] = 0 のときに実行されたすべての遅延スロットの分岐命令の分岐先アドレスを格納しま

Documents

MicroBlaze プロセッサ リファレンス ガイド ਨUG984) - XilinxMicroBlaze プロセッサ リファレンス ガイド 3 UG984 (v2017.1) 2017 年 4 月 5 日 japan.xilinx.com

MicroBlaze プロセッサリファレンスガイド ਨUG984) - XilinxMicroBlaze プロセッサリファレンスガイド 3 UG984 (v2017.1) 2017 年 4 月 5 日 japan.xilinx.com