プロパティリファレンスガイド - Xilinxjapan.xilinx.com/support/documentation/sw_manuals_j/...Vivado Design Suite プロパティリファレンスガイド UG912 (v2017.3)

Vivado Design Suite プロパティリファレンスガイド

UG912 (v2017.3) 2017 年 10 月 4 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

UG912 (v2017.4) 2017 年 12 月 20 日

Vivado プロパティリファレンス 2UG912 (v2017.3) 2017 年 10 月 4 日 japan.xilinx.com

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2017 年 10 月 4 日 2017.3 「CLOCK_BUFFER_TYPE」で適用可能なオブジェクトがポートおよびネットの両方であることを修正。

「CLOCK_LOW_FANOUT」を追加。

「DIFF_TERM_ADV」をサポートする IOSTANDARD のリストから LVPECL および SUB_LVDS_25 を削除。

「IOBDELAY」で適用可能なオブジェクトから入力フリップフロップ (IFD) を削除。

Disabled 値を「HLUTNM」および「LUTNM」に追加。

全体的なマイナーアップデート。

2017 年 4 月 5 日 2017.1 第 3 章の「CASCADE_HEIGHT」を UltraScale アーキテクチャのみに適用するように修正。

「CLOCK_BUFFER_TYPE」をポートではなくネットのみに適用するように修正。

「CLOCK_DEDICATED_ROUTE」のプロパティ値を正しい値に修正。

「CLOCK_DELAY_GROUP」の割り当てをグローバルクロックバッファーの入力から出力に変更。

「MARK_DEBUG」をアップデート。

「MAX_FANOUT」を若干変更。

「RAM_DECOMP」を追加。

「RAM_STYLE」を追加。

「REF_NAME」で ORIG_REF_NAME を追加。

USE_DSP48 を「USE_DSP」に追加。

UG912 (v2017.4) 2017 年 12 月 20 日

2017/12/20: Vivado® Design Suite 2017.4 リリース。内容の変更なし。

https://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Reference_Guide&docId=UG912&Title=Vivado%20Design%20Suite%20%26%2312503%3B%26%2312525%3B%26%2312497%3B%26%2312486%3B%26%2312451%3B%20%26%2312522%3B%26%2312501%3B%26%2312449%3B%26%2312524%3B%26%2312531%3B%26%2312473%3B%20%26%2312460%3B%26%2312452%3B%26%2312489%3B&releaseVersion=2017.4&docPage=2

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章: Vivado Design Suite のファーストクラスオブジェクト概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7この資料から例をコピーする場合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8ネットリストおよびデバイスオブジェクト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9ブロックデザインオブジェクト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12ハードウェアマネージャーオブジェクト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

第 2 章: ファーストクラスオブジェクトのリスト (アルファベット順)BD_ADDR_SEG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16BD_ADDR_SPACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19BD_CELL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21BD_INTF_NET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23BD_INTF_PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25BD_INTF_PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27BD_NET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29BD_PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31BD_PORT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33BEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35BEL_PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39CELL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41CLOCK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45CLOCK_REGION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48DIAGRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50HW_AXI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51HW_BITSTREAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53HW_CFGMEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55HW_DEVICE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57HW_ILA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60HW_ILA_DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63HW_PROBE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64HW_SERVER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66HW_SIO_GT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67HW_SIO_GTGROUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77HW_SIO_IBERT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78HW_SIO_PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80HW_SIO_RX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82HW_SIO_TX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88HW_SYSMON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Vivado プロパティリファレンス 3UG912 (v2017.3) 2017 年 10 月 4 日 japan.xilinx.comUG912 (v2017.4) 2017 年 12 月 20 日


HW_TARGET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96HW_VIO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98IO_BANK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100IO_STANDARD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102NET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104NODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108PACKAGE_PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112PIP または SITE_PIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115PKGPIN_BYTEGROUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118PKGPIN_NIBBLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122SITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125SLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129TILE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131TIMING_PATH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135WIRE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

第 3 章: 主なプロパティの説明プロパティ情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140ASYNC_REG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141BEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145BLACK_BOX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147BUFFER_TYPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149CASCADE_HEIGHT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150CFGBVS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151CLOCK_BUFFER_TYPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153CLOCK_DEDICATED_ROUTE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155CLOCK_DELAY_GROUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158CLOCK_LOW_FANOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160CLOCK_REGION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162CLOCK_ROOT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164CONFIG_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166CONFIG_VOLTAGE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168CONTAIN_ROUTING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170DCI_CASCADE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172DELAY_BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174DIFF_TERM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175DIFF_TERM_ADV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178DIRECT_ENABLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180DIRECT_RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182DONT_TOUCH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184DRIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187EDIF_EXTRA_SEARCH_PATHS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189EQUALIZATION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190EXCLUDE_PLACEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192FSM_ENCODING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193FSM_SAFE_STATE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195GATED_CLOCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197GENERATE_SYNTH_CHECKPOINT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199



H_SET および HU_SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201HIODELAY_GROUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205HLUTNM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208IBUF_LOW_PWR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212IN_TERM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214INTERNAL_VREF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217IO_BUFFER_TYPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219IOB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221IOB_TRI_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223IOBDELAY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224IODELAY_GROUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226IOSTANDARD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229IP_REPO_PATHS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232IS_ENABLED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234KEEP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236KEEP_COMPATIBLE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239KEEP_HIERARCHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241KEEPER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244LOC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246LOCK_PINS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248LUTNM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252LVDS_PRE_EMPHASIS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256MARK_DEBUG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258MAX_FANOUT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261ODT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263OFFSET_CNTRL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265PACKAGE_PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267PATH_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269PBLOCK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271POST_CRC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273POST_CRC_ACTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275POST_CRC_FREQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277POST_CRC_INIT_FLAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279POST_CRC_SOURCE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281PRE_EMPHASIS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283PROCESSING_ORDER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285PROHIBIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287PULLDOWN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288PULLTYPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290PULLUP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292RAM_DECOMP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294RAM_STYLE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296REF_NAME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298REF_PIN_NAME. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299RLOC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300RLOCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304RLOC_ORIGIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306ROUTE_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309RPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311RPM_GRID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312



SEVERITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314SLEW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316U_SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319UNAVAILABLE_DURING_CALIBRATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323USE_DSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325USED_IN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327USER_CLOCK_ROOT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329VCCAUX_IO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331

付録 A: その他のリソースザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333Documentation Navigator およびデザインハブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333参考資料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335お読みください: 重要な法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335



第 1 章

Vivado Design Suite のファーストクラスオブジェクト

概要

この文書では、ファーストクラスオブジェクト、ザイリンクス Vivado® Design Suite で使用可能なオブジェクトのプロパティについて説明します。含まれる内容は次のとおりです。

• 第 1 章「Vivado Design Suite のファーストクラスオブジェクト」 : FPGA デザインデータベースをモデル化するため Vivado Design Suite で使用されるさまざまなデザインおよびデバイスのオブジェクトについて説明します。カテゴリ別にオブジェクトを示し、次の章のオブジェクトの説明へのリンクを示します。

• 第 2 章「ファーストクラスオブジェクトのリスト (アルファベット順)」 : Vivado Design Suite のファーストクラスオブジェクトをアルファベット順にリストします。オブジェクトの定義、関連オブジェクトのリスト、各オブジェクトに関連付けられているプロパティのリストを含みます。

• 第 3 章「主なプロパティの説明」 : Vivado Design Suite プロパティの説明、サポートされているアーキテクチャ、適用可能エレメント、値、構文例 (Verilog、 VHDL、 XDC)、影響のあるデザインフローステップなどについて項目別に説明します。

• 付録 A 「その他のリソース」 : https://japan.xilinx.com/support のザイリンクスサポートウェブサイトから入手可能なリソースおよび資料をリストします。



第 1 章: Vivado Design Suite のファーストクラスオブジェクト

この資料から例をコピーする場合

注意: この資料からコードに構文またはコード例をコピーする前に、このセクションを注意してお読みください。

この資料には、構文およびコード例が多く含まれ、コードにプロパティを挿入できるようになっています。これら

のコピーを PDF から直接コードにコピーする場合、次のような問題があります。

• PDF から Vivado の Tcl コンソール、 Tcl スクリプト、 XDC ファイルへコード例をコピーして貼り付ける場合、ダッシュ (-) がエヌダッシュまたはエムダッシュに置き換えられる可能性があります。

• PDF 資料の改行マークが例に挿入されてしまい、 Tcl スクリプトや XDC ファイルでエラーを引き起こします。

• 次のページにまたがるような例をコピーすると、 PDF のヘッダーおよびフッター情報も一緒にコピーされてしまい、 Tcl スクリプトや XDC ファイルでエラーが発生します。

これらの問題を回避するには、 ASCII テキストエディターでコード例にある不必要なマーカーや情報を削除してから、コード、 Vivado Design Suite の Tcl シェル、または Tcl コンソールに貼り付けるようにしてください。




ネットリストおよびデバイスオブジェクトVivado Design Suite では、インメモリデザインデータベースで数多くのファーストクラスオブジェクトがサポートされています。このオブジェクトとは、論理デザインのセル、ネット、ポートのほか、ターゲットザイリンクスデバイスのデバイスリソース、プラットフォームボード、 Vivado Design Suite 特有の機能で使用されるオブジェクト (IP インテグレーターで使用されるブロックデザインオブジェクトや Vivado ハードウェアマネージャーで使用されるハードウェアオブジェクトなど) のことです。論理デザインのネットリストオブジェクトは、 Vivado Design Suite でターゲットデバイスまたはボードのデバイスオブジェクトにマップされます。 9 ページの図 1-1 は一部の Vivado ファーストクラスオブジェクトの関連性を示したものです。この図は説明用のものであり、 Vivado ファーストクラスオブジェクトすべてを網羅したものではなく、またその関連性をすべて説明しているわけではありません。

図 1-1 の上部に表示されているネットリストオブジェクトは、 FPGA にプログラムするための論理デザインの一部です。図の下半分の青色で表示されているデバイスオブジェクトは、実際の物理的な FPGA デバイスの一部で、クロック領域、タイル、サイト、 CLB などのエリアリソースが含まれます。また、デバイスオブジェクトには、緑色

X-Ref Target - Figure 1-1

図 1-1: ネットリストおよびデバイスオブジェクト




で表示されているパッケージピンおよび I/O バンク、紫色で表示されているノード、ワイヤ、 PIP などの配線リソースも含まれています。

Vivado Design Suite には、ネットリストデザインとまとめられてタイミングレポートを作成するタイミングオブジェクトなど、ファーストクラスオブジェクトに関するカテゴリがほかにもあります。ネットリストおよびデバイスオブジェクトに関連付けられているタイミングオブジェクトにより、インプリメントされたデザインのタイミング解析を完全に実行できます。タイミングオブジェクトには、クロック、タイミングパス、遅延オブジェクトがあります。

オブジェクト間の関連性は、オブジェクトどうしを結ぶ矢印で示されています。

• 矢印が両方のオブジェクトを指している場合は、クエリをどちらの方向からも指定できる関係であることを示しています。たとえば、特定ネットに接続されているセル (get_cells -of_objects [get_nets]) をクエリ処理したり、特定セルに接続されているネット (get_nets -of_objects [get_cells]) をクエリ処理できます。

• 矢印が一方のみを指している場合は、その矢印の方向にのみクエリを指定できる関係であることを示しています。たとえば、図 1-1 の例を使用して説明すると、特定クロック領域にある基本エレメントは取得できますが (get_bels -of_objects [get_clock_regions])、特定の基本エレメントに関連付けられたクロック領域を取得することはできません。

ファーストクラスオブジェクトの説明、ほかのオブジェクトとの関係、オブジェクトで定義されているプロパティについては、後で説明します。

ネットリストオブジェクト41 ページの「CELL」

45 ページの「CLOCK」

103 ページの「NET」

111 ページの「PIN」

121 ページの「PORT」

134 ページの「TIMING_PATH」

デバイスリソースオブジェクト35 ページの「BEL」

39 ページの「BEL_PIN」

48 ページの「CLOCK_REGION」

99 ページの「IO_BANK」

101 ページの「IO_STANDARD」

107 ページの「NODE」

109 ページの「PACKAGE_PIN」

114 ページの「PIP または SITE_PIP」




117 ページの「PKGPIN_BYTEGROUP」

119 ページの「PKGPIN_NIBBLE」

124 ページの「SITE」

128 ページの「SLR」

130 ページの「TILE」

137 ページの「WIRE」




ブロックデザインオブジェクトブロックデザインは、インターコネクトされた IP コアで構成される複雑なサブシステムデザインで、スタンドアロンデザインとして使用できるほか、その他のデザインに統合することもできます。ブロックデザインまたはダイアグラムは、 Vivado Design Suite の IP インテグレーターを使用して作成できます。これらは、 Vivado Design Suite IDE の IP インテグレーターのキャンバス、または Tcl コマンドを使用してインタラクティブに作成できます。

ブロックデザインダイアグラムオブジェクトは、前に説明したネットリストオブジェクトに構造的にかなり類似しています。図 1-2 は、ブロックデザインまたはダイアグラムを構成する異なるデザインオブジェクト間の関係を示しています。

次の図に示すように、ブロックダイアグラムオブジェクトには次が含まれます。

50 ページの「DIAGRAM」

19 ページの「BD_ADDR_SPACE」

16 ページの「BD_ADDR_SEG」

21 ページの「BD_CELL」


図 1-2: ブロックデザインオブジェクト

bd_cell

bd_intf_pin

bd_intf_port

bd_intf_net

bd_port

bd_pin bd_net

diagram

bd_addr_space

bd_addr_seg




23 ページの「BD_INTF_NET」

25 ページの「BD_INTF_PIN」

27 ページの「BD_INTF_PORT」

29 ページの「BD_NET」

31 ページの「BD_PIN」

33 ページの「BD_PORT」




ハードウェアマネージャーオブジェクトハードウェアマネージャーは Vivado Design Suite の機能で、デバイスプログラマまたはデバッグボードへ接続したり、プログラムされたハードウェアデバイスを実行したりできます。ハードウェアマネージャーを使用すると、デバイス上のデバッグロジックを実行して、現在の値を設定または取り出す信号にアクセスできるようになります。図 1-3 は、 Vivado ハードウェアマネージャーのデバッグコアとオブジェクトの多くを示しています。

デバッグコアは、ザイリンクス IP カタログを使用して RTL デザインにインスタンシエートできます。 ILA または VIO デバッグコアの場合は、ネットリストベースのデバッグフローを使用して合成済みネットリストに挿入できます。詳細は、『Vivado Design Suite ユーザーガイド : プログラムおよびデバッグ』 (UG908) [参照 23] を参照してください。

上記の図に示すように、 Vivado ハードウェアマネージャーオブジェクトには次が含まれます。

51 ページの「HW_AXI」

53 ページの「HW_BITSTREAM」

55 ページの「HW_CFGMEM」

57 ページの「HW_DEVICE」

60 ページの「HW_ILA」


図 1-3: ハードウェアマネージャーオブジェクト

hw_server

hw_vio

hw_target hw_device

hw_ilahw_sysmon hw_sio_iberthw_axi

hw_probe

hw_ila_data

hw_bitstream

hw_cfgmem

hw_axi_txn

hw_sio_gtgroup

hw_sio_gt

hw_sio_tx hw_sio_rx

hw_sio_pll

hw_sio_scan

hw_sio_sweep

hw_sio_link

hw_sio_linkgroup

hw_sysmon_reg




63 ページの「HW_ILA_DATA」

64 ページの「HW_PROBE」

66 ページの「HW_SERVER」

67 ページの「HW_SIO_GT」

77 ページの「HW_SIO_GTGROUP」

78 ページの「HW_SIO_IBERT」

80 ページの「HW_SIO_PLL」

82 ページの「HW_SIO_RX」

88 ページの「HW_SIO_TX」

91 ページの「HW_SYSMON」

95 ページの「HW_TARGET」

97 ページの「HW_VIO」



第 2 章

ファーストクラスオブジェクトのリスト (アルファベット順)

BD_ADDR_SEG

説明

アドレスセグメント (bd_addr_seg オブジェクト ) は、メモリ範囲の位置およびサイズを示すもので、範範囲 (サイズ) と開始オフセット (オプション) が含まれます。

さまざまなメモリマップされたマスターおよびスレーブインターフェイスの場合、 IP インテグレーターで業界標準の IP-XACT データフォーマットに従って、終点のマスターおよびスレーブのメモリ要件および機能を取り込みます。

アドレス指定可能なスレーブインターフェイスでは、メモリマップと呼ばれるアドレスセグメントコンテナーが参照されます。これらのメモリマップの名前は通常、 S_AXI のなど、スレーブインターフェイスピンに従って付けられます (必須ではありません)。

メモリマップには、スレーブアドレスセグメントが含まれます。これらのアドレスセグメントは、メモリマップを参照するスレーブインターフェイスのアドレスデコードウィンドウに該当します。メスレーブセグメントをメモリマップで指定する場合は、範囲を含める必要があるほか、オプションでハードオフセットを設定してスレーブがそのオフセットまたはアパーチャにあるマスターアドレス空間にのみマップ可能なことを示すことができます。

たとえば、通常 AXI4-Lite スレーブインターフェイスでは、メモリ範囲を示す 1 つのアドレスセグメントのみを使用してアドレスセグメントが参照されますが、ブリッジのように、スレーブの中には複数のアドレスセグメントが含まれたり、各アドレスデコードウィンドウのアドレス範囲が含まれるものがあります。

スレーブアドレスセグメントは、 assign_bd_address または create_bd_addr_seg コマンドを使用してマスターアドレス空間に割り当てます。

マスターインターフェイスのアドレスを指定すると、アドレス空間 (bd_addr_space) と呼ばれるアドレスセグメントコンテナーが参照されます。このアドレス空間はセルのインターフェイスピン (bd_intf_pin) で参照されます。外部 AXI マスターの場合、アドレス空間は外部インターフェイスポート (bd_intf_port) で参照されます。さまざまなプロトコルの複数のインターフェイスは、同じマスターアドレス空間を参照します。たとえば、 MicroBlaze プロセッサのデータアドレス空間は、 DLMB、 M_AXI_DP、および M_AXI_DC インターフェイスで参照されます。

アドレス空間には、マスターアドレスセグメントが含まれます。これらのマスターアドレスセグメントはマスターアドレス空間に割り当てられたスレーブアドレスセグメントと、マスターがアクセスするオフセットと範囲を参照します。



第 2 章: ファーストクラスオブジェクトのリスト (アルファベット順)

関連オブジェクト

bd_addr_seg オブジェクトは、マスターアドレスセグメントとスレーブアドレスセグメントの両方を参照します。bd_addr_space オブジェクトは、メモリマップとマスターアドレス空間の両方を参照します。

関連するアドレス空間とアドレスセグメント間は、すべて取得できます。次に例を示します。

# Get the slave address segments of a memory map space.get_bd_addr_segs -of_objects [get_bd_addr_spaces /mdm_1/S_AXI]

# Get the master address segments of amaster address space.get_bd_addr_segs -of_objects [get_bd_addr_spaces /Microblaze_0/Data]

# Get the slave adress segment from its referenced master address segment, or the # master address segment from its referencing slave address segment. get_bd_addr_segs -of_objects [get_bd_addr_segs _segment]

# Get the addr_segs referencing/referenced by interfaces.# Get all Master or slave interfaces.set vMB [get_bd_intf_pins -of_objects [get_bd_cells *] -filter {Mode == "Master"}]set vSB [get_bd_intf_pins -of_objects [get_bd_cells *] -filter {Mode == "Slave"}]

# Get master segmentsset vMS [get_bd_addr_segs -of_objects $vMB]

# Get slave segmentsset vSS [get_bd_addr_segs -of_objects $vSB]


図 2-1: ブロックデザインのアドレス空間およびアドレスセグメント

bd_cell

bd_intf_pinbd_intf_netbd_net

bd_addr_space

bd_addr_seg




プロパティ

次に、ブロックデザインのアドレスセグメントオブジェクト (bd_addr_seg) のプロパティと値の例を示します。

Property Type Read-only Visible ValueACCESS string false true read-writeCLASS string true true bd_addr_segEXEIMG string false true MEMTYPE string false true dataNAME string false true SEG_axi_gpio_0_RegOFFSET string false true 0x40000000PATH string true true /microblaze_0/Data/SEG_axi_gpio_0_RegRANGE string false true 0x00010000SECURE bool false true 0USAGE string false true register

bd_addr_seg オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_addr_segs ] 0]




BD_ADDR_SPACE

説明

アドレス空間 (bd_addr_space オブジェクト ) は、マスターインターフェイス、またはブロックデザイン外部の AXI マスターへ接続された AXI インターフェイスポートの論理的にアドレス指定可能なメモリ空間に割り当てられます。

Vivado Design Suite の IP インテグレーターでは、業界標準の IP-XACT データフォーマットに従って、メモリ要件および機能がキャプチャされます。ブロックの中には複数のマスターインターフェイスに関連するアドレス空間が 1 つ含まれるものがあります。たとえば、システムバスおよび高速メモリバスの付いたプロセッサなどです。その他のコンポーネントには、複数のマスターインターフェイス (命令用 1 つ、データ用 1 つ) に関連するアドレス空間が複数含まれるものがあります。

マスターインターフェイスでは、アドレス空間 (bd_addr_space オブジェクト ) が参照されます。 AXI スレーブがマスターアドレス空間にマップされる場合は、マスターアドレスセグメント (bd_addr_seg) オブジェクトが作成され、スレーブのアドレスセグメントがマスターへマップされます。


マスターアドレスセグメント (bd_addr_seg) は、ブロックデザインで見つかった AXI マスターインターフェイスのアドレス空間に関連付けられており、アドレス空間はセルのインターフェイスピン (bd_intf_pin) で参照されます。外部 AXI マスターは、インターフェイスポート (bd_intf_port) に関連しています。

これらの関連オブジェクトの bd_addr_space オブジェクトは、次を使用すると取得できます。

get_bd_addr_spaces -of_objects [get_bd_cells /microblaze_0]get_bd_addr_segs -of_objects [get_bd_addr_spaces -of_objects [get_bd_cells /microblaze_0]]


図 2-2: ブロックデザインのアドレス空間およびアドレスセグメント

bd_cell


bd_addr_space

bd_addr_seg




次を使用すると、ブロックデザインのアドレス空間に関連するオブジェクトを取得することもできます。

get_bd_intf_pins -of_objects [get_bd_addr_spaces *SLMB]

プロパティ

次に、ブロックデザインのアドレス空間オブジェクト (bd_addr_space) のプロパティと値の例を示します。

Property Type Read-only Visible ValueCLASS string true true bd_addr_spaceNAME string false true DataOFFSET string false true 0x00000000PATH string true true /microblaze_0/DataRANGE string false true 0x100000000TYPE string false true

bd_addr_space オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_addr_spaces ] 0]




BD_CELL

説明

ブロックデザインセル (bd_cell オブジェクト ) は、 IP インテグレーターの IP コアオブジェクトのインスタンス、または階層ブロックデザインセルです。リーフセルは、 IP カタログのコアです。階層セルはモジュールまたはブロックで、 1 つ以上のレベルのロジックを含み、リーフセルも含みます。

bd_cell オブジェクトの TYPE プロパティでは、ブロックデザインセルが IP カタログのリーフセルとして (TYPE == IP)、または追加ロジックを含む階層モジュールとして (TYPE == HIER) 識別されます。


図 2-3 に示すように、ブロックデザインセル (bd_cell) はブロックデザインまたはダイアグラムオブジェクトに含まれます。セルには、ブロックデザインピン (bd_pin) とインターフェイスピン (bd_intf_pin) が含まれます。階層的にはブロックデザインポート (bd_port) およびインターフェイスポート (bd_intf_port) を含めることができます。これらは、ネット (bd_net) およびインターフェイスネット (bd_intf_net) により接続されます。メモリ関連のブロックデザインセルには、アドレス空間 (bd_addr_space) とアドレスセグメント (bd_addr_seg) も含めることができます。たとえば、次を使用すると、これらのオブジェクトに関連するブロックデザインセルを取得できます。

get_bd_cells -of_objects [get_bd_addr_spaces]

次を使用すると、ブロックデザインセルに関連するオブジェクトを取得できます。

get_bd_addr_spaces -of_objects [get_bd_cells]

また、次を使用すると、別のブロックデザインセルの階層的オブジェクトであるブロックデザインセルを取得することもできます。

get_bd_cells -of_objects [get_bd_cells microblaze_0_axi_periph]


図 2-3: ブロックデザインセル

bd_cell

bd_intf_pinbd_intf_netbd_pin bd_net

diagram

bd_addr_space




プロパティ

ブロックデザインセルオブジェクトの特定のプロパティは、そのオブジェクトの示すネットのタイプによって異なります。次の表には、 Vivado Design Suite で bd_cell オブジェクトに割り当てられたプロパティの一部をその値の例と共にリストしています。

Property Type Read-only Visible ValueCLASS string true true bd_cellCONFIG.C_ALL_INPUTS string false true 0CONFIG.C_ALL_INPUTS_2 string false true 0CONFIG.C_ALL_OUTPUTS string false true 1CONFIG.C_ALL_OUTPUTS_2 string false true 0CONFIG.C_DOUT_DEFAULT string false true 0x00000000CONFIG.C_DOUT_DEFAULT_2 string false true 0x00000000CONFIG.C_GPIO2_WIDTH string false true 32CONFIG.C_GPIO_WIDTH string false true 8CONFIG.C_INTERRUPT_PRESENT string false true 0CONFIG.C_IS_DUAL string false true 0CONFIG.C_TRI_DEFAULT string false true 0xFFFFFFFFCONFIG.C_TRI_DEFAULT_2 string false true 0xFFFFFFFFCONFIG.Component_Name string false true base_mb_axi_gpio_0_0CONFIG.GPIO2_BOARD_INTERFACE string false true CustomCONFIG.GPIO_BOARD_INTERFACE string false true led_8bitsCONFIG.USE_BOARD_FLOW string false true trueLOCATION string false true 5 1710 210NAME string false true axi_gpio_0PATH string true true /axi_gpio_0SCREENSIZE string false true 180 100SDX_KERNEL string true false falseSDX_KERNEL_INST string true false SDX_KERNEL_TYPE string true false SELECTED_SIM_MODEL string false true rtlTYPE string true true ipVLNV string true true xilinx.com:ip:axi_gpio:2.0

bd_cell オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_cells] 0]




BD_INTF_NET

説明

インターフェイスとは共通のファンクションを共有する信号をグループ化したもので、個別信号と複数バスの両方

が含まれます。たとえば、 AXI4-Lite マスターには多くの信号と複数のバスが含まれ、これらはすべて接続に必要です。これらの信号およびバスをインターフェイスにグループ化すると、 Vivado IP インテグレーターで共通のインターフェイスが識別できるようになり、自動的に 1 つの手順で自動的に複数の接続が実行されます。

インターフェイスは、 IP-XACT 規格を使用して定義されます。ザイリンクスから提供されている標準インターフェイスは、 Vivado ツールのインストールディレクトリ data/ip/interfaces にあります。インターフェイスネット、ピン、ポートの詳細は、『Vivado Design Suite ユーザーガイド : IP インテグレーターを使用した IP サブシステムの設計』 (UG994) [参照 27] を参照してください。

ブロックデザインのインターフェイスネット (bd_intf_net オブジェクト ) は、ブロックデザインセルのインターフェイスピンをほかのインターフェイスピンまたは外部インターフェイスポートに接続します。 bd_intf_net オブジェクトは、複数レベルのデザイン階層を介してブロックデザインセル間を接続します。すべてのインターフェイスネットには、デザインで識別できるような名前が付きます。これらのネットへ接続されるすべてのブロックデザインセル、インターフェイスピン、およびインターフェイスポートは電気的に接続されています。

関連オブジェクト X-Ref Target - Figure 2-4

図 2-4: ブロックデザインインターフェイスネット

bd_cell

bd_intf_pin

bd_intf_port

bd_intf_net

bd_port

bd_pin bd_net

diagram

bd_addr_space




23 ページの図 2-4 に示すように、ブロックデザインインターフェイスネット (bd_intf_net オブジェクト ) はブロックデザインまたはダイアグラムに含まれており、インターフェイスポート (bd_intf_port) に接続され、インターフェイスピン (bd_intf_pin) を介してダイアグラムのブロックデザインセル (bd_cell) に接続されます。ダイアグラムの bd_intf_nets、 bd_cell、 bd_intf_pin、および bd_intf_port オブジェクトは次のように取得できます。

get_bd_intf_nets -of_objects [get_bd_ports]

また、特定の bd_intf_net に接続されるブロックデザインセル (bd_cell)、 bd_intf_pins、または bd_intf_port オブジェクトは次のように取得できます。

get_bd_cells -of_objects [get_bd_intf_nets /INTERRUPT_1_1]

プロパティ

bd_intf_net オブジェクトのプロパティには、次が含まれます。

Property Type Read-only Visible ValueCLASS string true true bd_intf_netNAME string false true microblaze_0_axi_periph_to_s00_couplersPATH string true true /microblaze_0_axi_periph/microblaze_0_axi_periph_to_s00_couplers

bd_intf_net オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_intf_nets] 0]




BD_INTF_PIN

説明

インターフェイスとは共通のファンクションを共有する信号をグループ化したもので、個別信号と複数バスの両方

が含まれす。たとえば、 AXI4-Lite マスターには多くの信号と複数のバスが含まれ、これらはすべて接続に必要です。これらの信号およびバスをインターフェイスにグループ化すると、 Vivado IP インテグレーターで共通のインターフェイスが識別できるようになり、自動的に 1 つの手順で自動的に複数の接続が実行されます。


ブロックデザインインターフェイスピン (bd_intf_pin オブジェクト ) は、ブロックデザインセルの論理的接続ポイントです。インターフェイスピンは、セルの内部を抽象化して、使用しやすいように簡素化できます。インターフェイスピンは、階層ブロックデザインセルまたはリーフレベルセルに使用できます。


ブロックデザインインターフェイスピンは、ブロックデザインセル (bd_cell) に接続され、ブロックデザインまたはダイアグラムのインターフェイスネット (bd_intf_net) を使用することで、その他のインターフェイスピン (bd_intf_pin) またはインターフェイスポート (bd_intf_port) に接続できます。


図 2-5: ブロックデザインインターフェイスピン

bd_cell


bd_addr_space

bd_addr_seg




bd_addr_space、 bd_addr_seg、 bd_cell、および bd_intf_net オブジェクトの bd_intf_pins は、次のように取得できます。

get_bd_intf_pins -of_objects [get_bd_cells clk_wiz_1]

また、次を使用すると、特定の bd_intf ピンの bd_addr_spaces、 bd_addr_segs, bd_cells、および bd_intf_nets を取得することもできます。

get_bd_addr_spaces -of_objects [get_bd_intf_pins microblaze_0/*]

プロパティブロックデザインインターフェイスピンオブジェクトの特定のプロパティは、そのピンのタイプによって変わることがあります。次の表には、マスター AXI インターフェイスのピンオブジェクトに割り当てられたプロパティの一部をその値の例と共にリストしています。

Property Type Read-only Visible ValueBRIDGES string false false CLASS string true true bd_intf_pinCONFIG.ADDR_WIDTH string true true 32CONFIG.ARUSER_WIDTH string true true 0CONFIG.AWUSER_WIDTH string true true 0CONFIG.BUSER_WIDTH string true true 0CONFIG.CLK_DOMAIN string true true /clk_wiz_0_clk_out1CONFIG.DATA_WIDTH string true true 32CONFIG.FREQ_HZ string true true 100000000CONFIG.ID_WIDTH string true true 0CONFIG.MAX_BURST_LENGTH string true true 1CONFIG.NUM_READ_OUTSTANDING string true true 1CONFIG.NUM_WRITE_OUTSTANDING string true true 1CONFIG.PHASE string true true 0.0CONFIG.PROTOCOL string true true AXI4LITECONFIG.READ_WRITE_MODE string true true READ_WRITECONFIG.RUSER_WIDTH string true true 0CONFIG.SUPPORTS_NARROW_BURST string true true 0CONFIG.WUSER_WIDTH string true true 0LOCATION string false true MODE string true true MasterNAME string false true M_AXI_DPPATH string true true /microblaze_0/M_AXI_DPTYPE string true true ipVLNV string true true xilinx.com:interface:aximm_rtl:1.0

bd_intf_pin オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_intf_pins */*] 0]

または、次の Tcl スクリプトを使用すると、各ブロックデザインセルの bd_intf_pin オブジェクトそれぞれのプロパティがレポートされます。

foreach x [get_bd_intf_pins -of_objects [get_bd_cells]] {puts "Next Interface Pin starts here

..............................................."report_property -all $x

}




BD_INTF_PORT

説明インターフェイスとは共通のファンクションを共有する信号をグループ化したもので、個別信号と複数バスの両方

が含まれす。たとえば、 AXI4-Lite マスターには多くの信号と複数のバスが含まれ、これらはすべて接続に必要です。これらの信号およびバスをインターフェイスにグループ化すると、 Vivado IP インテグレーターで共通のインターフェイスが識別できるようになり、自動的に 1 つの手順で自動的に複数の接続が実行されます。


ブロックデザインインターフェイスポートは、特別なタイプの階層ピン (ブロックダイアグラムの最上位のピン) です。ブロックデザインでは、ポートおよびインターフェイスが FPGA デザイン全体またはシステムレベルデザイン内外のブロックデザインまたはダイアグラムと外部接続との通信に使用される主なポートになります。


ブロックデザインインターフェイスポート (bd_intf_port オブジェクト ) はブロックデザインまたはダイアグラムに含まれており、ブロックデザインインターフェイスネット (bd_intf_net) によってブロックデザインセル (bd_cell) のピンに接続されます。ダイアグラムの bd_ports、またはブロックデザインネットに接続されている bd_ports は、次のように取得できます。

get_bd_intf_ports -of_objects [get_bd_intf_nets]


図 2-6: ブロックデザインインターフェイスポート

bd_cell

bd_intf_pin

bd_intf_port

bd_intf_net

bd_port

bd_pin bd_net

diagram

bd_addr_space




次を使用すると、 bd_intf_port に接続されるインターフェイスネットを取得することもできます。

get_bd_intf_nets -of_objects [get_bd_intf_ports CLK*]

プロパティブロックデザインインターフェイスポートオブジェクトの特定のプロパティは、そのポートのタイプによって変わることがあります。次の表には、クロックの bd_intf_port オブジェクトに割り当てられたプロパティの一部をその値の例と共にリストしています。

Property Type Read-only Visible ValueCLASS string true true bd_intf_portLOCATION string false true 1950 430MODE string true true MasterNAME string false true ddr4_sdramPATH string true true /ddr4_sdramVLNV string true true xilinx.com:interface:ddr4_rtl:1.0

bd_intf_port オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_intf_ports] 0]




BD_NET

説明

ブロックデザインネット (bd_net オブジェクト ) は、 IP インテグレーターブロックデザインセルのピンをその他のピンまたは外部ポートに接続します。 bd_net オブジェクトは、複数レベルのデザイン階層を介して接続され、ブロックデザインセルが接続されます。すべてのネットには、デザインで識別できるような名前が付きます。これらのネットへ接続されるすべてのブロックデザインセル、ピン、およびポートは電気的に接続されています。


ブロックデザインネット (bd_net オブジェクト ) はブロックデザインまたはダイアグラムで発生し、ポート (bd_port) に接続され、ピン (bd_pin) を介してダイアグラムのブロックデザインセル (bd_cell) に接続されます。ダイアグラムの bd_nets、 bd_cell、 bd_pin、および bd_port オブジェクトは次のように取得できます。

get_bd_nets -of_objects [get_bd_ports]

また、特定の bd_net に接続される bd_cells、 bd_pins、または bd_port オブジェクトは次のように取得できます。

get_bd_cells -of_objects [get_bd_nets clk_wiz*]


図 2-7: ブロックデザインネット

bd_cell

bd_intf_port

bd_intf_net

bd_port

bd_pin bd_net

diagram

bd_addr_space




プロパティ

bd_net オブジェクトのプロパティには、次が含まれます。

Property Type Read-only Visible ValueCLASS string true true bd_netNAME string false true clk_wiz_1_lockedPATH string true true /clk_wiz_1_locked

bd_net オブジェクトのプロパティをレポートするには、次のコマンドをコピーして Vivado Design Suite の Tcl シェルまたは Tcl コンソールに貼り付けます。

report_property -all [lindex [get_bd_nets] 0]




BD_PIN

説明

ブロックデザインピン (bd_pin オブジェクト ) は、ブロックデザインセルの論理的接続ポイントです。ブロックデザインピンを使用すると、セルの内部ロジッ �

Documents

プロパティ リファレンス ガイド - Xilinxjapan.xilinx.com/support/documentation/sw_manuals_j/...Vivado Design Suite プロパティ リファレンス ガイド UG912 (v2017.3)

プロパティリファレンスガイド - Xilinxjapan.xilinx.com/support/documentation/sw_manuals_j/...Vivado Design Suite プロパティリファレンスガイド UG912 (v2017.3)