Arh Procesora 2011

  • View
    41

  • Download
    0

Embed Size (px)

DESCRIPTION

sva prava pripadaju autoru

Transcript

  • 5/28/2018 Arh Procesora 2011

    1/65

    JOVAN OREVI

    ARHITEKTURA

    IORGANIZACIJA

    RAUNARA

    ARHITEKTURA RAUNARA

    BEOGRAD, 2011.

  • 5/28/2018 Arh Procesora 2011

    2/65

  • 5/28/2018 Arh Procesora 2011

    3/65

    DJM

  • 5/28/2018 Arh Procesora 2011

    4/65

  • 5/28/2018 Arh Procesora 2011

    5/65

    1

    PREDGOVOROva knjiga je napisana kao osnovni udbenik iz arhitekture i organizacije raunara i pokriva

    osnovne koncepte iz arhitekture i organizacije procesora, memorije, ulaza/izlaza i magistrale.Sistemi.

    Autor

    Beograd

    novembra 2011.

  • 5/28/2018 Arh Procesora 2011

    6/65

  • 5/28/2018 Arh Procesora 2011

    7/65

    3

    SADRAJPREDGOVOR.................................................................................................................................................1

    SADRAJ ........................................................................................................................................................3

    1 ARHITEKTURA RAUNARA .............................................................................................................7

    1.1 PROGRAMSKIDOSTUPNIREGISTRI .........................................................................................71.2 TIPOVIPODATAKA ................................................................................................................... 16

    1.2.1 Opte napomene ....................................................................................................................... 161.2.2 Predstavljanje podataka ........................................................................................................... 16

    1.2.2.1 CELOBROJNE VELIINE ........................................................................................................... 161.2.2.2 VELIINE U POKRETNOM ZAREZU ........................................................................................ 17

    1.3 FORMATIINSTRUKCIJA ........................................................................................................... 181.3.1 OPERACIJA I TIP PODATKA.................................................................................................. 191.3.2 IZVORINI I ODREDINI OPERANDI ............... ..................... .................... ..................... ....... 19

    1.3.2.1 Broj eksplicitno specificiranih operanada ...................................................................................... 191.3.2.2 Mogue lokacije operanada ........................................................................................................... 231.4 NAINIADRESIRANJA ............................................................................................................. 24

    1.4.1 Registarsko direktno adresiranje ................ ........................ ..................... .................... ............. 241.4.2 Registarsko indirektno adresiranje ................... ..................... ..................... .................... .......... 251.4.3 Memorijsko direktno adresiranje ................ ........................ ..................... .................... ............. 271.4.4 Memorijsko indirektno adresiranje ................... ..................... ..................... .................... .......... 281.4.5 Bazno adresiranje sa pomerajem ................ ........................ ..................... .................... ............. 291.4.6 Indeksno adresiranje sa pomerajem........................ ..................... .................... ..................... .... 301.4.7 Registarsko indirektno adresiranje sa pomerajem ................................ .................... ................ 311.4.8 Bazno-indeksno adresiranje sa pomerajem ................ ........................ ................. ...................... 321.4.9 Registarska indirektna adresiranja sa autoinkrement i autodekrementiranjem ......................... 341.4.10 Relativno adresiranje sa pomerajem ............... ..................... .................... ..................... ....... 351.4.11 Neposredno adresiranje ................. .................... ..................... .................... ..................... .... 35

    1.5 SKUPINSTRUKCIJA................................................................................................................... 371.5.1 STANDARDNE INSTRUKCIJE ................................................................................................ 37

    1.5.1.1 INSTRUKCIJE PRENOSA............................................................................................................ 371.5.1.2 ARITMETIKE INSTRUKCIJE ................................................................................................... 391.5.1.3 LOGIKE INSTRUKCIJE ............................................................................................................ 501.5.1.4 INSTRUKCIJE POMERANJA ...................................................................................................... 521.5.1.5 INSTRUKCIJE SKOKA ................................................................................................................ 541.5.1.6 MEOVITE INSTRUKCIJE .......................................................................................................... 58

    1.5.2 NESTANDARDNE INSTRUKCIJE .................................. ..................... .................... ................ 581.6 MEHANIZAMPREKIDA............................................................................................................. 59

    1.6.1 Opsluivanje zahteva za prekid .................... .................... ..................... .................... ................ 601.6.2 Povratak iz prekidne rutine ...................................................................................................... 61

  • 5/28/2018 Arh Procesora 2011

    8/65

    4

  • 5/28/2018 Arh Procesora 2011

    9/65

    5

  • 5/28/2018 Arh Procesora 2011

    10/65

  • 5/28/2018 Arh Procesora 2011

    11/65

    7

    1ARHITEKTURA RAUNARAU ovoj glavi se razmatraju elementi arhitekture raunara koju ine programski dostupni

    registri, tipovi podataka, formati instrukcija, naini adresiranja, skup instrukcija i mehanizamprekida.

    1.1 PROGRAMSKI DOSTUPNI REGISTRIProgramski dostupni registri procesora su registri u koje je mogue programskom putem

    izvravanjem instrukcija procesora upisivati vrednosti i iz kojih je mogue programskom putemizvravanjem instrukcija procesora oitavati vrednosti. U instrukcijama kojima se pristupa ovimregistrima se registar u koji treba upisati vrednost ili iz koga treba o itati vrednost specificira ilieksplicitno nekim od adresnih polja instrukcije ili implicitno kodom operacije instrukcije. Oviregistri su namenjeni da se u njih nekom od instrukcija upie neka vrednost, pa da se tavrednost nekim kasnijim instrukcijam ita. Ovi registri su deo arhitekture raunara.

    Ove registre treba razlikovati od registara procesora koje projektant procesora ubacuje dabi prema nekom svom pristupu projektovanja procesora obezbedio uvanje neophodnihsadraja prilikom prolaska kroz sve korake iz kojih se sastoji izvravanje jedne instrukcije.Vrednost koja se u neki od ovih registara upisuju u nekom od koraka izvravanja instrukcijekoriste se u nekom ili nekim kasnijim koracima izvravanja te iste instrukcije, ali ne neke odsledeih instrukcija. Upisivanje vrednosti u ove registre i itanje vrednosti iz ovih registara jenemogue specificirati instrukcijama. To je odreeno usvojenim algoritmima izvravanja svakeinstrukcije posebno. Ovi registri su deo organizacije raunara.

    Funkcije i broj programski dostupnih registara se razlikije od procesora do procesora. Ovdese daju oni programski dostupni registri koji se esto sreu kod komercijalno raspoloivihprocesora i to programski brojaPC, registri podataka DR, adresni registri AR, bazni registri

    BR, indeksni registri XR, registri opte namene GPR, programska statusna rePSW, ukazivana vrh steka SP i ukazivana okvir steka FP.

    Programski broja PC je standardni programski broja procesora ija se vrednostimplicitno koristi kao adresa memorijske lokacije sa koje se ita instrukcija. Vrednostprogramskog brojaa PC se menja i to implicitno prilikom svakog itanja instrukcije kada sevri inkrementiranje programskog brojaa PC (odeljak 1.3) i eksplicitno instrukcijama skokakada se u programski brojabrojaPC upisuje nova vrednost (odeljak 1.5.1.5).

    Registri podatakaDR se koriste kod registarskog direktnog adresiranja (odeljak 1.4.1).Registrima podataka se pristupa programskim putem instrukcijama prenosa (odeljak 1.5.1.1) iaritmetikim (odeljak 1.5.1.2), logikim (odeljak 1.5.1.3) i pomerakim instrukcijama (odeljak1.5.1.4). Registri podataka se uvode da bi se ubrzao pristup podacima, tako to bi se tokomizvravanja programa pristupalo podacima u registrima podataka procesora umesto umemorijskim lokacijama, a rezultat je injenice da je pristup registrima skoro za red veliinebri od pristupa memorijskim lokacijama. Korienje registara podataka radi ubrzavanjapristupa podacima ima smisla ukoliko se u toku nekog raunanja javi potreba da se via putakoristi neki podatak. U ovom sluaju, mogue je, najpre, dati podatak, programskim putemizvravanjem instrukcije prenosa, prebaciti iz memorijske lokacije u neki od registara podataka,a zatim, kad god postoji potreba za datim podatkom, podatak itati iz registra podatka.Ubrzanje se postie time to umesto da se svaki put kada postoji potreba za datim podatkom

  • 5/28/2018 Arh Procesora 2011

    12/65

    8

    ide u memorijsku lokaciju ide se u registar podatka. Pored toga mogue je meurezultateraunanja ostavljati u registrima podataka, da bi