CET - Arhitektura Procesora

7/28/2019 CET - Arhitektura Procesora

1/23

CETitalite 68 Januar 2008. Arhitektura procesora (1) Dr Radomir Jankovi

Arhitektura centralne procesorske jedinice (1)

Procesor (prava skra enica za mikroprocesor, a danas esto nazvan CPU, ili centralna procesorska jedinica)predstavlja centralni sastavni deo PC ra unara. Ta vitalna komponenta je na neki na in odgovorna za svakupojedina nu stvar koju radi PC ra unar. Ona izmedju ostalog odre uje, u najmanju ruku delimi no, koji operativnisistemi mogu da se upotrebe, koje softverske pakete PC ra unar moe da izvrava, koliko elektri ne energije troi ikoliko e sistem biti stabilan. Procesor je tako e i glavna odrednica ukupne cene sistema: to je procesor noviji imo niji, maina e biti skuplja.

Kada je ma ar po ro enju John von Neumann, prvi put predloio skladitenje sekvence instrukcija da takokaemo, programa u istoj memoriji sa podacima, to je u to vreme bila stvarno inovativna ideja. On je to u inio usvom "Prvom nacrtu izvetaja o ra unaru EDVAC", koji je napisao 1945. godine. U tom izvetaju, ra unar seorganizuje u etiri glavna dela: centralna aritmeti ka jedinica, centralna upravlja ka jedinica, memorija i ula-zno/izlazni ure aji. Vie od pola veka kasnije, skoro svi procesori imaju "von Neumannovu" arhitekturu.

U periodu od vie godina, dve porodice mikroprocesora preovla ivale su u industriji PC ra unara - Intelov Pentiumi PowerPC koji prave udruene kompanije Apple/IBM/Motorola a svaka od tih centralnih procesorskih jedinica jeglavni primer suprostavljenih koncepata arhitekture CPU tog vremena, CISC i RISC.

CISC (engl. complex instruction set computer , ra unar sa skupom sloenih instrukcija) predstavlja tradicionalnura unarsku arhitekturu, u kojoj centralna procesorska jedinica koristi mikrokd da bi izvravala veoma obimanskup instrukcija. Te instrukcije mogu da budu promenljive duine i koriste sve na ine adresiranja, to zahteva

sloena elektronska kola za njihovo dekodovanje.

Izvestan broj godina, proizvo ai ra unara bili su skloni da prave sve sloenije centralne procesorske jedinice, sasve obimnijim i sloenijim skupom instrukcija. Godine 1974, John Cocke iz firme IBM Research, odlu io je dapokua jedan drugi pristup, koji je dramati no smanjio broj instrukcija koje je ip mogao da izvrava. Do sredine1980-ih godina, to je dovelo do velikog broja proizvo aa ra unara koji su potpuno obrnuli trend, grade icentralne procesorske jedinice koje su mogle da izvravaju veoma ograni en skup instrukcija.

Centralne procesorske jedinice RISC (engl. reduced instruction set computer , ra unar sa smanjenim skupominstrukcija) imaju konstantnu veli inu instrukcije, ukinule su indirektni na in adresiranja i zadrale su samo oneinstrukcije koje mogu da se preklapaju i koje mogu da se izvravaju u jednom mainskom ciklusu ili manje. Jedna

od prednosti centralnih procesorskih jedinica RISC je u tome to one mogu da izvravaju svoje instrukcije vrlo brzo,zato to su te instrukcije tako jednostavne. Druga, moda i vanija prednost je to to ipovi RISC zahtevaju manjetranzistora, to ih ini jeftinijim za projektovanje i proizvodnju.

Postoji i dalje zna ajna podeljenost izme u eksperata o kona noj vrednosti RISC arhitektura. Njene pristalice tvrdeda su maine RISC i jeftinije i bre, pa zato predstavljaju procesore budu nosti. Skeptici napominju da ine ihardver jednostavnijim, arhitekture RISC vie optere uju softver kompajleri za RISC moraju da generiusoftverske rutine kako bi izvravali sloene instrukcije koje se ina e izvode u hardveru u ra unarima CISC. Oni tvrdeda to nije vredno truda, zato to konvencionalni mikroprocesori i tako postaju sve jeftiniji i bri.

Taj argument u izvesnoj meri postaje sporan, zato to CISC i RISC implementaciije sve vie li e jedna na drugu.Mnogi od dananjih RISC ipova podravaju isto toliko instrukcija kao ju eranji CISC ipovi i, obrnuto, dananjiCISCipovi koriste mnoge od tehnika koje su se ranije povezivale sa RISC ipovima. ak i glavni CISC ampion, Intel,koristio je RISC tehnike u svom ipu 486, a to ini sve vie u svojoj porodici procesora Pentium.


2/23


Principi

Principi na kojima se zasnivaju svi ra unarski procesori su isti. U osnovi, svi oni uzimaju signale u obliku 0 i 1 (dakle,binarne signale), rade sa njima u skladu sa skupom instrukcija i proizvode izlaz, takodje u obliku nizova cifara 0 i 1.Napon na liniji u vreme kada se signal alje odre uje da li je taj signal 0 ili 1. U sistemu koji radi na naponu od 3,3V,dovo enje signala od 3,3V zna i da je to 1, dok napon od 0V zna i da je to 0.

Procesori rade reaguju i na ulaz koji se sastoji od nula i jedinica na specifi ne na ine i zatim vra aju i izlaz naosnovu odluke. Sama odluka se deava u kolima koja se zovu logi ka kola (engl. logic gates ), od kojih svako morada ima najmanje jedan tranzistor, iji su ulazi i izlazi razli ito ure eni pomo u razli itih operacija. injenica dadananji procesori sadre na milione tranzistora ukazuje na to koliko je to sloen logi ki sistem. Logi ka kola uprocesoru rade zajedno da bi donosila odluke koriste i Bulovu logiku, koja se zasniva na algebarskom sistemu koji je ustanovio matemati ar Dord Bul ( George Boole ). Osnovni Bulovi operatori su I (AND), ILI (OR), NE (NOT) i NI(NAND, not AND ); mogu e su takodje i mnoge kombinacije tih operatora. Logi ko kolo AND daje na izlazu 1 samoako su oba ulaza 1. Logi ko kolo OR daje na izlazu 1 ako je najmanje jedan od ulaza na 1. Logi ko kolo NOT uzimavrednost jedinog ulaza i invertuje je, daju i na izlazu 1 ako je ulaz bio 0 i obrnuto. Logi ka kola NAND su veomapopularna, zato to koriste svega dva tranzistora umesto tri koja su potrebna logi kom kolu AND, a ipak daju istotoliko funkcionalnosti. Pored toga, procesor koristi logi ka kola u kombinaciji, da bi izvravao aritmeti ke funkcije;on tako e moe da ih koristi da bi ostvarivao skladitenje podataka u memoriji.

Logika kola rade preko hardvera koji je poznat kao prekida (engl. switch ) a posebno kao digitalni prekida . Uvreme kompjutera veli ine itave sobe, prekida i su bili pravi fizi ki prekida i, ali danas se tu nita ne kre e osimsame struje. Najzastupljenija vrsta prekida a u dananjim ra unarima je tranzistor poznat kao MOSFET (engl.metal-oxide semiconductor field-effect transistor , metal oksidni poluprovodni ki tranzistor sa efektom polja). Tavrsta tranzistora izvodi jednostavnu, ali presudnu funkciju: kada se na njega dovede napon, on reaguje uklju uju i

ili iskljuuju i kolo struje. Ve ina mikroprocesora za PC ra unare danas radi na naponu od 3,3V, ali stariji procesori(zaklju no sa nekim verzijama procesora Pentium) radili su na 5V. Sa jednim esto kori enim tipom MOSFETtranzistora, ulazna struja na, ili blizu krajnjeg opsega visokog napona uklju uje kolo, dok ga dolazna struja naponablizu 0 isklju uje.

Milioni MOSFET tranzistora rade zajedno, u skladu sainstrukcijama iz programa, kako bi upravljali tokom elektricitetakroz logi ka kola da bi proizveli zahtevani rezultat. I opet, svakologiko kolo sadri jedan ili vie tranzistora, a svaki tranzistormora da upravlja strujom, kako bi se samo kolo uklu ivalo kada je isklju eno, isklju ivalo kada je uklju eno ili ostajalo u svomtrenutnom stanju.

Jedan brz pogled na jednostavna logi ka kola AND i OR pokaza e kako ona rade. Svako od tih logi kih kola delujena dva ulazna signala da bi proizvelo izlazni signal. Logi ko I (AND) zna i da oba ulaza moraju da budu 1 da bi izlazbio 1; logi ko ILI (OR) zna i da bilo koji ulaz moe da bude 1 da bi se kao rezultat dobilo 1. U logi kom kolu AND,oba ulaztna signala moraju da budu na visokom naponu (ili logi kom 1) da bi kolo kroz sebe propustilo struju.

Tokom elektriciteta kroz svako logi ko kolo upravlja se pomo u tranzistora tog kola.

Me utim, ti tranzistori nisu pojedina ne i diskretne jedinice. Umesto toga, veliki broj tranzistora pravi se od jednog

komada silicijuma (ili nekog drugog poluprovodnikog materijala), a povezuju se me

usobno bez ica ili nekog dru-gog spoljanjeg materijala. Takve jedinice zovu se integrisana kola (IK), a njihov razvoj je u osnovi omogu io da


3/23


sloenost mikroprocesora postane ostvarljiva. Integracija kola se nije zaustavila na prvim IK. Ba kao to su prva IKpovezala vie tranzistora, vie integrisanih kola su postala me usobno povezana na sli an na in, pomo u procesapoznatog kao integracija velikog obima, LSI (engl. large-scale integration ); na kraju su takvi skupovi IK me usobnopovezani, u procesu koji se zove integracija veoma velikog obima, VLSI (engl. very large-scale integration ).

Savremeni mikroprocesori sadre na stotine miliona mikroskopski malih tranzistora. Upotrebljeni u kombinaciji saotpornicima, kondenzatorima i diodama, oni ine logi ka kola. Logi ka kola ine integrisana kola, integrisana kolaine elektronske sisteme. Kompanija Intel je bila prva koja je objavila uspeh u integraciji visokog nivoa, ime je po-stignuto da se sva potrebna kola za ostvarivanje logi ke funkcionalnosti procesora nadju na jednom jedinomprocesorskom ipu - Intel 4004 koji je uveden krajem 1971. godine. To je bio 4-bitni mikroprocesor, namenjen zaupotrebu u kalkulatoru. On je obradjivao podatke u 4 bita, ali su njegove instrukcije bile duine od 8 bitova.Memorije za program i podatke su bile razdvojene, kapaciteta 1KB i 4KB respektivno. Imao je i esnaest 4-bitnih (iliosam 8-bitnih) registara opte namene. Mikroprocesor Intel 4004 imao je 46 instrukcija, a koristio je samo 2300tranzistora u 16-pinskom pakovanju DIP (engl. dual in line , pakovanje IK u dva paralelna reda pinova) i radio je pod

frekvencijom generatora takta od 740 KHz (osam ciklusa generatora takta po ciklusu centralne procesorske jedini-ce od 10,8 mikrosekundi).

Osnovna struktura

Glavni funkcionalni sastavni delovi procesora su:

Jezgro ( Core ): Jezgro je srce savremene izvrne jedinice. Procesor Pentium ima dve paralelne celobrojneproto ne obrade (engl. pipelines ) koje mu omogu avaju da ita, interpretira, izvrava i predaje dveinstrukcije istovremeno.

Prediktor granjanja ( Branch Predictor ): Predvi anje grananja pokuava da pogodi koja sekvenca e seizvravati svaki put kada program sadri uslovni skok, tako da jedinica za predonoenje i dekodovanjemoe da dobije instrukcije unapred spremna.

Jedinica za rad u pokretnom zarezu ( Floating Point Unit ): To je tre a izvrna jedinica u procesoruPentium, gde se izvravaju necelobrojni prora uni.

Ke memorija nivoa L1: Procesor Pentium ima dve ke memorije na ipu, od kojih je svaka od po 8KB, jedna za kd i jedna za podatke, koje su daleko bre od ve e spoljanje sekundarne ke memorije.

Interfejs magistrale: Tom magistralom donosi se meavina koda i podataka u centralnu procesorsku jedinicu, zatim se oni razdvajaju da budu spremni za upotrebu i na kraju ponovo kombinuju i alju natrag,napolje iz procesora.


4/23


Svi elementi procesora rade u korak zbog upotrebe generatora takta (engl. " clock "), koji diktira koliko brzofunkcionie procesor. Ba prvi mikroprocesor imao je generator takta frekvencije 100KHz, dok procesor PentiumPro koristi generator takta od 200MHz, to zna i da "otkucava" 200 miliona puta u sekundi. Dok generator takta"otkucava", deavaju se razne stvari. Programski broja (PC,engl. Program Counter ) je unutranja memorijskalokacija koja sadri adresu slede e instrukcije koja treba da se izvri. Kada dodje trenutak da se ona izvri,upravlja ka jedinica (CU, engl. Control Unit ) prenosi instrukciju iz memorije u svoj instrukcijski registar (IR,engl.Instruction Register ).

U isto vreme, sadraj programskog broja a (PC) se uve ava, tako da on pokazuje na slede u instrukciju u nizu; sadaprocesor izvrava instrukciju u instrukcijskom registru (IR). Neke instrukcije obradjuje sama upravlja ka jedinica(CU), pa ako instrukcija kae "sko i na lokaciju 2749", vrednost 2749 upisuje se u programski broja (PC), tako daprocesor izvrava tu instrukciju kao slede u.

Mnoge instrukcije zahtevaju angaovanje aritmeti ke i logi ke jedinice (ALU, engl. arithmetic and logic unit ). Ona

radi zajedno sa registrima opte namene (engl. General Purpose Registers ) podru jima privremenog skladita ukoje moe da se unosi sadraj iz memorije i iz kojih moe da se ispisuje sadraj u memoriju. Tipi na ALU instrukcijabi bila da se sabere sadraj memorijske lokacije sa sadrajem registra opte namene. Aritmeti ka i logi ka jedinica(ALU) takodje menja vrednosti bitova u registru stanja (SR, engl. Status Register ) dok se instrukcija izvrava; tajregistar dri informacije o rezultatu prethodne instrukcije. Tipi no, registar stanja (SR) ima bitove koji pokazuju da je rezultat nula, prekora enje, prenos, itd. Upravlja ka jedinica koristi te informacije iz registra stanja (SR) da biizvravala uslovne instrukcije kao to je "sko i na adresu 7410 ako je prethodna instrukcija napravilaprekora enje".

To je priblino sve to treba znati kada se razmatra stvarno veoma osnovni procesor i gotovo svaka operacija moeda se izvede koriste i sekvence jednostavnih instrukcija, sli nih onima koje smo upravo opisali.

Priredio: dr Radomir Jankovi


5/23

CETitalite 69 Mart 2008. Arhitektura procesora (2) Dr Radomir Jankovi


EvolucijaMikroprocesor 4004 bio je prete a svih dananjih Intelovih ponuda i, do dana dananjeg, svi procesori PC raunarabili su zasnovani na prvobitnim Intelovim projektima. Prviip koji se koristio u IBM PC raunaru bio je Intel 8088.To nije bila, u vreme kada je izabrana, najbolja raspoloiva centralna procesorska jedinica, u stvari i Intelovsopstveni mikroprocesor 8086 bio je moniji i ranije uveden. Mikroprocesor 8088 bio je izabran zbog ekonomskihrazloga: njegova 8-bitna magistrala podataka zahtevala je jeftinije mati ne ploe od 16-bitnog mikroprocesora8086. Takodje, u vreme kada je prvobitni PC raunar projektovan, ve ina raspoloivih ipova za interfejs bili sunamenjeni za 8-bitne konstrukcije. Ti prvi procesori nemaju ni blizu dovoljnu snagu da bi mogli da izvravajudananji softver. U slede oj tabeli prikazane su generacije procesora od Intelove prve generacije 8088/86 krajem1970-ih godina, AMD-ovog procesora osme generacije Athlon 64, uvedenog u jesen 2003. godine:

Tip/Generacija Godina

irina magistraleza podatke/

adrese

Ke nivoaL1

(KB)

Brzinamemorijskemagistrale

(MHz)

Brzina unutranjeggeneratora takta

(MHz)

8088/Prva 1979 8/20 bitova Nema 4,77-8 4,77-88086/Prva 1978 16/20 bitova Nema 4,77-8 4,77-880286/Druga 1982 16/24 bita Nema 6-20 6-2080386DX/Trea 1985 32/32 bita Nema 16-33 16-3380386SX/Trea 1988 16/32 bita 8 16-33 16-33

80486DX/

etvrta 1989 32/32 bita 8 25-50 25-5080486SX/etvrta 1989 32/32 bita 8 25-50 25-5080486DX2/etvrta 1992 32/32 bita 8 25-40 50-8080486DX4/etvrta 1994 32/32 bita 8+8 25-40 75-120

Pentium/peta 1993 64/32 bita 8+8 60-66 60-200MMX/Peta 1997 64/32 bita 16+16 66 166-233Pentium Pro/esta 1995 64/32 bita 8+8 66 150-200Pentium II/esta 1997 64/32 bita 16+16 66 233-300Pentium II/esta 1998 64/32 bita 16+16 66/100 300-450Pentium III/esta 1999 64/32 bita 16+16 100 450-1,2GHz

AMD Athlon/Sedma 1999 64/32 bita 64+64 266 500-2,2GHzPentium 4/Sedma 2000 64/32 bita 12+8 400 1,4GHz-3.6GHzAMD Athlon64/Osma 2003 64/64 bita 64+64 400 2GHz-2,4GHz

IA-32

IA-32 ponekad generiki nazvana x86-32 jeste arhitetura skupa instrukcija Intelove porodice 32-bitnihmikroprocesora; prethodna arhitektura mikroprocesora bila je 16-bitna. Uvedena je u Intelovoj tre oj generaciji

procesora 80386SX i DX, 1985. godine. U stvari, 386SX bio je 32-bitni procesor samo u svojoj unutranjosti, zato


6/23


to je njegov interfejs prema spoljanjem svetu bio preko 16-bitne magistrale podataka. To je zna ilo da su sepodaci kretali izmedju procesora SX i ostatka sistema brzinom upola manjom od one kod procesora 386DX.

etvrta generacija procesora bila je takodje 32-bitna. Medjutim, oni su svi nudili izvestan broj poboljanja. Prvo,celokupan dizajn bio je usavren za Intelovu seriju 486, to je te procesore u inilo vie od dva puta brim. Drugo,oni su svi imali skrivenu (ke) memoriju od 8K na samomipu, odmah pored procesorskih logikih kola. Ti skriveniprenosi podataka od glavne memorije zna ili su da je u proseku procesoru bilo potrebno da eka na podatke samatine ploe u samo 4% od ukupnog vremena, zato to je obi no bio u stanju da direktno iz ke memorije dodjedo potrebne informacije koju je zahtevao.

Model 486DX razlikovao se od 486SX samo u tome to je imao i matematiki koprocesor na ploi. To je bioposeban procesor, projektovan da preuzme prora une u pokretnom zarezu. On je imao mali uticaj na svakodnevneaplikacione programe, ali je transformisao performansu grafi kih tabelarnih prora una, statisti kih analiza,projektovanja pomo u raunara (CAD) itd.

Znaajnu inovaciju predstavljalo je udvostruavanje generatora takta, koje je uvedeno u procesoru 486DX2. To jeznailo da su elektronska kola unutar ipa radila dva puta bre od spoljanjih elektronskih kola. Podaci su seprenosili izmedju procesora, unutranje ke memorije i matemati kog koprocesora dvostrukom brzinom, to je uvelikoj meri poboljavalo performansu. U procesoru 486DX4 ta tehnika se jo vie primenjivala, utrostruavajuibrzinu generatora takta da interno radi na 75 ili 100MHz, a takodje je udvostru ena i koliina ke memorije nivoaL1 na 16K.

Mikroarhitektura P5

Uveden prvi put 1993. godine, Pentium je bio naslednik Intelove linije centralnih procesorskih jedinica 486 iprocesor koji je definisao petu generaciju.

Prvobitni mikroprocesor Pentium je imao ifrovano interno ime P5, i predstavljao je superskalarni mikroprocesorsa proto nom obradom i izvravanjem u redosledu, napravljen upotrebom 0,8-mikronskog proizvodnog procesa.Njega je sledio P54, P5 sabijen na 0,6-mikronski proces, koji je ve bio spreman za dualni procesor i imao je brzinuunutranjeg generatora takta razli itu od one za eonu magistralu (zato to je daleko tee pove ati brzinumagistrale od brzine unutranjeg generatora takta). Procesor P54 je, sa svoje strane pratio P54C, koji je koristio0,35-mikronski proces proces u istoj CMOS tehnologiji, za razliku od bipolarne CMOS tehnologije koja jekoriena za proizvodnju prethodnih Pentiuma.

Glavne promene u arhitekturi, koje u stvari objanjavaju izuzetno poveanu performansu Pentiuma u odnosu naipove 486 koji su mu prethodili, bile su:

Superskalarna arhitektura: Pentium je imao dve putanje podataka (proto ne obrade, engl. pipelines ) kojesu mu dozvoljavale da zavri vie od jedne instrukcije po ciklusu generatora takta. Jedna od putanja(nazvana "U") mogla je da opslui svaku instrukciju, dok je druga (nazvana "V") mogla da opslui najjednos-tavnije, najee instrukcije. Upotreba vie od jedne prtoto ne obrade je karakteristika konstrukcija RISCprocesora i oznaila je poetak onoga to je kasnije postalo Intelova sve ve a upotreba RISC tehnika unjihovoj porodici procesora Pentium.

64-bitna putanja podataka: To udvostruavanje irine magistrale podataka zna ilo je dvostruku koliinuinformacija od one koju su prethodni ipovi mogli da uitaju sa svakim donoenjem iz memorije.


7/23


Sledei procesor P55C Pentium MMX zasnivao se na jezgru P5 i koristio je 0,35-mikronski proizvodni proces. On jeponudio dalja znaajna poboljanja udvostru avanjem veliine primarne ke memorije na ipu na 32KB iproirenjem skupa instrukcija da bi se optimizovalo izvravanje multimedijskih funkcija.

Mikroarhitektura P6

Mikroarhitektura P6 je esta generacija Intelove arhitekture procesora x86, koja je prvi put implementirana ukonstrukciji centralne procesorske jedinice Pentium Pro, uvedene 1995. godine, da bi nasledila prvobitni dizajnprocesora Pentium P5.

U procesoru Pentium Pro, uvedeno je vie jedinstvenih svojstava arhitekture, koja do tada nisu vidjena naprocesorima PC raunara i inila su ga prvom centralnom procesorskom jedinicom za iroko trite u kojoj jeradikalno promenjen na in izvravanja instrukcija, prevodei ih u mikroinstrukcije sline RISC-instrukcijama iizvravajui ih u veoma usavrenom unutranjem jezgru. On je takodje imao sekundarnu ke memoriju dramati novee performanse u poredjenju sa svim prethodnim procesorima. Umesto da koristi ke memoriju na mati nojploi, koja radi brzinom memorijske magistrale, on je imao ke nivoa L2 sa sopstvenom magistralom, koja je radilapunom brzinom procesora, tipi no tri puta bre od ke memorije koja radi kod Pentiuma.

Neke od ostalih tehnika koje su prvi put upotrebljene u prostoru first x86 jezgra P6 ukljuuju:

superproto nu obradu (engl. superpipelining ), gde je Pentium Pro imao 14-stepenu proto nu obradu uporedjenju sa Pentiumovom 5-stepenom;

iru 36-bitnu fiziku adresnu magistralu, da bi se podralo vie od 4 GB fizike memorije; spekulativno izvravanje i kompletiranje van redosleda, to je zahtevalo nove jedinice u izvrnom jezgru

koje su olakavale zastoje u proto noj obradi i doprinosile veem skaliranju Pentiuma Pro po brzini; preimenovanje registara, koje je omogu avalo efikasnije izvravanje vie instrukcija u protonoj obradi.

Intelovom prvom novom ipu posle Pentiuma Pro trebalo je skoro godinu i po da se proizvede, a kada se kona nopojavio Pentium II, pokazalo se da je to bio pre evolucioni nego revolucionarni korak od Pentiuma Pro. To jepodstaklo pekulacije da je jedan od glavnih Intelovih ciljeva u pravljenju Pentiuma II bio da se pobegne od skupeintegrisane ke memorije nivoa L2, koji je bilo tako teko proizvoditi na Pentiumu Pro. Sa aspekta arhitekture,Pentium II se ne razlikuje mnogo od Pentiuma Pro, zbog slinog jezgra za emulaciju x86 i veine istih svojstava.

Pentium II ima poboljanu arhitekturu u odnosu na Pentium po tome to je udvostru ena veliina ke memorijenivoa L1 na 32KB, koristei specijalne ke memorije da bi se poboljala efikasnost obrade 16-bitnog koda (Pentium

Pro je bio optimizovan za 32-bitnu obradu i nije se toliko dobro bavio 16-bitnim kodom) i poveavajui veliinubafera za upisivanje. Medjutim, aspekt novog Pentiuma II o kome se najvie govorilo bilo je njegovo pakovanje.Integrisana sekundarna ke memorija procesora Pentium Pro, koja je radila punom brzinom procesora, bila je naPentiumu II zamenjena specijalnom malom ploom sa kolima, koja je sadrala procesor i 512KB sekundarne kememorije, koja je radila na pola brzine procesora. Taj sklop, koji se zvao jednoivini kertrid, SEC (engl.single-edgecartridge ), bio je projektovan da stane u 242-pinski slot (Socket 8) na matinim ploama novog stila, zasnovanimna procesoru Pentium II.

Intelov procesor Pentium III lansiran u prolee 1999. godine nije uspeo da uvede bilo kakvo poboljanjearhitekture koje bi ilo dalje od dodavanja 70 novih SIMD proirenja za striming. To je omoguilo glavnom rivalu firmi AMD da preuzme vodjstvo u trci procesorskih tehnologija, koje je zgrabila par meseci kasnije sa uvodjenjem

svoje centralne procesorske jedinice Athlon prvog procesora sedme generacije.


8/23


Arhitektura P6 jd trajala kroz tri generacije, od Pentiuma Pro do Pentiuma III, a bila je okarakterisana malompotronjom elektri ne energije, odlinom celobrojnom performansom i relativno velikim brojem instrukcija pociklusu, IPC (engl.instructions per cycle ).

Dvostruka nezavisna magistrala

Arhitektura dvostruke nezavisne magistrale, DIB (engl. Dual Independent Bus ) implementirana prvi put uprocesoru Pentium Pro stvorena je da bi se poboljala propusna mo procesorske magistrale. Posedovanje dve(engl. dual ) nezavisne magistrale omoguava procesoru Pentium II da pristupa podacima sa bilo koje od njegovihmagistrala istovremeno i paralelno, a ne na jednostruk sekvencijalan na in, kao to se to radi u sistemu sa jednommagistralom.

Procesor ita i upisuje podatke iz i u ke memoriju nivoa L2 koristei specijalizovanu magistralu velike brzine.Nazvana pozadinskom magistralom (engl. backside bus ), ona je razdvojena od sistemske magistrale (od centralne

procesorske jedinice do glavne memorije, koja se sada zove eona magistrala, engl. frontside bus ). Arhitektura DIBdozvoljava procesoru da koristi istovremeno obe magistrale, a takodje ima i druge prednosti.

Iako magistrala izmedju centralne procesorske jedinice i ke memorije nivoa L2 radi sporije od one nakonvencionalnom procesoru Pentium Pro (na polovini brzine procesorskog generatora takta), ona je izuzetnoskalabilna. Kako procesor postaje bri, to ini i ke memorija, nezavisno od eone magistrale. Pored toga, brzinaeone magistrale moe da se pove a bez uticaja na magistralu ke memorije nivoa L2. Takodje se veruje da jeposedovanje memorije na istom komadu silicijuma na kome je i centralna procesorska jedinica loe uticalo naprinose 512KB Pentium Pro, to je dralo cene na visokom nivou. Protona obrada sa eonom magistralom takodjeomoguava viestruke istovremene transakcije (umesto jednostrukih sekvencijalnih transakcija), ubrzavaju i tokinformacija unutar sistema i pove avajui ukupnu performansu.

Sve u svemu, unapredjenja arhitekture sa dvostrukom nezavisnom magistralom obezbedjuju do tri puta boljipropusni opseg od arhitekture procesora sa jednom magistralom a istovremeno podravaju evoluciju kasistemskoj magistrali od 100 MHz.

Priredio: Dr Radomir Jankovi


9/23

CETitalite 70 April 2008. Arhitektura procesora (3) dr Radomir Jankovi


NetBurst

NetBurst je ime koje je Intel dao novoj arhitekturi koja je nasledila njegovu mikroarhitekturu P6. Koncept koji senalazi iza NetBursta bio je da se povea propusna mo , pobolja efikasnost maine za izvravanje van redosleda ida se napravi procesor koji moe da dostigne mnogo vie frekvencije uz bolju performansu u odnosu namikroarhitekture P5 i P6, a da istovremeno odri kompatibilnost unazad.

Prvobitno lansirana u Intelovim procesorima sedme generacije Pentium 4 (jezgro Willamette) krajem 2000.godine, arhitektura NetBurst predstavljala je najve u promenu arhitekture IA-32 jo od Pentiuma Pro 1995.godine. Jedna od najvanijih promena bila je unutranja proto na obrada procesora, poznata kao hiperproto naobrada (engl. Hyper Pipeline ). Ona se sastojala od 20 stepeni proto ne obrade, u poredjenju sa njih deset u mikro-

arhitekturi P6 i bila je glavni instrument za omoguavanje procesoru da obradjuje vie instrukcija po ciklusugeneratora takta i da radi na zna ajno viim uestanostima tog generatora od svog prethodnika.

Microarhitektura NetBurst ima samo jedan dekoder (u suprotnosti sa tri u mikroarhitekturi P6), a jedinica zaizvravanje van redosleda sada ima ke memoriju za trasu izvravanja u kome se skladite mikrooperacije.Sposobnost jezgra da izvrava instrukccije van redosleda ostaje kljuni faktor u omoguavanju paralelizma, viebafera se koriste za smirivanje toka mikrooperacija a poboljana maina za izvravanje van redosleda dozvoljavaprocesoru da dostigne vie frekvencije i da unapredi propusnu mo .

Na kraju, mikroarhitektura NetBurst se pokazala kao izvesno razoaranje u poredjenju sa Intelovom tehnologijommobilnih processora. Zbog toga nije bilo ba neko veliko iznenadjenje kada se dogodilo da je u naslednikaNetBursta ugradjena energetski efikasna filozofija usvojena u Intelovoj mobilnoj mikroarhitekturi i primenjena uporodici procesora Pentium M.


10/23


Mikroarhitektura Intel Core

Na Intelovom forumu za razvoj, marta 2006. godine, Intel je objavio detalje o svojoj novoj mikroarhitekturi IntelCore, nasledniku arhitektura NetBurst i mobilnog procesora Pentium M i temelju za kompanijine budueprocesore za servere sa vie jezgara, stone i mobilne sisteme.

Izgradjena na filozofiji utede energije, koja je poela sa mikroarhitekturom procesora Mobile Intel Pentium M ipostoje im tehnologijama za procesore Intel Pentium 4, nova mikroarhitektura ima izvestan broj zna ajnihunapredjenja:

Intelovo iroko dinami ko izvravanje ( Wide Dynamic Execution ): Isporuuje vie instrukcija po ciklusugeneratora takta, poboljavaju i izvravanje i energetsku efikasnost. Svako jezgro izvrenja je ire, todozvoljava svakom jezgru da kompletira do etiri potpune instrukcije istovremeno, koriste i efikasnu 14-stepenu proto nu obradu.

Intelovo inteligento kori enje energije ( Intelligent Power Capability ): Obuhvata svojstva koja daljesmanjuju potronju elektri ne energije pomo u inteligentnog napajanja pojedinih logikih podsistema

samo kada se to zahteva. Intelova napredna pametna ke memorija ( Advanced Smart Cache ): Ona ukljuuje deljenu ke memoriju

nivoa L2, da bi smanjila potronju minimiziranjem memorijskog saobraaja i poveala performansudoputanjem jednom jezgru da koristi ceo ke kada je drugo jezgro besposleno.

Intelov pametni pristup memoriji ( Smart Memory Access ): Jo jedno svojstvo koje poboljavaperformansu sistema skrivanjem memorijskog kanjenja i na taj na in optimiziranjem upotrebe propusnogopsega podataka van memorijskog podsistema.

Intelovo napredno poja anje digitalnbih medija ( Advanced Digital Media Boost ): Sada se mnogo 128-bitnih instrukcija SSE, SSE2 i SSE3 izvrava unutar samo jednog ciklusa. To efektivno udvostruava brzinuizvravanja tih instrukcija, koje se iroko koriste u multimedijskim i grafikim aplikacijama.

Dinamiko izvravanje je kombinacija tehnika (analiza toka podataka, spekulativno izvravanje, izvravanje vanredosleda i superskalarna obrada) koju je Intel prvi put implementirao u mikroarhitekturi P6, ipotrebljenoj uprocesorima Pentium Pro, Pentium II i Pentium III. Za svoju mikroarhitekturu NetBurst, Intel je uveo svoju mainuza napredno dinami ko izvravanje, veoma duboku mainu za spekulativno izvravanje van redosleda, pro- jektovanu da dri procesorove izvrne jedinice stalno zaposlene izvravanjem instrukcija. Ona je takodje imala ipoboljani algoritam za predvidjanje grananja, radi smanjivanja broja promaaja u tom predvidjanju.

Sa mikroarhitekturom Intel Core, Intel sada znaajno pojaava tu sposobnost sa Intelovim irokim dinamikimizvravanjem, omoguavajui isporuivanje vie instrukcija po ciklusu generatora takta, da bi se poboljali vremeizvravanja i energetska efikasnost. Svako izvrno jezgro je ire, dozvoljavajui svakom jezgru da donese, rasporedi,izvri i vrati doetiri potpune instrukcije (jednu vie od Intelovih prethodnih mikroarhitektura) istovremeno. Daljeefikasnosti ukljuuju tanije predvidjanje grananja, dublje bafere za instrukcije radi ve e fleksibilnosti izvravanja idodatna svojstva za smanjivanje vremena izvravanja.

Jedno od takvih svojstava je makrofuzija. U prethodnoj generaciji procesora, svaka dolazna instrukcija sedekodovala i izvravala pojedinano. Makrofuzija omogoguava zajednike parove instrukcija (kao to je, naprimer, poredjenje koje prati uslovni skok) da se kombinuju u jednu unutranju instrukciju (mikro-operaciju) zavreme dekodovanja. Dve instrukcije programa mogu onda da se izvre kao jedna mikro-operacija, to smanjujeukupnu koliinu posla koji procesor treba da obavi. To pove ava ukupan broj instrukcija koji mogu da rade unutarbilo kog datog vremenskog perioda, ili smanjuje vreme za koje se izvri dati broj instrukcija. Radei vie za manjevremena, makrofuzija poboljava ukupnu performansu i energetsku efikasnost.


11/23


Intellova mikroarhitektura Core takodje poja ava fuziju mikro-operacija to je tehnika za utedu elektrineenergije koju je Intel prvi put primenio u procesoru Pentium M. U savremenim procesorima za glavno trite,programske instrukcije x86 (makro-operacije) se razbijaju na male delove, koji se zovu mikro-operacije, pre negoto se alju u na da se obrade u procesorskoj proto noj obradi (engl. pipeline ). Fuzija mikro-operacija "spaja"mikro-operacije izvedene iz iste makro-operacije, da bi se smanjio broj mikro-operacija koje treba da se izvre.Smanjenje broja mikro-operacija rezultuje efikasnijim rasporedjivanjem i boljom performansom, uz manjupotronju elelktrine energije. Studije su pokazale da fuzija mikro-operacija moe da smanji broj mikro-operacijasa kojima radi logika obrade van redosleda za vie od 10%. Kod Intelove mikroarhitekture Core, proiren je brojmikro-operacija koje mogu interno da se spoje.

to je donekle zbunjujue, prvi procesori "Intel Core" su u stvari prethodili objavi u martu 2006. godine, jer suuvedeni u januaru iste godine, u srcu nove Intelove platforme Centrino Duo Mobile Technology. Intelov procesor

Core Duo (sa ranijim ifrovanim imenom "Yonah") koji je tada lansiran, bio je prvi Intelov mobilni procesor sa dvo-strukim jezgrom, izgradjen na osnovu kompanijine 65-nanometarske procesne tehnologije slede e generacije.Nova mikroarhitektura se zasnivala na usavrenoj verziji jezgra Yonah.

U Intelu su oekivali da e ipovi zasnovani na njihovoj mikroarhitekturi Core poeti da se isporuuju u treemkvartalu 2006. godine. Prvi procesori za upotrebu u mobilnom raunarstvu, stonim sistemima i serverima imalisu ifrovana imena "Merom", "Conroe" i "Woodcrest", respektivno.


12/23


Mooreov zakon

Prema Mooreovom zakonu koji je 1965. godine formulisao Gordon Moore (saosniva kompanije Intel), brojtranzistora po integrisanom kolu bi se udvostru io svakih 18 meseci. Moore je predivideo da e se taj trend odratisledeih deset godina. U stvari, kako je to ilustrovano na sledeem grafiku, Intel je uspeo da istrajno sledi taj zakon

u mnogo duem vremenskom periodu. U 1978. godini, mikroprocesor 8086 je radio na 4,77MHz i imao je manjeod 30000 tranzistora. Do kraja prethodnog milenijuma, Pentium 4 je stigao do zapanjuju ih 42 milion tranzistorana ipu i radio je na uestanosti od 1,5GHz.

Zakoni fizike ograniavaju projektante u beskrajnom pove avanju brzine generatora takta, i mada se u estanosttakta pove ava svake godine, to samo po sebi ne bi dalo ona poboljanja performanse na koja smo navikli. To jerazlog zato inenjeri stalno tragaju za novim nainima da vie uposle procesor u svakom otkucaju generatoratakta. Jedna od pristupa je da se proire magistrala podataka i registri. ak i 4-bitni procesor moe da sabere dva32-bitna broja, ali bi za to bilo potrebno dosta instrukcija, dok bi 32-bitni procesor mogao da izvri taj zadatak u jednoj jedinoj instrukciji. Veina dananjih procesora imaju 32-bitnu arhitekturu, ali ve stiu i 64-bitne varijante.

U dobra stara vremena, procesori su mogli da rade samo sa celim brojevima (engl. integers ). Bilo je moguenapisati program koji bi, koristei jednostavne instrukcije, mogao da radi sa razlomcima, ali veoma sporo. Danas

skoro svi procesori imaju instrukccije za direktan rad sa brojevima u pokretnom zarezu (engl. floating point numbers ).

Kada se kae da se "stvari deavaju sa svakim otkucajem generatora takta", onda se veoma podcenjuje koliko ustvari treba vremena da bi se izvrila instrukcija. Tradicionalno, bilo je potrebno pet otkucaja (ciklusa) jedan da sedonese instrukcija iz memorije, jedan da se ona dekoduje, jedan da se dodje do podatka, jedan da se instrukcijaizvri i jedan da se ispie rezultat. U tom sluaju, evidentno je da bi procesor koji radi na uestanosti od 100MHzbio u stanju da izvri samo 20 miliona instrukcija u sekundi.


13/23


Veina procesora sada primenjuje proto nu obradu (engl. pipelining ), koja dosta podse a na proizvodnu liniju ufabrici. Po jedan stepen proto ne obrade namenjen je za svaku od faza potrebnih za izvravanje instrukcije, a svakistepen preputa instrukciju slede em stepenu, kada sa njom zavri. To znai da se u svakom trenutku jednainstrukcija donosi, druga se dekoduje, podatak se donosi za tre u, etvrta se stvarno izvrava, a rezultat pete seispisuje. Sa sadanjom tehnologijom, lako se postie izvravanje jedne instrukcije po ciklusu generatora takta.

Pored toga, mnogi procesori sada imaju superskalarnu arhitekturu. To zna i da su umnoena elektronska kola zasvaki stepen proto ne obrade, pa vie instrukcija moe da prolazi kroz procesor paralelno. Na primer, procesorPentium Pro iz 1995. godine, mogao je da izvrava do pet instrukcija po ciklusu generatora takta.



14/23

CETitalite 71 Jul 2008. Arhitektura procesora (4) dr Radomir Jankovi


Proizvodni proces

Ono to razlikuje mikroprocesor od njegovih prethodnika, konstruisanih od elektronskih cevi,pojedina nih tranzistora ili malih integisanih kola, jeste da nam je on, po prvi put, doneo kompletanprocesor na jednom jedinom silicijumskom ipu.

Silicijum je osnovni materijal od koga se prave ipovi. On je tzv. "poluprovodnik" koji, kada mu sedodaju primese sa ne isto ama u posebnom obliku, postaje tranzistor, osnovni blok za izgranju udigitalnim elektronskim kolima. Proces obuhvara graviranje tranzistora, otpornika, medjusobnih vezaitd. na povrini od silicijuma.

Prvo se napravi ipka od silicijuma. Ona mora da ima savrenu kristalnu strukturu (bez defekata), to jeaspekt koji ograni ava njenu veli inu. U dobra stara vremena, ipke su bile ograni ene na pre nik od 2

ina, dok je danas uobi ajen pre nik od 8 in a. U slede oj fazi, ipka se se e na delove koji se zovuplo ice za izradu ipova (engl. wafers ). Te plo ice se poliraju, sve dok ne dobiju povrine bez greaka,sline ogledalima. Plo ice su ono na emu se stvaraju ipovi. Uobi ajeno je da se na desetinemikroprocesora prave na jednoj plo ici.

Elektronska kola se grade u slojevima. Slojevi se prave od raznih materijala. Na primer, silicijum dioksid jeizolator, a od polisilicijuma se prave provodne putanje. Kada se ist nezati en siliciju izloi, on moe dase bombarduje jonima da bi se proizveli tranzistori to se zove dodavanje primesa ( doping ).

Da bi se ostvarila zahtevana svojstva, dodaju se slojevi koji pokrivaju celokupnu povrinu plo ice, a njenisuvini delovi se odgraviraju. Da bi se to uradilo, novi sloj se pokriva foto-otpornim materijalom, na kojise projektuje slika sa zahtevanim svojstvima. Posle ekspozicije, razvijanjem se uklanjaju oni delovi foto-otpornog materijala koji su bili izloeni svetlosti, ostavljaju i masku kroz koju moe da se obavigraviranje. Zatim se ukloni preostali foto-otporni materijal, koji se onda uklanja upotrebom razredjiva a.

Taj proces se nastavlja, po jedan sloj odjednom, sve dok se ne izgradi celokupno elektronsko kolo. Netreba posebno ni da se kae da, imaju i u vidu da su dimenzije zahtevanih svojstava reda milionitihdelova metra, najmanja estica praine moe da napravi pravu katastrofu. Dimenzije estice praine suizmedju jednog i 100 mikrona odnosno, 3 do 300 puta ve e od zahtevanog svojstva. Mikroprocesori seproizvode u istim prostorijama u izuzetno istoj okolini, gde radnici nose naro itu zatitnu ode u.

U prvim danima, proizvodnja poluprovodnika se svodila na pogotke i promaaje, sa verovatno omuspeha manjom od 50% ispravnih ipova koji rade. Danas se dobijaju znatno ve i prinosi, ali i dalje nikone o ekuje da oni budu 100%. Kada se svi slojevi dodaju na plo icu, svaki ip se ispituje i ozna avaju seoni neispravni. Zatim se razdvajaju pojedina ni ipovi, koji se, u toj fazi, zovu matrice (engl. dies ). Onepogrene medju njima se odbacuju, a ispravne se pakuju u matrice pinova (engl. Pin Grid Arrays ) kerami ke pravougaonike sa redovima pinova (izvoda) na dnu, za koje ve ina ljudi misli da su u stvarimikroprocesori.


15/23


Za proizvodnju mikroprocesora 4004 koristio se 10-mikronski proces: najmanje svojstvo bilo je dimenzije 10milionitih delova metra. Po dananjim standardima, to je ogromno. Na primer, procesor Pentium Pro, pod takvimograni enjima, bio bi dimenzija oko 5,5 x 7,5 in a, a bio bi i spor; brzi tranzistori moraju da budu mali. Do 1998.godine, za proizvodnju ve ine procesora koristio se 0,25-mikronski proces. I Intel i AMD su to smanjili na 0,13mikrona do 2002. godine, a 0,1-mikronski proces je tada ostao srednjoro ni cilj.

Bakarno me upovezivanje

Svaki ip ima osnovni sloj od tranzistora, sa slojevima oi enja naslaganimiznad njega da bi se tranzistori povezali medjusobno i, na kraju, sa ostatkomra unara. Tranzistori na prvom nivou ipa su sloena konstrukcija koja sesastoji od silicijuma, metala i primesa precizno rasporedjenih, tako dastvaraju milione minijaturnih uklju enih ili isklju enih prekida a, koji inemozak mikroprocesora. Proboji postignuti u tehnologiji ipova bili suuglavnom u oblasti usavravanja izrade tranzistora. Kako su nau nici pravili

sve manje i bre tranzistore i pakovali ih sve blie jedne drugima, medjusobnopovezivanje je po elo da predstavlja problem.

Aluminijum je dugo bio provodnik za izbor, ali od sredine 1990-ih, postalo je jasno da e on uskoro dosti i tehnoloke i fizi ke granice za postoje utehnologiju. Probijanje elektrona kroz sve manje i manje provodnike postajesve tee da se izvede - aluminijum jednostavno nema dovoljnu brzinu na timnovim, manjim dimenzijama. Nau nici su godinama unapred uo ili nastajanjetog problema i traili su na in da zamene aluminijum sa jednim od tri metalakoji bolje provode electricitet: bakrom, srtebrom ili zlatom. Medjutim, poslemnogo godina pokuavanja, niko nije uspeo u izradi bakarnog ipa koji bi semogao uvesti na trite.

Sve se to promenilo u septembru 1998. godine, kada je IBM za povezivanje tranzistora upotrebio svojurevolucionarnu novu tehnologiju za medjusobno povezivanje bakrom, da bi proizvodio ipove koji su koristilibakarne ice umesto tradicionalnih veza od aluminijuma

Odmah je postalo o igledno da bi ta, naizgled minorna promena, mogla da ima zna ajne posledice na budu ekonstrukcije procesora. Medjusobno povezivanje bakrom je obe avalo mogu nost da se smanje dimenzije matricai potronja elektri ne energije, dok je, sa druge strane, doputalo ve e brzine rada centralnih procesorskih jedinica, uz isti osnovni dizajn.

Firmi IBM istorijski je pripala slava za vodjstvo u procesnoj tehnologiji, ali joj esto nije uspevalo da to komercijalno

kapitalizuje. Ovog puta, ona je brzo implementirala tehnologiju, objavljuju i prva 0,18-mikronski proces CMOS 7SF"Damascus", krajem 1997. godine. Kasniji razvoj je obavio savez etiri kompanije, koji je uklju io proizvodja a op-reme za proizvodnju Novellus Systems i, godine 1999, firma IBM je ponudila proces 7SF tre im stranama kao deosvojih usluga proizvodnje zasnovane na silicijumu.

Jedan od problema koji su spre avali uspeh prethodnih pokuaja da se bakar koristi za elektri na povezivanja bila je njegova sklonost da difuzijom prodre u supstrat od silicijum-dioksida koji se koristio u ipovima zbog ega jeip postajao neupotrebljiv. Tajna IBM-ove nove tehnologije je u tankom zapre nom sloju, obi no napravljenom odtitanijuma ili tungsten nitrida. On se nanosio posle fotolitograskog graviranja kanala u supstratu. Microskopski


16/23


tanak po etni sloj bakra se nanosio preko njega, da bi se omogu ilo povezivanje slede eg bakarnog sloja,rasporedjenog po celom ipu putem elektro oblaganja. Suvian bakar se odstranjivao hemijskim poliranjem.

TeraHercna tehnologija

Godine 1971, Intelov prvi procesor - 4004 imao je 2300 tranzistora. Trideset godina kasnije, Pentium 4 ih je imaooko 42 miliona. U tom vremenskom periodu osnovna strategija proizvodja a ipova bila je da se smanje tranzistori,kako bi im se omogu ilo da rade na viim frekvencijama i da se vie sloenih elektronskih kola spakuje nasilicijumsku matricu. Medjutim, kako su poluprovodnici postajali sve sloeniji i kako su se dostizale nove granice udimenzijama i performansi tranzistora, potronja elektri ne energije i rasipanje toplote su se pojavili kaoograni avaju i inioci postojanom ritmu napredovanja u oblasti projektovanja i proizvodnje ipova. Primenapostoje ih konstrukcija na budu e procesore ne funkcionie, zbog strujnih curenja u strukturi tranzistora, torezultuje pove anom potronjom elektri ne energije i stvaranjem jo ve e toplote.

Krajem 2002. godine, korporacija Intel je objavila da su njeni istraiva i razvili inovativnu strukturu tranzistora i

nove materijale koji su predstavljali prekretnicu u naporima da se odri tempo Mooreovog zakona, kao i da e todovesti do dramati nih poboljanja u brzini tranzistora, energetskoj efikasnosti i smanjenju toplote. Novatehnologija je nazvana Intel TeraHertz tranzistor, zbog njegove sposobnosti da se uklju uje i isklju uje vie odbilion (10 12) puta u sekundi. Kompanija se nada da e na kraju proizvoditi ipove sa vie od milijardu tranzistora vie od 10 puta brih i sa 25 puta ve om gustinom tranzistora od najboljih ipova koji su postojali po etkom 2000-ih. Takvo dostignu e e zna iti da e neki od elemenata ipova biti dimenzija od samo 20nm - to je 1/250-i deo irine ljudske vlasi!

Tranzistor je jednostavan uredjaj izgradjen na silicijumskoj plo ici, koji funkcionie kao elektronski prekida zauklju ivanje/isklju ivanje. Konvencionalni tranzistori imaju 3 izvoda: gejt ( gate ), sors ( source ) i drejn ( drain ). Sors idrejn su varijante osnovnog silicijuma, a gejt je od materijala koji se zove polisilicijum. Ispod gejta nalazi se tanaksloj izolatora, napravlje od silicijom-dioksida. Kada se dovede napon na tranzistor, gejt se uklju i i elektricitette e od sorsa ka drejnu. Kada se gejt isklju i, nema toka elektriciteta.

Intelov TeraHertz tranzistor e sadrati tri glavne izmene. Prvo, tranzistori e imati deblje oblasti za sors i drejn, pai strukture unutar pojedina nih tranzistora koje omogu avaju prolaz elektri ne struje. Drugo, ugradi e se ultra-tanak siliscijumski izolacioni sloj ispod sorsa i drejna. To je razli ito od konvencionalnih uredjaja sa silicijumom-na-izolatoru (SOI), jer je u punoj meri osiromaen da bi stvorio maksimalnu struju pobude kada je tranzistor uklju en,omogu avaju i na taj na in tranzistoru da se bre uklju uje i isklju uje. Oksidni sloj takodje blokira neeljeni tokstruje kada je isklju en gejt tranzistora. Tre e, hemijski sastav oksida gejta sloja koji povezuje gejt tranzistora sasourom i drejnom bi e zamenjen novim "dielektri nim materijalom sa velikim-k", stvorenim kori enjem


17/23


tehnologije "postavljanje atomskog sloja ", u kojoj se rast dogadja u slojevima debljine od po jednog molekulaodjednom. O preciznom hemijskom sastavu oksida gejta jo treba da se donese odluka, a kandidati su, izmedjuostalih, oksidi aluminijuma i titanijuma.

Sva tri poboljanja su medjusobno nezavisna, ali su usmerena prema istom cilju: omogu avanju tranzistorima daefikasnije koriste elektricitet:

Pove avanje dimenzija oblasti sorsa i drejna i promena hemijskog sastava oksida gejta e pomo i da sezadri curenje gejta, odnosno struje koja curi iz gejta. Manji tranzistori odaju vie struje iz sebe, toprisiljava konstruktore da im upumpavaju vie elektriciteta, a to, sa svoje strane, stvara jo ve u toplotu.Intel tvrdi da e novi materijal smaniti curenje gejta vie od 10000 puta u poredjenju sa silicijum-diok-sidom.

Dodavanje sloja SOI e takodje smanjiti otpor struji izmedju sorsa i drejna. Na kraju, manji otpor eomogu iti konstruktorima da smanje potronju elektri ne energije, ili da poboljaju performansu nadatom nivou energije.

Verovatno e se pojaviti i druge koristi. Na primer, slobodne alfa estice koje dolaze u kontakt satranzistorom na strujnim ipovima mogu da neo ekivano uklju uju i isklju uju stanje tranzistora i timeprouzrokuju greke. U budu nosti, to e biti apsorbovano ultra tankim slojem SOI.

Postoje i procesori Pentium 4 rade na 45 W; cilj za TeraHertz tranzistor je da omogu i da se nivoi rasipanjaenergije za budu e konstrukcije procesora zadre na nivou unutar opsega od 100 W.

Intel je nagovestio da e koristiti delove u tehnologiji TeraHertz u svojoj slede oj generaciji, 0,09-mikronskihipova, 2003. godine ili ranije. Na kraju, hemijske i arhitektonske promene ugradjene u novu tehnologiju e dosti isvoj vrhunac u drugoj polovini trenutne dekade. Do kraja 2007. godine, kompanija ima za cilj da pravi ipove kojirade sa milijardom tranzistora, ali troe priblino istu koli inu elektri ne energije kao to je to inio procesorPentium 4 u vreme svog uvodjenja, na prekretnici milenijuma. Izraeno brzinama procesora, o ekivalo se da enovi tranzistori omogu iti proizvodnju procesora koji radi na 10 GHz do 2005. godine, a ip za 20 GHz do kraja

dekade, ili tu negde.



18/23

CETitalite 72 April 2009. Arhitektura CPU (5) - dr Radomir Jankovi

Arhitektura CPU (5)

Softverska kompatibilnost

U prvim danima ra unarstva, mnogi ljudi su pisali svoj sopstveni softver, tako da je ta an skup instrukcija koje jeprocesor mogao da izvrava bio od malog zna aja. Medjutim, danas ljudi o ekuju da mogu da koriste softver sapolice, tako da je skup instrukcija od vrhunske vanosti. Mada sa tehni ke ta ke gledita nema nikakve magije uIntelovoj arhitekturi 80x86, ona je odavno postala industrijski standard.

Ako tre a strana napravi procesor koji ima razli ite instrukcije, on ne e mo i da izvrava industrijskistandardizovan softver, to rezultuje tunom injenicom da se taj procesor ne e prodavati. Prema tome, u danimaprocesora 386 i 486, kompanije kao to je AMD klonirale su Intelove procesore, to je zna ilo da su njihoviprocesori uvek bili za priblino jednu generaciju iza. Procesori Cyrix 6x86 i AMD K5 su bili suparnici Intelovom

Pentiumu, ali to nisu bile kopije preko indigo papira. Procesor koristi svoj sopstveni skup instrukcija, a prevodiinstrukcije 80x86 u svoje prirodne instrukcije, kako se one u itavaju, pa zato AMD nije morao da eka na Pentiumda bi po eo sa projektovanjem procesora K5. Ve i njegov deo bio je konstruisan paralelno samo su zadrana kolaza prevodjenje. Kada se K5 na kraju stvarno pojavio, on je nadmaio Pentium u pogledu performanse pod uslovom

jednakih brzina generatora takta.

Drugi na in na kojima se procesorima sa razli itim arhitekturama davao izvestan stepen uniformnosti premaspoljanjem svetu bio je kroz standardne magistrale. Od svoje pojave 1994. godine, magistrala PCI je bila jedna odnajvanijih standarda u tom pogledu. Magistrala PCI definie skup signala koji omogu ava procesoru da komunicirasa drugim delovima PC ra unara. Ona obuhvata magistrale za adrese i podatke, plus izvestan broj upravlja kihsignala. Procesori imaju svoje sopstvene, vlasni ke magistrale, pa se koristi skup ipova da bi se izvrila konverzija

sa te privatne magistrale na javnu magistralu PCI.

IA-64

Bilo je to u junu 1994. godine kada su u kompaniji Hewlett-Packard najavili svoj istraiva ko-razvojni projekatnamenjen obezbedjivanju naprednih tehnologija za radnu stanicu za kraj millenijuma, server i ra unarskeproizvode za preduze a i u oktobru 1997. godine, kada su otkrili prve detalje o svojoj 64-bitnoj ra unarskojarhitekturi. Tada je prvi lan Intelove nove porodice 64-bitnih procesora ifrovano nazvan "Merced", po jednojreci u Kaliforniji pripremljen za proizvodnju u 1999. godini, uz kori enje Intelove 0,18-mikronske tehnologije.Na kraju je razvojni program Merced krenuo dosta rdjavo i bilo je procenjeno da je bio jo na godinu dana do svogzavretka kada je Intel objavio izbor imena proizvoda Itanium, na Intelovom razvojnom forumu u oktobru 1999.

godine.

Najve a korist od 64-bitne ra unarske arhitekture je u koli ini memorije koja moe da se adresira. Sredinom 1980-ih godina, 4 GB adresibilne memorije tadanjih 32-bitnih platformi bilo je vie nego dovoljno. Medjutim, krajemmilenijuma velike baze podataka su prevazile tu granicu. Vreme potrebno da se pristupi uredjajima zaskladitenje i da se podaci u itaju u virtuelnu memoriju ima zna ajan uticaj na performansu. 64-bitne platforme susposobne da adresiraju ogromnih 16 terabajtova (TB) memorije - 4 milijarde puta vie od onoga sa ime su mogleda izadju na kraj 32-bitne platforme. To prakti no zna i da, dok je 32-bitna platforma u stanju da rukuje bazompodataka dovoljno velikom da sadri ima svakog stanovnika SAD od 1977. godine, ona 64-bitna je dovoljno mo nada uskladiti ime svake osobe koja je ivela od samog po etka vremena! Medjutim, uprkos uticaju koje e imati


19/23


njeovo pove ano adresiranje memorije, najve i tehnoloki napredak procesora Itanium predstavlja njegovatehnologija eksplicitno paralelne obrade instrukcija (engl. Explicitly Parallel Instruction Computing , EPIC).

Tehnologija EPIC, koja predstavlja inovativnu kombinaciju spekulacije, predikacije i eksplicitnog paralelizma,unapredjuje vrhunac procesorskih tehnologija, posebno se bave i ograni enjima u performansi do kojih se dolo utehnologijama RISC i CISC. Dok su obe te arhitekture ve koristile razne unutranje tehnike pokuavaju i daobradjuju vie od jedne instrukcije odjednom gde je to bilo mogu e, stepen paralelizma u kodu se odredjivao samoza vreme izvrenja programa, od strane delova procesora koji su pokuavali da analiziraju i preuredjuju instrucijeu letu. Taj pristup uzima dosta vremena i troi prostor na matrici procesora koji bi mogao da se nameniizvravanju, a ne organizovanju instrukcija. EPIC probija sekvencijalnu prirodu konvencionalnih procesorskiharhitektura, omogu avaju i softveru da eksplicitno komunicira sa procesorom kada operacije mogu da seizvravaju paralelno.

Rezultat je da procesor moe jednostavno da zgrabi to je mogu e ve i broj instrukcija i izvrava ih istovremeno,uz minimalnu predobradu. Pove ana performansa ostvaruje se smanjivanjem broja grananja i promaaja upredvidjanju grananja, kao i smanjivanju efekata kanjenja od memorije do procesora. Arhitektura skupainstrukcija IA-64 (engl. IA-64 Instruction Set Architecture ) objavljena u maju 1999. godine koristi tehnologijuEPIC da bi obezbedila masivne resurse sa urodjenom skalabilno u, to nije bilo mogu e sa prethodnimarhitekturama procesora. Na primer, mogu da se projektuju sistemi u koje mogu da se uklju e nove izvrne

jedinice kad god se zahteva njihovo unapredjenje, sli no kao kada se vie memorijskih modula uklju uje upostoje e sisteme. Prema onome to se tvrdi u Intelu, IA-64 ISA predstavlja najzna ajnije unapredjenje u oblastimikroprocesorskih arhitektura jo od uvodjenja njihovog ipa 386 davne 1985. godine.

Procesori IA-64 imaju masivne ra unarske resurse, uklju uju i 128 celobrojnih registara, 128 registara za rad upokretnom zarezu i 64 predikatna registra, uz izvestan broj registara specijalne namene. Instrukcije se povezuju ugrupe za paralelno izvravanje na raznim funkcionalnim jedinicama. Skup instrukcija je optimizovan da zadovoljipotrebe kriptografije, video kodovanja i drugih funkcija koje e nove generacije servera i radnih stanica zahtevati usve ve oj meri. Podrka za Intelovu tehnologiju MMX i Internet Streaming SIMD Extensions zadrava se i proiruje

u procesorima IA-64.

Mada IA-64 nije nedvosmisleno 64-bitna verzija Intelove 32-bitne arhitekture x86, niti adaptacija HP-ove 64-bitnePA-RISC arhitekture, ona zaista obezbedjuje zatitu ulaganja u dananje postoje e aplikacije i softverskuinfrastrukturu, odravaju i kompatibilnost sa prvom u hardveru procesora i sa drugom kroz prevodjenje softvera.Medjutim, jedna od implikacija ISA je obim u kome se o ekuje da e kompajleri optimizovati tokove instrukcija aposledica toga je da stariji softver ne e raditi optimalnom brzinom ako prethodno ne bude ponovo preveden. RadIA-64 sa 32-bitnim softverom je izazvao kritike od strane kompanije AMD, iji sopstveni predlog za obezbedjenjepodrke za 64-bitni kd i adresiranje memorije, sa ifrovanim imenom "Sledgehammer", ne izlae stariji softvertakvom kanjavanju.

Na slede im slikama ilustrovano je ve e optere enje koje se postavlja pred optimizaciju kompajlera radi uvodjenjadva inovativna svojstva arhitekture IA-64:

predikacije, koja zamenjuje predvidjanje grananja tako to doputa procesoru da izvrava sve mogu eputanje grananja paralelno, i

spekulativnog u itavanja, koje doputa procesorima IA-64 da donose podatke pre nego to su oni potrebniprogramu, ak i dalje od grane koja se nije izvrila.

Predikacija (engl. predication ) je u samom sreditu eliminisanja grananja i paralelnog rasporedjivanja instrukcija uarhitekturi IA-64. Normalno, kompajler pretvara instrukciju grananja izvornog koda (kao to je IF-THEN-ELSE) u


20/23


alternativne blokove mainskog koda, rasporedjenje u sekvencijalni tok. Zavisno od ishoda grananja, centralnaprocesorska jedinica e izvriti jedan od tih osnovnih blokova preska ui ostale. Savremene centralne procesorske

jedinice pokuavaju da predvide ishod i spekulativno izvravaju ciljni blok, pla aju i veliku cenu u vidu izgubljenihciklusa generatora takta ako u tom predvidjanju pogree. Osnovni blokovi su mali, esto samo dve ili tri instrukcije,a grananja se dogadjaju na priblino svakih est instrukcija. Sekvencijalna, ispresecana priroda takvog koda oteavanjegovo paralelno izvravanje.

Kada kompajler IA-64 pronadje instrukciju grananja u izvornom kodu, on analizira grananje da bi video da li je onokandidat za predikaciju, ozna avaju i sve instrukcije koje predstavljaju svaku putanju grananja jedinstveniidentifikatorom koji se zove predikat (engl. predicate ) za odgovaraju e slu ajeve. Posle ozna avanja instrukcijapredikatima, kompajler odredjuje koje instrukcije centralna procesorska jedinica moe da izvri paralelno naprimer, uparuju i instrukcije iz razli itih ishoda grananja, zato to one predstavljaju nezavisne putanje krozprogram.

Kompajler zatim sastavlja instrukcije mainskog koda u 128-bitne grupe od po tri instrukcije u svakoj. Polje za ablon (engl. template ) grupe ne samo da identifikuje koje instrukcije u grupi mogu da se izvravaju nezavisno,nego i koje su instrukcije u slede im grupama nezavisne. Na taj na in, ako kompajler pronadje 16 instrukcija kojenemaju medjusobnih zavisnosti, on moe da ih zapakuje u est razli itih grupa (po tri u svakoj od prvih pet grupa i

jednu u estoj) i ozna i ih u ablonima. U vreme izvrenja, centralna procesorska jedinica pregleda ablone, uzimainstrukcije koje nemaju medjusobnih zavisnosti i zatim ih paralelno dodeljuje funkcionalnim jedinicama. Centralnaprocesorska jedinica zatim rasporedjuje instrukcije koje su zavisne, u skladu sa njihovim zahtevima.

Kada centralna procesorska jedinica pronadje predikovano grananje, ona ne pokuava da predvidi na koji na in ese dogoditi grananje ne preska e blokove koda da bi spekulativno izvrila predvidjenu putanju. Umesto toga,centralna procesorska jedinica po inje sa izvravanjem koda za svaki mogu ishod grananja. U stvari, nemagrananja na mainskom nivou. Postoji samo jedan neprekidan tok koda koji je kompajler preuredio na najpa-ralelniji mogu redosled.


21/23


U jednom trenutku, naravno, centralna procesorska jedinica e na kraju izvriti operaciju poredjenja koja odgovaraiskazu IF-THEN. Do tog trenutka, centralna procesorska jedinica je verovatno izvrila neke instrukcije iz obemogu e putanje ali jo uvek nije uskladitila rezultat. To centralna procesorska jedinica radi samo u tomtrenutku, pamte i rezultat iz ispravne putanje, a odbacuju i rezultate iz pogrene putanje.

Spekulativno u itavanje pokuava da razdvoji u itavanje podataka od njihove upotrebe, ime postie da se izbegnusituacije u kojima procesor mora da eka na pristizanje podataka pre nego to bude u stanju da radi na njima. Kao ipredvidjanje, to je kombinacija optimizacija vremena prevodjenja i vremena izvrenja.

Prvo, kompajler analizira kd programa, trae i svaku operaciju koja e zahtevati podatke iz memorije. Kad god jeto mogu e, kompajler ume e instrukciju za spekulativno u itavanje na nekoj prethodnoj ta ki u toku instrukcija,dosta ranije od operacije kojoj su stvarno potrebni podaci. On takodje ume e odgovaraju u spekulativnuinstrukciju za proveru neposredno pre operacije koja je u pitanju. U isto vreme kompajler preuredjuje okolneinstrukcije tako da centralna procesorska jedinica moe da ih rasporedjuje paralelno.

U vreme izvrenja, centralna procesorska jedinica prvo nailazi na instrukciju spekulativnog u itavanja i pokuavada izvu e podatak iz memorij. Tu se procesor IA-64 razlikuje od konvencionalnog procesora. Ponekad e u itavanjebiti nevae e moglo bi da pripada bloku koda dalje od grane koja jo nije izvrena. Tradicionalna centralnaprocesorska jedinica bi odmah pokrenula izuzetak a ako program ne bi mogao da opslui izuzetak, on bi

verovatno pukao. Medjutim, procesor IA-64 ne bi odmah prijavio izuzetak ako je u itavanje neispravno. Umestotoga, centralna procesorska jedinica odlae izuzetak sve dok ne naidje na spekulativnu instrukciju za proveru kojaodgovara spekulativnom u itavanju. Samo tada centralna procesorska jedinica prijavljuje izuzetak. Medjutim, dotada je centralna procesorska jedinica razreila grananje koje je dovelo do izuzetka, pre svega. Ako se ispostavi da

je putanja kojoj pripada u itavanje nevae a, onda je i u itavanje nevae e, pa centralna procesorska jedinica ideunapred i prijavljuje izuzetak. Ali, ako je u itavanje vae e, to je kao da se izuzetak nikada nije dogodio.

Zna ajna etapa dostignuta je u avgustu 1999. godine kada je prototip 0,18-mikronske centralne procesorske jedinice Merced, koji je radio na u estanosti od 800 MHz, prikazan kako izvrava ranu verziju Microsoftovog 64-bitnog operativnog sistema Windows. Procesor Itanium koristi arhitekturu ke memorije u tri nivoa, gde su dva


22/23


nivoa na samom ipu, a ke nivoa L3 izvan ipa, ali povezan pomo u magistrale pune brzine. Prvi proizvodni modelidolaze u dve verzije, sa ke memorijama nivoa L3 kapaciteta 2 MB ili 4MB. Prvobitne frekvencije generatora taktabile su 800MHz uz kasnija zna ajna pove anja.

Dielektrici gejtova velike konstante ( high-k ) i metalne elektrode za gejt

Procesor Penryn je debitovao sa Intelovim 45-nanometarskim proizvodnim procesom i bio je prvi koji je koristiodielektrik za gejt velike dielektri ne konstante (engl. high-k ) i metalne elektrode gejta. Ta promena u tehnologijibila je zna ajna iz vie razloga:

upotrebljeni procesi bili su daleko ispred Intelove konkurencije; to je obezbedilo osnovu na kojoj je Intel mogao dalje da gradi i skalira nanie; dielektrici high-k i metalni gejtovi smanjuju dimenzije tranzistora i potronju elektri ne energije, a

pove avaju brzinu i efikasnost.

Kako se tranzistori smanjuju, debljina silicijum-dioksida ("Gate Oxide" na slici dalje u tekstu) treba da se smanji dabi se pove ala kapacitivnost. Pove ana kapacitivnost zna i pove anu struju i poboljanu performansu, doksmanjene dimenzije tranzistora zna e vie tranzistora na matrici ipa. Vie tranzistora na matrici ipa zna i viera unarske mo i.

Procesorska tehnologija zna i da se smanjivanje, bri rad i ve a efikasnost savreno komplementiraju.

Problem nastaje kada se debljina silicijuma smanji preko izvesnog nivoa i postane tako mala da struja po inje da"curi" napolje. Elektroni se podvrgavaju procesu poznatom kao tunelovanje: oni odlaze iz tranzistora i rasipajuse, to zna i da je gejt manje efikasan, pa je rezultat pove ana potronja elektri ne energije i smanjenapouzdanost. Taj gubitak u efikasnosti je jedan od razloga to su ipovi (misli se na kasnije Pentiume), koji su imalimnogo natrpanih tranzistora rasipali toliku toplotu.

Posle izvesne vrednosti, dalje smanjivanje veli ine postaje neprakti no, dostie se fizi ko ograni enje Mooreovogzakona i zato je potreban novi pristup. U igru ulaze dielektrici high-k .

Dielektrik high-k je materijal sa velikom dielektri nom konstantom ( k ) koji, u tom slu aju, zamenjuje silicijum-dioksidni sloj tranzistora. Ve a dielektri na konstanta zna i ve u kapacitivnost pri ve oj debljini (u poredjenju sasilicijumovim oksidom). Deblji gejt zna i manje curenje elektrona i struje, manje odavanje toplote i pove anupouzdanost.

Intel je objavio da 45-nanometarski high-k proces daje procesore koji su odavali pet puta manju energiju od 65-nanometarskih procesora uporedive snage.


23/23


Metalni gejtovi

Relativna lako a upotrebe silicijumovog oksida bila je razlog to su proizvodja i godinama izbegavali kori enjedrugih materijala za izradu mikro ipova. Najzad, kada je po ela brzo da se pribliava fizi ka granica proizvodnjeupotrebom silicijumovog oksida, promena je rodjena iz preke potrebe. Medjutim, pored neposredne potrebe, Intel

je upotrebio promenu u tehnologijama i u sopstvenu korist.

Proizvodnja tranzistorske elektrode gejt upotrebom polisilicijuma bila je mnogo laka od uvodjenja druga ijeg (iefikasnijeg) materijala u proces fabrikacije. Metalni gejtovi upotrebljeni u procesoru Penryn prekinuli su tutradiciju. Gejt sa slojem oksida high-k koji je Intel implementirao u procesoru Penryn nije bio kompatibilan saelektrodama gejta od polisilicijuma, pa je promena takodje zna ila dalja poboljanja i smanjenja u curenju struje,zahvaljuju i efikasnijem na inu na koji metalni gejstovi prenose struju. Napori u injeni da bi se zna ajno poboljalimaterijali i prozvodni procesi koji se koriste za izradu centralnih procesorskih jedinica prakti no zna e da jeMooreov zakon nastavio da bude pravo proro anstvo.

priredio: dr Radomir Jankovi

Documents

CET - Arhitektura Procesora