Analiza Si Sinteza Dispozitivelor Numeri

8/18/2019 Analiza Si Sinteza Dispozitivelor Numeri

1/85

Analiza și sinteza

dispozitivelor numericeProiectare logicăNote de curs

Conf.univ.dr.ing. NicolaePĂTRĂȘCOIU

Universitatea din Petroșani

Departamentul Automatică, Calculatoare, Inginerie Electrică și Energetică


2/85

Bibliografie1. Baluta Gh., Circuite numerice, Editura Matrix Rom, Bucuresti, 1999

2. Blakeslee Th. R., Proiectarea cu circuite logice MSI si LSI standard.Editura Tehnica, Bucuresti,1998

3. Festila L, Electronica digi tala,Universitatea Tehnica , Cluj –Napoca, 1994

4. Muresan T.,. Circuite integrate numericeGontean A Editura de Vest, Timisoara, 1996

5. Groza V. Analiza si s inteza dispozitivelor numericeUniversitatea Tehnica, Timisoara, 2004

6.Poanta A Circuite si echipamente electronice in industrie

Patrascoiu N. Editura Stiintifica si Enciclopedica, Bucuresti, 1997

7.Poanta A Dispozitive si c ircuite electronice vol.I, vol IIUniversitatea din Petrosani, 1997

8.Patrascoiu N. Analiza si s inteza dispozitivelor numerice/Pro iectare

Poanta A logica Note de curs, Universitatea din Petrosani, 2015,format digital


3/85

SISTEME DE NUMERAŢIE. CODURI1.1 Definiţii.Clasificări. Baze de numeraţie

Formă de existenţă a materiei suport de reflectare a informaţiei.

Informaţia este conţinută în semnale ce caracterizează fenomenele şi procesele.

Semnalele pot fi:

Mecanice; Magnetice; Electrice; Optice. pot fi supuse prelucrării numerice

TT

Semnal

t

ai

b1

b2

b3b4A

B

1 2 3

[A,B] semnalanalogic

, , , semnaldigital

ia multime infinit ă devalori

b b b multime finit ă devalori

∈ → →

→ →

Reprezentare valori discrete numere sistemul denumeraţie (SN).Sistemul de numeraţie: un ansamblu de reguli ce

specifică modul de utilizare a unor simboluri graficenumite cifre în vederea reprezentării numerelor.Caracteristica oricărui sistem de numeraţie: numărul desimboluri (cifre) utilizate în reprezentarea numerelor.

Numărul simbolurilor utilizate determină baza sistemului de numeraţie notată B.

Numărul simbolurilor bi

corespunzătoare unei baze B va aparţine mulţimiibi∈{0,1,2,3,…,B-1}. Aceste simboluri formează alfabetul sistemului de numeraţie.


4/85

SISTEME DE NUMERAŢIE. CODURI În practica curentă sunt cunoscute şi utilizate 4 sisteme de numeraţie:

sistemul zecimal : a cărui bază este B = 10 şi pentru indicarea bazei se utilizează după

număr caracterul d (decimal), astfel că bi ∈{0,1,….,9};sistemul hexazecimal : a cărui bază este B = 16 şi pentru indicarea bazei seutilizeazădupă număr caracterul h ,astfel că bi ∈{0,1,….,9,A,B,C,D,E,F};

sistemul octal : a cărui bază este B = 8 şi pentru indicarea bazei se utilizează după număr caracterul q, astfel că bi ∈{0,1,….,7};

sistemul binar : a cărui bază este B = 2 şi pentru indicarea bazei se utilizează după număr caracterul b ,astfel că bi ∈{0,1}.

În raport cu importanţa unei cifre faţă de poziţia pe care o reprezintă în cazul reprezentării unui număr sistemele de numeraţie pot fi:.

nepoziţionale poziţionale

Sistemele poziţionale pot fi: cu ponderi naturale cu ponderi artificiale

reprezentareasistemelor de numeraţie

directă; numărul de simboluri egal cu numărul de cifre codificată; numărul de simboluri mult mai mic decât

numărul de cifre1 1 0 1

1 1 0 1

n n m

n n m

N b B b B b B b B b B b B− − −− − −= ⋅ + ⋅ + + ⋅ + ⋅ + ⋅ + + ⋅

Exemplu

http://reprezentare%20numere%20prin%20baza.pptx/http://reprezentare%20numere%20prin%20baza.pptx/


5/85

SISTEME DE NUMERAŢIE. CODURI1.2 Conversia numerelor între diverse baze

Algoritmii de conversie de la un sistem de numeraţie la altul sunt diferiți pentru

reprezentare părţii întregi, respectiv a părţii fracţionare.Considerând forma de reprezentare polinomială a părţii întregi deducerea algoritmuluiare în vedere împărţirea cu rest:

N cât numitor rest = ⋅ +

( )

( )

1 2 1 0

1 2 1 0 1 0

1

2 3 1 0

1 1 3 2 1 2 1

2

1

n n

n n

n n

n n

k k k

N B b B b B b B b B b B N b

rest N

N B b B b B b B b B b B N b

rest N

N B N b

− −−

− −−

+

= ⋅ ⋅ + ⋅ + + ⋅ + ⋅ + = ⋅ +

= ⋅ ⋅ + ⋅ + + ⋅ + ⋅ + = ⋅ +

= ⋅ +

Prin împărţirea succesivă a numărului N la baza B se obţine :

Exemplu:

1435D = (?)h

1435D = (?)b

http://c/Windows/System32/calc.exehttp://c/Windows/System32/calc.exe


6/85

Pentru a realiza conversia părţii fracţionare algoritmul va rezulta plecând de lareprezentarea părţii fracţionare, prin înmulţire succesivă a numărului N cu baza B :

SISTEME DE NUMERAŢIE. CODURI

1 11 2

1

1 2

1 2 3

2

1 1

1 2

mm

m

m

m k

k k k m

N B b b B b B

întreg N parte fractionar ă

N B b b B b B

întreg N parte fractionar ă

N B B b B b B

− − +− − −

− − +− − −

− − + +− − − − −

⋅ = + ⋅ + + ⋅

=

⋅ = + ⋅ + + ⋅

=

⋅ = + ⋅ + + ⋅

Pentru a deduce numărul de rangurinecesare pentru a obţine precizia impusă se va presupune că trebuie realizată conversia unui număr din baza B1 în bazaB2 cu precizia (B1-m ).

Presupunând că în baza B2 această precizie este k se va putea scrie expresia:

2 1k m B B− −≤Exemplu :

Să se realizeze conversia numărului 0,745D în hexazecimal cu eroarea 10-4.

Având în vedere faptul că 8 şi 16 sunt puteri ale lui 2 pentru conversia în binar dinzecimal este de preferat să se facă printr -o conversie intermediară pentru reducereaconsiderabilă a operaţiilor de împărţire.

Exemplu

http://conversie%20in%20binar%20prin%20hexa.pptx/http://conversie%20in%20binar%20prin%20hexa.pptx/


7/85

SISTEME DE NUMERAŢIE. CODURI1.3. Codificarea informaţiei. Coduri binare.

orice informaţie este reprezentată în cod binar

translatare seface prin operaţia de codificare

Fie două mulţimi: A = {a0, a1, ………, an} şi B = {b0, b1, ………, bm} a codifica elementele mulţimii A prin elementele mulţimii B înseamnă a pune în corespondenţă fiecărui element ai∈ A osecvenţă de elemente bib j………bk∈ B.

În contextul circuitelor digitale bi∈ {0,1}. Referirea la 0 sau 1 în exprimarea curentă

poartă denumirea de bit. Conform definiţiei codificării un element poate fi reprezentatprintr-o succersiune de simboluri de forma :

1 1 0n n N b b b b

−=

b0=LSB (Least Significant Byte)bn=MSB(Most Significant Byte)

Numărul maxim care poate fi reprezentat prin n biţi este : N = 2n

numărul de biţi necesari reprezentării unei valori maxime N 2 2

2

log log 2

log

n N n

n N

= =

=


8/85

1.3.1. Reprezentarea numerelor întregi


a. Reprezentarea numerelor întregi fără semn a.1.Codul binar ponderat sau codul binar natural CBN

codul Gray – are proprietatea că douăvalori adiacente în cod diferă printr -unsingur bit

Valoare (hexa) Cod binar Cod Gray

0 0000 0000 1 0001 0001 2 0010 0011 3 0011 0010 4 0100 0110 5 0101 0111 6 0110 0101 7 0111 0100 8 1000 1100

9 1001 1101 A 1010 1111 B 1011 1110 C 1100 1010 D 1101 1011 E 1110 1001 F 1111 1000

Exemplu

a.2. Codul binar – zecimal BCD Exemplu

http://cbn.pptx/http://bcd.pptx/http://bcd.pptx/http://cbn.pptx/


9/85


b. Reprezentarea numerelor întregi cu semn b.1. Codul semn și amplitudine CSA

bitul MSB poartă denumirea de bit de semn 0

1n

număr pozitivb

număr negativ

⇒=

⇒( ) ( )1 2 11 2 1 01 n

b n n

n n N b B b B b B b− −

− −= − ⋅ ⋅ + ⋅ + ⋅ +

Exemplu

b.2. codul complement faţă de 1 CCU

{ }1 1 0 , 0,1n n i N b b b b b−= ∈ 1 1 2 2 1 0C n n n N b b b b b b− −= Păstrarea bitului de semn şi complementarea celorlalţi biţi din reprezentare

Exemplu

b.3. codul complement faţă de 2 CCDse reprezintă numărul în valoare absolută, apoi se inversează bit cu bit, inclusiv

bitul de semn (care devine 1) şi se adună 1 la rezultatul obţinut, deci,complementul faţă de 2 se obţine din complementul faţă de 1, la care se adaugă 1.

{ }1 1 0 , 0,1n n i N b b b b b−= ∈ ( )

( )

1 1 0

2

1 1 0

, 0 0

, 1 0

n n n

C

n n n

b b b b dacă b N N

b b b b dacă b N

−

−

= >=

=


10/85

SISTEME DE NUMERAŢIE. CODURI1.3.2. Reprezentarea numerelor reale

mantisa exponent S

coduri alfanumerice Codul ASCII

(American Standard Cod for Information Interchange)

http://ascii.pptx/http://ascii.pptx/http://ascii.pptx/http://ascii.pptx/


11/85

CIRCUITE NUMERICE

2.1. Definiţii. Clasificări

Circuitele numerice sunt circuitele caracterizate prin doua stări stabile care se disting între ele atât cantitativ cât şi calitativ. Celor două stări li se atribuie valorile simbolice 0 şi 1, care realizează o codificare numerică a stărilor .

Circuitele numerice se pot clasifica : după modul de realizare al comutaţiei; după principiul funcţional al circuitelor.

TR1

R2

RC

+EC

yu

u

y

t

t

C.N

y1u1

u2

up

y2

yq

x1 x2 xn

În funcţie de dependenţadintre cele trei categorii demărimi, circuitele numericepot fi : combinaţionale; secvenţiale; programabile.


12/85

CIRCUITE NUMERICE

2.2. Noţiuni de algebră BOOLE

Pentru definirea algebrei Boole se definesc două legi de compoziţie numite şi operaţii:

reuniunea – suma logică numită în tehnică SAU (OR) notată: +, Ex. 1 2u u+

intersecţia – produsul logic numit în tehnică ŞI (AND) notat: · , Ex. 1 2u u⋅

negaţie numită în tehnică NU, numit şi operator de complementaritate notată prinsupralinierea variabilei: Ex. u negat u=

Cele două legi de compoziţie împreună cu o mulţime M cu elementele { }1 2, , n M u u u= formează o algebră dacă sunt îndeplinite simultan următoarele axiome: 1. Mulţimea M conţine cel puţin două elemente distincte:

1 2 1 2,u u M u u∀ ∈ ⇒ ≠

1 2,u u M ∀ ∈2. rezultatul celor două operații va apartine aceleiași mulțimi M:

1 2

1 2

u u M

u u M

+ ∈

⋅ ∈

3. Pentru cele 2 operații binari sunt satisfăcute următoarele proprietăţi:


13/85

CIRCUITE NUMERICE

asociativitatea:( ) ( )

( ) ( )1 2 3 1 2 3

1 2 3 1 2 3

u u u u u u

u u u u u u

+ + = + +

⋅ ⋅ = ⋅ ⋅

comutativitatea:1 2 2 1

1 2 2 1

u u u u

u u u u

+ = +

⋅ = ⋅

distributivitatea:( )

( ) ( ) ( )

1 2 3 3 1 2 1 3

1 2 3 1 2 1 3

u u u u u u u u

u u u u u u u

⋅ + + = ⋅ + ⋅

+ ⋅ = + ⋅ +

4. Ambele operații admit elemente neutre, astfel 0 este elementul neutru pentrusuma logică şi 1 pentru produs logic:

0 0

1 1

u u u

u u u

+ = + =

⋅ = ⋅ =5. Dacă mulţimea M conţine numai două elemente, acestea vor fi obligatoriuelementul nul şi elementul unitate

1

0

u u tert exclus

u u noncontradictia

+ = −

⋅ = −


14/85

CIRCUITE NUMERICEPe baza acestor axiome rezultă o serie de proprietăţi ce constituie reguli de calcul încadrul algebrei.

1. Idempotenţa:

2. Absorbţia:

3. Proprietatea dublei negaţii:

4. Proprietatea elementelor neutre:

5. Proprietăţile (relaţiile) De Morgan

u u u uu u u u

+ + + =

⋅ ⋅ ⋅ =

( )

( )1 1 2 1

1 1 2 1

u u u u

u u u u

⋅ + =

+ ⋅ =

u u=

0 0 0

1 1 1

u u u

u u u

+ = ⋅ =

+ = ⋅ =

1 21 2

1 21 2

u u u u

u u u u+ = ⋅⋅ = +


15/85

CIRCUITE NUMERICE2.3 Algebra comutaţiei. Funcţii de comutaţie

Caracterizarea funcţionării circuitelor numerice se face prin intermediul funcţiilor de

transfer denumite şi funcţii de comutaţie sau funcţii logice. Aceste funcţii practic descriudependenţele între mărimile specifice circuitelor numerice. Pentru a defini funcţia decomutaţie se va considera un circuit numeric caracterizat prin “n” intrări şi o ieşire

C.N

u1

u2

un

y

Spaţiul de intrare u={u1, u2, …, un} cu n componente este caracterizat prin faptul că fiecare componentă ia doar valorile 0 şi 1.

Pentru fiecare dintre cele 2n componente va corespunde o anumită valoare {0,1} a ieşiriiy, deci y∈{0,1}

Ieșirea y este funcţie de intrările u1,u2,…un şi se exprimă sub forma: ( )1 2, , , n y f u u u= Funcţia f realizează o corespondenţă a produsului cartezian n-dimensional {0,1}n cuvalori în mulţimea {0,1}: { } { }: 0,1 0,1

n f →

Având în vedere că prin funcţia de comutaţie fiecărei componente a vectorului de intrare

i se asociază 0 sau 1 rezultă că numărul total de funcţii Nf va fi: ( )2

2

n

f N =


16/85

CIRCUITE NUMERICE2.3.1 Reprezentarea funcţiilor de comutaţie prin tabelă de adevăr

Definirea tabelei de adevăr

Din tabela de adevăr va putea fi dedusă funcţia decomutaţie care va rezulta sub două forme:

forma canonică disjunctivă (F.C.D.) forma canonică conjunctivă (F.C.C.).

O formă de reprezentare este numită canonică

atunci când în reprezentarea respectivă, disjunctivă sau conjunctivă, în fiecare termen al produsului sausumei se regăsesc toate intrările.


17/85

CIRCUITE NUMERICE

Forma canonică disjunctivă (F.C.D.)

Se obţine dacă din tabel se consideră constituenţi unităţii, aceştia fiind funcţii elementarecare iau valoarea 1 într-un singur punct al domeniului de definiţie.

Se definesc prin produsul logic al intrărilor: 1 21 21

...k k k k jn

nbbb b

k n j

j

P u u u u=

= = ∏k ib reprezintă valoarea intrării ui corespunzătoare combinaţiei cu numărul k.

Conform definiţiei constituentului unităţii, pentru ca acesta să fie 1 este necesar ca toţitermenii produsului să fie 1. Deci, în expresia constituentului unităţii, variabilele vor finenegate dacă şi negate dacă 1k ib = 0

k ib =

1

0

k i

k i ib

i k i i

u dacă bu

u dacă b

==

=

F.C.D. a funcţiei logice va fi de forma:

n2 1

i i

i 0

y Pα−

=

= ∑Constituenţii unităţii Pk sunt denumiţi şi mintermi.

Exemplu

http://i/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/FCD.pptxhttp://i/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/FCD.pptx


18/85

CIRCUITE NUMERICE

Forma canonică conjunctivă (F.C.C.)

Se obţine dacă din tabel se consideră constituenţi lui 0, aceştia fiind funcţii elementarecare iau valoarea 0 într-un singur punct al domeniului de definiţie.

Se definesc prin suma logică a intrărilor: 1 21 21

...k k k k jn

nbbb b

k n j

j

S u u u u=

= + + + = ∑k ib reprezintă valoarea intrării ui corespunzătoare combinaţiei cu numărul k.

Conform definiţiei constituentului lui 0, pentru a obţine valoarea 0 a acestuia estenecesar ca toţi termenii sumei să fie 0. Deci, în expresia constituentului lui 0, variabilelevor fi nenegate dacă şi negate dacă 0k ib = 1

k ib =

0

1

k i

k i ib

i k i i

u dacă bu

u dacă b

==

=

Constituenţii lui 0 Sk sunt denumiţi şi maxtermi.

Constituenţii unităţii şi ai lui 0 pentru acelaşi rang sunt duali, adică : k k

k k

P S

S P

=

=

F.C.C. a funcţiei logice va fi de forma: 2 1

0

( )

n

i i

i

y S α −

=

= +∏ Exemplu

http://i/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/FCC.pptxhttp://i/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/FCC.pptx


19/85

CIRCUITE NUMERICE

C.N. y

u1

u2

u3

Exemplu: Se consideră un circuitnumeric cu 3 intrări şi o ieşire

Numărul componentelor vectorului de

intrare (n = 3) va fi : N = 2n

= 23

= 8 Tabela va conţine deci n+2 (3+2 = 5)coloane şi 23 = 8 linii

Cele două forme de exprimare ale funcţiei de comutaţie F.C.D. şi F.C.C. conduc, dupăsimplificări, la aceeaşi funcţie pentru circuit.

În general, forma cea mai utilizată este F.C.D., dar Forma de reprezentare F.C.D. sauF.C.C. se alege în raport cu soluţiile de implementare utilizate.

Înaintea implementării însă, pentru unele soluţii, funcţiile de comutaţie se vor aduce la o

formă simplă utilizând proprietăţile şi axiomele algebrei de comutaţie

Exemplu FCD Exemplu FCC

Exemplu Multisim

http://simplificare%20fcd.pptx/http://simplificare%20fcd.pptx/http://simplificare%20fcc.pptx/http://simplificare%20fcc.pptx/http://aplicatii/Tabela%20adevar%201.ms12http://aplicatii/Tabela%20adevar%201.ms12http://simplificare%20fcc.pptx/http://simplificare%20fcd.pptx/


20/85

CIRCUITE NUMERICE

2.3.2 Reprezentarea prin diagrame Veitch-Karnaugh

Reprezentarea funcţiilor de comutaţie prin tabele de adevăr, este de preferat în cazulunui număr mic de variabile.

În cazul unui număr mare de variabile duce la tabele cu număr mare de linii și devine cumult mai facilă reprezentarea prin diagrama Veitch-Karnaugh.Aceste diagrame constau în esenţă dintr-un tabel în care variabilele de intrare suntrepartizate atât pe linii cât şi pe coloane. Caseta care se

află la

intersecţia unei linii

şi unei coloane va

conţine valoarea

logică a

funcţiei pentru combinaţia respectivă.Combinaţiile variabilelor de intrare atât pe linii cât şi pe coloane se vor trece în acestcaz în cod Gray.

Toate combinaţiile simetrice faţă de axele de simetrie geometrice ale tabelului vor fiadiacente şi astfel din tabel vor rezulta direct expresiile simplificate.

Pentru construirea tabelului cele n variabile de intrare se vor împărţi în n1 variabiledispuse pe coloane şi n2 dispuse pe linii, astfel încât : n1 + n2 = n

Vor rezulta în acest caz numărul de coloane C şi de linii L :1

2

2

2

n

n

C

L

=

=

Exemplu Aplicatie

http://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh_1.pptxhttp://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh_2.pptxhttp://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh_2.pptxhttp://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh_1.pptx


21/85

CIRCUITE NUMERICE2.3.3 Reprezentarea geometrică a funcţiilor de comutaţie. Reprezentări recursive

2.3.4. Determinarea funcţiilor de comutaţie incomplet definite

Determinarea funcţiilor de comutaţie s-a analizat, până acum, pentru situaţia în carefuncţiile sunt definite pentru toate combinaţiile posibile ale variabilelor de intrare.

Există situaţii în care anumite combinaţii de intrare nu apar în funcţionare datorită condiţiilor tehnologice sau altor cauze. Pot apare de asemenea situaţii în care anumite

combinaţii pot fi fie 0 fie 1, fără ca acestea să afecteze funcţionarea circuitului.

În toate situaţiile menţionate combinaţiile respective sunt denumite combinaţii indiferenteşi acestea se vor marca printr-un X. Acest marcaj în tabel va simboliza faptul că valoarea ieşirii poate fi considerată fie 1 fie 0.

Pentru a deduce funcţiile de comutaţie în acest caz combinaţiilor indiferente li se voratribui astfel de valori (0 sau 1) încât funcţia de comutaţie rezultată să aibă forma ceamai simplă.

Exemplu Multisim

http://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh%20incomplet%20definit.pptxhttp://aplicatii/Karnaugh%20incomplet.ms12http://aplicatii/Karnaugh%20incomplet.ms12http://d/My%20Documents/Curs/CURSURI_POANTA/REFACUTE/ASDN/Prezentare/Karnaugh%20incomplet%20definit.pptx


22/85

CIRCUITE NUMERICE

2.4. Operaţii logice

Din definirea funcţiilor de comutaţie s-a constatat că pentru „n”variabile numărul de funcţii de comutaţie Nf va fi :

2

(2 )n

f N =Pentru valori particulare (n = 1, n = 2) vor rezulta un numărde funcţii de comutaţie de una sau două variabile, număr datde expresiile :

1 2

2 2

1 (2 ) 4

2 (2 ) 16

f

f

n N

n N

= ⇒ = =

= ⇒ = =

Funcţiile de comutaţie de una sau două variabile poarte denumirea de operaţii logice.

În cazul unei singure variabile n = 1, numărul operaţiilor este patru, reprezentate sinteticin tabel


23/85

CIRCUITE NUMERICE

În cazul în care numărul de variabile este doi atunci rezultă 16 operaţii, pentrudescrierea cărora se vor avea în vedere toate combinaţiile posibile ale intrărilor

2.4. Operaţii logice (continuare)


24/85

CIRCUITE NUMERICE



25/85

CIRCUITE NUMERICE


Din cele 16 operaţii, două sunt operaţii banale, patru sunt operaţii unare şi 10 definescoperaţii de două variabile.Au fost realizați operatori care implementează aceste operaţiilogice: ŞI, SAU, NU, NAND, NORşi XOR. Aceştia sunt disponibili sub forma unor porţilogice ce implementează operaţiile elementare. Utilizând operatorii pot fi implementate funcţii de comutaţie indiferent de complexitate.


26/85

CIRCUITE NUMERICE

2.5. Complete logice

2.5.1. Complete logice fundamentale

Completul logic ŞI, SAU, NU

Completul logic fundamental ŞI, SAU, NU utilizează 3 tipuri de operatori și pentru caaceștia să constituie un complet logic, va trebui să se demonstreze faptul că aceşti 3operatori poate fi utilizaț pentru impementarea oricărei funcţii de comutaţie, atât înforma canonică disjunctivă (F.C.D.) cât şi atât în forma conjunctivă (F.C.C.).Indiferent de formă, expresiile funcţiilor de comutaţie conţin doar de operatori ŞI, SAU,NU. În consecinţă cei trei operatori formează un complet logic.

Pentru exemplificarea modului de implementare afuncţiilor de comutaţie prin completul logic ŞI SAU NUse va considera o funcţie sub forma disjunctivă

1 2 1 3 2 3 y u u u u u u= ⋅ + ⋅ + ⋅

Utilizând notațiile: 1 2 1 3 2 3a u u ,b u u ,c u u= ⋅ = ⋅ = ⋅funcţia de comutaţie FC devine : y a b c= + +

Implementarea necesită două nivele.Nivelul I în care se implementează operaţiaSAU respectiv nivelul II în care se

implementează operaţia ŞI. Multisim

http://aplicatii/SI_SAU_NU.ms12http://aplicatii/SI_SAU_NU.ms12


27/85

CIRCUITE NUMERICE

Completul logic ŞI, NU

2.5.1. Complete logice fundamentale (continuare)

Pentru a demonstra că operatorii ŞI, NU formează un complet logic trebuie ca prinaceştia să poată fi implementată operația SAU.

1 21 2 1 2

prop. dublei negatii De Morgan y u u y y u u y u u= + → = = + → = ⋅

1 2 1 2 y u u u u= ⋅ = +

Considerând aceeaşi funcţie de comutaţie : 1 2 1 3 2 3 y u u u u u u= ⋅ + ⋅ + ⋅

Se vor face următoarele notaţii :

1 2u u a⋅ =

1 3u u b⋅ = 2 3u u c⋅ =

,

,

funcţia de comutaţie devine :

y a b c= + +poate fi implementată utilizând proprietăţilealgebrei de comutaţie

cbacba y ⋅⋅=++= Multisim

http://aplicatii/SI_NU.ms12http://aplicatii/SI_NU.ms12


28/85

CIRCUITE NUMERICE

2.5.1. Complete logice fundamentale (continuare)

Completul logic SAU, NU

Pentru a demonstra că operatorii SAU, NU formează un complet logic trebuie ca prinaceştia să poată fi implementată operația ŞI.

1 21 2 1 2. prop dublei negatii De Morgan

y u u y y u u y u u= ⋅ → = = ⋅ → = +

1 2 1 2 y u u u u= + = ⋅

Considerând aceeaşi funcţie de comutaţie : 1 2 1 3 2 3 y u u u u u u= ⋅ + ⋅ + ⋅

Se vor face următoarele notaţii :

1 2u u a⋅ =

1 3u u b⋅ = 2 3u u c⋅ =

funcţia de comutaţie devine : y a b c= + +Nivelul ŞI va fi implementat prin porţi SAU,NU

1 2 1 2 1 2a u u u u u u= ⋅ = ⋅ = +

1 3 1 3 1 3b u u u u u u= ⋅ = ⋅ = +

2 3 2 3 2 3c u u u u u u= ⋅ = ⋅ = + Multisim

http://aplicatii/SAU_NU.ms12http://aplicatii/SAU_NU.ms12http://aplicatii/SAU_NU.ms12


29/85

CIRCUITE NUMERICE

2.5.2 Complete logice universale

Completul logic NAND

Pentru ca operatorul NAND să fie un complet logic universal trebuie caprin acesta să poată fi implementată orice funcţie de comutaţie, prinoperatorul NAND să poată fi implementate operaţiile NU, ŞI, SAU.Pentru implementarea operaţiei NU: uuuuu y =⋅=⋅= 21

Pentru realizarea operaţiei NU prin operatorul NANDeste suficient ca intrările să fie conectate impreună.

Pentru determinareamodului de substituţie aoperaţiei ŞI se ţine seamade definirea operaţiei

NAND

1 2 1 2 y u u u u= ⋅ = ⋅

Pentru implementareaoperaţiei SAU cu NANDse vor aplica proprietăţile dublei negaţii şi De

Morgan :

212121 uuuuuu y ⋅=+=+=

Multisim

http://aplicatii/NAND.ms12http://aplicatii/NAND.ms12


30/85

CIRCUITE NUMERICE

2.5.2 Complete log ice universale (continuare)

Completul log ic NAND (continuare)

Complet logic universal reprezentat operatorul NANDpoate fi utilizat pentru a implementa orice funcţie decomutaţie. Se va considera aceeaşi funcţie de comutaţie :

1 2 1 3 2 3 y u u u u u u= ⋅ + ⋅ + ⋅

Se vor face notaţiile :

,

,

1 2u u a⋅ = 2 3u u c⋅ =1 3u u b⋅ =

Funcţia devine : y a b c= + +

Implementarea nivelului de SAU se vaface conform celor deduse operaţiei SAU prin NAND. Pentru implementareanivelului de ŞI se vor prelucra funcţiile a,b, c conform analizei implementării

operaţiei ŞI prin NAND.

1 2 1 2a u u u u d = ⋅ = ⋅ = 1 2d u u= ⋅

euuuub =⋅=⋅= 3131 31 uue ⋅=

f uuuuc =⋅=⋅= 3232 32 uu f ⋅=

;

;

;

Multisim

http://aplicatii/Exemplificare%20NAND.ms12http://aplicatii/Exemplificare%20NAND.ms12


31/85

CIRCUITE NUMERICE


Completul logic NOR

Se consideră operaţia logică NOR şi se caută modalităţi de substituirea operaţiilor logice fundamentale cu ajutorul acestei operaţii logiceuniversale.Pentru implementarea operaţiei NU uuuuu y =+=+= 21Realizarea operaţiei NU cu NOR presupune

deci conectarea împreună a intrărilor u

Pentru implementarea operaţiei ŞI cu NOR se vor aplicaproprietăţile dublei negaţii şi DeMorgan acestei operaţii :

1 2 1 2 1 2 y u u u u u u= ⋅ = ⋅ = +

Implementarea operaţiei SAUcu NOR se obţine aplicânddubla negaţie acestei operaţii :

2121 uuuu y +=+=

Multisim

http://aplicatii/NOR.ms12http://aplicatii/NOR.ms12


32/85

CIRCUITE NUMERICE


Complet logic universal reprezentat operatorul NANDpoate fi utilizat pentru a implementa orice funcţie decomutaţie. Se va considera aceeaşi funcţie de comutaţie :

1 2 1 3 2 3 y u u u u u u= ⋅ + ⋅ + ⋅

Completul log ic NOR (continuare)

Se vor face notaţiile : 1 2u u a⋅ = 2 3u u c⋅ =1 3u u b⋅ =

Funcţia devine : y a b c= + +

Implementarea nivelului de SAU se va faceaplicând transformările cunoscute pentrumaparea operaţiei SAU :

y a b c d = + + = unde d a b c= + +

Pentru implementarea nivelului de ŞI se vorprelucra funcţiile a, b, c conform mapării operaţiei ŞI cu NOR:

1 2 1 2a u u u u= ⋅ = + 1 3 1 3b u u u u= ⋅ = +

2 3 2 3c u u u u= ⋅ = + Multisim

http://aplicatii/Exemplificare%20NOR.ms12http://aplicatii/Exemplificare%20NOR.ms12


33/85

CIRCUITE LOGICE COMBINAŢIONALE 3.1. Definiţii. Clasificări Circuitele logice combinaţionale se definesc printr -un triplet de forma (F, U, Y) :

F :U Y → U - spaţiul intrărilor ( )1 2 pu ,u , , u U ∈ Y - este spaţiul ieşirilor ( )1 2 q y , y , , y Y ∈ F - este format din funcţiile de comutaţie de forma { }1 2 pF f , f , , f =

Funcţiile de comutaţie sunt de forma :

( )1 2i i p y f u ,u , , u=

CLC reprezintă circuite la care ieşirile depind doar de combinaţia mărimilor de intrare,dependenţă caracterizată prin funcţiile de comutaţie.

C.L.C. pot fi clasificate :natura comutaţiei:

modul de realizare:

comutaţie dinamică comutaţie statică

cu componente discrete ;integrate.

În cazul circuitelor cu comutaţie statică valorilor binare de 0 şi 1 au ca suport fizicamplitudini de tensiuni sau curenţi cele maiutilizate reprezentări fiind reprezentate in

figurile a,b,c,d


34/85

CIRCUITE LOGICE COMBINAŢIONALE 3.2. Circuite logice combinaţionale cu componente discrete

Circuitele logice combinaţionale cu componente discrete sunt realizate prin

interconecterea unor elemente de circuit astfel încât să conducă la realizarea unoroperatori pentru a permite implementarea funcţiilor de comutaţie.

În raport cu elementele de circuitutilizate în implementarea funcţiilor logice sunt cunoscute mai multe tipuride

configuraţii pentru aceste

porţi.

RTL – rezistenţa – tranzistor logicDTL – diodă – tranzistor logicRDTL – rezistenţa – diodă – tranzistor logicECL –

emitori cuplaţi intre ei

http://aplicatii/Circuit%20SI.ms12


35/85

CIRCUITE LOGICE COMBINAŢIONALE 3.2. Circuite logice combinaţionale cu componente discrete (continuare)

C C OG C CO O

http://aplicatii/Circuit%20NU.ms12http://aplicatii/Circuit%20SAU.ms12


36/85

CIRCUITE LOGICE COMBINAŢIONALE 3.2. Circuite logice combinaţionale cu componente discrete (continuare)

CIRCUITE LOGICE COMBINAŢIONALE

http://aplicatii/Circuit%20NOR.ms12http://aplicatii/Circuit%20NAND.ms12


37/85

CIRCUITE LOGICE COMBINAŢIONALE 3.3 Circuite logice combinaţionale integrate

CI sunt circuite a căror structură este realizată pe

același cristal de SI numit şi chip introdus într-ocapsulă de plastic paralelipipedică cu 8, 14, 16, saumai multe terminale (pini). Modul de repartizare laterminale a intrărilor şi ieşirilor este dat în catalogpentru fiecare tip de circuit. Ca reper pentrunumerotarea acestor terminale este folosită o cheie.

În raport cu tehnologia de realizare circuitele integrate logice pot fi de tip : TTL – Tranzistor – Tranzistor Logic NMOS – tranzistoare MOS cu canal n PMOS - tranzistoare MOS cu canal p CMOS – tranzistoare MOS cu canal p şi canal n (complementar MOS)

I2

L – Injection - Injection Logic În raport cu densitatea de integrare circuitele integrate logice pot fi de cinci categorii : SSI – (Small Scale Integration) pe scară mică MSI – (Medium Scale Integration) pe scară medie LSI – (Large Scale Integration) pe scară largă VLSI – (Verry Large Scale Integration) pe scară foarte largă

SLSI – (Super Large Scale Integration) pe scară super largă



38/85

CIRCUITE LOGICE COMBINAŢIONALE 3.3.2. Parametri circui telor integrate logice

Parametri : valorile de catalog ale mărimilor caracteristice funcţionări acestor circuite sau

funcţionării când sunt conectate cu alte circuite din altă familie sau în condiţii de test.Parametrii se specifică pentru : regim static, pentru regim dinamic şi pentru zgomot.

Temperatura indică limitele de variaţie a temperaturii admise de circuit : circuite pentru aplicaţii civile cu plaja între 0 ÷ 70 0 C circuite pentru aplicaţii militare cu plaja între -55 ÷ 125 0 C

Tensiunea de alimentare este specificată sub forma tensiunii nominale UN, şi abaterile:UN ± ∆U% , fie în valori absolute: Umax = UN + ∆U% , Umin = UN - ∆U% . Pentru circuitecare pot funcţiona la un domeniu mai mare de tensiuni : Ua ∈ [Umin, Umax].

Nivele de tensiune Funcționarea circuitelor logice este caracterizată prin două nivelede tensiune : un nivel ridicat (H) şi un nivel coborât (L), între care există o zonă interzisă

în care nu trebuie să se găsească valorile mărimilor de intrare şi ieşire ale circuitului.

Prezenţa celor două benzi are avantajul că insensibilizează efectul variaţiilor produsede îmbătrânirea semiconductorului, detemperatură, de zgomot. Orice variaţie avalorii tensiunii în interiorul domeniilor ∆VH

sau ∆VL corespunde valorii logice de 1 sau 0stabilite prin convenţia logică.



39/85


Marginea de zgomot Notând cu VI

tensiunea de intrare şi VO tensiunea deieşire, nivelele de tensiune garantate laieşire şi permise la intrare pot fireprezentate conform diagramei

3.3.2. Parametri circui telor integrate logice (continuare)

Nivelele menţionate în catalog sunt reprezentate prin : Nivelele garantate ce sunt date prin V

OHmin= nivelul

minim garantat la ieşire pentrunivelul HIGH (H), respectiv VOHmax = nivelul maxim garantat la ieşire pentru starea H. Rezultă plaja pentru nivelul H : OH OH max OH minV V V ∆ = −Pentru starea LOW (L) se indică nivelul garantat maxim pentru această stare VOLmax.Plaja pentru nivelul L va fi : 0OL OLmaxV V ∆ = −

Nivelele permise sunt reprezentate prin nivelul minim permis la intrare pentru starea

HIGH, VIHmin şi nivelul maxim permis la intrare pentru starea LOW, VILmax.După cum se observă, nivelele garantate la ieşire sunt acoperitoare faţă de nivelelepermise la intrare, ceea ce defineşte marginea de zgomot pentru nivelul H (MH),respectiv marginea de zgomot pentru nivelul L (ML).

H OH min IH min

L OL max IL max

M V V

M V V

= −

= −



40/85


Timpul de propagare reprezintă întârzierile

care apar în funcţionarea circuitelor logice șise va considera diagrama temporală pentruun circuit inversor având la intrare semnalulVI şi la ieşire semnalul VO

3.3.2. Parametri circui telor integrate logice (continuare)

Timpii principali care intervin în comutaţie: Timpul t

r - timp de

creştere.

Timpul tc - timp de cădere. Timpul tpHL - timp de propagare din starea H în starea L. Timpul tpLH - timp de propagare din starea L în starea. Timpul tHL - timpul de comutare din starea H în starea L a ieşirii. Timpul tLH - timpul de comutare din starea L în starea H a ieşirii.

Timpul de propagare prin circuit va fi :2

pLH pHL p

t t t +=

Timpul de propagare este dat în catalog şi stabileşte viteza de comutaţie și exprimă înesenţă întârzierea introdusă de circuit.

Perioada unui ciclu Tciclu, reprezintă timpulmarcat între

două puncte identice de pe

două cicluri consecutive:

( )10 20ciclu pT t ≥ ÷ ⋅ 1

max

ciclu

f

T

=



41/85

CIRCUITE LOGICE COMBINAŢIONALE 3.3.2. Parametri circui telor integrate logice (continuare)

Timpul de propagare depinde atât de parametrii interni ai ieşirii circuitului care comandă,

cât şi de parametrii de intrare ai circuitului comandat. Pentru determinarea timpului depropagare, ieşirea circuitului care comandă va fi asimilată cu un generator de semnal Gcare debitează la ieşire o tensiune VO pe o sarcină echivalentă RC serie

0 69 pLH H t , R C = ⋅ ⋅

0 69 pHL Lt , R C = ⋅ ⋅

0 69

2 2

pHL pLH H L p

t t , ( R C R C )t

+ ⋅ ⋅ + ⋅= =

Multisim


http://aplicatii/Timp%20de%20propagare.ms12http://aplicatii/Timp%20de%20propagare.ms12http://aplicatii/Timp%20de%20propagare.ms12


42/85

CIRCUITE LOGICE COMBINAŢIONALE 3.3.2. Parametri circui telor integrate logice (continuare)

Factorul de încărcare Pentru a realiza diverse funcţii, circuitele se conectează între

ele. Factor de încărcare = Numărul de porţi ce pot fi comandate de către ieşirea unuicircuit. Factorul de ieşire se numeşte FAN OUT iar cel de intrare FAN IN .

Pentru VI ≤ VILmax intrarea va transmite (genera)curent spre ieşirea care o comandă.

În cazul ieşirii care comandă mai multeintrări, VO ≤ VOLmax (starea L), toate intrările comandate vor genera curent spre ieşirea cele comandă.

1

n

OL max ILj

j

I I =

≥ ∑

Pentru VI ≥ VIHmin intrarea va absorbi curent de la

ieşirea care o comandă.

În cazul când ieşirea circuitului este în starea H, VO ≥ VOHmin toate intrările comandate vor absorbi, de la ieşirea care le comandă, curentul : 1

n

OH max IHj

j

I I =

≥ ∑

0 1OL max OH max

IL max IH max

I I FE FE

I I = =

{ }0 1FE min FE ,FE =



43/85

CIRCUITE LOGICE COMBINAŢIONALE 3.4. Porţi logice integrate

3.4.1. Probleme generale

Porţile logice integrate sunt circuite logice combinaţionale care au cea mai simplăstructură şi care stau la baza implementării circuitelor integrate logice complexe.Tehnologii de realizare:

TTL

TTLS (Tranzistor Tranzistor Logic Schotky) – cu timp de propagare mai redus ;TTLLS (Tranzistor Tranzistor Logic Low Schotky) – cu timp de propagare redus

şi consum mai redus ; TTLAS (Tranzistor Tranzistor Logic Advanced Schotky) – cu puteri foarte mici (2mW / capsulă) şi tp = 1,5 ns

PMOSNMOSCMOS.

MOS

Pe lângă tehnologiile enumerate, pentru porţile logice sunt cunoscute şi tehnologiileECL şi I2L.



44/85

3.4.2. Structura porţilor logice


Configuraţia unei porţi NANDcu două intrări în tehnologieTTL poate fi reprezentată conform figurii

Pe lângă porţile ce formează

complete logice, în cadrulcircuitelor logice s-au realizatcircuite de interfaţă. Dinaceastă categorie fac parteporţile trigger-Schmidt.Acestea au rolul de formator

de semnal. Circuitele de acesttip transformă semnale cuvariaţie lentă în semnale cufronturi compatibile cu aporţilor logice obişnuite.

Multisim

Multisim


http://aplicatii/Poarta%20TTL.ms12http://aplicatii/Trigger.ms12http://aplicatii/Trigger.ms12http://aplicatii/Poarta%20TTL.ms12


45/85

CIRCUITE LOGICE COMBINAŢIONALE 3.4.2. Structura porţilor logice (continuare)

În multe situaţii este necesar ă semnalizarea optică sau acustică, sau este necesară

comanda unor elemente în comutaţie dinamică (relee). În acest sens au fost realizateporţi cu colectorul în gol sau cu drena în gol. Acestea se caracterizează prin faptul căcircuitul de ieşire are configuraţia modificată fiind accesibil spre exterior fie colectorultranzistorului de ieşire, fie drena.

Porţile cu colectorul sau drena în gol pot fi de mai multe tipuri. Cele mai întâlnite suntporţile de tip NU respectiv NAND.

Multisim


http://aplicatii/Poarta%20TTL%20OpenColector.ms12http://aplicatii/Poarta%20TTL%20OpenColector.ms12


46/85

CIRCUITE LOGICE COMBINAŢIONALE 3.4.2. Structura porţilor logice (continuare)

În sistemele digitale se impune conectarea circuitelor la o magistrală, ce presupune

conectarea la aceeaşi linie a ieşirii mai multor circuite. Rezolvarea se face prinrealizarea circuitelor TSL (Three State Logic) caracterizate prin faptul că pe lângă celedouă stări (H, L) apare şi cea de a treia stare numită stare de impedanţă ridicată.

Circuitul are o intrare suplimentară notată cu .

În unele situaţii semnalul este notatprin (Chip Enable) sau(Chip Select) care valideazăfuncţionarea circuitului.

E

CE CS

Multisim

ANALIZA ŞI SINTEZA CIRCUITELOR LOGICE COMBINAŢIONALE

http://aplicatii/Poarta%20NOT%20TSL.ms12http://aplicatii/Poarta%20NOT%20TSL.ms12


47/85


4.1. Analiza CLC. 4.1.1. Definiţii. Principii de realizare.

Analiza circuitelor logice combinaţionale constă în obţinerea descrierii formale afuncţionării circuitului care este necesară din mai multe considerente…..

Ca metode de analiză sunt utilizate: metoda tabelei de adevăr , metoda algebrică directă,

Metoda tabelei de adevăr

( )3 2 3 1 21 2 3 1

2 3 3 1 2 3 11 3 2 1 2

y u u u u u u u u u

u u u u u u u u u u u u

= ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅ =

= ⋅ ⋅ + + ⋅ ⋅ = ⋅ + ⋅ ⋅ Multisim

http://aplicatii/Exemplificare%20sinteza%20tabela%20de%20adevar.ms12http://aplicatii/Exemplificare%20sinteza%20tabela%20de%20adevar.ms12


48/85



49/85


4.2. Sinteza CLC. 4.2.1. Definiţii. Probleme generale.

Proiectarea unui CLC presupune sinteza acestuia și constă în determinarea funcţiei detransfer care asigură realizarea specificaţiilor tehnico-funcţionale ale circuitului. Acesteafiind sarcinile pe care trebuie să le realizeze circuitul în anumite condiţii date.Codificarea acestora, conduce la obţinerea funcţiei de comutaţie sub una din forme :

2 1

0 1

n

i j

nb

i i i j

i j

y P P uα

−

= =

= =∑ ∏FCD : FCC :2 1

10

n

i j

nb

i i i j

ji

y ( S ) S uα

−

==

= + = ∑∏Din cele două forme de exprimare a funcţiilor de comutaţie se constată că implementa-rea sub această formă presupune un număr mare de circuite şi de intrări. Pentruimplementare este necesar ca funcţiile să fie aduse la o formă cât mai simplă, cu unnumăr redus de termeni şi de asemenea un număr cât mai redus de variabile. Pentru sinteză şi aducerea la o formă cât mai simplă există mai multe metode:

metoda algebrică directă; metoda rezidurilor; metoda diagramelor Veitch-Karnaugh; metoda Quinne McClusky; metoda consensurilor repetate.

Metoda utilizată se stabileşte în funcţie de complexitatea circuitului respectiv de numărul

de variabile.



50/85

Se bazează pe tabela de adevăr din care se va obţine FCD sau FCC, ce vor fi aduse la

o formă mai simplă prin căutarea şi gruparea termenilor de forma :

4.2.2. Metoda algebrică directă

P u P u P

( S u ) ( S u ) S

⋅ + ⋅ =

+ ⋅ + =

Prin aceste grupări se vor putea obţine formele simplificatecare descriu circuitul

Pentru exemplificare se va considera sinteza unui detector denumere prime de 3 biţi


Nr. u3 u2 u1 y

0 0 0 0 0

1 0 0 1 1

2 0 1 0 1

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 0

7 1 1 1 1

Dacă se consideră constituenţii unităţii se obţine FCD :

1 2 3 5 7

3 2 3 11 2

3 22 1 3 1 3 2 1

y P P P P P

u u u u u u

u u u u u u u u u

= + + + + =

= ⋅ ⋅ + ⋅ ⋅ +

+ ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅

Dacă s-ar implementa funcţia sub forma obţinută ar fi nevoie de 5 porţi cu câte 3 intrări.Căutând termeni de forma și se poate reduce funcţia : P u⋅ P u⋅

( ) ( ) ( )

( )

2 3 1 23 1 2 2 1 3 1 2

3 3 3 3 31 2 3 1 1 3 2 1 2

y u u u u u u u u u u u u

u u u u u u u u u u u u u u

= ⋅ ⋅ + + ⋅ ⋅ + + ⋅ ⋅ + =

= ⋅ + ⋅ + ⋅ = ⋅ + + ⋅ = + ⋅



51/85


Metoda diagramelor Veitch-Karnaugh conţine două etape: o etapă de determinare a

implicanţilor primi şi a doua etapă de alegere a implicanţilor primi esenţiali. În aplicarea metodei apar trei cazuri: funcţii complet definite, funcţii incomplete definite,funcţii în care apar termeni reziduu.

4.2.4 Metoda diagramelor Veitch-Karnaugh

Diagrame Veitch-Karnaugh pentru funcţii complet definite.

Diagrama Veitch-Karnaugh a fost prezentată în cap.2. Pentru exemplificarea aplicării

metodei în sinteza CLC se consideră detectorul de numere prime de trei biţi pentru carese obține diagrama:

0 0 0 1 1 1 1 0

0 1 1 1

0 1 1 0

0

1

u2u1u3

1u 2 3u u⋅

Din tabel se observă că există : adiacenţă dublă termenii 1, 3, 5, 7 care conduc la

obţinerea termenului u1 ; adiacenţă simplă termenii 2, 3 care conduc la

obţinerea termenului 2 3u u⋅

Cei doi termeni obţinuţi reprezintă şi implicanţii primi ai funcţiei de comutaţie care va fi :

1 2 3 y u u u= + ⋅



52/85

La fel mintermul 2 este implicat numai de deci şi acesta este IPE. În consecinţă ambii implicanţi primi sunt IPE şi deci în funcţia de comutaţie vor apare ambii implicanţi şi deci funcţia de comutaţie va fi de forma :

În linia fiecărui implicant prim se va marca mintermul implicat de acesta. Mintermul seidentifică prin prezenţa acestuia în implicantul respectiv. Exemplu generat demintermii 2, 3 va implica deci mintermii 2, 3, iar u1 generat de mintermii 1, 2, 5, 7 vaimplica aceşti mintermi. Pentru a găsi implicanţi primi esenţiali (IPE) se vor caută întabela de alegere toţi mintermii implicaţi de un singur implicant prim. Acest implicantprim va fi un IPE. Conform tabelului se constată că mintermii 1, 5, 7 sunt implicaţi doarde u1 deci acesta este un IPE.

Diagrame Veitch-Karnaugh pentru funcţii complet definite (continuare).

Pentru determinarea implicanţilor primi esenţiali se va realiza o tabela de alegere care

conţine pe coloane toţi mintermii funcţiei, iar pe linii implicanţi primi rezultaţi. Aceştia sevor trece în tabel atât în formă desfăşurată cât şi prin mintermii care i-au generat.

2 3u u⋅

2 3u u⋅

1 2 3 y u u u= + ⋅




53/85

Diagrame Veitch-Karnaugh pentru funcţii complet definite (cont inuare).


Se va considera pentru exemplificarea modului de alegere a IPE un CLC cu funcţia :

0 1 2 3 5 7 8 10 y P P P P P P P P= + + + + + + +Diagrama V-K ce corespunde pentru aceştimintermi este dată de tabelul

Rezultă trei implicanţi primi(1,3,5,7), (0,2,8,10) și

(0,1,2,3).

1 4u u⋅

1 3u u⋅ 3 4u u⋅

4 3 2 1u u u u

(1,3,5,7)

0 1 2 3 5

XX X

X

4 3 2 1u u u u 4 3 2 1u u u u 4 3 2 1u u u u 4 3 2 1u u u u

7 8 10

4 3 2 1u u u u 4 3 2 1u u u u 4 3 2 1u u u u

1 4u u

1 3u u (0,2,8,10)

4 3u u (0,1,2,3)

X

X X XX

X X X

IPE

IPE

În consecinţă funcţia de comutaţie va fi de forma : 1 4 1 3 f u u u u= ⋅ + ⋅ Multisim


http://aplicatii/Karnaugh%20functii%20complet%20definite.ms12http://aplicatii/Karnaugh%20functii%20complet%20definite.ms12


54/85


Diagrame Veitch-Karnaugh pentru funcţii incomplet specificate.

Există situaţii (anumite combinaţii nu apar niciodată, sau anumite combinaţii nu

afectează funcţionarea circuitului) pentru care funcţia nu este definită în toate punctelede definiţie, este incomplet specificată. Valoarea logică în tabelă corespunzătoare ieşirii se va marca cu X, putând fi considerată atât 0 cât şi 1.

Pentru exemplificarea metodei se va considera sinteza unui circuit care decodifică stările 0, 2, 3, 5, 7, 8, 9, iar pentru stările de la 10 la 15 combinaţiile corespunzătoare laintrări nu afectează funcţionarea circuitului. Funcţia de comutaţie va fi :

0 2 3 5 7 8 9 y P P P P P P P= + + + + + +

Conform tabelei se vor obţine patru implicanţi primi , ,

rezultaţi în urma identificăriiadiacenţelor din tabel.

4 (8,9...,...)u 1 3(5,7...,...)u u⋅ 1 3 (0,2,8,...)u u⋅1 2 (3,7...,...)u u⋅

Se constată că toţi IP sunt IPE şi funcţia va fi : 4 1 3 1 3 1 2 y u u u u u u u= + ⋅ + ⋅ + ⋅

Multisim

IMPLEMENTAREA CLC PRIN PORŢI LOGICE

http://aplicatii/Karnaugh%20functii%20incomplete.ms12http://aplicatii/Karnaugh%20functii%20incomplete.ms12


55/85


5.1. Probleme generale

Analiza şi sinteza: funcţionarea CLC este descrisă prin funcţii de comutaţie, care se

aduc la o formă cât mai simplă. Funcţiile de comutaţie: FD şi FC.Structura circuitului se obţine prin implementarea fie cu porţi logice fie cu CLC maicomplexe.

Porţile logice utilizate pentru implementare formează complete logice fundamentalerespectiv universale, acestea realizabile prin componente discrete sau integrate

Pentru a putea găsi care din soluţiile posibile de implementare este cea mai avantajoasă trebuie să se stabilească criterii de evaluare.Criteriul de evaluare care asigură selectarea celei mai bune soluţii de implementare îlreprezintă criteriul performanţă - cost.Performanţa implementării se apreciază prin timpul de procesare.



56/85


5.2. Evaluarea soluţiilor de implementare

Timpul de procesare

Timpul de procesare este dat de timpul scurs din momentul aplicării semnalului(semnalelor de intrare) până în momentul obţinerii răspunsului la ieşire şi pentru osingură poartă este dat de timpul de propagare prin aceasta. Pentru porţile TTL este :

2

PLH PHL p PLH PHL

t t t ; cu t t

+= >

Pentru evidenţierea de calculului timpului de propagarepentru mai multe nivele se va considera o configuraţie

ce trei nivele cu porţi neinversoare respectiv inversoareTimpul de propagare total prin n nivele cu porţi neinversoare va fi :

( ) pt PLH PHLt n max t ,t = ⋅

Timpul de propagare total pentru n

nivele cu porţi inversoare va fi :

( )

2

2

PLH PHL

pt PLH PHL

PL H PHL

t t n ; dacă n este par

t t t

n max t ,t ; dacă n este impar

+⋅

= + ⋅ +

Timpul de propagare depinde de timpul de propagare al fiecărei porţi şi de adâncimeacircuitului D(n), care este dată practic de numărul de nivele care introduc întârzieri..



57/85

Costul implementării este un indicator complex şi depinde de: intrări, porţi, chip, legături.

Costul intrărilor (ni)– este numărul variabilelor de intrare ale funcţiei de comutaţie. Costul porţilor (np)– este numărul termenilor produs şi sumă care intervin în funcţia decomutaţie. Costul chip-urilor (nc) – este numărul chip-urilor care intervin în implementarea funcţiei decomutaţie. Se calculează în funcţie de numărul de intrări ale porţilor având în vedere căacestea sunt incluse în capsule având un număr definit de pini din care doi fiind utilizați

pentru alimentare.Costul legăturilor (nl) – este numărul de legături care apar între intrările şi ieşirile porţilor. Pentru circuite mai complexe, pentru cost apare şi o altă componentă numită costulariei. În consecinţă, costul poate fi definit ca o funcţie de forma :

Costul implementării


( )i p c lC f n ,n ,n ,n=

Pe lângă parametrii enumeraţi, un factor de evaluare a costului implementării îlreprezintă complexitatea circuitului notată cu S. Aceasta este dată de un coeficientcomplex S(nl) dependent de numărul de legături dintre intrările şi ieşirile porţilor .



58/85

Pentru cele trei tipuri de operatori (porţi) : ŞI, SAU respectiv NU.

Pentru evidenţierea aplicării principiului de analiză a performanţelor implementării se vaconsidera funcţia de comutaţie :


Implementarea FD prin completul ŞI, SAU, NU

1 2 2 3 1 4 y u u u u u u= ⋅ + ⋅ + ⋅

II II II

I

Completlogic\

Parametrii

AdâncimeD(n)

Întârzieretotală

tpt

Nr.Intrări

n i

Nr.Porţi

np

Nr.Circuite

nc

Nr.Legături

n l

ComplexitateS(n l)

ŞI, SAU,NU 3 3xmax(tPLH,tPHL) 4 6 3 11 11



59/85


Implementarea FD prin completul NAND

Implementarea prin completul NAND utilizează un singur tip de operator, operandul

NAND. Pentru compararea soluţiilor de implementare se are în vedere aceiaşi funcţie decomutaţie :

1 2 2 3 1 4 y u u u u u u= ⋅ ⋅ ⋅ ⋅ ⋅

1 2 2 3 1 4 y u u u u u u= ⋅ + ⋅ + ⋅

II II II

III II II

I

Completlogic \

Parametrii

AdâncimeD(n)

Întârziere totală tpt

Nr.Intrări

n i

Nr.Porţi

np

Nr.Circuite

nc

Nr.Legături

n l

ComplexitateS(n l)

NAND 3 max(t

pLH, t

pHL) +

3/2*(tpLH + tpHL) 4 6 3 13 13



60/85

( ) ( )

( ) ( ) ( )

1 2 2 3 1 4 1 2 2 3 1 4 1 2 2 3 1 4

1 2 2 3 1 4 1 2 2 3 1 4 1 2 2 3 1 4

y u u u u u u u u u u u u u u u u u u

u u u u u u u u u u u u u u u u u u

= ⋅ + ⋅ + ⋅ = ⋅ + ⋅ + ⋅ = ⋅ + ⋅ + ⋅ =

= ⋅ ⋅ ⋅ + ⋅ = ⋅ ⋅ ⋅ + ⋅ = ⋅ ⋅ ⋅ ⋅ ⋅ =

II II II

I


Completlogic \

Parametrii

AdâncimeD(n)

Întârziere totală tpt

Nr.Intrări

n i

Nr.Porţi

np

Nr.Circuite

nc

Nr.Legături

n l

ComplexitateS(n l)

NAND 5 max(t

pLH, t

pHL) +

5/2*(tpLH + tpHL) 4 8 2 16 16

CIRCUITE LOGICE COMBINAŢIONALE COMPLEXE


61/85


În categoria CLC sunt, pe lângă porţile logice, şi circuite cu o structură mai complexă

sub forma unor circuite integrate MSI care implementează funcţii prestabilite. Această categorie conţine o diversitate mare de circuite, a căror denumire s-a stabilit în raport cufuncţiile care le implementează.

În scopul utilizării acestor circuite în implementarea diverselor structuri digitale, esteimportant să se cunoască, pentru fiecare tip de circuit, intrările, ieşirile precum şi funcţiile pe care le realizează. Aceste informaţii sunt suficiente pentru ca pe baza lor să fie găsită

modalitatea de implementare a diverselor funcţii de comutaţie.Din această categorie fac parte: convertoarele de cod, codificatoarele,demultiplexoarele, decodificatoarele, multiplexoarele, comparatoarele, sumatoarele,circuitele cu funcţii selectabile, codificatoare/decodificatoare de paritate/imparitate, ariilelogice programabile.Aceste tipuri de circuite vor fi analizate punându-se în evidenţă: intrările, ieşirile, tabelele

care descriu funcţionarea, funcţiile realizate de aceste circuite şi aplicaţiile cele maireprezentative ale acestora.

6.1. Probleme generale



62/85


6.2. Convertoare de cod

Sunt CLC care realizează conversia dintr-un cod binar în alt cod

binar, cele mai utilizate realizează conversia din cod binar în codGray si invers, pentru coduri de doi sau patru biţi

Funcţionarea poate fi descrisă prin tabela de adevăr care conţine combinaţiile intrărilor şi ieşirile care reprezintă echivalentul în Gray.

3 3G B= 2 3 2 3 2 3 2G B B B B B B= ⋅ + ⋅ = ⊕

1 2 1 2 1 2 1G B B B B B B= ⋅ + ⋅ = ⊕ 0 1 0 1 0 1 0G B B B B B B= ⋅ + ⋅ = ⊕



63/85

6.3. Codi ficatoare


6.3.2. Codif icatoare propriu-zise

Codificatoarele propriu-zise sunt CLC complexe care generează la ieşire un cod care permite identificarea intrării active la unmoment dat, funcționarea presupune ca, în orice moment, să nufie mai mult de o intrare activă.

Schema bloc pentru un codificator cu n intrării şi m ieşirii este:

Pentru codificarea celor n intrări (I0, I1, …, In-1) sunt necesare m ieşiri (y0, y1, …, ym-1) si trebuie să fie satisfăcută condiţia:

2m n≥ de unde 2m log n≥

si pentru n=10 rezulta 2 10 3 33 4m log ,≥ ≥ =

Funcțiile

de comutaţie pentru cele patruieşiri vor fi de forma:

{ } { }9

0

0 1 2 3 0 1k i i i

i

y a I , k , , , , a ,

=

= ∈ ∈∑



64/85

Având în vedere valorile lui ai se vor obţine pentru cele patru

ieşiri funcţiile de comutaţie:


6.3.2. Codif icatoare propriu-zise (continuare) 3 7 8 9

2 3 4 5 6

1 1 2 5 6 9

0 0 2 4 6 8

y I I I

y I I I I

y I I I I I

y I I I I I

= + +

= + + +

= + + + +

= + + + +Pe baza acestora se poate realiza schema logica acodificatorului utilizând operaţia SAU:

Codificatoarele sunt disponibile sub forma circuitelorMSI, cu ieşirile yi de tip TSL. Aceste circuite au ointrare suplimentară de comandă pentru selecţia circuitului notată CE (Chip Enable) sau CS (ChipSelect) cu rol de validare a funcţionării circuitului.

Pentru unele circuite semnal de selecţie se genera şiintern, prin intermediul unei porţi NOR, în cazul cânduna din intrări devine activă.

0 1 2 3ST I I I I = + + +

Multisim


http://aplicatii/Decodificator%20zecimal.ms12http://aplicatii/Decodificator%20zecimal.ms12


65/85

6.3.3. Codif icatoare cu priori tate


Codificatoarele cu prioritate sunt circuite complexe, care

generează la ieşire va fi codul corespunzător intrării cu prioritateacea mai ridicată, activă în momentul respectiv.Se considera un codificator prioritar cu n=8 intrări pentru care:

2 2 8 3m log n log≥ ≥ =Funcţionarea este descrisă prin tabela de adevăr din care se observă că prioritatea cea mai mare

intrare este intrarea I7 iar cea mai mică prioritate oare intrarea I0.Pentru a simplifica sinteza circuitului se poateluând în considerare tabela codurilor dată întabelul de priorităţi

Pentru ieşirea y2 se observă că aceasta trebuie să fie activă daca oricare dintre intrările I4 … I7 suntactive, deci:

2 4 5 6 7 y I I I I = + + +



66/85

6.3.3. Codif icatoare cu priori tate (cont inuare)


Pentru y1

se observă că apar patrucazuri în care valoarea este 1 şi anume când sunt active intrările I2, I3,I6, I7. Dar pentru I2, I3 trebuie introdusă o condiţie suplimentară ca I4, I5 să fie0, adică inactive. Rezultă astfel relaţia:

1 2 3 4 5 6 7 y (I I )I I I I = + + +

Ieşirea y0 ia valoarea 1 când sunt active intrările I1,I3, I5, I7. În funcţia logică aferentă pentru y0 trebuieintroduse condiţii suplimentare şi anume: pentru I5,I6 =0; pentru I3, I4 =0, I6 =0 iar pentru I1, I2 =0, I4 =0,I6 =0. Conform acestor menţiuni şi a tabelului de

priorităţi va rezulta funcţia de comutaţie de forma:

0 7 5 6 3 4 6 1 2 4 6 y I I I I I I I I I I = + + +

În baza funcţiilor rezultate poate fi implementatcircuitul cu porţi logice sau sub forma unor circuiteMSI. Sub formă de schema bloc un astfel decircuit poate fi reprezentat conform figurii:

Multisim


http://aplicatii/Decodificator%20cu%20prioritate.ms12%20(Security%20copy)http://aplicatii/Decodificator%20cu%20prioritate.ms12%20(Security%20copy)


67/85

Codificatoarele cu prioritate integrate şi alte semnale de intrare şi ieşire cu rolul de a

permite interconectarea a mai multor codificatoare cu scopul extinderii numărului deintrări. Aceste semnale sunt: semnalul de selecţie sau validarea a circuitului CE (CS) șisemnalul care care devine activ (0 logic) când cel puţin una din intrări devine activă:

6.3.3. Codif icatoare cu priori tate (cont inuare)


O

0 1 1nO I I ... I −= + + +

În acest mod intrările codificatorului rezultatprin interconectarea celor două se dublează.Extinderea numărului de intrări poate fifăcută prin conectarea în serie (cascadă), peprincipiul prezentat, mai multe astfel de

circuite. Biţii suplimentari pentru cod se vorobţine prin porţi inversoare de la ieşirileconectate cu intrările CE.

O



68/85

6.3.4. Aplicaţii ale codificatoarelor

C CU OG C CO Ţ O CO

Aplicaţiile codificatoarelor propriu -zise

Pot fi utilizate pentru realizarea interfeţelor cu tastatura însistemele cu microprocesor. Tastatura conţine un număr de tastereprezentând cifrele zecimale (0, 1, 2, … , 9) operatori aritmetici(+, -, *, ÷), caracterele alfabetului, semne de punctuaţie sau chiarfuncţii. Pentru a se putea identifica tasta acţionată la un momentdat trebuie ca pentru fiecare tastă să se genereze un anumit cod.

( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( ) ( )

4

3

2

2

1

5 6 7 8 9

1 2 3 4 9

0 3 4 7 8

0 2 4 6 8

D A B C D * #

D #

D *

D C D

D B D

= + + + + +

= + + + + +

= + + + + +

= + + + + + +

= + + + + + +



69/85


Ţ

Numărul de intrări pentru codificator se poate reduce dacă tastatura se organizează tastatura sub formă matricială. Pentru 16 taste numărul intrărilor codificatorului poate firedus la 8, tastatura organizându-se sub forma unei matrice de 4 linii şi 4 coloane

Aplicaţiile codificatoarelor propriu-zise (continuare)

( ) ( ) ( ) ( )

( ) ( ) ( ) ( )

( ) ( ) ( ) ( )

( ) ( ) ( ) ( )

3 3 3 2 3 1 3 0

2 3 2 2 2 1 2 0

1 3 1 2 1 1 1 0

0 3 0 2 0 1 0 0

0 1 2 3

4 5 6 7

8 9

x y ; x y ; x y ; x y ;

x y ; x y ; x y ; x y ;

x y ; x y ; A x y ; B x y ;

C x y ; D x y ; * x y ; # x y ;

= ⋅ = ⋅ = ⋅ = ⋅

= ⋅ = ⋅ = ⋅ = ⋅

= ⋅ = ⋅ = ⋅ = ⋅

= ⋅ = ⋅ = ⋅ = ⋅

4 1 1 1 0 0 3 0 2 0 1 0 0

3 2 2 2 1 2 0 1 3 1 2 0 0

2 3 3 3 1 3 0 2 3 1 2 0 1

1 3 3 3 1 2 3 2 0 1 3 0 3 0 2

0 3 3 3 1 2 3 2 1 1 3 0 0

D x y x y x y x y x y x y ;



D x y x y x y x y x y x y x y ;

D x y x y x y x y x y x y

= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅

= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅

= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅

= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅

= ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅ 0 2 x y ;+ ⋅

( ) ( ) ( ) ( ) ( ) ( )( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( ) ( ) ( ) ( )

4

3

2

2

1

5 6 7 8 9

1 2 3 4 9

0 3 4 7 8

0 2 4 6 8

D A B C D * #

D #

D *

D C D

D B D

= + + + + += + + + + +

= + + + + +

= + + + + + +

= + + + + + +



70/85

Aplicaţiile codificatoarelor cu prioritate


Ţ

Codificatoarele cu prioritate pot fi utilizate şi în cazul sistemelor cu microprocesor pentrugestionarea întreruperilor. Exemplu:codificator prioritar cu 8 intrări pentrucontrolul întreruperilor pentru un sistem cumicroprocesor.

La intrările codificatorului: I0, I1,…, I7 se vor conecta sursele care generează întrerupere:clock-ul (ceasul) de timp real, tastatură, interfeţe de proces sau alte periferice.Prioritatea se stabileşte hardware în funcţie de intrare şi prioritatea intrării la care s-aconectat sursa cererii de întrerupere. Dacă o intrare devine activă, ieşirea codificatorului( ) devine activă şi în consecinţă activează linia de cerere de întrerupere a unităţii

centrale (UCP) ( )

O

INT Ca urmare UCP va citi codul generat de codificatorul cu prioritate care va permiteidentificarea cererii de intrerupere cu prioritatea cea mai mare şi în consecinţă sursacare a generat întrerupere. UCP va putea astfel dirija programul la rutina caredeserveşte sursa care a generat întreruperea.



71/85

6.4 Demult iplexoare

Ţ

6.4.1. Definiţie. Principii de realizare.

Sunt circuite care realizează transferul informaţiei de pe ointrare pe mai multe ieşiri. Funcţionarea poate fi asimilată cu uncomutator rotativ care printr-un contact mobil poate să transferesuccesiv informaţia de la intrarea I la una din ieşirile yi.

Transferul informaţiei de la intrare la una din ieşiri se realizează

printr-un cuvânt numit cuvânt de adresă. Numărul ieşirilor N aledemultiplexorului va fi dependent de dimensiunea n acuvântului de adresă, astfel N=2n.

Funcţionarea poate fi descrisă sintetic prin tabelul

1n

0 0 1 n 1 0

1 0 1 n 1 1

2 0 1 n 1 2

n0 1 n 1 2 12

y A A .....A I P I

y A A .....A I P I

y A A .....A I P I

y A A .....A I P I

−

−

−

− −−

= ⋅ ⋅ = ⋅

= ⋅ ⋅ = ⋅

= ⋅ ⋅ = ⋅

= ⋅ ⋅ = ⋅

Dacă I=1 şi cele n adrese A0, A1, …, An-1 se consideră ca intrări, ieşirile demultiplexorului

y0, y1, …, y2n -1 reprezintă constituienţii unităţii pentru o funcţie de n variabile.



72/85

Ţ

6.4.1. Definiţie. Principii de realizare (continuare)

Funcţie de dimensiunea cuvântului de adresă (numărul de linii) demultiplexoarele pot fi:

1:2, 1:4, 1:8, 1:16. Pentru exemplificarea se consideră un demultiplexor 1:4 a cărui funcţionare este descrisă prin schema bloc și tabelul

0 10

11 0

02 1

3 0 1

y A A I

y A A I

y A A I

y A A I

= ⋅ ⋅

= ⋅ ⋅

= ⋅ ⋅= ⋅ ⋅

din care rezultă ecuațiile logice

Multisim


http://aplicatii/Demultiplexor%201_4.ms12http://aplicatii/Demultiplexor%201_4.ms12


73/85

6.4.2. Aplicaţii ale demultiplexoarelor

Ţ

Demultiplexoarele folosesc intrarea I şi ca intrare de validare cu ieşirile active pe 1 sau

pe 0. Dacă ieşirile sunt active pe 1 se obţin constituenții unităţii iar DEMUX va operațiaŞI a funcţiei de comutaţie.

Se exemplifică modul de alegere pentru funcţiile y1,respectiv y2 din tabelul:

Pentru funcţia y1 se obţine

conform tabelului expresia:1 0 3 7 y P P P= + +

Dacă constituenții lui 1 este mai mare decât constituenții lui 0 se impune un număr marede intrări și din acest considerent pentru funcția y2 de forma: 2 0 2 3 5 7 y P P P P P= + + + +

mai eficientă devine implementarea pentru formei negate: 2 1 4 6 y P P P= + +Dar deoarece se doreşte obţinerea funcţieiy2 aplicând negaţia expresiei de mai sus seobţine:

2 2 1 4 6 y y P P P= = + +

și schema

și schema



74/85

În cazul în care nivelul activ al ieşirilor este 0 logic la ieşiri se obţin constituenții unităţii

negaţi

6.4.2. Aplicaţii ale demultiplexoarelor (continuare)

Ţ

iPastfel funcţia de comutaţie pentru ieșirea y1 din tabelul anterior va fi

1 0 3 7 0 3 7 y P P P P P P= + + = ⋅ ⋅

și schema

Dacă numărul constituenților lui 0 în funcţia de comutaţie este mai mic decât numărulconstituenților lui 1 este mai eficientă implementarea funcţiei negate i y

astfel funcţia de comutaţie pentru ieșirea y2 din tabelul anterior va fi

1 4 6 2 y P P P= + +

1 4 6 2 2 1 4 6 y y P P P P P P= = + + = ⋅ ⋅

și schema



75/85

6.5 Decodi ficatoare

Ţ

6.5.1 Definiţii. Clasificări.

Decodificatoarele sunt CLC complexe care pot fi asimilatedemultiplexoarelor pentru care intrarea I=1 (logic). Celemenţionate permit reprezentarea sub formă de schemă bloc aunui decodificator

Echivalarea cu un demultiplexor pentru care I = 1 conduce la

concluzia că un DEMUX 1:2n

la care I=1 este identic cu undecodificator (DECOD) n:2n

Pe lângă intrările şi ieşirile menţionate circuitele decodificatoare sunt prevăzute deregulă şi cu o intrare de selecţie (validare) notată cu E (ENABLE). Spre deosebire decodificatoare care generează la ieșire un anumit cod de funcție de intrarea activă, ladecodificatoare se activează o ieşire în funcţie de codul aplicat la intrare.

În raport cu funcţionarea decodificatoarelor, acestea se împart în trei categorii: decodificatoare binare; decodificatoare binar – zecimal (BCD); decodificatoare BCD – 7 segmente



76/85

6.5.2 Decodif icatoare binare

Ţ

Decodificatoarele binare identifică, prin activarea unei ieșiri, toate codurile posibile

generate la intrările acestuia și pot fi de doi sau mai mulţi biţi.Pentru evidenţierea structurii se considera un decodificator având doi biţi (n = 2), ceeace presupune un număr de m = 2n = 4 ieşiri

Din tabela de adevăr pot fi scrise funcţiile decomutaţie:

( )i 0 1 y f A ,A=( )i 0 1 y f A ,A=

0 0 1 0

1 0 1 1

2 0 1 2

3 0 1 3

y A A P

y A A P

y A A P

y A A P

= ⋅ =

= ⋅ =

= ⋅ = = ⋅ =

0 0 1 0

1 0 1 1

2 0 1 2

3 0 1 3

y A A S

y A A S

y A A S

y A A P

= + =

= + =

= + =

= + =

DECOD 2:4 DECOD 4:16


http://aplicatii/Decodificator%202_4.ms12http://aplicatii/Decodificator%204_16.ms12http://aplicatii/Decodificator%204_16.ms12http://aplicatii/Decodificator%202_4.ms12


77/85

6.5.3 Decodificatoare BCD

Decodificatoarele BCD (Binary Coded Decimal) sunt circuite decodificatoare de 4 biţi

prevăzute doar cu 10 ieşiri, fiecare ieşire fiind activă atunci când la intrare esteechivalentul binar al indicelui ieşirii, reprezentat prin cifrele sistemului zecimal 0, 1,..., 9.

Schema bloc şi tabela de funcţionarea evidenţiază cele menţionate.

Conform tabelei se constată că pentru orice combinaţie a intrărilor care depăşeşte echivalentul binar al cifrei 9 nu va fi

activată nici una din

ieşiri. Aceste

combinaţii, în

sinteza ieşirilor circuitului, pot fi considerate indiferente şi in consecinţă va rezulta oimplementare care reclamă porţi cu număr mai redus de intrări.

Multisim


http://aplicatii/Decodificator%20BCD.ms12http://aplicatii/Decodificator%20BCD.ms12


78/85

6.5.4 Decodificatoare BCD – 7 segmente

Decodificatoarele BCD-7 segmente sunt destinate pentru comanda display-urilor la care

afişarea caracterelor se poate face prin activarea segmentelor acestuia, realizate cuLED sau LCD. Pentru reducerea numărului de terminale, se conectează împreună fiecatozii, fie anozii formând terminalul catod comun (CC) respectiv anod comun (AC).

Nivelul activ este 0 pentru un displayAC respectiv 1 pentru un displayCC. Comanda segmentelor se va

realiza prin intermediuldecodificatorului BCD – 7 segmente

Comanda caracterului afişat se face atunci când la intrări se găseşte echivalentul binaral acestuia. Funcţionarea decodificatorului este descrisă sintetic în tabelul

Multisim


http://aplicatii/Decodificator%20BCD-7SEG.ms12http://aplicatii/Decodificator%20BCD-7SEG.ms12


79/85

Aceste tipuri de circuite sunt realizate în tehnologie TTL (xxx447) sau CMOS (xxx5411).

Pe lângă pentru codul caracterului, circuitele mai au încă trei intrări pentru comandă:

6.5.4 Decodif icatoare BCD – 7 segmente (cont inuare)

LAMP TEST ( ) LT BLANKING ( ) BL

( )STROBE ( ) LE STROBE

Multisim


http://aplicatii/Decodificator%20BCD-7SEG_447.ms12http://aplicatii/Decodificator%20BCD-7SEG_447.ms12


80/85

6.5.4 Decodif icatoare BCD – 7 segmente (cont inuare)

Pentru afişarea pe un LCD au fost realizate decodificatoare xxx4055, xxx4056 CMOS.

DFI – (Display Frequency In) controlează segmentele astfel dacăDFI = 0 segmentele selectate sunt în 1 logic, dacă DFI = 1segmentele selectate sunt în 0 logic. DFI este semnal dreptungh.(f=30-200 Hz) ce defazează segm. sel. și nesel. cu 1800 DFO – (xxx4055) comandă electrodul comun al afişajului STROBE – (pentru circuitul xxx4056) transferă datele de la

intrare la ieşire (ST=1) sau memorează starea la ieşire (ST = 0) Decodificatoare xxx4543 pot fi utilizate pentru LCD şi LED



81/85

6.5.5 Extinderea capacităţii decodificatoarelor

Extinderea se impune când numărul intrărilor necesare este mai mare decât numărul

intrărilor disponibile şi pentru aceasta există două soluţii posibile: amplasarea matricială a DECOD; amplasarea pe niveluri a DECOD.

Amplasarea matricială constă în împărţirea cuvântului de intrare n în două circuite n1 şin2 astfel încât n1+n2=n. Utilizând două decodificatoare unul ale cărui ieşiri vorgenera liniile matricei şi altul ale cărui ieşiri vor genera coloanele matricei se va

obţine o matrice cu linii şi coloane.

1n1n :2

2nn:2

n12 n22Prin conectarea unei linii şi a unei coloane laintr ările unei porţi cu două intrări se va obţine undecodificator ( )1 2 1 22 2 2 2n n n n nn : +× =Principiul metodei va fi exemplificat considerând

că se doreşte obţinerea unui DECODdispunând de două DECOD

44:222:2



82/85

6.5.5 Extinderea capacităţii decodif icatoarelor (continuare)

Amplasarea pe niveluri a DECOD constă în amplasarea pe două niveluri a circuitelor

DECOD prin împărţir ea cuvântului de intrare în două circuite n1, n2 (n1+n2=n). Biţii ceimai semnificativi (n1) ai cuvântului n sunt aferenți DECOD din primul nivel, iar biţii maipuţin semnificativi (n2) sunt aferenți DECOD din al doilea nivel. Extinderea capacităţii bazat pe acest principiu presupune circuite care au intrare de validare E (ENABLE).

Principiul metodei va fi exemplificat prinobţinerea unui DECOD 4:24 cu DECOD 2:22.

Pentru obţinerea DECOD de patru biţi suntnecesare în acest caz cinci circuite DECODde doi biţi. Biţii cei mai semnificativi ( A3, A2)se aplică circuitului DECOD5 din primul nivel,iar biţii cei mai puţin semnificativi ( A1, A0) sunt

comuni circuitelor DECOD1 ... DECOD4.Dacă circuitele DECOD utilizate nu au intrări de validare, se utilizează DECOD cu număr mai mare de biţi, bitul cel mai semnificativ alcircuitelor DECOD fiind utilizat ca intrare devalidare a DECOD5.

Multisim


http://aplicatii/Decodificator%204_16_piramidal.ms12http://aplicatii/Decodificator%204_16_piramidal.ms12


83/85

6.5.6 Aplicaţii ale decodificatoarelor

Având în vedere că un DECOD poate fi asimilat cu un DEMUX la care intrarea I=1,

rezultă că acestea pot fi utilizate în implementarea funcţiilor de comutaţie, deoarecepentru ieşiri active pe 0 LOGIC furnizează la ieşiri constituenții lui 0, iar p