INSTITUTO SUPERIOR TÉCNICO

Departamento de Engenharia Electrotécnica e de Computadores

Área Científica de Electrónica

TRABALHOS DE LABORATÓRIO

DE

ELECTRÓNICA I

2º semestre 2004/2005

João Paulo Cacho Teixeira

Isabel Cacho Teixeira

Jorge Ribeiro Fernandes

Ana Teresa Freitas

Setembro de 2003

2

Objectivos Este guia de laboratório contem o conjunto de trabalhos de laboratório, com

duração de 2 horas cada um, a realizar na disciplina de Electrónica I do 2º ano da

Licenciatura em Engenharia Electrotécnica e de Computadores. O primeiro

objectivo destes trabalhos é fazer uma abordagem integrada à resolução analítica,

simulação em computador e ensaio laboratorial de circuitos electrónicos básicos.

Um segundo objectivo é aplicar os fundamentos da electrónica apresentados nas

aulas teóricas, através da análise de circuitos elementares, e da sua validação pela

simulação em computador e ensaio dos circuitos estudados.

A simulação é feita com um simulador ao nível eléctrico do tipo SPICE. A

verificação experimental é feita a partir de componentes discretos (díodos,

resistências, condensadores) e de circuitos integrados que contêm vários

transistores MOS ou bipolares e que permitem realizar diversos circuitos

elementares, analógicos e digitais.

Equipamento de Bancada e Lista de Material

• Fonte de alimentação.

• Osciloscópio de duplo traço com modo X-Y.

• Gerador de funções.

• Lista de Material:

• Régua de ensaio (breadboard).

• Resistências: 330 kΩ, 270 kΩ, 220 kΩ, 180 kΩ, 150 kΩ, 33 kΩ, 22 kΩ,

10 kΩ, 2.2 kΩ, 510 Ω, 470 Ω, 220 Ω, 150 Ω, 68 Ω.

• Condensadores: 10 µF, 100 µF e 56 pF.

• Circuito Integrado HEF 4007 UBP (array de transistores MOS).

• Circuito Integrado CA3036 ou LM3046 (array de transistores bipolares).

• Díodo 1N4003.

• Fios e cabos diversos.

3

Simulação Para efectuar a simulação de um circuito deve desenhar-se o esquema do

circuito e numerar todos os nós, tendo em atenção que o nó zero é o nó de

referência do simulador e deve ser utilizado como nó de massa. Em seguida

deve preparar-se o ficheiro que contém todos os elementos necessários à

realização da simulação:

• Nome do circuito (a 1ª linha é sempre considerada como comentário).

• Descrição do circuito, tensões de alimentação e modelos dos elementos

de circuito.

• Tipo de análise a realizar.

• Terminar o ficheiro com “.end”.

Embora versões mais recentes de simuladores tipo SPICE com interfaces mais

intuitivas no que se refere à edição do circuito possam ser utilizadas, neste

primeiro trabalho aconselha-se a utilização da versão básica disponível no

laboratório. Nos trabalhos seguintes os alunos são encorajados a utilizar outras

versões, mais evoluídas do simulador. Devido ao número reduzido de

elementos utilizados nestas montagens básicas, versões de demonstração de

simuladores tipo SPICE são suficientes para a realização dos trabalhos e podem

ser obtidas na Internet, por exemplo: http://www.orcad.com/downloads.aspx.

Procedimentos Experimentais 1.1 Montagem dos circuitos

A montagem dos circuitos para ensaio é feita numa régua de ensaio por

meio de fios apropriados. A tensão de alimentação e os sinais necessários à

realização dos ensaios experimentais são obtidos directamente dos

equipamentos residentes em cada bancada.

1.2 Protecção dos transistores MOS

A porta (gate) de um transistor MOS é bastante frágil electricamente, pois

faz parte de um condensador com um dieléctrico muito fino: cargas estáticas

4

acumuladas na roupa ou nas mãos podem destrui-la por disrupção do

dieléctrico de isolamento.

Apesar de os circuitos integrados terem incorporada uma protecção entre o

pino de entrada e a porta de cada transistor, convém observar algumas

precauções:

- evitar a acumulação de cargas nas mãos (por exemplo, tocando a barra

metálica da bancada);

- evitar tocar os pinos do circuito integrado ou fios de ligação não

isolados.

1.3 Obtenção de características de transferência vO(vI)

Descreve-se a seguir uma técnica que permite a observação da

característica de transferência vO(vI) de um circuito.

Na entrada vI é aplicado um sinal triangular ou sinusoidal cuja amplitude

varia entre os valores máximo e mínimo de interesse. Por exemplo, se se

pretende vI entre 0 e 12 V, o sinal (triangular ou sinusoidal) deve ter amplitude

6 V e valor médio 6 V. A frequência deve ser suficientemente elevada para se

obter uma imagem estável, mas não tão elevada que haja efeitos de alta

frequência (nesta série de trabalhos é adequado considerar frequências na gama

de valores 100 Hz ~ 1 kHz). A amplitude do sinal de entrada deve ser ajustada,

por observação no osciloscópio, antes da ligação ao circuito (o canal de entrada

do osciloscópio deve ser colocado em modo DC).

Mantendo o sinal vI no canal X, e aplicando este sinal também na entrada

do circuito, ao ligar-se no canal Y o sinal de saída vO, torna-se visível no ecrã a

característica pretendida.

1.4 Indicações para a condução da experimentação laboratorial

Antes de alterar o circuito, deve desligar-se as fontes (a fonte de

alimentação deve ser a primeira a ser ligada e a última a ser desligada) para

mudar as ligações.

No início do trabalho devem ser medidas as resistências e as tensões de

alimentação (os valores indicados são apenas valores nominais, que podem

diferir significativamente dos valores reais).

5

Nota: É importante observar no osciloscópio os sinais a aplicar ao circuito e garantir que estes se encontram dentro da gama de valores pretendida, e só então aplicar os sinais ao circuito, garantindo que a fonte de alimentação se encontra ligada.

Agregados de transistores MOS e Bipolares

1.5 Transistores MOS

O circuito integrado HEF 4007 UBP (array de transistores MOS) é utilizado para

a realização dos trabalhos T2 e T3. Este integrado contém 6 transistores MOS de

reforço, três de canal n e três de canal p, agrupados aos pares, como se indica na

Fig. 1.

Para o simulador SPICE devem ser utilizados os seguintes modelos para os

transistores MOS:

.MODEL N4007 NMOS

+TOX=70N KP=73u VTO=1.9V GAMMA=2.0

+CBD=0.2p CBS=0.2p MJ=0.75 LAMBDA=20m

.MODEL P4007 PMOS

+TOX=70N KP=16u VTO=-1.7V GAMMA=1.0

+CBD=0.2p CBS=0.2p MJ=0.75 LAMBDA=20m

1.6 Transistores Bipolares

O circuito integrado LM 3036 N, que é utilizado para a realização dos trabalhos T4 e

T5, contém 5 transistores de junção bipolar tipo npn. Os terminais disponíveis são

indicados na Fig. 2.

No simulador SPICE deve ser utilizado o seguinte modelo para os

transistores bipolares:

6

.MODEL CA3046 NPN

+ IS=10.000E-15 BF=145.76 VAF=100 IKF=46.747E-3 ISE=114.23E-15

+ NE=1.4830 BR=.1001 VAR=100 IKR=10.010E-3 ISC=10.000E-15

+ RC=10 CJE=1.0260E-12 MJE=.33333 CJC=991.79E-15 MJC=.33333

+ TF=277.09E-12 XTF=309.38 VTF=16.364 ITF=1.7597 TR=10.000E-9

1 2 3 4 5 6 7

14 13 12 11 10 9 8

M1p

M3p

M2n

M1n

M3n

M2p

S2p

S3p

D2p

D1p D3np

S2n

S3n

D2n

D1nVDD

VSSG1G2

G3

M2n

M2p

3

1

25

4

M3n

M3p

10

11

9

12

7

M1n

M1p

VDD

VSS

1386

14

Nota: Os pinos 14 e 7, VDD e VSS respectivamente, devem estar sempre

ligados às alimentações mesmo quando os transistores M1n e M1p não estão a ser utilizados, porque fazem a polarização do substrato e poços.

Fig. 1: Circuito Integrado HEF 4007 UBP.

7

1 2 3 4 5 6 7

14 13 12 11 10 9 8

Q1

Q5

Q2

Q4

Q3

Substrato

Nota: O pino 13 deve estar sempre ligado ao terminal negativo da

alimentação, mesmo quando o transistor Q5 não está a ser utilizado, porque faz a polarização do substrato.

Fig.2: Circuito Integrado LM 3046 N.

8

Trabalho T0 ( Modelação )

9

0.1 – Problemas

Problema 0.1.1 (Modelos)

Considere a rede de 2-acessos representada na Fig. P0.1.1

a) Determine os elementos da matriz de

admitâncias

b) Apresente o esquema linear resultante

da matriz obtida em a).

Problema 0.1.2 (Modelos - Hierarquia)

Considere o amplificador operacional (ampop) representado na Fig P0.1.2.

a) Considere o ampop ideal e represente

o seu modelo como uma rede de 2-

acessos.

b) Represente a característica de

transferência

a. do ampop ideal;

b. do ampop com saturação em ±5 V;

c. do ampop com saturação em ±5 V e com ganho finito igual a 104.

Determine a amplitude da zona linear da característica e diga porque é

que usualmente se considera que uma das entradas do amplificador é

uma “massa virtual”.

c) Considere o ampop ideal representado na Fig. P0.1.2 em montagem inversora.

Calcule o ganho, a resistência de entrada e a resistência de saída. Apresente o

esquema linear do circuito como uma rede de 2-acessos.

ii io

vovi

Fig P0.1.1 - Rede de 2-acessos

+-

ii

vi

io

vo

Fig. P0.1.2 - Amplificador Operacional

10

Trabalho T1 ( Circuitos com díodos )

11

1.1 - Problemas

Problema 1.1.1 (díodo de junção)

Considerar o circuito representado na Fig. P1.1.1, em que o díodo tem uma queda

de tensão 0.7 V a 1 mA, sendo n = 2.

i D

vDvA

R = 10 kΩv = 5 V A

R

Fig P1.1.1

Calcular vD e iD, considerando que o díodo é representado pelos seguintes modelos:

(a) díodo ideal;

(b) queda de tensão constante;

(c) díodo com resistência;

(d) característica exponencial.

Problema 1.1.2 (rectificadores)

Considerar o circuito representado na Fig. P1.1.2, em que o primário está

ligado à rede de corrente alternada.

Calcular o valor de C para que a ondulação de v2 tenha uma amplitude de

aproximadamente 2 V e representar graficamente v2 (t).

220 V 50 Hz

10:1

C v2 R = 50 Ω

Fig 1.1.2

12

1.2 Circuito Rectificador

a) (M) Considere o circuito da figura Fig.(Diodo1), em que R = 10kΩ. Aplique

na entrada do circuito uma tensão, vI, sinusoidal com uma amplitude de 1V e

uma frequência de 1kHz. Registe a tensão de saída vO(t). Registe a

característica de transferência, vO(vI) do circuito. i D

vov i

R = 10 kΩ R

Fig (Diodo1)

b) (M) Considere o circuito anterior com R = 470Ω. Aplicando o mesmo sinal na

entrada, registe a tensão de saída vO(t). Justifique as diferenças observadas, no

sinal vO(t), entre as duas alíneas.

c) (T) A partir dos resultados obtidos, obtenha estimativas para a tensão de

condução do díodo e para a sua resistência interna.

d) (S) Considere apenas o díodo utilizado na montagem anterior. Obtenha por

simulação a sua característica I(V). Utilize o seguinte modelo para o díodo:

.MODEL D1N4003 D (IS=100e-12 N=2)

e) (S) Repita a simulação anterior considerando no modelo N=0.002. Justifique as

diferenças observadas, relativamente à alínea anterior, na característica I(V).

f) (S) Simule o circuito da Fig.(Diodo1) utilizando para o díodo o modelo descrito

na alínea d). Aplique na entrada do circuito uma tensão, vI, sinusoidal com uma

amplitude de 1V e uma frequência de 1kHz. Registe a tensão de saída vO(t).

g) (S) Repita a alínea anterior modificando os parâmetros do modelo do díodo de

acordo com o descrito na alínea e). Justifique as variações observadas no sinal

de saída quando comparado com o resultado da alínea anterior.

Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os

ficheiros que vão ser utilizados nas diversas simulações.

13

Trabalho T2 ( Transistores MOS e Bipolar )

14

2.1 Problemas

Problema 2.1.1 (Características)

Considerar o circuito representado na Fig. P2.1.1, em que os transistores têm

k = 1 mA V-2 e Vt = 2 V.

(a) Calcular iD e vD quando vG = 0; 2.5

e 5 V.

(b) Determinar o valor máximo de vG

para que o transistor esteja saturado.

(c) Esboçar as características de

transferência vD(vG).

Problema 2.1.2 (Polarização estabilizada)

Considerar o circuito representado na Fig. P2.1.2, em que os transistores têm β1 =

50 e β2 = 20. Calcular as tensões e correntes nos transistores (Nota: de início despreze a corrente

de base de Q2)

Fig. P 2.1.2

15

Problema 2.1.3 (Andares de amplificação simples)

Considerar o circuito representado na Fig. P2.1.3, em que o transistor tem β = 100

e tensão de Early VA = 50 V.

2.1.3 (a) Determinar o ponto de funcionamento em repouso.

(b) Calcular o ganho de tensão, a impedância de entrada e a impedância de saída.

(c) Se vi for sinusoidal com frequência na banda de passagem, determinar a sua

amplitude máxima para que não haja distorção.

Problema 2.1.4 (Modelo incremental)

Considerar os circuitos representados na Fig. P2.1.4, em que os transistores têm

Vt = 1.5 V, k = 0.5 mA V-2 e λ-1 = 50 V.

(a) Determinar o ponto de funcionamento em

repouso.

(b) Calcular os parâmetros do esquema

incremental.

(c) Representar o esquema equivalente para o

funcionamento dinâmico do amplificador e

calcular o ganho, a resistência de entrada e a

resistência de saída na banda de passagem.

16

2.2 Características I-V do Transistor NMOS

a) (S) Simule o circuito da Fig. (Mos1) de acordo com o ficheiro de simulação em

formato SPICE indicado, e obtenha as características iD(vDS) do transistor

NMOS, para 0 V ≤ VDS ≤ 5 V, considerando VGS = 3 V

b) (S) Simule o circuito da Fig. (Mos1), alterando o ficheiro de simulação, para

obter as características iD(vGS) do transistor NMOS para 0 V ≤ VGS ≤ 5 V,

considerando VDS = 2.5 V

c) (S) Altere o modelo do transistor considerando λ = 0.02 V-1. Repita as

simulações realizadas em a) e b) e comente as diferenças. Calcule o valor

esperado de rO e compare com o valor determinado a partir do gráfico.

M1N

VDSVGS+-

+-

1

0

2

Característica ID(VDS) transistor NMOS

**Descrição do Circuito**

*

*modelo do transistor tipo N*

.MODEL N4007 NMOS

+TOX=70n KP=73u VTO=1.9V

+GAMMA=2.0 CBD=0.2p CBS=0.2p MJ=0.75

+LAMBDA=0

*LAMBDA=20m

*Condições de polarização*

VDS 1 0 DC 5V

VGS 2 0 DC 3V

*

*Simulacro do transistor M1N*

M1n 1 2 0 0 N4007 L=5u W=100U

*

*Tipo de Analise*

.DC VDS 0V 5V 100mV

*

*Saídas*

.PLOT DC I(VDS) V(1)

.PROBE

.END

Fig. (Mos1): Caracterização I-V do transistor NMOS.

17

2.3 Amplificadores com Transistores MOS

(a)

M1n

vO

RD=2.2 kΩ

VDD

vI+-

(b)

VDD

M1n

vO

R2=330 kΩ

M1n

vO

VDD

vI+-

C=10µF

(c)

RD=2.2 kΩ RD=2.2 kΩ

R2=330 kΩ

R1=150 kΩ R1=150 kΩ

Fig. (Mos2): Amplificador (Inversor) NMOS com carga resistiva.

d) (T,S) Calcule os valores de vI e de vO que definem os limites das diferentes

zonas de funcionamento do transistor (zona de corte, zona de tríodo e zona de

saturação) para o circuito da Fig. (Mos2)(a). Obtenha a característica de

transferência, vO(vI) do circuito da Fig. (Mos2)(a) por simulação (sugestão: use

uma análise do tipo DC) e identifique as zonas de funcionamento do transistor.

(VDD=10V)

e) (T,S) Calcule o PFR (Ponto de Funcionamento em Repouso) do circuito da

Fig. (Mos2)(b). Simule o circuito e compare os resultados. Verifique que este

PFR é um dos pontos da característica de transferência do circuito obtida em a).

f) (S) Aplique um sinal, vI = 2.5 +0.5 sen (2 π 100 t), ao circuito da Fig. (Mos2)(c)

e registe a resposta no tempo obtida por simulação (Transient Analysis).

g) (S) Altere os valores de R1 e de R2, do circuito da Fig.(Mos2)(c), por forma a

que o PFR fique próximo da zona de corte do transistor e repita a análise no

tempo (verifique que a tensão de saída apresenta distorção). Registe as formas

de onda observadas. Altere, agora, o PFR por forma a que fique próximo da

zona de tríodo e repita a análise no tempo.

18

h) (M) Monte o circuito da Fig. (Mos2)(a) e obtenha a característica de

transferência (sugestão: aplique um sinal entre 0 V e 10 V na porta do transistor

com frequência da ordem de 100 Hz e observe a característica de transferência

com o osciloscópio em modo XY). Aplique um sinal vI = 2.5 + 0.5 sen (2 π 100

t) e registe a resposta no tempo.

i) (M) Monte o circuito da Fig. (Mos2)(c) e observe o sinal no dreno do transistor

(saída do circuito) com o osciloscópio, aplicando na entrada um sinal com

0.5 V de amplitude, para vários valores da componente contínua no intervalo

1.5 V ≤ VI ≤ 4.5 V

19

Trabalho T3 ( Portas lógicas MOS )

20

3.1 Problemas

Problema 3.1.1 (Inversor CMOS)

Considerar o inversor CMOS da Fig. P 3.1.1 com os transistores adaptados,

em que Vt = 1 V e k = 25 µA V-2, sendo VDD = 5 V.

M1n

vOvI

M1p

VDD

Fig. P 3.1.1: Inversor CMOS.

(a) Representar graficamente a característica de transferência v0(v1) e obter os

valores de VOH, VOL, VIH e VIL.

(b) Calcular o atraso de propagação e a potência dissipada, se a capacidade de

carga for C1 = 1 pF e a frequência de operação for 1 MHz.

21

3.2 Amplificador CMOS

M1n

vOvI

M1p

+VDD/2

-VDD/2 Fig. (Cmos1): Amplificador (Inversor) CMOS.

a) (S,M) Simule o circuito da Fig. (Cmos1) e registe a característica de

transferência. Monte o circuito da Fig. (Cmos1) e registe também a

característica de transferência. (WM1p=300µm, LM1p=5µm)

b) (M,T) Aplique na entrada do circuito uma tensão sinusoidal e determine o

ganho de tensão a partir das amplitudes dos sinais de entrada e saída e a partir

da característica de transferência. Com o resultado obtido, efectue uma

estimativa de r01//r02.

3.3 Portas Lógicas com Transistores MOS

3.3.1 (S) Inversor NMOS com carga resistiva

a) Determine para o inversor da Fig. (Mos2)(a), a partir da característica de

transferência obtida em 2.3 d) os valores de VOH, VOL, VIH, VIL e as margens de

ruído NMH e NML.

22

3.3.2 (S) Inversor CMOS

a) Determine para o inversor da Fig. (Cmos1), a partir da característica de

transferência obtida em 3.2 a) os valores de VOH, VOL, VIH, VIL e as margens de

ruído NMH e NML.

b) Simule a resposta no tempo de um inversor CMOS (circuito da Fig. (Cmos1),

sendo a entrada uma onda quadrada com níveis de tensão VOH e VOL e

determine o atraso de propagação e os tempos de subida e descida (utilize uma

capacidade de carga de 56 pF).

3.3.3 (T,M) Portas lógicas MOS de duas entradas

VDD

M2n

Y

M2p

M1n

M1pA

B

VDD

M2p

Y

M1p

M1n

M2nB

A

VDD

M2n

Y

M1nA B

RD=2.2 kΩ

(a) (b) (c) Fig. (Cmos2): Portas lógicas MOS de duas entradas.

a) Monte os circuitos da Fig (Cmos2). Determine as tensões de saída para os

valores das tensões de entrada indicados no quadro seguinte.

VA VB VY Fig.

(Cmos2)(a)

VY Fig.

(Cmos2)(b)

VY Fig.

(Cmos2)(c) 0 V 0 V 0 V 10 V 10 V 0 V 10 V 10 V

b) Identifique as funções lógicas realizadas e comente os resultados obtidos.

23

Trabalho T4 ( Fontes de corrente )

24

4.1 Problemas

Problema 4.1.1 (Fontes de corrente)

Considerar o circuito representado na Fig. P4.1.1, em que os transistores são iguais,

com VA = 100 V e β = 100.

(a) Calcular IC2 e o erro resultante de se desprezar as correntes de base (admita

nesta alínea que IB2 = IB3.

(b) Determinar o valor de R2 para que IC3 = 10 µA.

(c) Determinar a resistência dinâmica das duas fontes de corrente.

Problema 4.1.2 (Amplificadores com carga activa)

Considerar o circuito representado na Fig. P 4.1.2, em que os transistores do

mesmo tipo são iguais, sendo VAN = 100 V, VAP = 50 V e βn = βp = 100.

Calcular o ganho de tensão, a resistência de entrada e a resistência de saída.

25

4.2 Fontes de Corrente

Q1

RREF=10 kΩ

VCC = +5 V

Q2

RC2=10 kΩ

VEE = -5 V

(a) Fonte simples

IREF

IC2

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(b) Fonte múltipla

Q2

RC2=10 kΩ

Q3

RC3=10 kΩ

Q4

RC4=10 kΩ

Q5

RC5=10 kΩIREF

IC2 IC3 IC4 IC5

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(d) Fonte múltipla com compensação da corr. debase

Q3

Q2

RC2=10 kΩ

Q4

RC4=10 kΩ

Q5

RC5=10 kΩIREF

IC2 IC4 IC5

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(c) Fonte simples com correntemúltipla

Q2 Q3

RC0=2.5 kΩ

Q4 Q5

IREF IC0

Fig. (Fonte1): Fontes de corrente.

a) (T,S) Simule o circuito da Fig. (Fonte1)(a) e obtenha o valor da corrente IC2.

Compare com o valor obtido por cálculo teórico.

b) (T,S) Simule os circuitos da Fig. (Fonte1) (b) e (c), e compare o valor das

correntes IC2 e IC0 com o valor da corrente IC2 obtido em a).

c) (M) Efectue as montagens correspondentes aos circuitos da Fig. (Fonte1) (a) e

(c) e meça IC2 e IC0 (sugestão: por se tratar de valores reduzidos de corrente, próximos

do limiar de precisão dos amperímetros existentes no laboratório, aconselha-se que o

valor de corrente se calcule a partir da medição da tensão aos terminais da resistência.

Não se esqueça de ligar o pino 13 do circuito integrado a –5 V, mesmo não estando a

utilizar Q5).. Compare os valores da corrente medidos com os valores obtidos nas

alíneas anteriores por simulação.

d) (S) Simule o circuito da Fig. (Fonte1) (d), comentando o efeito de Q3.

26

e) (S) Simule os circuitos representados na Fig. (Fonte2) e obtenha o valor da

corrente IO para diferentes valores de VO no intervalo -5 V ≤ VO ≤ 5 V. Comente os

resultados e indique as vantagens e desvantagens de cada circuito.

(a) (b)

Q1

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

VOQ1

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

VO

Q3-3.3 V

+-

+-

IO

IO

Fig. (Fonte2): Fonte de corrente: (a) simples; (b) cascode

27

Trabalho T5 ( Par Diferencial )

28

5.1 Problemas

Problema 5.1.1 (Características de transferência. Funcionamento dinâmico linear)

Considerar o circuito representado na Fig. P5.1.1, em que os transistores são iguais.

(a) Esboçar as características de

transferência iC1(v1) e v0(v1)

quando RX = 2 kΩ e quando RX = 0.

(b) Calcular o ganho com sinais

fracos vo/vi quando RX = 0 e

quando RX = 2 kΩ.

Fig. P.5.1.1

Problema 5.1.2 (Par diferencial MOS)

Considerar o circuito representado na Fig. P5.1.2, em que os parâmetros dos

transistores são iguais, sendo k = 10 µA V-2, Vt = 1 V e VA = 50 V.

(a) Calcular iD1/ISS e iD2/ISS quando

vD/(VGS-Vt) = 0, 0.2, 0.5, 1 e 2

(b) Representar graficamente as

características de transferência iD1(v1),

iD2(v1) e v0(v1).

(c) Determinar a transcondutância e a

resistência de saída do par diferencial

e calcular o ganho de tensão vo/vi em

vazio e com Rl = 100 kΩ.

Fig.P5.1.2

vD

29

5.2 Par Diferencial

5.2.1 Características de Transferência

RREF=10 kΩ

VCC=+5 V

Q2

VEE=-5 V

IREF

Q3

RC1=2.2 kΩ

Q4

RC2=2.2 kΩ

Q1

vO12

vI

Fig. (Par1): Par diferencial com carga resistiva.

a) (T) Calcule o valor teórico dos ganhos de tensão vo1/vi e vo2/vi para o circuito da

Fig. (Par1).

b) (S) Obtenha por simulação as características de transferência vO1(vI) e vO2(vI).

Determine graficamente os ganhos de tensão vo1/vi e vo2/vi e compare com os valores

obtido na alínea anterior.

c) (M) Realize a montagem do circuito da Fig. (Par1) e obtenha as características de

transferência vO1(vI) e vO2(vI) (observadas no osciloscópio em modo X-Y, com

frequência da ordem de 1 kHz). Determine o ganho experimental. Compare o ganho

e as características de transferência obtidas com os obtidos por simulação na alínea

anterior.

d) (M) Aplique um sinal sinusoidal de frequência 1 kHz e escolha um valor de

amplitude para a qual o par diferencial permaneça na zona linear. Observe vO1(t),

vO2(t) e registe vO12(t) (Para observar vO12, ligue vO1 ao canal 1 do osciloscópio e vO2

ao canal 2; inverta o canal 2 e utilize a função ADD do osciloscópio).

e) (M) Monte o circuito da Fig. (Par2) e aplique à entrada um sinal sinusoidal de

frequência 1 kHz e amplitude adequada para obter as características de

transferência. Determine graficamente os ganhos de tensão vo1/vi e vo2/vi.

30

RREF=10 kΩ

VCC=+5 V

Q2

VEE=-5 V

IREF

Q3

RC1=2.2 kΩ

Q4

RC2=2.2 kΩ

Q1

vO12

RE1=510 Ω RE2=510 Ω

vI

Fig. (Par2): Par diferencial com carga resistiva e degeneração de emissor.

f) (T) Compare as características de transferência do par diferencial com e sem

degeneração de emissor.

5.2.2 Impedâncias de entrada e CMRR

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

Q3

RC1=2.2 kΩ

Q4

RC2=2.2 kΩ

Q1

vO12

+-vd

id

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

Q3

RC1=2.2 kΩ

Q4

RC2=2.2 kΩ

Q1

vO12

+-vc

ic

(a) (b) Fig. (Par3): Impedâncias de entrada par diferencial com carga resistiva.

a) (S) Simule o circuito da Fig. (Par3)(a) e aplique uma tensão sinusoidal de

frequência 1 kHz e amplitude 10 mV. Obtenha id e determine a impedância de

entrada diferencial Rid. Determine o ganho diferencia vo12/vd.

b) (S) Simule o circuito da Fig. (Par3)(b) e aplique uma tensão de modo comum com

amplitude 1 V e frequência 1 kHz à entrada do par diferencial. Obtenha ic e

31

determine a impedância de entrada de modo comum Ric. Determine o ganho de

modo comum vo12/vc.

c) (T) Calcule a relação de rejeição de modo comum (CMRR) para a saída vo12,

usando os resultados obtidos para o ganho nas alíneas a) e b).

d) (T) Considere β=100 para os transistores Q1 e Q2 e calcule os valores teóricos de

Rid, Ric e CMRR. Compare com os resultados obtidos por simulação.

5.2.3 Tensão de desvio de entrada e CMRR

a) (S) Considere o circuito da Fig. (Par1) com RC1 com um valor 10% superior ao

indicado e Q3 com a área aumentada de 10% (Nota: Para aumentar a área do

transistor em 10 %, no simulador SPICE use uma descrição de elemento do tipo

“Q3 colector base emissor substrato CA3046 1.1”). Faça as simulações necessárias

para obter a tensão de desvio de entrada, VOS, e a relação de rejeição de modo

comum, CMRR.

32

Apêndice A: Relatório Todas as medições e comentários devem ser registados no relatório, o qual

será entregue no fim da aula de laboratório (1 exemplar por grupo).

A escrita de um relatório técnico obedece a regras específicas. Nos

parágrafos seguintes indicam-se, sumariamente, algumas destas regras.

A escrita técnica deve ser simples, concisa e curta, e para tal é importante

saber distinguir-se o que é essencial e o que é acessório.

Na escrita do relatório, a não ser que seja essencial à condução do trabalho,

podem utilizar-se expressões já deduzidas na literatura desde que tal seja

indicado. Neste caso o elemento de consulta deve ser indicado na Bibliografia.

É também importante verificar se a expressão é válida nas condições em que

está a ser utilizada.

O resultado das medidas efectuadas, e os comentários, devem ser feitos de

forma directa como por exemplo:“ R1=222 Ω” ou “o ganho do circuito A é uma

ordem de grandeza superior ao ganho do circuito B”, em vez de comentários

subjectivos como “ o ganho do circuito A é grande”.

As listagens SPICE devem ser comentadas. Para evitar um elevado e

desnecessário número de páginas pode-se aproveitar as partes que são comuns a

diferentes simulações que realizadas sobre o mesmo circuito.

As figuras e os gráficos ou oscilogramas devem ser comentados com

objectividade. Por exemplo, uma figura com a representação um circuito pode

ter indicada a numeração dos nós usados num ficheiro tipo SPICE, ou o valor e

sentido de uma corrente de interesse, etc. Nos gráficos deve-se ter os seguintes

cuidados:

o indicar as variáveis representadas no eixos e as unidades;

o escolher as escalas de forma a que a curva representada ocupe o maior

espaço possível;

o indicar nas curvas representadas os pontos notáveis, por exemplo os

pontos em que se dá a mudança de zonas de funcionamento de um

transistor;

o identificar de forma clara as diferentes curvas num mesmo gráfico.

DS28002 Rev. E-2 1 of 2 1N4001/L-1N4007/Lwww.diodes.com Diodes Incorporated

Features

1N4001/L - 1N4007/L1.0A RECTIFIER

“L” Suffix Designates A-405 PackageNo Suffix Designates DO-41 Package

A AB

CD

DO-41 Plastic A-405

Dim Min Max Min Max

A 25.40 25.40

B 4.06 5.21 4.10 5.20

C 0.71 0.864 0.53 0.64

D 2.00 2.72 2.00 2.70

All Dimensions in mm

Maximum Ratings and Electrical Characteristics @ TA = 25C unless otherwise specified

Diffused Junction High Current Capability and Low Forward

Voltage Drop Surge Overload Rating to 30A Peak Low Reverse Leakage Current Plastic Material: UL Flammability

Classification Rating 94V-0

Mechanical Data

Case: Molded Plastic Terminals: Plated Leads Solderable per

MIL-STD-202, Method 208 Polarity: Cathode Band Weight: DO-41 0.30 grams (approx)

A-405 0.20 grams (approx) Mounting Position: Any Marking: Type Number

Single phase, half wave, 60Hz, resistive or inductive load. For capacitive load, derate current by 20%.

Characteristic Symbol 1N4001/L

1N4002/L

1N4003/L

1N4004/L

1N4005/L

1N4006/L

1N4007/L Unit

Peak Repetitive Reverse VoltageWorking Peak Reverse VoltageDC Blocking Voltage

VRRMVRWM

VR50 100 200 400 600 800 1000 V

RMS Reverse Voltage VR(RMS) 35 70 140 280 420 560 700 V

Average Rectified Output Current(Note 1) @ TA = 75C IO 1.0 A

Non-Repetitive Peak Forward Surge Current 8.3ms single half sine-wave superimposed on rated load (JEDEC Method)

IFSM 30 A

Forward Voltage @ IF = 1.0A VFM 1.0 V

Peak Reverse Current @ TA = 25Cat Rated DC Blocking Voltage @ TA = 100C

IRM5.050 A

Typical Junction Capacitance (Note 2) Cj 15 8 pF

Typical Thermal Resistance Junction to Ambient RJA 100 K/W

Maximum DC Blocking Voltage Temperature TA +150 C

Operating and Storage Temperature Range (Note 3) Tj, TSTG -65 to +175 C

Notes: 1. Leads maintained at ambient temperature at a distance of 9.5mm from the case.2. Measured at 1. MHz and applied reverse voltage of 4.0V DC.3. JEDEC Value

DS28002 Rev. E-2 2 of 2 1N4001/L-1N4007/Lwww.diodes.com

40 60 80 100 120 140 160 1800

0.2

0.4

0.6

0.8

1.0

I,A

VE

RA

GE

FO

RW

AR

DR

EC

TIF

IED

CU

RR

EN

T(A

)(A

V)

T , AMBIENT TEMPERATURE (ºC)A

Fig. 1 Forward Current Derating Curve

C,C

AP

AC

ITA

NC

E(p

F)

j

V , REVERSE VOLTAGE (V)R

Fig. 4 Typical Junction Capacitance

1.0 10 1001.0

10

100T = 25ºCj

f = 1MHz

1N4001 - 1N4004

1N4005 - 1N4007

1.0 10 100

I,P

EA

KF

OR

WA

RD

SU

RG

EC

UR

RE

NT

(A)

FS

M

NUMBER OF CYCLES AT 60 HzFig. 3 Max Non-Repetitive Peak Fwd Surge Current

8.3ms Single half sine-waveJEDEC Method

40

30

20

0

10

50

0.6 0.8 1.0 1.2 1.4 1.60.01

0.1

1.0

I,IN

STA

NTA

NE

OU

SF

OR

WA

RD

CU

RR

EN

T(A

)F

V , INSTANTANEOUS FORWARD VOLTAGE (V)F

Fig. 2 Typical Forward Characteristics

10

LM3046Transistor ArrayGeneral DescriptionThe LM3046 consists of five general purpose silicon NPNtransistors on a common monolithic substrate. Two of thetransistors are internally connected to form adifferentially-connected pair. The transistors are well suitedto a wide variety of applications in low power system in theDC through VHF range. They may be used as discrete tran-sistors in conventional circuits however, in addition, they pro-vide the very significant inherent integrated circuit advan-tages of close electrical and thermal matching. The LM3046is supplied in a 14-lead molded small outline package.

Featuresn Two matched pairs of transistors

VBE matched ±5 mVInput offset current 2 µA max at IC = 1 mA

n Five general purpose monolithic transistorsn Operation from DC to 120 MHzn Wide operating current rangen Low noise figure: 3.2 dB typ at 1 kHz

Applicationsn General use in all types of signal processing systems

operating anywhere in the frequency range from DC toVHF

n Custom designed differential amplifiersn Temperature compensated amplifiers

Schematic and Connection Diagram

Small Outline Package

DS007950-1

Top ViewOrder Number LM3046M

See NS Package Number M14A

July 1999LM

3046Transistor

Array

© 2000 National Semiconductor Corporation DS007950 www.national.com

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications. (TA = 25˚C)

LM3046Each Total Units

Transistor PackagePower Dissipation:

TA = 25˚C 300 750 mWTA = 25˚C to 55˚C 300 750 mWTA > 55˚C Derate at 6.67 mW/˚CTA = 25˚C to 75˚C mWTA > 75˚C mW/˚C

Collector to Emitter Voltage, VCEO 15 VCollector to Base Voltage, VCBO 20 VCollector to Substrate Voltage, VCIO (Note 2) 20 VEmitter to Base Voltage, VEBO 5 VCollector Current, IC 50 mAOperating Temperature Range −40˚C to +85˚CStorage Temperature Range −65˚C to +85˚CSoldering Information

Dual-In-Line Package Soldering (10 Sec.) 260˚CSmall Outline PackageVapor Phase (60 Seconds) 215˚CInfrared (15 Seconds) 220˚C

See AN-450 “Surface Mounting Methods and Their Effect on Product Reliability” for other methods of soldering surface mount de-vices.

Electrical Characteristics(TA = 25˚C unless otherwise specified)

Parameter ConditionsLimits

UnitsMin Typ Max

Collector to Base Breakdown Voltage (V(BR)CBO) IC = 10 µA, IE = 0 20 60 V

Collector to Emitter Breakdown Voltage (V(BR)CEO) IC = 1 mA, IB = 0 15 24 V

Collector to Substrate Breakdown IC = 10 µA, ICI = 0 20 60 V

Voltage (V(BR)CIO)

Emitter to Base Breakdown Voltage (V(BR)EBO) IE 10 µA, IC = 0 5 7 V

Collector Cutoff Current (ICBO) VCB = 10V, IE = 0 0.002 40 nA

Collector Cutoff Current (ICEO) VCE = 10V, IB = 0 0.5 µA

Static Forward Current Transfer VCE = 3V IC = 10 mA 100

Ratio (Static Beta) (hFE) IC = 1 mA 40 100

IC = 10 µA 54

Input Offset Current for Matched VCE = 3V, IC = 1 mA 0.3 2 µA

Pair Q1 and Q2 |IO1 − IIO2|

Base to Emitter Voltage (VBE) VCE = 3V IE = 1 mA 0.715 V

IE = 10 mA 0.800

Magnitude of Input Offset Voltage for VCE = 3V, IC = 1 mA 0.45 5 mV

Differential Pair |VBE1 − VBE2|

Magnitude of Input Offset Voltage for IsolatedTransistors |VBE3 − VBE4|, |VBE4 − VBE5|,|VBE5 − VBE3|

VCE = 3V, IC = 1 mA 0.45 5 mV

Temperature Coefficient of Base toEmitter Voltage

VCE = 3V, IC = 1 mA −1.9 mV/˚C

Collector to Emitter Saturation Voltage (VCE(SAT)) IB = 1 mA, IC = 10 mA 0.23 V

LM30

46

www.national.com 2

Electrical Characteristics (Continued)

(TA = 25˚C unless otherwise specified)

Parameter ConditionsLimits

UnitsMin Typ Max

Temperature Coefficient ofInput Offset Voltage

VCE = 3V, IC = 1 mA 1.1 µV/˚C

Note 1: “Absolute Maximum Ratings” indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device isfunctional, but do not guarantee specific performance limits.

Note 2: The collector of each transistor is isolated from the substrate by an integral diode. The substrate (terminal 13) must be connected to the most negative pointin the external circuit to maintain isolation between transistors and to provide for normal transistor action.

Electrical CharacteristicsParameter Conditions Min Typ Max Units

Low Frequency Noise Figure (NF) f = 1 kHz, VCE = 3V, 3.25 dB

IC = 100 µA, RS = 1 kΩLOW FREQUENCY, SMALL SIGNAL EQUIVALENT CIRCUIT CHARACTERISTICS

Forward Current Transfer Ratio (hfe) f = 1 kHz, VCE = 3V, 110

IC = 1 mA

Short Circuit Input Impednace (hie) 3.5 kΩOpen Circuit Output Impedance (hoe) 15.6 µmho

Open Circuit Reverse Voltage Transfer Ratio(hre)

1.8 x 10−4

ADMITTANCE CHARACTERISTICS

Forward Transfer Admittance (Yfe) f = 1 MHz, VCE = 3V, 31 − j 1.5

Input Admittance (Yie) IC = 1 mA 0.3+J 0.04

Output Admittance (Yoe) 0.001+j 0.03

Reverse Transfer Admittance (Yre) See Curve

Gain Bandwidth Product (fT) VCE = 3V, IC = 3 mA 300 550

Emitter to Base Capacitance (CEB) VEB = 3V, IE = 0 0.6 pF

Collector to Base Capacitance (CCB) VCB = 3V, IC = 0 0.58 pF

Collector to Substrate Capacitance (CCI) VCS = 3V, IC = 0 2.8 pF

Typical Performance Characteristics

Typical Collector To BaseCutoff Current vs AmbientTemperature for EachTransistor

DS007950-8

Typical Collector To EmitterCutoff Current vs AmbientTemperature for EachTransistor

DS007950-9

Typical Static ForwardCurrent-Transfer Ratio andBeta Ratio for Transistors Q1

and Q2 vs Emitter Current

DS007950-10

LM3046

www.national.com3

Typical Performance Characteristics (Continued)

Typical Input Offset Currentfor Matched Transistor PairQ1 Q2 vs Collector Current

DS007950-11

Typical Static Base To EmitterVoltage Characteristic and InputOffset Voltage for DifferentialPair and Paired IsolatedTransistors vs Emitter Current

DS007950-12

Typical Base To EmitterVoltage Characteristic forEach Transistor vs AmbientTemperature

DS007950-13

Typical Input Offset VoltageCharacteristics for DifferentialPair and Paired IsolatedTransistors vs AmbientTemperature

DS007950-14

Typical Noise Figure vsCollector Current

DS007950-15

Typical Noise Figure vsCollector Current

DS007950-16

Typical Noise Figure vsCollector Current

DS007950-17

Typical Normalized ForwardCurrent Transfer Ratio, ShortCircuit Input Impedance,Open Circuit Output Impedance,and Open Circuit ReverseVoltage Transfer Ratio vsCollector Current

DS007950-18

Typical Forward TransferAdmittance vs Frequency

DS007950-19

LM30

46

www.national.com 4

Typical Performance Characteristics (Continued)

Typical Input Admittancevs Frequency

DS007950-20

Typical Output Admittancevs Frequency

DS007950-21

Typical Reverse TransferAdmittance vs Frequency

DS007950-22

Typical Gain-BandwidthProduct vs Collector Current

DS007950-23

LM3046

www.national.com5

Physical Dimensions inches (millimeters) unless otherwise noted

LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERALCOUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices orsystems which, (a) are intended for surgical implantinto the body, or (b) support or sustain life, andwhose failure to perform when properly used inaccordance with instructions for use provided in thelabeling, can be reasonably expected to result in asignificant injury to the user.

2. A critical component is any component of a lifesupport device or system whose failure to performcan be reasonably expected to cause the failure ofthe life support device or system, or to affect itssafety or effectiveness.

National SemiconductorCorporationAmericasTel: 1-800-272-9959Fax: 1-800-737-7018Email: support@nsc.com

National SemiconductorEurope

Fax: +49 (0) 180-530 85 86Email: europe.support@nsc.com

Deutsch Tel: +49 (0) 69 9508 6208English Tel: +44 (0) 870 24 0 2171Français Tel: +33 (0) 1 41 91 8790

National SemiconductorAsia Pacific CustomerResponse GroupTel: 65-2544466Fax: 65-2504466Email: ap.support@nsc.com

National SemiconductorJapan Ltd.Tel: 81-3-5639-7560Fax: 81-3-5639-7507

www.national.com

Molded Small Outline Package (M)Order Number LM3046M

NS Package Number M14A

LM30

46Tr

ansi

stor

Arr

ay

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

DATA A SHEET

Product specificationFile under Integrated Circuits, IC04

January 1995

INTEGRATED CIRCUITS

HEF4007UBgatesDual complementary pair andinverter

For a complete data sheet, please also download:

• The IC04 LOCMOS HE4000B LogicFamily Specifications HEF, HEC

• The IC04 LOCMOS HE4000B LogicPackage Outlines/Information HEF, HEC

January 1995 2

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

DESCRIPTION

The HEF4007UB is a dual complementary pair and an inverter with access to each device. It has three n-channel andthree p-channel enhancement mode MOS transistors.

Fig.1 Schematic diagram.

HEF4007UBP(N): 14-lead DIL; plastic

(SOT27-1)

HEF4007UBD(F): 14-lead DIL; ceramic (cerdip)

(SOT73)

HEF4007UBT(D): 14-lead SO; plastic

(SOT108-1)

( ): Package Designator North America

Fig.2 Pinning diagram.

PINNING

FAMILY DATA, IDD LIMITS category GATES

See Family Specifications for VIH/VIL unbuffered stages

SP2, SP3 source connections to 2nd and 3rdp-channel transistors

DP1, DP2 drain connections from the 1st and 2ndp-channel transistors

DN1, DN2 drain connections from the 1st and 2ndn-channel transistors

SN2, SN3 source connections to the 2nd and 3rdn-channel transistors

DN/P3 common connection to the 3rd p-channeland n-channel transistor drains

G1 to G3 gate connections to n-channel andp-channel of the three transistor pairs

January 1995 3

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

AC CHARACTERISTICSVSS = 0 V; Tamb = 25 °C; CL = 50 pF; input transition times ≤ 20 ns

VDDV

SYMBOL TYP. MAX.TYPICAL EXTRAPOLATION

FORMULA

Propagation delays

Gn → DN ; DP 5 40 80 ns 13 ns + (0,55 ns/pF) CL

HIGH to LOW 10 tPHL 20 40 ns 9 ns + (0,23 ns/pF) CL

15 15 30 ns 7 ns + (0,16 ns/pF) CL

5 40 75 ns 13 ns + (0,55 ns/pF) CL

LOW to HIGH 10 tPLH 20 40 ns 9 ns + (0,23 ns/pF) CL

15 15 30 ns 7 ns + (0,16 ns/pF) CL

Output transition times 5 60 120 ns 10 ns + (1,0 ns/pF) CL

HIGH to LOW 10 tTHL 30 60 ns 9 ns + (0,42 ns/pF) CL

15 20 40 ns 6 ns + (0,28 ns/pF) CL

5 60 120 ns 10 ns + (1,0 ns/pF) CL

LOW to HIGH 10 tTLH 30 60 ns 9 ns + (0,42 ns/pF) CL

15 20 40 ns 6 ns + (0,28 ns/pF) CL

VDDV

TYPICAL FORMULA FOR P (µW)

Dynamic power 5 4500 fi + ∑ (foCL) × VDD2 where

dissipation per 10 20 000 fi + ∑ (foCL) × VDD2 fi = input freq. (MHz)

package (P) 15 50 000 fi + ∑ (foCL) × VDD2 fo = output freq. (MHz)

CL = load capacitance (pF)

∑(foCL) = sum of outputs

VDD = supply voltage (V)

January 1995 4

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

Fig.3 Typical drain current ID and output voltage VO asfunctions of input voltage; VDD = 5 V; Tamb = 25 °C.

Fig.4 Typical drain current ID and output voltage VO asfunctions of input voltage; VDD = 10 V; Tamb = 25 °C.

Fig.5 Typical drain current ID and output voltage VO asfunctions of input voltage; VDD = 15 V; Tamb = 25 °C.

January 1995 5

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

APPLICATION INFORMATION

Some examples of applications for the HEF4007UB are:

• High input impedance amplifiers

• Linear amplifiers

• (Crystal) oscillators

• High-current sink and source drivers

• High impedance buffers.

Fig.6 Voltage gain (Vo/Vi) as a function of supplyvoltage.

Fig.7 Supply current as a function of supplyvoltage.

Fig.8 Test set-up for measuring graphs of Figs 6and 7.

This is also an example of ananalogue amplifier using oneHEF4007UB gate.

January 1995 6

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

Fig.9 Test set-up for measuring forward transconductance gfs = dio/dvi at vo is constant (see also graph Fig.10).

Fig.10 Typical forward transconductance gfs as a function of the supply voltage at Tamb = 25 °C.

A: average,

B: average + 2 s,

C: average − 2 s, in where ‘s’ is the observed standard deviation.

January 1995 7

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

Figures 11 to 14 show some applications in which the HEF4007UB is used.

Fig.11 4 MHz crystal oscillator.

Fig.12 High current sink driver.

Fig.13 High current source driver.

January 1995 8

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

Fig.14 High impedance buffer.

FUNCTION TABLE for Fig.14.

Notes

1. H = HIGH state (the more positive voltage)L = LOW state (the less positive voltage)X = state is immaterial

NOTE

Rules for maintaining electrical isolation betweentransistors and monolithic substrate:

• Pin number 14 must be maintained at the most positive(or equally positive) potential with respect to any otherpin of the HEF4007UB.

• Pin number 7 must be maintained at the most negative(or equally negative) potential with respect to any otherpin of the HEF4007UB.

Violation of these rules will result in improper transistoroperation and/or possible permanent damage to theHEF4007UB.

INPUT DISABLE OUTPUT

H L L

L L H

X H open