Sistema de Controle de Modo Comum com Alta Linearidade para

SISTEMA DE CONTROLE DE MODO COMUM COM

ALTA LINEARIDADE PARA AMPLIFICADORES

OPERACIONAIS TOTALMENTE DIFERENCIAIS

Renato D’Angello Gonçalves dos Santos

Projeto de Graduação apresentado ao Curso de

Engenharia Eletrônica e de Computação da Escola

Politécnica, Universidade Federal do Rio de

Janeiro, como parte dos requisitos necessários à

obtenção do título de Engenheiro.

Orientador: Carlos Fernando Teodósio Soares

Rio de Janeiro

Abril de 2016

ii

SISTEMA DE CONTROLE DE MODO COMUM COM

ALTA LINEARIDADE PARA AMPLIFICADORES

OPERACIONAIS TOTALMENTE DIFERENCIAIS


PROJETO DE GRADUAÇÃO SUBMETIDO AO CORPO DOCENTE DO CURSO

DE ENGENHARIA ELETRÔNICA E DE COMPUTAÇÃO DA ESCOLA

POLITÉCNICA DA UNIVERSIDADE FEDERAL DO RIO DE JANEIRO COMO

PARTE DOS REQUISITOS NECESSÁRIOS PARA A OBTENÇÃO DO GRAU DE

ENGENHEIRO ELETRÔNICO E DE COMPUTAÇÃO

Autor:

_________________________________________________


Orientador:

_________________________________________________

Prof. Carlos Fernando Teodósio Soares, D.Sc.

Examinador:

_________________________________________________

Prof. Joarez Bastos Monteiro, D.Sc.

Examinador:

_________________________________________________

Prof. José Gabriel Rodriguez Carneiro Gomes, Ph.D.

Rio de Janeiro – RJ, Brasil

Abril de 2016

iii

Santos, Renato D’Angello Gonçalves dos

Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores Operacionais Totalmente Diferenciais/ Renato D’Angello Gonçalves dos Santos. – Rio de Janeiro: UFRJ/ Escola Politécnica, 2016. VI, 51 p.: il.; 29,7 cm. Orientador: Carlos Fernando Teodósio Soares

Projeto de Graduação – UFRJ/ Escola Politécnica/ Curso de Engenharia Eletrônica e de Computação, 2016. Referencias Bibliográficas: p. 51.

1. Controle Realimentado. 2. Modo Comum. 3. Amplificadores Operacionais. 4. Alta Linearidade. 5.Transcondutância. I. Teodósio Soares, Carlos Fernando. II. Universidade Federal do Rio de Janeiro, Escola Politécnica, Curso de Engenharia Eletrônica e de Computação. III. Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores Operacionais Totalmente Diferenciais.

iv

UNIVERSIDADE FEDERAL DO RIO DE JANEIRO

Escola Politécnica – Departamento de Eletrônica e de Computação

Centro de Tecnologia, bloco H, sala H-217, Cidade Universitária

Rio de Janeiro – RJ CEP 21949-900

Este exemplar é de propriedade da Universidade Federal do Rio de Janeiro, que

poderá incluí-lo em base de dados, armazenar em computador, microfilmar ou adotar

qualquer forma de arquivamento.

É permitida a menção, reprodução parcial ou integral e a transmissão entre

bibliotecas deste trabalho, sem modificação de seu texto, em qualquer meio que esteja

ou venha a ser fixado, para pesquisa acadêmica, comentários e citações, desde que sem

finalidade comercial e que seja feita a referência bibliográfica completa.

Os conceitos expressos neste trabalho são de responsabilidade do(s) autor(es).

v

AGRADECIMENTO

Agradeço aos meus pais pelos anos de cuidados, paciência e apoio. Agradeço à

minha mãe pelos valores que fundamentam meu espírito e ao meu pai pelos

ensinamentos que levarei para a vida toda.

Agradeço também aos meus amigos mais próximos que convivem comigo

desde os anos de colégio. São muitos anos de amizade construída com amor, perdão,

paciência e momentos felizes. Mesmo que alguns estejam ausentes, as memórias sempre

estarão presentes.

Agradeço também aos meus novos amigos que conquistei na faculdade não só

pelo apoio e companheirismo dentro e fora dessa trajetória acadêmica.

Agradeço aos meus professores do colégio e da faculdade. Em especial ao

professor Carlos Fernando Teodósio Soares por aceitar ser meu orientador neste projeto

de graduação. Não posso esquecer também do professor José Gabriel Rodriguez

Carneiro Gomes que aceitou fazer parte da banca de examinadores deste projeto. Mais

especialmente ainda quero agradecer a dois professores que foram exemplos para mim e,

mesmo sem saber da gravidade, me ajudaram de forma determinante na minha vida

acadêmica. Refiro-me ao professor Joarez Bastos Monteiro, também examinador da

banca do meu projeto de graduação, e ao professor Antônio Cláudio Gómez de Souza.

Não poderia esquecer também do professor Ramon Romankevicus Costa, meu

orientador de estágio, pela oportunidade.

Agradeço também às mulheres que passaram pela minha vida. Se não fosse por

elas eu não seria a pessoa que sou hoje. Aprendi coisas realmente valiosas com todas

elas. Considero-me sortudo por ter conhecido pessoas tão especiais que me ajudaram

tanto a amadurecer.

vi

Resumo do Projeto de Graduação apresentado à Escola Politécnica/ UFRJ como parte

dos requisitos necessários para a obtenção do grau de Engenheiro Eletrônico.

Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores

Operacionais Totalmente Diferenciais


Abril/2016

Orientador: Carlos Fernando Teodósio Soares

Curso: Engenharia Eletrônica e de Computação

O problema da parcela constante de tensão modo comum na saída de amplificadores

totalmente diferenciais surge dos descasamentos entre os transistores de canal P e de

canal N que formam o amplificador. Faz-se necessário um circuito de controle

realimentado de modo comum para levar essa parcela de tensão a uma tensão de

referência de projeto. A literatura revela muitos tipos diferentes de circuitos cujas

desvantagens inviabilizam seu uso neste trabalho. O controle realimentado de modo

comum proposto mostrou-se bem sucedido ao ser aplicado em amplificadores

operacionais de transcondutância, ou OTA’s, para que este consiga operar em uma

ampla faixa linear de tensão diferencial. O sistema de controle proposto tem, por objeto,

ser aplicado a OTA’s que compõem um filtro Gm-C contínuo no tempo. Portanto, este

trabalho consiste, inicialmente, no projeto do filtro, extraído de seu protótipo de rede

ladder. Depois, foram projetados os OTA’s que o compõem, para, então, ser projetado o

circuito de controle. Por último, foram feitas simulações de desempenho para esses três

sistemas.

Palavras-chave: Controle Realimentado, Modo Comum, Amplificadores Operacionais,

Alta Linearidade.

vii

Abstract of Undergraduate Project presented to POLI/UFRJ as a partial fulfillment

of the requirements for the degree of Engineer.

Commom Mode Feedback System with High Linearity for Fully Differential Amplifiers


April/2016

Advisor: Carlos Fernando Teodósio Soares

Course: Electronics and Computer Engineering

The problem of the DC portion of common mode voltage at the output of fully

differential amplifiers arises from mismatches between the P and N channel transistors

used to implement the amplifier. A common mode feedback control circuit must be

used to bring the DC common mode voltage to a reference value. There are many

different types of common-mode control circuits in the literature, whose disadvantages

are mainly related with nonlinearities. The common mode feedback control proposed in

this work has successfully been applied to an operational transconductance amplifier

(OTA), which presents a fairly linear behavior over a wide range of the differential

input voltage. This OTA, with the proposed common-mode control circuit, has also

been used in the design of a continuous-time Gm-C filter. Hence, this work is initially

concerned with the Gm-C filter design, taken from his passive ladder prototype. Then

the OTA's are designed to meet the filter specifications. Finally, numerical simulations

were carried out to verify the performance of the proposed common-mode control

system, the designed OTA and the whole Gm-C filter.

Keywords: Feedback Control, Commom Mode, Operational Amplifiers, High Linearity.

viii

Sumário

1. Introdução 1

1.1. O Problema da Tensão de Modo Comum na Saída de Amplificadores

Totalmente Diferenciais. 1

1.2. O Controle Realimentado de Modo Comum 1

1.3. Revisão bibliográfica de sistemas de CMFB em tecnologia CMOS 2

1.4. Objetivo deste trabalho: Propor uma nova topologia de CMFB 5

1.5. Metodologia e organização do trabalho 5

2. Projeto do Filtro 6

2.1. Obtenção do filtro normalizado a partir do protótipo ladder. 6

2.2. Escalamentos 7

2.3 Simulação com OTA Ideal 8

3. Projeto do OTA Real 10

3.1. Circuito do OTA 10

3.2. Projeto dos atenuadores 13

3.3. Projeto dos principais transistores do OTA 14

3.4. Projeto do circuito de polarização 17

3.5. Simulação do filtro com OTA Real e CMFB Ideal 19

4. Projeto do CMFB real 23

4.1. Apresentação do CMFB Proposto 23

4.2. Projeto dos transistores 27

4.3. Simulação do filtro com OTA e CMFB Reais 29

5. Simulações de Desempenho Pós-Projeto 33

5.1. Simulações do OTA 33

5.2. Simulações do sistema de CMFB 43

5.3. Simulações do Filtro 45

6. Conclusões 49

6.1. O Filtro Gm-C Contínuo no Tempo 49

6.2. O Circuito do OTA 49

6.3. O Controle Realimentado de Modo Comum Proposto 50

Referências bibliográficas 51

1

1. Introdução

1.1. O Problema da Tensão de Modo Comum na Saída de Amplificadores

Totalmente Diferenciais.

Amplificadores totalmente diferenciais, ou Fully Differencial Amplifiers (FDA) têm

um problema inerente ao processo de fabricação de seus componentes: transistores nMOS e

pMOS são fabricados de forma diferente, resultando em propriedades físicas diferentes entre

esses tipos de transistores, que são frequentemente usados em conjunto no projeto de

amplificadores com carga ativa. Isso provoca um descasamento entre as correntes de dreno

de transistores nMOS e pMOS que, por sua vez, produz uma indesejada parcela constante

de modo comum na saída do FDA, onde a tensão de modo comum é a média aritmética das

tensões nos terminais de saída. Essa tensão de modo comum é indesejada porque pode levar

a tensão na saída do FDA à saturação, além da tensão DC de modo comum na saída afetar

diretamente a excursão de sinal do amplificador.

Quando o objetivo é resolver o problema da tensão de modo comum, a principal

diferença entre o FDA e amplificadores operacionais com saída simples é a necessidade de

uma realimentação própria para controlar a parcela de modo comum da tensão de saída [1].

Em amplificadores com saída simples, a tensão de offset produzida na saída em virtude de

descasamentos entre as fontes de corrente nMOS e pMOS pode ser compensada através da

realimentação negativa. Entretanto, em amplificadores totalmente diferenciais isso não

funciona para a parcela DC da tensão de modo comum na saída. Isso acontece, porque o par

diferencial de entrada do amplificador rejeita a parcela de modo comum, amplificando apenas

a parcela diferencial. Assim, não adianta realimentar negativamente a tensão de modo comum,

porque o amplificador diferencial irá simplesmente rejeitá-la na entrada. O controle deve ser,

então, realizado por um circuito adicional de controle realimentado, conhecido como

Common-Mode Feedback (CMFB) ou Controle Realimentado de Modo Comum.

1.2. O Controle Realimentado de Modo Comum

As exigências principais de funcionamento e implementação para a maioria dos tipos

de CMFB são [2,3]:

2

posicionar a parcela D C de modo comum em um nível de tensão de

referência que permita a máxima excursão de sinal na saída;

processar a parcela de modo comum com a mesma velocidade e acurácia

com que a parcela diferencial é processada pelo circuito do FDA;

minimizar a interação das parcelas diferencial e de modo comum entre si, isto

é, a mútua sensibilidade entre as parcelas de tensão.

O controle é implementado com o objetivo de estabilizar a tensão de modo comum

em um valor de referência, compensando os descasamentos nas fontes de corrente nMOS e

pMOS que polarizam o circuito. Isso é feito medindo-se a tensão de modo comum na saída

do amplificador e usando essa medida para ajustar as correntes de polarização

automaticamente. Portanto, o CMFB pode ser entendido como o conjunto de dois circuitos:

um sensor para detectar a parcela de modo comum da tensão na saída e um atuador para

aplicar um sinal de correção às fontes de corrente de polarização do amplificador.

1.3. Revisão bibliográfica de sistemas de CMFB em tecnologia CMOS

Diferentes tipos de blocos sensores e de blocos atuadores podem ser encontrados na

literatura. A seguir, são listados alguns circuitos de blocos sensores, juntamente com uma

breve discussão sobre o desempenho de cada um [2], onde Vcm é a saída do sensor e os seus

terminais de entrada estão conectados à saída do FDA, Vo+ e Vo-.

O primeiro sensor de modo comum pode ser observado na Figura 1.1. Sendo uma

simples associação em série de resistores, sua linearidade é intrínseca. As desvantagens estão

na necessidade de um buffer na saída do amplificador para impedir a passagem de corrente

e a grande redução do ganho de tensão diferencial [2]. Para que isso não ocorra, o valor

dos resistores teria que ser muito alto, o que acarretaria em um grande consumo de área,

além de um grande efeito parasita do substrato [1].

vcm

R1 R2

vovo

Figura 1.1: Sensor de resistores em série.

3

Uma alternativa seria o circuito da Figura 1.2. Como amplificadores de

transcondutância possuem saída em corrente, a impedância de saída deve ser bem alta. Esse

sensor resolve o problema da redução da impedância de saída que os resistores causam no

amplificador [1] através da inserção de seguidores de fonte entre cada terminal de saída e seu

correspondente resistor. Entretanto, esses seguidores de fonte geram outro problema: eles

limitam a excursão de sinal diferencial na saída do amplificador. Admitindo um nível mínimo

de tensão permitida em qualquer um dos terminais de saída, essa tensão será a mínima exigida

sobre a fonte de corrente, somada à tensão entre porta e fonte do respectivo transistor. Isso

equivale a duas tensões de overdrive somadas à tensão de limiar do transistor. Ou seja, a

excursão de sinal na saída é reduzida o que representa uma limitação bastante significativa

em projetos de circuitos de baixa tensão.

R1 R2

I 1 I 2

VDD

VSS

vo vo

vcm

Figura 1.2: Sensor de resistores com seguidores de fonte.

A detecção da parcela de modo comum na saída também pode ser realizada através do

sensor da Figura 1.3. Entretanto, seu comportamento é altamente não linear, em virtude

das características quadráticas dos MOSFET's [2].

I I

VDD

VSS

vo vovcm

2I

Figura 1.3: Sensor com não linearidades de grau 2.

4

A Figura 1.4 revela um sensor cujos transistores operam na região de triodo, como

resistores controlados por tensão. A corrente Iin é a estimativa do modo comum. Entretanto,

efeitos de canal curto causam o aparecimento de não linearidades [3]. Além disso, o ganho

oferecido pelos transistores em triodo é muito baixo, fazendo com que a parcela DC da tensão

de modo comum na saída seja regulada em um valor bem diferente do desejado.

vovvo

I in

VSS

Figura 1.4: Transistores em triodo funcionam como resistores controlados pala tensão V.

E, por fim, a Figura 1.5 revela um sensor com um ganho bastante alto [4].

Porém, o comportamento do circuito ainda é bastante não linear e a corrente de saída Iin,

proporcional à parcela de modo comum, é consideravelmente afetada pela parcela de tensão

diferencial na saída do amplificador.

VRef

I 1 I 2

VSS

VDD

VDD

I in

vovo

Figura 1.5: Sensor de modo comum com par diferencial duplo.

5

1.4. Objetivo deste trabalho: Propor uma nova topologia de CMFB

O presente trabalho propõe uma nova topologia de CMFB, visando uma linearidade

maior do sensor de modo comum e uma menor sensibilidade à parcela diferencial da

tensão de saída do amplificador. O CMFB proposto é aplicado a um amplificador FDA

que compõe um filtro passa-baixas contínuo no tempo, realizado com técnica OTA-C.

1.5. Metodologia e organização do trabalho

Num primeiro momento, é realizado o projeto do filtro ideal, com compontentes

normalizados, a partir de um protótipo passivo ladder e, então, escalado em impedância

e frequência. Sendo ideal, seu desempenho é simulado com amplificadores FDA do tipo

OTA (Operational Transconductance Amplifier) ideais. O objetivo desse filtro é o seu

emprego como aplicação para o OTA totalmente diferencial que utiliza o sistema de CMFB

proposto neste trabalho.

Num segundo momento, o trabalho segue para o projeto do OTA real, ao nível de

transistores. Para a simulação, o filtro tem seus OTA’s ideais substituídos pelos OTA’s reais,

mantendo ainda CMFB's ideais.

Num terceiro momento, o trabalho chega na etapa principal: o projeto do CMFB real.

Seguindo uma lógica semelhante à da etapa anterior, o trabalho começa com o projeto dos

principais transistores do CMFB, partindo, então, para o circuito de polarização. Por fim, o

filtro é simulado não somente com os OTA’s reais, mas também com seus sistemas de CMFB

reais.

Por último, são feitas simulações de desempenho do OTA, do CMFB e do filtro passa-

baixas real contínuo no tempo. A tecnologia usada para a implementação do circuito foi a

CMOS 0.35µm da Austria Microsystems. A ferramenta de simulação foi o simulador Spectre

do pacote de ferramentas de projeto da Cadence.

6

2. Projeto do Filtro Ideal

2.1. Obtenção do Filtro Normalizado a partir do Protótipo Ladder

O filtro escolhido para a implementação do projeto é um filtro passa-baixas de

terceira ordem, com aproximação de Chebyshev, contínuo no tempo, do tipo Gm-C [5]. Esse

nome é devido ao fato de ser composto somente por transcondutores e capacitores. O

motivo de escolher esse tipo de filtro vem da possibilidade de empregar o transcondutor

(OTA) desenvolvido neste trabalho em uma aplicação prática.

Seu protótipo passivo foi obtido com o programa ELETSIM do professor Antônio

Carlos Moreirão de Queiroz (POLI/Coppe/UFRJ). O programa está disponível no endereço

http://www.coe.ufrj.br/~acmq/programs/. O ELETSIM gerou um protótipo passivo do tipo

ladder normalizado do filtro, utilizando-se de alguns poucos parâmetros inseridos pelo

usuário, como a ordem do filtro (foi escolhido um filtro de terceira ordem para esse projeto)

e o tamanho do ripple na banda passante (foi escolhido 1,0 db). A Figura 2.1 mostra o circuito

da rede ladder do filtro. O protótipo normalizado foi dimensionado para uma frequência de

corte de 1,0 rad/s e os valores gerados pelo programa para cada componente da rede ladder

podem ser observados na Tabela 2.1.

Tabela 2.1: Valores normalizados dos componentes da rede ladder.

Componente Valor normalizado

𝑅𝑆 1.000000000000000000

𝐶1 2.023592641890543960

𝐿2 0.994102444323563542

𝐶3 2.023592641890543960

𝑅𝐿 1.000000000000000000

RS

RLC1 C3

L 2

vin vo

Figura 2.1: Rede ladder do filtro Gm-C.

http://www.coe.ufrj.br/~acmq/programs/

http://www.coe.ufrj.br/~acmq/programs/

7

2.2. Obtenção do Filtro OTA-C a partir do Protótipo Ladder

O próximo passo foi a obtenção do filtro Gm-C a partir da rede ladder. Primeiro,

foi feita a substituição do ramo de entrada, composto por Vin e Rs pelo seu equivalente

de Norton. Depois, a fonte de corrente do equivalente de Norton foi implementada por

um único OTA cuja transcondutância é 1 𝑅𝑆⁄ .

Os resistores 𝑅𝑆 e 𝑅𝐿 foram implementados por dois OTA's com 𝐺𝑚= 1𝑅⁄ ,

conforme a Figura 2.2, uma vez que, fontes de corrente controladas pela tensão sobre elas

mesmas se comportam como resistores.

Iv

v v

I Gm vR s

R s

Figura 2.2: Implementação de cada um dos resistores da rede ladder por um transcondutor.

A Figura 2.3 mostra a implementação do indutor L2. O método consiste em

simular uma impedância indutiva usando um capacitor e um circuito girador, que foi

implementado com dois transcondutores. Assim, a rede enxerga uma impedância de

𝑠𝐶2𝐺𝑚

2⁄ , onde Gm = 1. O valor de C2 é numericamente igual ao valor de L2 normalizado.

Gmv2v2Gmv1

v1

1

sC2

Figura 2.3: Implementação do indutor por dois transcondutores e um capacitor.

Por fim, a Figura 2.4 ilustra o filtro Gm-C ideal final, o qual emprega uma estrutura

totalmente diferencial e é composto apenas por OTA's e capacitores, como deve ser. Os

capacitores que aparecem na figura estão com seus valores dobrados, porque foi decidido

8

usar dois capacitores para cada terminal diferencial. O motivo foi aterrar a placa inferior

(bottom plate) de cada capacitor, para diminuir efeitos parasitas associados a essas placas.

vin

vin

vo

vo

2C1

2C2

2C3

2C1

2C2

2C3

Figura 2.4: Filtro Gm-C composto por OTA’s e capacitores

2.3. Escalamentos

Os valores dos componentes da Tabela 2.1 foram obtidos para um filtro normalizado

com a frequência de corte em 1 rad/s. O próximo passo foi escalar os componentes em

impedância e em frequência. Como parâmetro, foi escolhida a frequência de corte do filtro

𝑓0 = 100 kHz. Os capacitores devem ser pequenos para implementação em circuitos

integrados. O valor de 1 pF [5] pode ser usado para OTA's com transcondutância na ordem

de nA/V. Igualando C1 = C3 = 2 pF, os capacitores de maior valor foram assim escolhidos

numa primeira tentativa. O fator de escala de impedância não pode ser muito pequeno devido

à impedância de saída do OTA em um filtro Gm-C, que deve ser muito maior que a dos

capacitores do filtro na faixa de frequência de interesse. Considerando que:

Transcondutância Gm = 1 𝑅𝑆⁄ para todos os OTA’s do filtro;

Fator de escalamento em impedância: α ;

Fator de escalamento em frequência: Ω= 2𝜋𝑓0 ;

𝑅𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜 = α𝑅𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑧𝑎𝑑𝑜 ;

𝐶𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜 =C𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑧𝑎𝑑𝑜

α Ω⁄ .

Então, para obtermos, então, 𝐶1,𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜 = 2 ∙ 10−12 =𝐶1

𝛼2𝜋𝑓0⁄ devemos ter um

fator de escala de impedância 𝛼 = 1,61 ∙ 106. Logo, para os dois resistores teremos

𝑅𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜 = α𝑅𝑛𝑜𝑟𝑚𝑎𝑙𝑖𝑧𝑎𝑑𝑜 = 1,61 ∙ 106(1,000) = 1,61 ∙ 106. Como 𝐺𝑚 = 1𝑅𝑆

⁄ =

1𝑅𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜

⁄ = 11,61 ∙ 106⁄ → 𝐺𝑚 = 622 nA⁄V. E, lembrando que o valor de 𝐶2 é

numericamente igual ao valor de 𝐿2 temos, 𝐶2,𝑒𝑠𝑐𝑎𝑙𝑎𝑑𝑜 = 0,991,61 ∙ 106(2𝜋)𝑓0

⁄ = 0,98 pF.

9

Assim, os valores escalados dos componentes do filtro Gm-C ficaram conforme o

que está apresentado na Tabela 2.2.

Tabela 2.2: Valores escalados dos componentes da rede ladder.

Componente Valor Escalado

Gm 622 nA⁄V

C1 2 pF

C2 0.98 pF

C3 2 pF

2.4. Simulação com OTA ideal

Antes do projeto do OTA, foi feita uma simulação do filtro com OTA's ideais para

observar o resultado da escolha dos parâmetros e para posterior comparação com o resultado

do filtro com os OTA's projetados. A Figura 2.5 mostra dois gráficos: um com a resposta

em frequência para o ganho do filtro e o outro com destaque para o ganho na frequência

de corte. O ganho é de -6.02 dB em DC e de -6.972 dB para a frequência de 100 kHz. Os

resultados se mostram satisfatórios, pois o filtro foi dimendionado para apresentar 1 dB de

ripple na banda passante.

Figura 2.5: Resposta em frequência do filtro Gm-C com OTA's ideais.

102

103

104

105

106

107

108

109

-300

-250

-200

-150

-100

-50

0

Frequência (Hz)

Ganho (

dB

)

104

105

-25

-20

-15

-10

-5

Frequência (Hz)

Ganho (

dB

)

10

3. Projeto do OTA Real

3.1. O Circuito Proposto

Uma das questões mais importantes ao se tratar de um projeto de um amplificador

operacional de transcondutância para filtros Gm-C é a linearidade da relação entre corrente

de saída e tensão diferencial de entrada. Por essa razão, métodos de linearização devem ser

aplicados para a obtenção de uma boa faixa de operação linear, evitando distorções. O circuito

proposto para o OTA real utilizado neste trabalho está mostrado na Figura 3.1. O presente

projeto utiliza em sua topologia de entrada a técnica de realimentação negativa por

degeneração de fonte com transistor MOS (Mc), aplicada ao par diferencial (ME1 e ME2) para

melhorar a linearidade do transcondutor.

vb2

vb1

vin

VDD

VSS

VDD

VSS

vin

vo

vctrl

vb2

vb1

VDD VDDVDD VDD

VSS VSS

vb3

vb4

MB1

M C

MB3

MB2

MB4

MB5

MB7

MB6

MB8

M A1

M A2

M A3

M A4

MD1

MD3

MD2

MD4

M E1 M E2

Figura 3.1: Circuito do OTA.

O transistor Mc opera na região de triodo, funcionando como um resistor controlado

pela tensão Vctrl . Com essa técnica, a tensão que é de fato convertida em corrente é a diferença

entre a tensão diferencial de entrada e a tensão que a própria corrente de saída produz sobre o

transistor Mc, causando o efeito de realimentação negativa.

Além da linearidade, este projeto envolve baixas frequências e requer baixa

transcondutância. Sendo assim, foram escolhidos transistores pMOS para formar o par

11

diferencial de entrada devido ao fato da mobilidade dos buracos ser aproximadamente um

terço da mobilidade dos elétrons, fazendo com que a transcondutância de transistores de canal

P seja menor em relação aos de canal N.

Um método para reduzir ainda mais a transcondutância é a aplicação de atenuadores

de tensão (MA1 – MA4) entre os terminais do sinal de entrada e os terminais do par diferencial.

Além de reduzir a transcondutância do OTA, os atenuadores melhoram seu comportamento

linear. A Figura 3.2 ilustra a topologia que é usada neste projeto para cada um dos

atenuadores.

vin

VDD

VSS

M 1

M 2

vo

Figura 3.2: modelo do atenuador MOS.

Pela Figura 3.2, para o transistor M1, tem-se

𝑉𝐷𝑆1 = 𝑉𝐷𝐷 − 𝑣𝑜, (3.1)

𝑉𝐺𝑆1 = 𝑣𝑖𝑛 − 𝑣𝑜, (3.2)

𝑣𝑖𝑛 ≤ 𝑉𝐷𝐷. (3.3)

Logo, 𝑉𝐷𝑆1 > 𝑉𝐺𝑆1 − 𝑉𝑡ℎ, ou seja, M1 está na região de saturação.

E para o transistor M2, tem-se

𝑉𝐷𝑆2 = 𝑣𝑜 − 𝑉𝑆𝑆, (3.4)

𝑣𝑜 = 𝑣𝑖𝑛 − 𝑉𝐺𝑆1, (3.5)

𝑉𝐺𝑆2 = 𝑣𝑖𝑛 − 𝑉𝑆𝑆. (3.6)

Como 𝑉𝐺𝑆 > 𝑉𝑡ℎ para ambos os transistores, teremos 𝑉𝐷𝑆2 < 𝑉𝐺𝑆2 − 𝑉𝑡ℎ, ou seja, M2

está na região de triodo.

12

Analisando agora as corrente de dreno dos transistores, que serão iguais devido ao fato

de estarems ligados em série no circuito, teremos

𝐼𝐷1 =1

2𝑘𝑛

𝑊1

𝐿1(𝑉𝐺𝑆1 − 𝑉𝑡ℎ)2, (3.7)

𝐼𝐷2 = 𝑘𝑛𝑊2

𝐿2[(𝑉𝐺𝑆2 − 𝑉𝑡ℎ)𝑉𝐷𝑆2 −

1

2𝑉𝐷𝑆2

2], (3.8)

𝐼𝐷1 = 𝐼𝐷2. (3.9)

Logo, 𝑣𝑜 = (𝑣𝑖𝑛 − 𝑉𝑆𝑆 − 𝑉𝑡ℎ) (1 − √𝑅

𝑅+1) + 𝑉𝑆𝑆, onde R =

𝑊2𝐿2

⁄

𝑊1𝐿1

⁄. Uma vez que R

depende apenas dos parâmetros dos transistores, nota-se que a relação entre tensão de saída e

de entrada é linear, cujo fator de atenuação é 𝜕𝑣𝑜

𝜕𝑣𝑖𝑛= 1 − √

𝑅

𝑅+1. Além disso, o atenuador

apresenta uma elevada impedância de entrada e uma baixa impedância de saída. Essa baixa

impedância de saída contribui para diminuir o ruído na saída do atenuador.

Um problema inerente ao uso desse atenuadores é a presença de uma tensão de offset

na saída dos mesmos que é dada por 𝑣𝑜|𝑣𝑖𝑛=0 = −(𝑉𝑆𝑆 + 𝑉𝑡ℎ) (1 − √𝑅

𝑅+1) + 𝑉𝑆𝑆. Observa-se

que quanto menor o ganho, mais próximo o valor da tensão de offset estará do valor de 𝑉𝑆𝑆.

Sendo assim, decidiu-se para este projeto uma topologia de saída em cascode dobrado

(MB5 – MB8 e MD1 – MD4). Essa topologia permite que a tensão de modo comum nos terminais

de porta dos transistores do par diferencial atinja 𝑉𝑆𝑆 sem que estes transistores entrem na

região de triodo, fazendo com que o problema de offset se transforme em duas vantagens.

A primeira vantagem é uma ampla faixa de ajuste de transcondutância do OTA. Uma

vez que a tensão de modo comum na entrada do par diferencial será próxima a 𝑉𝑆𝑆, a tensão

DC no dreno e na fonte do transistor de degeneração Mc será baixa. Como esse transistor é de

canal N, isso permite uma ampla faixa de valores para a tensão Vctrl tal que 𝑉𝐺𝑆 > 𝑉𝑡ℎ,

permitindo por sua vez, uma ampla faixa de ajuste para a trascondutância do OTA.

A segunda vantagem é o uso da estrutura de cascode para a implementação das fontes

de corrente que polarizam o par diferencial. Isso é permitido devido novamente à baixa tensão

de modo comum na entrada do par diferencial, pois há tensão suficiente para manter na

saturação os transistores MB1 – MB4. A configuração cascode permite que a impedância da

fonte de corrente seja alta. Logo, a rejeição a tensões de modo comum do OTA também será

alta. Esse fato é de extrema importância para essa topologia, já que a tensão de offset dos

13

atenuadores depende de 𝑉𝑡ℎ que, por sua vez sofre alterações com as variações dos parâmetros

de processo e com o efeito de corpo.

O uso do cascode dobrado na saída do OTA proporciona ainda uma outra vantagem:

essa topologia faz com que os nós de saída do OTA sejam os únicos com alta impedância. Isso

garante a estabilidade do OTA em malha fechada, sem a necessidade de circuitos de

compensação, uma vez que a resposta em frequência do OTA em malha aberta terá, então, seu

pólo dominante determinado pela impedância de saída do OTA e pelos capacitores do filtro.

As tensões de polarização Vb1 – Vb4 são provenientes do circuito de polarização do

OTA que será apresentado na Seção 3.4.

3.2. O Projeto dos atenuadores

O dimensionamento de todos os transistores que compõem os circuitos deste trabalho

foram realizados utilizando simulações que aplicam o modelo BSIM3v3 para todos os

MOSFET’s, o que claramente produz resultados mais acurados se comparados com modelos

matemáticos simples que podem ser resolvidos manualmente.

O OTA proposto para implementar o filtro neste trabalho [5] será alimentado por uma

tensão 𝑉𝐷𝐷 = −𝑉𝑆𝑆 = 1,5 V. Os atenuadores foram inicialmente simulados em um modelo

como o da Figura 3.2, com essas tensões de alimentação e ainda com 𝑉𝑖𝑛 = 1,5 V, fazendo

com que o atenuador funcione no seu pior caso de consumo de potência. O transistor M2 foi

implementado com dois transistores MOSFET’s iguais ao transistor M1 em paralelo. Assim,

o fator de atenuação fica um pouco maior que 5 vezes. Foram, então, obtidos por simulação

os valores de L e W do transistor unitário a ser implementado em M1 e M2 de modo a produzir

uma corrente 𝐼𝐷 máxima de 10 μA. A razão de escolha dessa corrente é para garantir um

consumo de potência adequado ao projeto e, ao mesmo tempo, evitar que os transistores M1

e M2 tenham que ser implementados com um comprimento muito grande. Os resultados estão

listados na Tabela 3.1, com as referência aos transistores finais do atenuador da Figura 3.1,

ou seja, M1 = MA1 ou MA3 e M2 = MA2 ou MA4.

Tabela 3.1: Valores dos parâmetros dos transistores dos atenuadores.

Transistores W L

MA1, MA3 1 𝜇𝑚 10 𝜇𝑚

MA2, MA4 2 𝜇𝑚 10 𝜇𝑚

14

3.3 Projeto dos Principais Transistores do OTA

Para facilitar o projeto dos demais transistores [5], com exceção do transistor de

degeneração Mc, todos foram dimensionados com o mesmo valor para o comprimento de canal,

ou seja, 𝐿𝑝 = 𝐿𝑁 = 5 μm. Esse comprimento, além de melhorar o casamento entre os

transistores após a suas fabricação em silício, também ajuda a minimizar os efeitos de canal

curto nos MOSFET’s, proporcionando uma impedância de saída elevada aos espelhos de

corrente.

Para o dimensionamento dos transistores do tipo pMOS MB1 – MB8 na Figura 3.1, foi

adotado um circuito de simulação semelhante ao mostrado na Figura 3.3. Para o modelo foi

aplicada a ligação entre fonte e substrato fazendo 𝑉𝑆 = 𝑉𝐵 = 1,5 V.

VS

VB

VDVG

Figura 3.3: Modelo adotado para simulação dos transistors de canal P.

Para encontrar com boa precisão o valor da tensão de limiar 𝑉𝑡ℎ do modelo, foi feita

inicialmente uma simulação com 𝑉𝐺 = 𝑉𝐷 = 0,5 V e 𝑉𝑆 = 𝑉𝐵 = 1,5 V. Esse valores foram

assim arbitrados para garantir a condição de saturação do transistor. Foi, então, obtido o valor

de aproximadamente 𝑉𝑡ℎ = −0,71 V que, por sua vez, foi substituido na equação que modela

a relação entre as tensões nos terminais do transistor da Figura 3.3, que é dada por 𝑉𝐺 = 𝑉𝑆 −

(𝑉𝑂𝑉 + |𝑉𝑡ℎ|), onde 𝑉𝑂𝑉 é a tensão de overdrive do transistor. O valor de 𝑉𝑂𝑉 foi fixado em

0,2 V pois esse valor é o mínimo para garantir que o transistor opere na região de inversão

forte. Como resultado, 𝑉𝐺 = 0,59 V.

Considerando apenas os transistores ligados à fonte 𝑉𝐷𝐷 no circuito da Figura 3.1,

adotaremos 𝑉𝐷 = 1,2 V, fixando |𝑉𝐷𝑆| = 0,3 V. Esse valor foi assim escolhido para garantir

que o transistor opere na região de saturação, com uma folga de 0,1 V e ainda permita uma boa

excursão de sinal na saída do OTA.

15

Com todos os valores fixos para as fontes de tensão do modelo do transistor, pode-se

fazer, finalmente, o seu dimensionamento. Foi realizada uma simulação de varredura DC para

gerar a curva da corrente de dreno 𝐼𝐷 em função da largura W do transistor. O W foi escolhido

de modo a produzir um valor de 𝐼𝐷 que garantisse a máxima excursão de sinal de corrente na

saída do OTA. Como a alimentação do circuito do OTA é de ± 1,5 V, então a máxima tensão

diferencial possível na entrada será 𝑉𝑑,𝑚𝑎𝑥 = 1,5 − (−1,5) = 3,0 V. Consequentemente, a

máxima corrente que se espera obter na saída do OTA será 𝐼𝑜𝑢𝑡,𝑚𝑎𝑥 = 𝐺𝑚 ∙ 𝑉𝑑,𝑚𝑎𝑥 =

1,866 μA, que é a corrente mínima que devemos garantir na polarização do cascode dobrado.

Para garantir uma boa folga e, consequentemente, uma boa linearidade da transcondutância,

foi, então, determinado para o projeto o valor 𝐼𝐷 = 3 μA para a corrente de polarização. Como

resultado temos 𝑊 = 12,5 μm. A Figura 3.4 mostra a curva da varredura DC extraída para

determinar a largura W do transistor.

Figura 3.4: Corrente de polarização em função da largura do transistor.

Para os transistores do tipo nMOS MD1 – MD4 do cascode dobrado, foi realizado um

procedimento análogo ao descrito para os transisores pMOS, com um modelo adequado para

transistores de canal N, onde agora, 𝑉𝑆 = 𝑉𝐵 = −1,5 V, 𝑉𝐷 = −1.2 V e 𝑉𝐺 = 𝑉𝑆 + (𝑉𝑂𝑉 +

𝑉𝑡ℎ). Os valores da tensão de overdrive e |𝑉𝐷𝑆| foram mantidos, visando uma simetria na

polarização das fontes de corrente do OTA. Consequentemente, foi adotado o mesmo valor de

𝐼𝐷, obtendo-se 𝑊 = 3,6 μm.

Os transisores MD3 e MD4 porém, como pode ser visto no circuito do OTA na Figura

3.1, recebem uma corrente de dreno 𝐼𝐷 = 3 μA proveniente das fontes de corrente ligadas ao

par diferencial de entrada e uma corrente de dreno de mesmo valor proveniente das fontes de

corrente ligadas aos terminais de saída do OTA, totalizando 6 μA para cada um desses

0 0.5 1 1.5 2 2.5

x 10-5

0

0.5

1

1.5

2

2.5

3

3.5

4

4.5

5x 10

-6

Largura (m)

Corr

ente

de p

ola

rização (

A)

16

transistores. Logo, os transisores MD3 e MD4 devem ter uma largura igual ao dobro da largura

dos transistores MD1 e MD2. Assim, para MD3 e MD4, temos 𝑊 = 7,2 μm.

Para o par diferencial ME1 – ME2, a preocupação principal foi pensar em como a

corrente de saída pode ficar menos dependente do 𝑉𝐺𝑆 dos transistores do par e,

consequentemente, a transcondutância do OTA fique mais dependente do transistor de

degeneração, sem prejudicar a linearidade, pois a corrente de dreno varia quadraticamente com

𝑉𝐺𝑆. Assim, foi feita uma simulação de varredura DC para encontrar uma largura W

correspondente a uma transcondutância com uma boa faixa linear. Como resultado, foi obtido

um 𝑊 = 10 μm, o que faz sentido, já que com um valor grande de W, a variação de 𝐼𝐷 afeta

menos o valor de 𝑉𝐺𝑆.

Por fim, resta dimensionar o transistor de degeneração MC. Nessa etapa, foi feita mais

uma simulação com varredura, mas agora a largura de canal foi fixada em 1 μm e o

comprimento L foi o parâmetro variado. Isso foi feito para garantir uma transcondutância

pequena. O valor de L será, então, aquele em que o OTA exibirá a transcondutância

especificada para o filtro de 622 nA/V. Entretanto, no circuito real, esse valor não será

verificado, pois o circuito integrado sofrerá com os desvios dos parâmetros de fabricação.

Como solução, é incluída a tensão 𝑉𝑐𝑡𝑟𝑙 para permitir o ajuste da transcondutância no OTA

fabricado, seja para um valor maior ou menor do que 622 nA/V, que vai depender do valor de

ajuste de 𝑉𝑐𝑡𝑟𝑙. Para o presente projeto, o valor padrão é 𝑉𝑐𝑡𝑟𝑙 = 1 V. Esse valor foi especificado

pois espera-se que essa tensão fique no meio da faixa de valores que ela pode assumir sem

cortar o transistor de degeneração. O resultado da simulação mostra que o valor do

comprimento deve ser 𝐿 = 10 μm. A Tabela 3.3 lista os valores finais dos principais

transistores do OTA.

Tabela 3.3: Dimensionamento dos principais transistores do OTA.

Transistor W L

MB1 - MB8 12,5 μm 5 μm

MD1 – MD2 3,6 μm 5 μm

MD3 – MD4 7,2 μm 5 μm

ME1 – ME2 10 μm 5 μm

MC 1 μm 10 μm

17

3.4 Projeto do Circuito de Polarização

Para consolidar o projeto do OTA resta ainda o projeto do circuito que fornecerá as

suas tensões de polarização 𝑉𝑏1 − 𝑉𝑏4, mencionadas ao final da Seção 3.1 e mostradas no

circuito do OTA da Figura 3.1. O circuito de polarização foi projetado com espelhos de

corrente do tipo cascode de alta compliância [5], que permitem uma excursão de sinal maior

do que espelhos cascode comuns. As Figuras 3.4 (a) e (b) mostram circuitos usados para a

polarização do OTA.

vb1

vb2

VDD VDD

VSS VSS

IB IB

MA1

MA3

VDD VDD

vb3

vb4

MB1

MB2

MB3

VSS VSS

IB IB

MA2

(a) (b)

Figura 3.5: Modelos de espelho cascode de alta compliância usando transistores pMOS (a) e nMOS (b).

Numa primeira etapa, foram feitos dois procedimentos com o circuito da Figura 3.5

(a). Primeiro, foi feito um modelo de simulação com o transistor unitário MA1. O procedimento

de simulação foi semelhante ao da Figura 3.3 para o transistor unitário MB1 do OTA.

Novamente foi fixado o valor de 𝑉𝑂𝑉 = 0,2 V para a tensão de overdrive e o valor da tensão

|𝑉𝐷𝑆| = 0,3 V para todos os transistores, para mantê-los na saturação com 0,1 V de folga. Essas

tensões também são aplicadas aos transistores que irão implementar as fontes de corrente.

Também foi adotado como comprimento de canal 𝐿𝑝 = 𝐿𝑁 = 5 μm. A corrente 𝐼𝐵 será 3 μA,

já que essa é a corrente de polarização do circuito do OTA. Como 𝑉𝐷𝐷 = 1,5 V, para o

transistor MA1 temos, então, 𝑉𝑆 = 1,2 V, 𝑉𝐺 = 𝑉𝐷𝐷 − (𝑉𝑂𝑉 + |𝑉𝑡ℎ|), 𝑉𝐷 = 𝑉𝐷𝐷 − |𝑉𝐷𝑆| e

𝑉𝐵 = 𝑉𝐷𝐷. Para descobrir a tensão de limiar, novamente foi imposta a região de saturação para

o transistor, dando como resultado 𝑉𝑡ℎ = −0,780 V. Então, o dimensionamento pode ser feito

com simulação de varredura DC para encontrar o valor da largura W para os transistores MA1

e MA2 pois, como formam o espelho de alta compliância, eles serão iguais. Como resultado,

temos 𝑊 = 12,5 μm. Agora a tensão de porta do transistor MA3 também é conhecida e é dada

por 𝑉𝑏2 = 𝑉𝐷𝐷 − (|𝑉𝐷𝑆| + 𝑉𝑂𝑉 + |𝑉𝑡ℎ|) = 0,22 V.

18

O segundo procedimento foi feito com o transistor MA3. Agora, com o valor de 𝑉𝑡ℎ

conhecido para os transistores de canal P, temos 𝑉𝐵 = 𝑉𝑆 = 𝑉𝐷𝐷, 𝑉𝐺 = 𝑉𝐷 = 𝑉𝑏2. Finalmente,

pode ser feito o dimensionamento dos transistores, fazendo uma simulação de varredura DC

para encontrar a lagura W para o ponto de 𝐼𝐵 = 3 μA. Como resultado, temos 𝑊 = 2 μm.

A segunda etapa consiste em fazer um procedimento análogo com o circuito mostrado

na Figura 3.5 (b). Para MB2, 𝑉𝑆 = 𝑉𝑆𝑆, 𝑉𝐵 = 𝑉𝑆𝑆, 𝑉𝐺 = 𝑉𝑆𝑆 + 𝑉𝑂𝑉 + 𝑉𝑡ℎ e 𝑉𝐷 = 𝑉𝑆𝑆 + 𝑉𝐷𝑆. A

tensão de limiar para os transistores nMOS é 𝑉𝑡ℎ = 0,6 V. Finalmente, para o transistor MB3

temos 𝑉𝑆 = 𝑉𝐵 = 𝑉𝑆𝑆 e 𝑉𝐺 = 𝑉𝐷 = 𝑉𝑆𝑆 + 𝑉𝐷𝑆 + 𝑉𝑂𝑉 + 𝑉𝑡ℎ. Para os transistores MB1 e MB2 uma

largura 𝑊 = 3,6 μm e, por fim, para o transistor MB3, temos 𝑊 = 0,75 μm.

O próximo passo foi implementar as fontes de corrente. Todas foram implementadas

em topologia cascode. Na Figura 3.5 (a) as fontes foram implementadas com transistores

nMOS e, na Figura 3.5 (b), com transistores pMOS. Novamente, foram feitas mais simulações

de varredura. Para as fontes de corrente de canal N temos 𝑊 = 5,3 μm e, para as fontes de

corrente de canal P, temos 𝑊 = 13,3 μm.

Por fim, foi incluido mais um circuito que envolve uma fonte de corrente que é externa

a este projeto. Essa fonte 𝐼𝐸𝑥𝑡 = 3 μA irá fornecer a corrente para o circuito de polarização. Os

transistores de canal N e canal P desse circuito foram dimensionados de forma idêntica aos

seus respectivos transistores que implementam as fontes de corrente dos circuitos exibidos na

Figura 3.4 e, consequentemente, são idênticos a estes. A Tabela 3.4 lista os valores finais para

todos os transistores do circuito de polarização do OTA que é mostrado na Figura 3.6.

Tabela 3.4: Valores finais dos transistores do circuito de polarização do OTA.

Transistor W L

MP15 – MP16 12,5 μm 5 μm

MP17 2 μm 5 μm

MP18 – MP19 3,6 μm 5 μm

MP20 0,75 μm 5 μm

MP1 – MP4, MP11 – MP14 5,3 μm 5 μm

MP5 – MP10 13,3 μm 5 μm

19

vb1

vb2

VDD VDD

VSS VSS

VDD VDD

vb4

VSS VSS

vb5

vb6

vb7

vb3

vb8

vb8

vb7

VDD VDD

VSS VSS

vb5

vb6

IExt

MP11 MP1

MP2

M P3

M P4

M P5

M P6

M P7

M P8

M P9

MP10

MP18

MP19

MP20

MP12

MP13

MP14

MP15

MP16 MP17

Figura 3.6: Circuito de polarização do OTA.

O circuito funciona da seguinte forma: a fonte externa de corrente 𝐼𝐸𝑥𝑡 fornece a

corrente para o circuito de polarização. Essa corrente é espelhada para MP3 – MP4 e MP11 – MP14

através do espelho formado por esses transistores. Essa corrente é ainda espelhada através de

MP5 – MP6 para MP7 – MP10. Assim, graças aos espelhos de alta compliância MP15 – MP17 e MP18

– MP20, a corrente é espelhada para o circuito do OTA fornecendo as tensões de polarização

𝑉𝑏1 − 𝑉𝑏4. Como as tensões 𝑉𝑏5 − 𝑉𝑏8 são localizadas dentro do circuito de polarização

apenas, bastou usar espelhos cascodes comuns já que, é no circuito do OTA que é necessária

uma ampla excursão de sinal.

3.5 Simulação do Filtro com OTA Real e CMFB Ideal.

Neste momento serão mostrados os resultados de simulação obtidos para o filtro com

o OTA real projetado e o CMFB ideal. Demais simulações de desempenho e resultados para o

OTA e CMFB reias serão mostrados no Capítulo 5. O modelo para o CMFB ideal que foi

usado nas simulações está ilustrado na Figura 3.7, onde 𝑅 = 10 kΩ e 𝐾1 = 1.

vo

vo

R

R

CMFBvcm

vB

K 2

K 1

K 1

Figura 3.7: Modelo ideal de CMFB.

20

O ganho 𝐾2 = 50 foi escolhido com esse valor para que seja suficientemente pequeno

para não causar problemas de convergência de simulação e grande o suficiente para minimizar

o erro de tensão de modo comum na saída em regime permanente. A tensão 𝑉𝐵 = 0,59 V faz

o papel da tensão 𝑉𝑏1 de porta dos transistores MB5,6 do circuito do OTA, cujo cálculo foi

mostrado na Seção 3.3 (𝑉𝐺 = 0,59 V).

Primeiro, através de uma simulação DC, foi obtida a tensão DC nos terminais de saída

do OTA com o CMFB ideal, para se ter uma idéia do que esperar para o desempenho do

CMFB. O resultado foi 𝑉𝑜𝑢𝑡 = 13,83 μV, o que revela um desempenho bastante satisfatório

para este projeto.

Em seguida, foi feita a varredura DC da tensão diferencial de entrada para valores de

Vctrl que vão de 0,8 V até 1,5 V com passo de 0,1 V. Como mostra a Figura 3.8, foram geradas

duas curvas em função dessa tensão: a (a) corrrente na saída do OTA e (b) sua

transcondutância.

A corrente de saída mostra um comportamento bastante linear na faixa de tensão

diferencial de ±2,5 V. Além disso, a corrente chega a um máximo de ± 1,16 μA para ±1,5 V

com 𝑉𝑐𝑡𝑟𝑙 = 1 V, e o valor de corrente é nulo para uma tensão nula.

(a)

-3 -2 -1 0 1 2 3-3

-2

-1

0

1

2

3x 10

-6

Tensão diferencial de entrada (V)

Corr

ente

de s

aíd

a (

uA

)

Vctrl = 0,8 V

Vctrl = 0,9 V

Vctrl = 1,0 V

Vctrl = 1,1 V

Vctrl = 1,2 V

Vctrl = 1,3 V

Vctrl = 1,4 V

Vctrl = 1,5 V

21

(b)

Figura 3.8: Varredura DC para diferentes valores de Vctrl. Em (a) tem-se a curva da corrente de saída

do OTA e em (b) a curva da transcondutância do OTA em função da tensão diferencial de entrada.

Como 𝐺𝑚 =𝑑𝑖𝑜𝑢𝑡

𝑑𝑣𝑑, pode-se observar que o valor da transcondutância aumenta com o

aumento da inclinação da curva de corrente, variando de 406,8 nA/V para 𝑉𝑐𝑡𝑟𝑙 = 0,8 V até

1099 nA/V para 𝑉𝑐𝑡𝑟𝑙 = 1,5 V. Para 𝑉𝑐𝑡𝑟𝑙 = 1,0 V, 𝐺𝑚 = 784,9 nA/V.

Outro parâmetro importante a ser medido nesse momento é a distorção harmônica

produzida pelo transcondutor. A Figura 3.9 mostra o gráfico do THD (Total Harmonic

Distortion) da corrente na saída do OTA em função da amplitude da tensão diferencial de

entrada. Para que seus principais harmônicos pentençam à banda passante do filtro, foi usado

um sinal de entrada com frequência de 1,0 kHz para a simulação. Pode-se observar que há duas

taxas diferentes de crescimento, uma antes e uma depois de aproximadamente 1,5 V. Logo

depois desse limiar, a distorção atinge 1% para uma tensão de aproximadamente 1,9 V.

Figura 3.9: THD da corrente na saída em função da tensão diferencial de entrada do OTA.

-2.5 -2 -1.5 -1 -0.5 0 0.5 1 1.5 2 2.5

2

4

6

8

10

12

x 10-7


Tra

nscondutâ

ncia

(nA

/V)

Vctrl = 0,8 V

Vctrl = 0,9 V

Vctrl = 1,0 V

Vctrl = 1,1 V

Vctrl = 1,2 V

Vctrl = 1,3 V

Vctrl = 1,4 V

Vctrl = 1,5 V

0 0.5 1 1.5 2 2.50

1

2

3

4

5

6


TH

D (

%)

22

Por último, verificou-se a resposta em frequência do filtro com o OTA projetado. A

Figura 3.10 (a) mostra a curva do ganho em dB para valores diferentes de 𝑉𝑐𝑡𝑟𝑙, variando entre

0,8 V e 1,5 V em um passo de 0,1 V. Pode-se observar, com a Figura 3.10 (b), que a frequência

de corte do filtro passa-baixas aumenta com o aumento de 𝑉𝑐𝑡𝑟𝑙, deslocando a curva para a

direita, de 59 kHz até aproximadamente 160 kHz. Mudando o valor de 𝑉𝑐𝑡𝑟𝑙 muda-se a

transcondutância dos OTA’s provocando uma ligeira variação no ganho. Esse efeito se deve

ao fato de que os trancondutores possuem uma impedância de saída finita que permanece fixa

perante o ajuste da transcondutância, isso afeta o fator de qualidade dos pólos, que não fica

inalterado com o ajuste de 𝑉𝑐𝑡𝑟𝑙.

(a)

(b)

Figura 3.10: Resposta em frequência do filtro Gm-C com OTA’s reais e CMFB’s ideais.

104

105

106

107

-140

-120

-100

-80

-60

-40

-20

X: 1230

Y: -6.041

Frequência (Hz)

Ganho (

dB

)

Vctrl = 0.8 V

Vctrl = 0.9 V

Vctrl = 1.0 V

Vctrl = 1.1 V

Vctrl = 1.2 V

Vctrl = 1.3 V

Vctrl = 1.4 V

Vctrl = 1.5 V

105

-9.5

-9

-8.5

-8

-7.5

-7

-6.5

-6

-5.5

-5

Frequência (Hz)

Ganho (

dB

)

Vctrl = 0.8 V

Vctrl = 0.9 V

Vctrl = 1.0 V

Vctrl = 1.1 V

Vctrl = 1.2 V

Vctrl = 1.3 V

Vctrl = 1.4 V

Vctrl = 1.5 V

23

4. Projeto do CMFB Real

4.1. O Circuito do CMFB

Como foi explicado no Capítulo 1, este projeto requer um controle realimentado de

modo comum para controlar a tensão de saída do OTA, já que uma realimentação simples não

funcionaria, pois a entrada do OTA rejeita a parcela de modo comum da tensão de saída. Foi

também explicado que a parcela DC de modo comum na saída dos FDA’s é causada pelos

descasamentos entre transistores de canal N e os de canal P nas fontes de corrente de saída do

amplificador, pois o processo de fabricação de transistores do tipo N é diferente do empregado

para os transistores do tipo P.

O circuito do CMFB proposto para este projeto pode ser entendido como possuindo

três partes. A primeira está ilustrada na Figura 4.1. Pode-se observar na figura um sensor de

modo comum, formado pelos transistores M11 – M16, que se conecta com os terminais de saída

do OTA Vo+ e Vo- , e também se conecta com uma fonte de corrente (M17 – M18) e espelhos

de corrente (M19 – M20) que levam a corrente de controle para um espelho de alta compliância

(M21 – M22) ligados à saída do CMFB (porta de M21).

‘

vb9

vo vo

vo vo

VSS VSSVSS VSS

VDD VDD VDD VDD VDD

VSS

CMFBM11 M12

M15 M16

M13

M14

M17

M18

M19

M20

M21

M22

M23

M24

M26

M27

M25

vb10 vb11

vb12

vb13

vb14

vb2

Figura 4.1: Diagrama esquemático mostrando do sensor de modo comum à saída do CMFB real.

Apesar de transistores de um mesmo tipo serem bem casados entre si, sejam do tipo

P ou do tipo N, transistores de tipos diferentes entre si não o são. Uma consequência, que é o

motivo principal do surgimento da tensão de modo comum na saída do OTA, é o descasamento

entre as correntes de dreno desses transistores, 𝐼𝐵𝑖𝑎𝑠𝑃 ≠ 𝐼𝐵𝑖𝑎𝑠𝑁, na Figura 4.2.

24

Como hipótese, pode-se supor que o descasamento entre transistores do tipo P e do

tipo N no cascode dobrado do circuito do OTA na Figura 4.2, resultou em 𝐼𝐵𝑖𝑎𝑠𝑃 > 𝐼𝐵𝑖𝑎𝑠𝑁 ∴

𝐼𝐵𝑖𝑎𝑠𝑃 − 𝐼𝐵𝑖𝑎𝑠𝑁 = ∆𝐼𝐵𝑖𝑎𝑠 > 0. Existe ainda uma impedância de saída do cascode dobrado,

formado por MB5 e MB7 que é dada por 𝑅𝑜𝑃 = 𝑟𝑜7 + 𝑟𝑜5 + 𝑔𝑚7𝑟𝑜7𝑟𝑜5 em paralelo com a

impedância formada por MD1 e MD3 dada por 𝑅𝑜𝑁 = 𝑟𝑜1 + 𝑟𝑜3 + 𝑔𝑚1𝑟𝑜1𝑟𝑜3, formando, então,

𝑅𝑜 = 𝑅𝑜𝑃//𝑅𝑜𝑁. O mesmo valor de impedância existe quando são analisados os transistores

do ramo da direita do cascode dobrado. Consequentemente, quando o excedente de corrente

∆𝐼𝐵𝑖𝑎𝑠 circula pela impedância de saída 𝑅𝑜 surge uma tensão DC positiva nas saídas Vo+ e Vo-

do OTA, igual a (∆𝐼𝐵𝑖𝑎𝑠) 𝑅𝑜. Como a tensão DC é a mesma nas duas saídas, caracteriza-se

como uma componente DC de modo comum nas saídas diferenciais do OTA.

vo

vb2

CMFBVDD VDD

VSS VSS

vb3

vb4

MB5

MB7

MB6

MB8

MD1

MD3

MD2

MD4

vo

Par diferencial Par diferencial

I BiasP I BiasP

I BiasN

I Bias

I BiasN

I Bias

Figura 4.2: Saída do OTA em cascade dobrado. A diferença de corrente afeta a tensão DC nos

terminais de saída do OTA. Esses terminais são ligados ao circuito do CMFB através do circuito sensor de

modo comum da Figura 4.1. O terminal de saída denominado “CMFB” no circuito do CMFB se liga ao cascode

dobrado pelas portas dos transistores MB5 e MB7.

Essa parcela DC da tensão de modo comum na saída do OTA será comparada com a

tensão de referência para a parcela de modo comum requerida para o projeto, que é 0 V. Isso

pode ser observado na segunda parte do circuto do CMFB que é ilustrada na Figura 4.3, onde

os transistores M1 e M2 têm suas portas ligadas ao terra e os transistores M13 e M3 têm suas

portas ligadas entre si e polarizadas em 𝑉𝑏9, assim como M9 e M10 têm suas portas ligadas ao

terra e os transistores M8 e M14 têm suas portas conectadas entre si e polarizadas em 𝑉𝑏10. Isso

se trata de um espelho de corrente, onde a corrente em M1 – M3 é espelhada para M11 – M13 e a

corrente em M8 – M10 é espelhada para M14 – M16. Assim, se o modo comum em Vo+ e Vo- for

25

diferente de zero, haverá uma diferença na corrente do sensor de modo comum em relação à

referência dada pelo espelho. Aqui, os transistores M4 – M7 exercem o papel de fontes de

corrente de polarização DC, que fornecem a corrente de referência dos espelhos.

M1

vb9

vb10

vo vo

vo vo

VSS VSS VSS VSSVSS

VDD VDD VDD VDD VDD

vb9

M2

M3

M4

M5

M6

M7

M8

M9 M10

M11 M12

M15 M16

M13

M14vb10vb11

vb12

vb13

vb14

Figura 4.3: Transistor de canal P do circuito de polarização se liga ao de canal P do sensor (M3 e M13).

Analogamente, o de canal N do circuito de polarização se liga ao de canal N do sensor (M4 e M14).

Observando agora a Figura 4.4, inicialmente teríamos uma corrente nula ∆𝐼 = 𝐼𝑃 −

𝐼𝑁 = 0 no ramo que liga os drenos dos transistores M13 e M18 e 𝐼𝑃 = 𝐼𝑁. Porém, a tensão DC

de modo comum que surge na saída do OTA faz elevar o nível de tensão nas portas dos

transistores M11, M12, M15 e M16, fazendo com que a tensão 𝑉𝐺𝑆 desses quatro transistores

mude: a tensão nos de canal P diminui, enquanto que nos de canal N aumenta. Como

consequência, a corrente 𝐼𝑃 no transistor M13 diminui e a corrente 𝐼𝑁 no transistor M14 aumenta,

fazendo com que surja uma corrente ∆𝐼 > 0.

IIP

IN

I x I

‘

vb9

vo vo

vo vo

VSS VSSVSS VSS

VDD VDD VDD VDD VDD

VSS

CMFBM11 M12

M15 M16

M13

M14

M17

M18

M19

M20

M21

M22

M23

M24

M26

M27

M25

vb10 vb11

vb12

vb13

vb14

I x II x vb2

Figura 4.4: caminho da corrente desde o circuito sensor até a saída do CMFB.

Tem-se ainda uma corrente constante 𝐼𝑋 devido à fonte de corrente de polarização

formada por M17 e M18. Com ∆𝐼 > 0, a corrente nos transistores M19 e M20 diminui de 𝐼𝑋 para

26

𝐼𝑋 − ∆𝐼. Essa diminuição se propaga, então, até os transistores M21 – M24. Como as portas de

M21 e M22 estão ligadas à saída do CMFB, essa corrente é espelhada até o circuito do OTA

através do terminal “CMFB” no circuito da Figura 4.2. Finalmente, a corrente 𝐼𝐵𝑖𝑎𝑠𝑃, que

inicialmente ficara maior devido ao descasamento entre os transistores de canal N e P, é

corrigida, sendo diminuída até que se tenha 𝐼𝐵𝑖𝑎𝑠𝑃 = 𝐼𝐵𝑖𝑎𝑠𝑁 e ∆𝐼𝐵𝑖𝑎𝑠 = 0, levando a tensão DC

de modo comum na saída do OTA ao valor de referência de 0 V.

Uma segunda hipótese é que se tenha 𝐼𝐵𝑖𝑎𝑠𝑃 < 𝐼𝐵𝑖𝑎𝑠𝑁 ∴ 𝐼𝐵𝑖𝑎𝑠𝑃 − 𝐼𝐵𝑖𝑎𝑠𝑁 = ∆𝐼𝐵𝑖𝑎𝑠 < 0.

O caso aqui é totalmente análogo à primeira hipótese, onde ∆𝐼 < 0 e 𝐼𝑃 > 𝐼𝑁, fazendo com

que 𝐼𝐵𝑖𝑎𝑠𝑃 seja aumentada até compensar o erro de descasamento inicial.

A Figura 4.5 mostra a terceira parte do circuito do CMFB. A fonte de corrente é

externa ao circuito e seu projeto foge ao escopo deste trabalho. Essa fonte fornece a polarização

do circuito do CMFB. A corrente 𝐼𝐸𝑥𝑡 é copiada pelo espelho formado pelos transistores M28

e M29 até os transistores M30 – M33 fixando as tensões 𝑉𝑏11 − 𝑉𝑏14. A corrente é, então,

espelhada de M28 e M29 para M26 e M27 na Figura 4.4, e para M4 e M5 na Figura 4.3, e também

espelhada de M30 e M31 para M17 e M18 e para M5 e M6 na Figura 4.3.

VDD

‘

VSS VSS

VDD

M28

M29

M32

M33

M31

M30

IExt

vb11

vb12

vb13

vb14

Figura 4.5: fonte de corrente externa ao projeto polariza o circuito do CMFB.

Por fim, a Figura 4.6 mostra o circuito do CMFB completo (a) e o circuito do OTA

(b) para ilustrar as conexões entre os dois circuitos.

27

M1

‘

vb9

vb10

vo vo

vo vo

VSS VSS VSS VSSVSS VSSVSS

VDD VDD VDD VDD VDD VDD

vb9

VDD VDD

VSS

VDD

‘

VSS VSS

VDD

CMFBM2

M3

M4

M5

M6

M7

M8

M9 M10

M11 M12

M15 M16

M13

M14

M17

M18

M19

M20

M21

M22

M23

M24

M26

M27

M28

M29

M25

M32

M33

M31

M30

IExt

vb10vb11 vb11

vb11

vb12

vb12vb12

vb13vb13vb13

vb14 vb14 vb14

vb2

(a)

vb2

vb1

vin

VDD

VSS

VDD

VSS

vin

vo

vctrl

vb2

CMFBVDD VDDVDD VDD

VSS VSS

vb3

vb4

MB1

M C

MB3

MB2

MB4

MB5

MB7

MB6

MB8

M A1

M A2

M A3

M A4

MD1

MD3

MD2

MD4

M E1 M E2

(b)

Figura 4.6: Circuitos do CMFB (a) e do OTA (b).

4.2. Projeto dos Transistores

A topologia que envolve os transistores M11, M12, M15 e M16 foi determinada para que

as correntes 𝐼𝑃 e 𝐼𝑁 sejam dependentes apenas da parcela de modo comum na tensão de saída

do OTA. Logo, estes transistores devem operar na região de triodo. Para ilustrar essa relação

entre a corrente produzida por esses transistores e a parcela de modo comu na saída, tenha-se

como exemplo a corrente 𝐼𝑁 que passa pelo par de transistores M15 e M16 na Figura 4.6 (a):

𝐼𝑁 = 𝐼𝐷15 + 𝐼𝐷16. (4.1)

28

Com M15 e M16 operando na região de triodo, teremos que:

𝐼𝐷15 = 𝑘𝑛𝑊

𝐿[(𝑉𝐺𝑆15 − 𝑉𝑡ℎ)𝑉𝐷𝑆 −

1

2𝑉𝐷𝑆

2], (4.2)

𝐼𝐷16 = 𝑘𝑛𝑊

𝐿[(𝑉𝐺𝑆16 − 𝑉𝑡ℎ)𝑉𝐷𝑆 −

1

2𝑉𝐷𝑆

2]. (4.3)

Temos, então,

𝐼𝑁 = 𝑘𝑛

𝑊

𝐿[(𝑉𝐺𝑆15 + 𝑉𝐺𝑆16 − 2𝑉𝑡ℎ)𝑉𝐷𝑆 − 𝑉𝐷𝑆

2]

= 𝑘𝑛

𝑊

𝐿[(𝑉𝑜+ − 𝑉𝑆𝑆 + 𝑉𝑜− − 𝑉𝑆𝑆 − 2𝑉𝑡ℎ)𝑉𝐷𝑆 − 𝑉𝐷𝑆

2]

= 2𝑘𝑛

𝑊

𝐿[(

𝑉𝑜+ + 𝑉𝑜−

2− 𝑉𝑆𝑆 − 𝑉𝑡ℎ) 𝑉𝐷𝑆 − 𝑉𝐷𝑆

2]

= 2𝑘𝑛

𝑊

𝐿[(𝑉𝑜,𝐶𝑀 − 𝑉𝑆𝑆 − 𝑉𝑡ℎ)𝑉𝐷𝑆 −

1

2𝑉𝐷𝑆

2].

Consequentemente, temos que 𝐼𝑁 depende exclusivamente da parcela de modo

comum da tensão na saída do OTA 𝑉𝑜,𝐶𝑀, desde que 𝑉𝐷𝑆 seja mantida contante pelo transistor

M14 da Figura 4.6.

A transcondutância do par M15 e M16 é, então, dada por 𝐺𝑚,𝑁 = 2𝑘𝑛𝑊

𝐿𝑉𝐷𝑆.

Analogamente, a transcondutância do par M11 e M12 é dada por 𝐺𝑚,𝑃 = 2𝑘𝑝𝑊

𝐿𝑉𝐷𝑆. Assim, para

o CMFB teremos𝐺𝑚,𝐶𝑀𝐹𝐵 = 𝐺𝑚,𝑁 + 𝐺𝑚,𝑃. Como o par deve ser mantido operando na região

de triodo, 𝑉𝐷𝑆 < 𝑉𝐺𝑆 − 𝑉𝑡ℎ. Logo, 𝑉𝐷𝑆 não pode ser muito grande, fazendo com que 𝐺𝑚,𝐶𝑀𝐹𝐵

seja pequeno. Essa é uma desvantagem deste método: a transcondutância de transistores em

triodo é menor se comparada com a transcondutância que seria obtida com os mesmos

transistores em saturação.

Por outro lado, a tensão DC de modo comum é dada, em regime permanente, por

𝑉𝑜,𝐶𝑀 = −𝑅𝑜𝐺𝑚,𝐶𝑀𝐹𝐵(𝑉𝑜,𝐶𝑀 − 𝑉𝐶𝑀,𝑅𝑒𝑓), onde 𝑉𝐶𝑀,𝑅𝑒𝑓 é a tensão de referência para a qual o

CMFB irá posicionar a parcela de modo comum 𝑉𝑜,𝐶𝑀 e 𝑅𝑜 = 𝑅𝑜𝑃//𝑅𝑜𝑁 é a impedância de

saída do cascode dobrado da Figura 4.2. Desenvolvendo a expressão para 𝑉𝑜,𝐶𝑀 teremos

𝑉𝑜,𝐶𝑀 =𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜

𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜+1𝑉𝐶𝑀,𝑅𝑒𝑓, indicando que o controle proposto é do tipo proporcional com

fator de ganho 𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜

𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜+1. Apesar de 𝐺𝑚,𝐶𝑀𝐹𝐵 ser pequeno, o ganho de transcondutância

𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜 é compensado por ser 𝑅𝑜 alto. Para 𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜 ≫ 1 teremos como resultado

29

𝑉𝑜,𝐶𝑀 ≈ 𝑉𝐶𝑀,𝑅𝑒𝑓, mostrando que o método funciona para a correção da parcela de modo

comum na saída do OTA. Um problema que pode surgir é a instabilidade gerada pelo alto

ganho 𝐺𝑚,𝐶𝑀𝐹𝐵𝑅𝑜. Sendo assim, 𝑅𝑜 não pode ser alto demais.

Com base nessas características, os transistores foram dimensionados através de

simulações de varredura DC para fazer o ajuste da largura W para a corrente de 3 μA da

primeira parte do circuito, mostrado na Figura 4.1, que inclui o sensor e a saída para o OTA.

A corrente de polarização de 3 μA foi escolhida por ser igual à polarização do OTA. Assim, só

será necessária uma única corrente de referência externa 𝐼𝐸𝑥𝑡, facilitando a implementação

integrada, e por ser capaz de proporcionar um ganho 𝐺𝑚,𝐶𝑀𝐹𝐵 adequado para este projeto.

Depois, foram dimensionados os circuitos de polarização com base nos mesmos critérios. A

Tabela 4.1 mostra os valores finais para o circuito do CMFB.

Tabela 4.1: Dimensionamento do circuito do CMFB.

Transistor W (μm) L (μm)

M1 – M2, M9 – M12 4,95 13

M3, M8, M13 4,4 7,5

M4, M5 7 5

M6, M7 17,8 5

M14 1 7,5

M15, M16 1 13

M17, M18 26,7 5

M19, M20 10,6 5

M21, M22 12,5 5

M23, M24 5,3 5

M25 2 5

M26 – M29, M32, M33 5,75 5

M30, M31 13,35 5

4.3. Implementação do filtro com OTA e CMFB reais

O circuito do CMFB deve, como característica obrigatória, ser sensível apenas à

parcela de modo comum da tensão na saída do OTA. Foram feitas, então, simulações para o

filtro com o OTA e o CMFB projetados. Com o objetivo de estimar a corrente de saída nos

30

terminais do OTA em resposta às parcelas diferencial e de modo comum na tensão de saída do

mesmo, foram geradas as curvas mostradas na Figura 4.7. Pode-se observar em (a) que a

corrente 𝐼𝐵𝑖𝑎𝑠𝑃 permanece em 3,00 μA para uma faixa de tensão diferencial de entrada entre

±1 V e varia até no máximo 3,03 μA para ±1,5 V, mostrando que o circuito sensor de modo

comum apresenta uma boa independência da corrente em relação à tensão diferencial de

entrada no sensor de modo comum. Em contrapartida, em (b) observa-se a forte sensibilidade

da mesma corrente 𝐼𝐵𝑖𝑎𝑠𝑃 em relação à parcela de modo comum na tensão na saída do OTA.

Nota-se também que o ajuste de 3,00 μA está correto, pois corresponde à corrente desejada

para a tensão de referência 𝑉𝐶𝑀,𝑅𝑒𝑓 desejada.

(a)

(b)

Figura 4.7: Corrente de saída 𝐼𝐵𝑖𝑎𝑠𝑃 do OTA em resposta às parcelas de tensão (a) diferencial e (b) de

modo comum na saída do próprio amplificador.

Por fim, é importante citar que o projeto de sistemas de controle realimentados deve

sempre levar em consideração a possibilidade do sistema se tornar instável devido às variações

nos valores nominais de seus componentes. Sendo assim, o filtro foi analisado à luz do Critério

de Estabilidade de Barkhausen, para a definição das margens de ganho e fase do sistema. A

Figura 4.8 mostra como o critério foi aplicado ao sistema do CMFB.

-3 -2 -1 0 1 2 32.98

3

3.02

3.04

3.06

3.08

3.1

3.12

3.14

3.16x 10

-6

Tensão diferencial na saída do OTA (V)

Corr

ente

de s

aíd

a (

uA

)

-1.5 -1 -0.5 0 0.5 1 1.50

1

2

3

4

5

6x 10

-6

Tensão de modo comum na saída do OTA (V)

Corr

ente

de s

aíd

a (

uA

)

31

Para a Figura 4.8, Seja 𝐿(𝑠) =𝑉𝑜

𝑉𝑡= 𝐵(𝑠)𝐴(𝑠) a função de transferência de malha do

sistema, onde 𝐴(𝑠) é o ganho do OTA e 𝐵(𝑠) é o ganho do CMFB. Sejam ainda |𝐿(𝑗𝜔𝑜)| e

Φ{𝐿(𝑗𝜔𝑜)}, respectivamente, o ganho e a fase de 𝐿(𝑠). E, finalmente, seja 𝜔𝑜 a frequência em

que o desvio de fase da resposta de malha Φ{𝐿(𝑗𝜔𝑜)} = 0°.

CMFB

OTAvovCM,Ref

(a)

CMFB

OTA vo

vCM

(b)

Figura 4.8: Diagrama de blocos de sistema de controle de modo comum em malha fechada (a) e em malha

aberta (b) para a obtenção da transferência de malha L(s).

Segundo o critério de Barkhausen, temos:

|𝐿(𝑗𝜔𝑜)| < 1 → sistema estável;

|𝐿(𝑗𝜔𝑜)| = 1 → sistema oscilante;

|𝐿(𝑗𝜔𝑜)| > 1 → sistema instável.

Baseado neste critério, as margens de ganho e fase podem ser medidas diretamente a

partir dos gráficos de Bode da reposta em frequência de malha do amplificador. A Figura 4.9

32

mostra as simulações para a resposta em frequência de malha aberta da Figura 4.8. Verifica-se

que o ganho de malha aberta é de 63,27 dB e a frequência de corte é de 95 Hz.

Figura 4.9: Simulações da resposta em frequência de malha do CMFB para análise da estabilidade.

A margem de ganho MG é a diferença entre 0 dB e o ganho da resposta em frequência

de malha |𝐿(𝑗𝜔𝑜)| na frequência 𝜔𝑜. Observando a Figura 4.8, temos MG = 26,67 dB.

A margem de fase MF é o valor em graus da diferença entre 0° e o valor da fase da

resposta de malha numa frequência 𝜔𝑇, tal que |𝐿(𝑗𝜔𝑇)| = 0 dB. Observando a Figura 4.8, o

valor de MF = 85,83°, que corresponde à máxima variação que a fase pode sofrer sem que o

amplificador de desestabilize.

100

101

102

103

104

105

106

107

-40

-20

0

20

40

60

80

Frequência (Hz)

Ganho (

dB

)

100

101

102

103

104

105

106

107

-150

-100

-50

0

50

100

150

200

Frequência (Hz)

Fase (

gra

us)

33

5. Simulações de Desempenho Pós-Projeto

Este capítulo se dedica à listagem de todas as análises ainda não citadas neste trabalho.

Foram realizados testes e simulações exclusivos para cada um dos circuitos que compõem o

filtro, ou seja, o OTA e o CMFB. Por último, foram feitas as simulações do filtro final projetado.

5.1. Simulações do OTA

Com o projeto do OTA finalizado, foi, então, medida a polarização DC do circuito. A

Tabela 5.1 mostra os valores de corrente e das principais tensões dos transistores. Observa-se

que a corrente 𝐼𝐷 foi devidamente projetada para 3,00 μA com a desejada exceção para: os

transistores MD3 e MD4 − onde se espera precisamente o dobro desse valor − os transistores

dos atenuadores e, para MC, a corrente é nula. O valor de |𝑉𝐷𝑆| é próximo de 0,3 V para os

transistores que devem operar na região de saturação e menor que 0,2 V para aqueles que

devem operar em triodo. Os valores de 𝑉𝐺𝑆 e 𝑉𝑡ℎ estão iguais nos casos onde os transistores

devem, além de serem idênticos, possuírem a mesma corrente de polarização (por exemplo,

𝑉𝐺𝑆,𝐵1 = 𝑉𝐺𝑆,𝐵5, assim como 𝑉𝑡ℎ,𝐵1 = 𝑉𝑡ℎ,𝐵5). Portanto, a análise da tabela mostra que o

resultado está dentro do esperado para o projeto do OTA.

Tabela 5.1: Polarização do circuito do OTA da Figura 3.1.

Transistor 𝐼𝐷 (μA) 𝑉𝐷𝑆 (V) 𝑉𝐺𝑆 (V) 𝑉𝑡ℎ (V)

MB1, MB2 3,000 -0,316 -0,909 -0,706

MB3, MB4 3,000 -1,321 -0,983 -0,784

ME1, ME2 3,000 -1,077 -1,233 -1,008

MB5, MB6 3,001 -0,315 -0,909 -0,706

MB7, MB8 3,001 -1,185 -0,983 -0,784

MD1, MD2 3,001 1,214 0,823 0,586

MD3, MD4 6,001 0,286 0,749 0,505

MA1, MA3 3,897 2,870 1,370 0,534

MA2, MA4 3,897 0,130 1,500 0,499

MC 0 0 1,137 0,834

34

Num primeiro momento, a resposta em frequência da transcondutância do OTA foi

simulada e pode ser vista na Figura 5.1. As curvas de ganho e fase foram extraídas considerando

Vctrl = 1,0 V. O circuito usado para a simulação foi o mesmo usado para a simulação de

varredura DC da tensão diferencial de entrada para a transcondutância do OTA mostrado na

Figura 3.8. Para a frequência de corte de interesse de 100 kHz, o ganho é de 785,24 nA/V e a

fase é de 0,06°.

Figura 5.1: Resposta em frequência da transcondutância do OTA para Vctrl = 1 V.

Num segundo momento, foram obtidas as curvas de distorção harmônica total para a

forma de onda da corrente de saída do OTA, a fim de medir o nível de distorção produzida na

saída em função da tensão diferencial de entrada. A Figura 5.2 mostra os gráficos de THD

obtidos para três valores diferentes de Vctrl. Nota-se o aumento do THD com o aumento da

tensão de controle para até, aproximadamente, 1,9 V de tensão diferencial de entrada. Isso

ocorre porque, quanto maior Vctrl, maior será o ganho do OTA e maior será a amplitude do sinal

de corrente na saída, aumentando a distorção. Para essa tensão diferencial, tem-se 0,97 % de

THD para Vctrl = 0,8 V ou Vctrl = 1 V e 1,88 % para Vctrl = 1,5 V. Depois desse ponto, a tendência

101

102

103

104

105

106

107

108

109

0

0.2

0.4

0.6

0.8

1

1.2x 10

-6

Frequência (Hz)

Ganho d

e tra

nscondutâ

ncia

(A

/V)

101

102

103

104

105

106

107

108

109

-160

-140

-120

-100

-80

-60

-40

-20

0

20

Frequência (Hz)

Fase (

gra

us)

35

muda: a curva para Vctrl = 0,8 V cresce significativamente mais rápido se comparada com as

demais curvas. Para a tensão de interesse Vctrl = 1,0 V, a distorção chegou a menos de 0,36 %

para a tensão diferencial de entrada de 1,5 V.

Figura 5.2: Distorção harmônica produzida pela corrente de saída do OTA em função da tensão

diferencial de entrada para diferentes ajustes de Vctrl.

Um dos maiores problemas verificados em OTA’s de baixa transcondutância é o erro

de espelhamento de corrente de polarização que surge pelo descasamento de transistores que

formam o transcondutor. Esses descasamentos nas correntes de polarização, combinados com

a elevada impedância de saída do OTA podem produzir na saída do amplificador tensões DC

elevadas o suficiente para saturar o dispositivo. Uma forma de se evitar esse problema é

realimentando o OTA negativamente, de modo que uma tensão diferencial na saída resulte em

uma tensão proporcional a esta aplicada na entrada do amplificador. Assim, a tensão diferencial

aplicada na entrada do OTA produzirá na saída um desequilíbrio de corrente com sinal contrário

daquele causado pelos descasamentos dos transistores do circuito de polarização, compensando

os erros de descasamento. Mesmo assim, ainda restará na saída do OTA uma tensão DC

responsável por compensar os descasamentos do amplificador. Essa tensão DC é denominada

offset diferencial (𝑉𝑜𝑓𝑓,𝑑𝑖𝑓). Esse offset depende diretamente do erro de descasamento nas

correntes de polarização, que é diretamente proporcional a essa corrente. Além disso, o offset

diferencial é inversamente proporcional à transcondutância do OTA, pois quanto maior o 𝐺𝑚,

menor será a tensão diferencial necessária para compensar os mesmos erros de descasamento

de corrente na saída. Por essa razão, o offset diferencial constitui um grande problema em

OTA’s de baixa transcondutância.

Para medir 𝑉𝑜𝑓𝑓,𝑑𝑖𝑓, foi utilizado o circuito da Figura 5.3. Nessa topologia, a alta

impedância de saída do OTA, combinada com um desbalanço de corrente, gera uma tensão

0.5 1 1.5 2 2.50

1

2

3

4

5


TH

D (

%)

Vctrl = 0.8 V

Vctrl = 1.0 V

Vctrl = 1.5 V

36

suficientemente alta na saída. Como a tensão de saída está sendo aplicada negativamente na

entrada, o circuito se estabiliza com a tensão que corresponde à 𝑉𝑜𝑓𝑓,𝑑𝑖𝑓.

vout

Figura 5.3: Circuito para medir a tensão de offset diferencial.

A medida foi, então, feita com 500 simulações de Monte Carlo, considerando

variações de parâmetros de fabricação e descasamento de componentes. Foi gerado, então, o

histograma da Figura 5.4 (a).

Também não se pode deixar de medir a tensão de modo comum, que surge na saída do

OTA, causada pelo descasamento entre os transistores de canal N e de canal P do cascode

dobrado do circuito do OTA. Assim, será possível avaliar se essa tensão está, de fato, sendo

compensada pelo CMFB. A fim de avaliar como os descasamentos e variações nos parâmetros

dos transistores afetam a tensão de modo comum na saída do OTA, foram realizadas outras 500

simulações com os mesmos parâmetros de variação de Monte Carlo. O circuito usado para

medir foi o mesmo da Figura 5.3, onde a tensão medida será a média das tensões nos terminais

de saída. A Figura 5.4 (b) mostra o resultado também em histograma.

(a)

-0.2 -0.15 -0.1 -0.05 0 0.05 0.1 0.15 0.2 0.25 0.30

10

20

30

40

50

60

Tensão de offset diferencial (mV)

Núm

ero

de o

corr

ência

s

37

(b)

Figura 5.4: Histogramas contendo a distribuição da tensão de offset diferencial (a)

e a tensão de modo comum (b) na saída do OTA.

Para a tensão de offset diferencial, o valor médio é de −89,6 μV e o desvio padrão

ficou em 6,29 mV. A média não é zero devido ao número finito de simulações de Monte Carlo.

Para a tensão de modo comum, o valor médio ficou em 45,35 μV e o desvio padrão ficou em

89,95 mV. Esses resultados mostram que os valores estão aceitáveis se comparados com a

excursão de sinal na saída do OTA.

Para a medição da resposta em frequência 𝑉𝑜

𝑉𝑖𝑛⁄ do OTA, foi utilizado o circuito da

Figura 5.5. O objetivo é verificar para qual faixa de frequència o circuito opera adequadamente

como um integrador. Por esse motivo, o circuito consiste em um integrador Gm-C, cujo valor

da capacitância C foi ajustado em dois valores diferentes: 𝐶 = 𝐶2 = 0,98 pF, que é o valor da

menor capacitância do filtro, e 𝐶 = 𝐶3 = 2 pF, que é o valor da maior capacitância do filtro,

conforme mostrado no Capítulo 2, na Tabela 2.2.

vin vo

2C

2C

Figura 5.5: Integrador Gm-C usado para a simulação da resposta em frequência do OTA.

Pelo gráfico da Figura 5.6, tem-se que, nos dois casos, o ganho na banda passante é

igual a 61 dB (1122,02 V/V) e a fase inicial é igual a 0°. Observa-se a presença de um pólo de

-0.4 -0.3 -0.2 -0.1 0 0.1 0.2 0.30

5

10

15

20

25

30

35

40

Tensão de modo comum na saída (V)

Núm

ero

de o

corr

ência

s

38

baixa frequência em, aproximadamente, 51,28 Hz para a curva de Cmax e outro em,

aproximadamente, 91,50 Hz para a curva de Cmin, mostrando que a função de transferência do

integrador não é ideal, justamente devido à impedância de saída finita do OTA real. Essa função

de transferência é, então, dada por 𝐻(𝑠) =𝐺𝑚𝑅𝑜

1+𝑠𝑅𝑜𝐶 , onde 𝑅𝑜 é a impedância de saída do OTA.

Como o ganho DC 𝐴𝑜 é dado por 𝐴𝑜 = 𝐺𝑚𝑅𝑜 e, como mostrado no Capítulo 3, na Seção 3.5,

𝐺𝑚 = 784,9 nA/V, temos 𝑅𝑜 =𝐴𝑜

𝐺𝑚=

1122,02

784,9∙10−9→ 𝑅𝑜 = 1,43 GΩ.

Para que a resposta em frequência do integrador seja o mais próximo possível do ideal

para a frequência de interesse deste projeto, essa impedância de saída deve ser alta. Nota-se

que, para a frequência de 100 kHz, o circuito se comporta como um integrador, com o ganho

caindo a uma taxa de 20 dB/déc e a fase fica em - 89,9°, mostrando um comportamento

satisfatoriamente próximo do ideal.

Figura 5.6: Resposta em frequência do circuito integrador da Figura 5.5. Aqui, Cmax refere-

se ao valor da maior capacitância do filtro e, Cmin, ao valor da menor.

Com o mesmo circuito da Figura 5.5, foi simulado o espectro de ruído na entrada do

OTA. A Figura 5.7 mostra o espectro de ruído para os dois valores de capacitância. Observa-se

100

101

102

103

104

105

106

107

108

-80

-60

-40

-20

0

20

40

60

80

Frequência (Hz)

Ganho (

dB

)

C = Cmin

C = Cmax

100

101

102

103

104

105

106

107

108

-180

-160

-140

-120

-100

-80

-60

-40

-20

0

Frequência (Hz)

Fase (

gra

us)

C = Cmin

C = Cmax

39

que são rigorosamente iguais, mostrando que a densidade de ruído é independente da

capacitância do filtro. Esse tipo de curva é característico da densidade espectral de potência

predominantemente do tipo flicker, que é mais alta em baixas frequências. Essa característica

se mantém até algumas poucas centenas de kHz. Na frequência de 100 kHz, predomina um

ruído com densidade espectral constante do tipo térmico de aproximadamente 1 μV2/Hz.

Figura 5.7: Densidade espectral de ruído na entrada do OTA. Curvas sobrepostas para

as duas capacitâncias mostra a independência entre ruído e estes capacitâncias.

É também igual a medida de Total Input Referred Noise (TIRN) para as duas

capacitâncias (1,371 ∙ 10−7𝑉2). A Tabela 5.2 mostra o percentual de contribuição de ruído

gerado pelos principais transistores do circuito do OTA da Figura 3.1. Os transistores que

contribuem com menos de 0,29 % de ruído não foram listados. Comparando esta tabela com a

Tabela 5.1, vê-se que, os transistores que mais contribuem com o percentual de ruído

equivalente na entrada, são aqueles cuja corrente 𝐼𝐷 é maior. Isso se deve ao fato de que a

contribuição de ruído por um transistor é proporcional à sua transcondutância que, por sua vez,

é proporcional à corrente de dreno que passa por ele e inversamente proporcinal à sua tensão

de overdrive [1]. Nota-se que, para as o transistores com maior contribuição, a diferença de

percentual é pouco significativa.

100

101

102

103

104

105

0

1

2

3

4

5

6x 10

-5

Frequência (Hz)

De

nsid

ad

e d

e P

otê

ncia

de

Ru

ído

(V

²/H

z)

C = Cmin

C = Cmax

40

Tabela 5.2: Percentual de contribuição de ruído equivalente na entrada dos transistores para os dois

valores de capacitância.

Transistores Contribuição (%)

Cmax Cmin

MD3, MD4 44,33 44,13

MA1, MA3 3,52 3,50

MB5, MB6 0,87 0,87

MA2, MA4 0,42 0,42

ME1, ME2 0,29 0,29

As demais simulações do OTA foram realizadas com o método de Monte Carlo, para

analisar como o projeto é influenciado pelas variações de parâmetros de processo e

descasamentos entre transistores.

Uma característica importante a ser analisada é a tendência do OTA de rejeitar a tensão

de modo comum em seus terminais de entrada, tendência essa denominada Commom Mode

Rejection Ratio (CMRR) [6]. O CMRR de um amplificador diferencial é definida como a razão

entre o ganho diferencial pelo módulo do ganho de modo comum, ou seja, 𝐶𝑀𝑅𝑅 (dB) = 20 ∙

log (|𝐴𝑑

𝐴𝐶𝑀|).

Outra característica a ser analisada é a tendência do OTA a rejeitar a fonte de

alimentação, denominada Power Supply Rejection Ratio (PSRR). Essa tendência é definida

como 𝑃𝑆𝑅𝑅 (dB) = 20log (𝐴𝑑

∆𝑉𝑜∆𝑉𝐷𝐷

⁄), onde

∆𝑉𝑜

∆𝑉𝐷𝐷 é a razão de ganho de pequenos sinais entre

a fonte ∆𝑉𝐷𝐷 e a saída ∆𝑉𝑜 do OTA.

Para a simulação do CMRR e do PSRR, foi usado o circuito da Figura 5.8, que consiste

em dois estágios de amplificação, onde K1 = 1 e K2 = 100, intercalados por um filtro passa-

baixas, onde R1 = 10 kΩ e C1 = 1 F. A saída do segundo estágio de amplificação do modelo

ideal de CMFB é conectada na entrada pela fonte de tensão diferencial. O modelo foi assim

montado para que o filtro passa-baixas RC da figura mantenha baixo o nível de tensão de offset

diferencial 𝑉𝑜𝑓𝑓,𝑑𝑖𝑓, levando ao segundo estágio de amplificação apenas a parcela DC da tensão

diferencial na saída do OTA. Assim, a parcela DC é realimentada na entrada, evitando que a

tensão de saída no OTA sature quando os descasamentos entre os transistores forem

considerados nas simulações de Monte Carlo. Foram rodadas 100 simulações de Monte Carlo

41

para cada um, considerando ao mesmo tempo variações dos parâmetros de processo e

descasamento entre transistores.

2C

2C

K 1

R1

C1

K 2vd

vcm

vd

vd

Figura 5.8: Circuito utilizado para a simulação de Monte Carlo do CMRR e PSRR do OTA.

O resultado pode ser conferido nas famílias de curvas exibidas na Figura 5.9. O menor

ganho de CMRR ficou em 27,74 dB, represenstando o pior caso, e a maior parte das curvas

ficou entre esse valor e 72,37 dB, e o máximo valor chega em 104,5 dB. Para o PSRR, o menor

valor ficou em 23,82 dB e a maior parte das curvas ficou entre esse valor e 62,44 dB, com uns

poucos desvios até 84,28 dB.

(a)

(b)

Figura 5.9: Simulações de Monte Carlo para o CMRR (a) e PSRR (b).

101

102

103

104

105

106

107

108

109

0

20

40

60

80

100

120

Frequência (Hz)

CM

RR

(dB

)

101

102

103

104

105

106

107

108

109

-20

0

20

40

60

80

100

Frequência (Hz)

PS

RR

(dB

)

42

Em se tratando da transcondutância do OTA, as variações dos parâmetros de processo

de fabricação podem afetar muito mais o seu comportamento se comparado com o

descasamento dos transistores. Isso se deve ao fato de que a transcondutância do OTA se deve

principalmente ao projeto do transistor MC, cuja resistência equivalente é afetada diretamente

pelos parâmetros de processo. As Figuras 5.10 (a) e (b) ilustram essa propriedade. A tensão de

controle foi ajustada em Vctrl = 1 V para todas as simulações a partir deste ponto do trabalho.

Enquanto em (a) a transcondutância pode variar numa faixa de 418 a 1066 nA/V

aproximadamente, em (b) a variação não passa da faixa de, aproximadamente, 782 a 822 nA/V.

(a)

(b)

Figura 5.10: Comportamento da trancondutância do OTA frente às variações de parâmetro de

processo (a) e ao descasamento de transistores (b).

5.2. Simulações do Sistema de CMFB

As simulações desta seção visam avaliar o desempenho do controle de modo comum.

Inicialmente, foi avaliado o comportamento da corrente no cascode de saída do OTA perante

-2.5 -2 -1.5 -1 -0.5 0 0.5 1 1.5 2 2.5

-5

0

5

10

15

x 10-7


Tra

nscondutâ

ncia

(nA

/V)

-2.5 -2 -1.5 -1 -0.5 0 0.5 1 1.5 2 2.5

-6

-4

-2

0

2

4

6

8

10

12

x 10-7


Tra

nscondutâ

ncia

(nA

/V)

43

a tensão de modo comum. Foram feitas 100 simulações de Monte Carlo, considerando, como

mostrado na Figura 5.11, variações de parâmetros de processo, descasamento de transistores

e considerando os dois casos simultaneamente.

(a)

(b)

(c)

Figura 5.11: Comportamento da corrente de saída do OTA como função da tensão de modo

comum frente (a) às variações de parâmetros de processo, (b) descasamento de transistores e (c) esses dois

efeitos ocorrendo simultaneamente.

Observa-se que, em (a), a variação de corrente aumenta com o módulo da tensão de

modo comum mas, depois de ± 1V, a variação diminui um pouco. A corrente se mantém em

-1.5 -1 -0.5 0 0.5 1 1.50

1

2

3

4

5

6x 10

-6

Tensão de modo comum (V)

Corr

ente

de s

aíd

a (

uA

)

-1.5 -1 -0.5 0 0.5 1 1.50

1

2

3

4

5

6x 10

-6


Corr

ente

de s

aíd

a (

uA

)

-1.5 -1 -0.5 0 0.5 1 1.50

1

2

3

4

5

6

7x 10

-6


Corr

ente

de s

aíd

a (

uA

)

44

3 μA para tensão nula de modo comum, que é exatamente a corrente de polarização na saída

do OTA. Além disso, a família de curvas é simétrica em relação ao eixo vertical. Isso acontece

pois os parâmetros de processo são variados igualmente para transistores do mesmo tipo.

Essa simetria já não é vista em (b), precisamente devido ao descasamento entre

transistores. As variações nas curvas aumentam junto com a corrente. Em (c), têm-se o

resultado considerando esses dois efeitos simultaneamente.

Na Figura 5.12, temos os resultados do mesmo tipo de estudo, mas agora, a corrente

de saída do OTA é função da tensão diferencial na saída. Observa-se que, no caso (a), a

variação é mínima para a faixa de tensão entre, aproximadamente, ±1 V, enquanto em (b) a

variação é bastante expressiva. Isso se deve ao fato de que o descasamento entre transistores

do tipo N e do tipo P no circuito do CMFB causa desbalanço de corrente na saída do OTA,

afetando diretamente o ganho, causando o deslocamento da curva vista na figura. Apesar

dessas variações em (a) ou em (b), para cada curva a corrente de polarização na saída do OTA

se mostra praticamente constante e independente da tensão diferencial na saída, que é o que se

espera de um sistema de CMFB. A Figura 5.12 (c) mostra o resultado combinado dos dois

efeitos que foram simulados em (a) e (b).

(a)

(b)

-3 -2 -1 0 1 2 32.9

2.95

3

3.05

3.1

3.15

3.2

3.25

3.3x 10

-6


Corr

ente

na s

aíd

a d

o O

TA

(uA

)

-3 -2 -1 0 1 2 32.8

2.85

2.9

2.95

3

3.05

3.1

3.15

3.2

3.25x 10

-6


Corr

ente

na s

aíd

a d

o O

TA

(uA

)

45

(c)

Figura 5.12: Comportamento da corrente de saída do OTA como função da tensão diferencial de saída

frente (a) às variações de parâmetros de processo, (b) descasamento de transistores e (c) esses dois efeitos

ocorrendo simultaneamente.

5.3 Simulações do Filtro

Finalmente para o filtro Gm-C, foi analisada sua sensibilidade quanto às variações de

processo, descasamento de componentes e depois esses dois efeitos simultaneamente. Foram

feitas 100 simulações de Monte Carlo em cada um dos três casos. A Figura 5.13 mostra a

resposta em frequência do filtro considerando as variações de processo. Nota-se que o ganho

não é afetado, mas sim, a frequência de corte. Isso se deve ao fato de que a transcondutância do

OTA é afetada diretamente pelos parâmetros de processo, como já foi mostrado na Figura 5.10.

(a)

-3 -2 -1 0 1 2 32.8

2.9

3

3.1

3.2

3.3

3.4

3.5x 10

-6


Corr

ente

na s

aíd

a d

o O

TA

(uA

)

102

103

104

105

106

107

-150

-100

-50

0

Frequência (Hz)

Ganho (

dB

)

46

(b)

Figura 5.13: Simulações de Monte Carlo para a resposta em frequência do filtro considerando

variações dos parâmeros de processo.

Já na Figura 5.14, onde se considera o descasamento entre os transistores, apenas o

ganho é afetado em toda a banda passante, pois este depende das transcondutâncias e das

impedâncias de saída dos transistores, que são diretamente afetados pelos descasamentos entre

eles.

Figura 5.14: Simulações de Monte Carlo para a resposta em frequência do filtro considerando

descasamento de transistores.

104

105

-9.5

-9

-8.5

-8

-7.5

-7

-6.5

-6

-5.5

Frequência (Hz)

Ganho (

dB

)

102

103

104

105

106

107

-140

-120

-100

-80

-60

-40

-20

0

Frequência (Hz)

Ganho (

dB

)

104

105

-8

-7.5

-7

-6.5

-6

-5.5

Frequência (Hz)

Ganho (

dB

)

47

Considerando a Figura 5.13, pode-se compará-la com a Figura 3.9 (b). Nota-se que a

variação da frequência de corte devido às variações dos parâmetros de processo de fabricação

é menor do que a faixa de valores para a qual o filtro Gm-C pode ser ajustada. Isso significa que

o projeto do filtro compensa perfeitamente os efeitos de variação de parâmetros de processo,

bastando, para isso, sintonizar a tensão Vctrl até que se consiga a frequência de corte

especificada. A Figura 5.15 mostra os efeitos combinados de variação de parâmetros de

processo de fabricação e descasamento de componentes.

Figura 5.15: Efeitos combinado de variação de parâmetros de processo e descasamento

de componentes.

Sobre a análise de ruído para o filtro Gm-C, foi medida a TIRN em 1,163 ∙ 10−6V2 e,

na saída, 2,683 ∙ 10−7V2. A Figura 5.16 mostra a curva de densidade espectral de potência para

o ruído na saída do filtro. Assim como foi mostrado para o OTA na Figura 5.7, o ruído é

predominantemente do tipo flicker para até algumas dezenas de quilohertz, para depois

predominar o ruído térmico. Aqui, porém, observa-se uma particularidade: chegando na

frequência de 100 kHz, o gráfico mostra uma tendência do ruído de aumentar, pasando por um

mínimo de aproximadamente 2,85 μV2/Hz.

102

103

104

105

106

107

-140

-120

-100

-80

-60

-40

-20

0

Frequência (Hz)

Ganho (

dB

)

104

105

-8.5

-8

-7.5

-7

-6.5

-6

-5.5

-5

Frequência (Hz)

Ganho (

dB

)

48

Figura 5.16: Densidade espectral de ruído na saída do filtro Gm-C.

Para medir a tensão de modo comum na saída do filtro, foram feitas 500 simulações

de Monte Carlo, considerando variação nos parâmetros de processo de fabricação e

descasamento de componentes. A Figura 5.17 mostra os resultados em histogramas. O valor da

média foi de -7,07 mV e do desvio padrão foi de 66,76 mV. Pode-se, então, concluir que o

CMFB proposto foi bem sucedido em ajustar a tensão modo comum dos OTA’s.

Figura 5.17: Número de ocorrências para valores de tensão de modo comum na saída

do filtro Gm-C.

Por último, foi obtida, por simulação, a potência dissipada na polarização do filtro,

que ficou em 1,06 mW.

100

101

102

103

104

105

0

0.5

1

1.5x 10

-4

Frequência (Hz)

Densid

ade d

e P

otê

ncia

de R

uíd

o (

V²/

Hz)

-0.3 -0.25 -0.2 -0.15 -0.1 -0.05 0 0.05 0.1 0.15 0.20

10

20

30

40

50

60

70

Tensão de modo comum

Núm

ero

de o

corr

ência

s

49

6. Conclusão

No decorrer dos capítulos anteriores deste trabalho, foram mostrados os métodos de

desenvolvimento e seus respectivos resultados para o projeto do Controle Realimentado de

Modo Comum proposto, o amplificador de transcondutância OTA onde será aplicado o CMFB

e o filtro utilizado como aplicação para esses sistemas.

Neste último capítulo, serão apresentadas algumas comparações de resultado ainda não

mostradas, além de um análise geral dos resultados e da importância deste trabalho, assim como

ideias para desenvolvimentos futuros de projetos relacionados.

6.1. O Filtro Gm-C Contínuo no Tempo

O filtro Gm-C contínuo no tempo projetado mostrou resultados satisfatórios se

comparado com o filtro ideal. Na Figura 5.15, onde é mostrada a reposta em frequência do filtro

projetado, o ganho se encontra na faixa de -6,34 dB até -5,47 dB devido às variações dos

parâmetros de processo de fabricação e descasamento entre componentes do filtro. Já na Figura

2.5, onde é mostrada a reposta em frequência do filtro ideal, nota-se um ganho DC de -6,02 dB

com 1 dB de ripple na banda passante. Esse valor está quase localizado no meio da faixa de

valores do filtro projetado. Sobre a frequência de corte, a tensão de controle Vctrl sintoniza

perfeitamente dentro da faixa de valores possíveis como mostrado na Figura 5.13, comparada

com a Figura 3.9 (b).

É importante lembrar que o filtro foi projetado a partir de seu protótipo ladder. Esse

tipo de filtro possui baixa sensibilidade aos parâmetros considerados nas simulações de Monte

Carlo, já que a sensibilidade do filtro Gm-C projetado foi herdada do seu protótipo.

6.2. O Circuito do OTA

Com relação ao OTA, os resultados foram bem sucedidos: a transcondutância ficou

baixa e com um bom escopo de valores para a sua sintonia, como mostrado na Figura 3.7 (b),

onde a transcondutância é obtida em função da tensão diferencial de entrada no OTA. Além

disso, a operação é linear para uma faixa ampla de tensão diferencial de entrada, como mostrado

na Figura 3.7 (a), onde a corrente de saída é função da tensão diferencial de entrada no OTA.

50

A maior desvantagem sobre a topologia do OTA proposto é a tensão de offset

diferencial devido aos descasamentos entre os transistores, mas os resultados mostrados no

histograma da simulações de Monte Carlo da Figura 5.4 (a) revelam um nível aceitável de

tensão para o circuito do filtro.

Sobre o ruído produzido pelo OTA, constatou-se que os transistores MD3 e MD4 do

cascode dobrado da Figura 3.1 são os principais contribuidores, seguidos dos transistores MA1

e MA3 que compõem os atenuadores e operam na região de saturação. Isso se deve à alta corrente

de dreno que passa por estes transistores, aumentando a transcondutância. Um desafio para

trabalhos futuros, pode ser tentar diminuir essa contribuição de ruído sem diminuir a excursão

de sinal na saída do OTA. Como a contribuição de ruído por um transistor aumenta com o

aumento da sua transcondutância e a corrente de polarização para o OTA é fixada pela

transcondutância deste, sobraria pensar em aumentar a tensão de overdrive desses transistores,

mas isso afetaria diretamente a excursão de sinal na saída do OTA.

6.3. O Controle Realimentado de Modo Comum Proposto

Finalmente, sobre o CMFB proposto por este trabalho, mostrou-se a importância do

uso de um controle deste tipo para atuar na parcela DC da tensão de saída de amplificadores

totalmente diferenciais. Como mostrado no Capítulo 1, os tipos anteriormente aplicados de

sensor de modo comum possuem problemas de linearidade que o sensor CMFB projetado neste

trabalho não tem. O CMFB mostrou-se bastante independente da tensão diferencial na saída do

OTA, como mostrado na Figura 4.7 (a) que exibe a corrente de saída em função dessa tensão.

Por outro lado, o circuito do CMFB responde com uma sensibilidade satisfatória à

parcela DC de modo comum na saída do OTA, como mostrado na Figura 4.7 (b), onde vê-se o

comportamento da corrente na saída do OTA em função dessa tensão. Pode-se ver ainda, a

compensação bem sucedida da tensão de modo comum por parte do CMFB nas saídas do OTA

e do filtro Gm-C, respectivamente, nas Figuras 5.4 (b) e 5.17. Concluíndo, o circuito CMFB

proposto foi projetado com sucesso.

51

Referências Bibliográficas

[1] RAZAVI, B., Design of analog CMOS integrated circuits. McGraw-Hill, 2001.

[2] Duque-Carrillo , J.F. “Control of the common mode component in CMOS continuous-time

fully differential signal processing”, Analog Integrated Circuits and Signal Processing, 4 , pp-

131-140, Nov 1993.

[3] Parsh, T.; Kleine, U.; Klinke, R.. “A low voltage differential opamp with novel commom mode

feedback”, Proceeding of the IEEE International Conference on Eletronic Circuits Systems,

vol.2, pp-345-348, 1998.

[4] Choy, T.; Kaneshiro, R.T.; Brodersen, R.W.; Gray, P.R.; Jett, W.B.; Wilcox, M. “High-

frequency CMOS switched-capacitor filters for communications application”. IEEE J. Solid-

State Circuits, Vol.18, pp. 652-664, 1983.

[5] R.A. Whatly, "Fully differencial operational amplifier with DC common-mode feedback",

U.S. Patent 4 573 020, Feb 25, 1986.

[6] Soares, C. F. T. Métodos para aprimorar o projeto e o layout de filtros analógicos em

circuitos integrados CMOS. Tese de D. Sc. – UFRJ/COPPE/Programa de Engenharia Elétrica,

Rio de Janeiro, Brasil, 2009.

[7] Carlos F.T. Soares, Gustavo S. de Moraes, Antonio Petraglia, “A low-transconductance

OTA with improved linearity suitable for low-frequency Gm-C filters”. Microeletronic Journal,

45, 1499-1507, 2014.

Documents

Sistema de Controle de Modo Comum com Alta Linearidade para