Literaturverzeichnis

zu Kapitel 1 und 2:

/ 1/ R. Pashley, K. Kokonnen, R. Jecmen, S. Liu, W. Owen H-MOS Scales Traditional Devices to Higher Performance Level Electronics, 18 Aug 1977, pp. 94 - 99

/ 2/ E. R. Hnatek Semiconductor Memory Attrition Summary Semiconductor Test Symposium 1976, pp. 35 - 40

/ 3/ Intel Appl. Staff 1702A Silicon Gate MOS 2k PROM Intel RR-6, 1976

/ 4/ B. Pascoe 2107A/2107B N-channel Silicon Gate MOS 4k RAMs Intel RR-7, 1975

/ 5/ B. Pascoe Polysilicon Fuse Bipolar PROMS Intel RR-8, 1975

/ 6/ B. Pascoe MOS static RAMs Intel RR-9, 1975

/ 7/ B. Pascoe 8080/8080A Microcomputer Intel RR-l0, 1976

/8/ G. Gear Intel 2708 8k UV Erasable PROM Intel RR-12, 1976

/9/ B. Euzent 2115/2125 N-channel Silicon Gate MOS lk Static RAMs Intel RR-14, 1976

188

/10/ D. Crook Intel 2104A N-channel Silicon Gate 4k Dynamic RAM Intel RR-15, 1977

/11/ J. Haynes Intel SBC 80/10 Single Boord Computer Intel RR-17, 1977

/12/ B. Euzent, S. Rosenberg H-MOS Reliability Intel RR-18, 1978

/1 3/ D. Crook Intel 2117 N-channel Silicon Gate 16k Dynamic RAM Intel RR-20, 1979

/14/ D. A. Brown iAPX 86, 88 Microprocessor Family Intel RR-27, 1981

/15/ J. Haynes Intel lee Series II Microcomputer Development System Intel RR-28, 1980

/16/ Monol ithic Memories Programmable Read Only Memory Reliability Report II MN'i, 1974

/17/ Advanced Micro Devices AM901616k Dynamic RAM Reliability Report AMD, 1981

/18/ A. Aitken, P. Kung The Influence of Design and Process Parameters on the Rei iabil ity of CMOS Integrated Circuits Microelectronics and Reliability vol. 17, 1978; pp. 201-210

/19/ L. J. Gallace, H. L. Pujol, G. L. Schnable CMOS Reliability Microelectronics and Rei iabil ity, volo 17, 1978, pp. 287-304

/20/ Texas Instruments Preliminary Reliability Report for TI Series TMS 4030, TMS 4050, TMS 4060 4k RAMs TI bulletin CR-112

/21/ G. L. Schnable, Ro So Keen Failure Mechanism in Lorge-scale Integrated Circuits IEEE Trans on E. D. vol ED-16, No.4, Apr 1969, pp. 322-332

/22/ H. C. Rickers Microcircuit Device Reliability Memory/LSI Data Winter 75-76 Reliability Analysis Center RADC

/23/ Messerschmitt-Btslkow-Blohm Technische ZuverlHssigkeit Springer-Verlag Berlin, Heidelberg, New York 1971

/24/ Digest of Paper Semiconductor test symposium 1973, 1974, 1975, 1976, 1977

/25/ R. V. Pappo, E. Harris, M. Yates Screening Methods and Experience with MOS Memory Microelectronics and Reliability Vol. 17, 1978 pp. 193-200

/26/ E. R. Hnatek Microprocessor Device Reliability Microelectronics and Reliability Vol. 17, 1978 pp. 379-385

/27/ L. K. Anderson Some Package Reliability Implications of Current Trends in Large-scale Silicon Integrated Circuits Reliability Pysics 1978 pp. 121-123

/28/ A. A. Lakner, R. T. Anderson, A. Di G i anfi Li ppo Cost Effective Reliability Testing Proceedings 1978 Annual Reliability and Maintainability Symposium, pp. 271-278

/'B/ T. C. May, M. H. Woods A New Physical Mechanism for Soft-Errors in Dynamic Memories Reliability Physics 1978, pp. 30-40

/30/ R. P. Capece Alpha Stymie Statics Electronics, Mar 15,1979, pp. 85-86

/31/ M. Brodsky Hardening RAMs Against Soft Errors Electronics, Apr. 24, 1980, pp. 117-122

/32/ R. Mc Partland, J. Nelson, W. Huber Alpha-Particle-Induced Soft Errors and 64k Dynamic RAM Interaction International Reliabil ity Physics Symposium, Apr. 8-10, 1980

zu Kapitel 3:

/33/ W. Gtsrke ZuverlHssigkeitsprobleme elektronischer Schaltungen B. I-Hochschulskripten, Mannheim/Wien/ZUrich, 1969

/34/ W. Hilberg Elektronische digitale Speicher R. Oldenbourg Verlag Munchen - Wien, 1975

189

190

/35/ Koslow, Uschakow Handbuch zur Berechnung der Zuverltlssigkeit fUr Ingenieure Carl Hanser Verlag MUnchen, Wien 1979

/36/ W. Hilberg Die Auswirkungen von Integrationsfortschritten und Pro­duktionsverbesserungen auf die mittlere Lebensdauer von Hal bleiterschal tungen Frequenz 31, Heft 10, 1977, S. 302-311

/37/ W. G. Tees Predicting Failure Rates of Yield Enhanced LSI Computer Design, Febr. 1971, pp. 65-71

/38/ Blakeslee Digital Design with Standard MSI and LSI Wiley Interscience, 1975

/39/ TI Pocket Guide Texas Instruments Deutschland 1978

/40/ B. Halil The Microprocessor Failure Rate Predictions Microelectronics and Reliability, Vol. 17, 1978, pp. 211-222

/41/ G. Kasouf, S. Mercurio Evaluation of LSI/MSI Reliability Models Proc 1978 Annual Reliability and Maintainability Symposium

/42/ L. Mattera Component Reliability, Part 1 Electronics, Oct 2, 1975, pp. 91-98

/43/ T. Lehtinen, S. Nikkiltl On Microcomputer Based Multiprocessor System Reliability Euromicro 1978 Symposium, pp. 175-183

/44/ G. G. Peattie etal Elements of Semiconductor Device Reliability Proc. of the IEEE, Vol. 62, No.2, 1974, pp. 149-168

/45/ Mil itary Standardization Handbook 217-B US Departement of Defence, 1974

/46/ S. Rosenberg, D. Crook, B. Euzent H-MOS Reliability Reliability Physics 1978, pp. 19-22

au r3erdem : / 3/, / 4/, / 5/, / 6/, / 7/, / 8/, / 9/, /10/, /11/, /1 2/, /13/, /14/, /15/, /16/, /17/, /20/

zu Kapitel 4:

/47/ W. Auth PrUfstrukturen auf hochintegrierten LSI-Schal tkreisen NTG-Fachberichte Bd. 68, 1979, S. 159-161

/48/ B. Kijnemann, J. Mucha, G. Zwiehoff Signaturregister fUr selbsttestende ICs NTG-Fachberichte Bd. 68, 1979, S. 109-112

/49/ J. Mucha Testfreundliche VLSI-Schaltungen - Entwurfs- und PrUf­prinzipien ntz Bd. 32 (1979) Heft 7, S. 442-447

/50/ W. Barraclough, A. C. L. Chiang, W. Sohl Techniques of Testing the Microcomputer Family Proceedings of the IEEE, Vol. 64, No.6, 1976

/51/ M. A. Breuer, S. Chang, S. Y. H. Su Identification of Multiple Stuck-Type Faults in Combinational Networks IEEE Transactions on Computers, Vol. C-25, No.1, 1976

/52/ H. Y. Chang An Algorithm for Selecting an Optimum Set of Diagnostic Tests IEEE Transactions on Electronic Computers, Vol. EC-14, No.5, 1964

/53/ A. C. L. Chiang, R. Mc Caskill Two new approaches simplify testing of microprocessors Electronics, January 22, 1976, pp. 100-105

/54/ A. C. L. Chiang Test Schemes for Microprocessor Chips Computer Design; April 1975, pp. 87-92

/55/ R. W. Cook, W. H. Sisson, T. F. Storey, W. N. Toy Design of a Self-Checking Microprogram Control IEEE Transaction on Computers, Vol. C-22, No.3, March 1973

/56/ B. Ebel Mikroprozessor Selbsttest Elektron. Rechenanlag. 20 (1978), H. 4, S. 186-194

/57/ B. Ebel Automatische Testerstellung zur Fehlerdiagnose in Schaltwerken Elektron. Rechenanlag. 19 (1977), H. 5, S. 226-232

/58/ D. Hackmeister, A. C. L. Chiang Microprocessor Test Technique Reveals Instruction Pattern Sensivity Computer Design, December 1975, pp. 81-85

191

192

/59/ E. R. Hnatek 4 - Kilobit Memories Present a Challenge to Testing Computer Design, May 1975, pp. 117-125

/60/ W. GCSrke Testml:Sglichkeiten fUr LSI - Schaltkreise Elektron. Rechenanlag. 20 (1978), H. 5, S. 220-227

/61/ C. W. Green Checking out semiconductor memories for electronic switching systems Bell Laboratories Record; May 1977, pp. 131-136

/62/ K. P. Parker Adaptive Random Test Generation Design Automation + Fault-Tolerant Computing No.1 (1977), pp. 62-83

/63/ C. V. Ramamoorthy, L. C. Chang System Modeling and Testing Procedures for Microdiagnostics IEEE Transactions on Computers, Vol. C-21, No. 11 Nov. 1972

/64/ Ro J. Leaman, M. H. Lloyd, C. S. Repton The development and testing of a processor self - test program The Computer Journal, Vol. 16, No.4

/65/ S. A. Nilson M3R - Ein modulares Mehrmikrorechner-System mit RestverfUg­barkeit und ProzeBsicherungsstruktur

Elektron. Rechenanlag. 20 (1978); H. 3, S. 115-123

/66/ Vo P. Scrini Fau I t Diagnosis of Mi croprocessor Systems Computer, January 1977, pp. 60-65

/67/ B. Schusheim A Felxible Approach to Microprocessor Testing Computer Design, March 1976, pp. 67-72

/68/ W. GCSrke Mikroprozessoren- Zuverl ~ss igke i tsangaben und T estverfahren Mikroprozessoren und ihre Anwendungen 2, 1979 So 216-230 Oldenbourg Verlag MUnchen, Wien

/69/ R. E. Huston Testing Semiconductor Memories Symposium on Semiconductor Memory Testing 1973, pp. 27-62

/70/ R. Brown Pattern Sensitivity in MOS Memories Digest of Papers 1972, Testing to Integrate Semiconductor Memories into Computer Mainframes, pp. 33-46

/71/ T. Palfi Dynamic Memories Symposium on Semiconductor Memory Testing 1973, pp. 1-6

/72/ J. E. Fischer Test Problemes and Solutions for 4k RAMs Semicconductor Test Symposium 1974, pp. 53-71

/73/ R. Nevala, A. Pelletier Testing of Static Bipolar RAMs Semiconductor Test Symposium 1974, pp. 72-86

/74/ J. Beaston, M. Scott

zu Kapitel 5:

RAM Diagnostic Performs Nondestructive Check Electronics, Nov. 22, 1979, pp. 148-149

/75/ R. T. Yeh (Hrsg.) Current Trends in Programming Methodology Vol I + II Prentice-Hall, Inc., New Jersey, 1977

f /76/ S. S. Yau, R. C. Chung

Design of Self-Checking Software International Conference on Reliable Software 1975, pp. 450-457

/77/ O. J. Dahl, E. W. Dijkstra, C. A. R. Hoare Structured Programming Academic Press, New York, 1972

/78/ E. W. Dijkstra A Discipline of Programming Prentice-Hall, Inc, New Jersey, 1976

/79/ W. C. Hetzel Program Test Methods Prentice-Hall ,.Inc, New Jersey, 1973

/80/ J. R. Kane, S. S. Yau Concurrent Software Fault Detection IEEE Trans on Software Engineering, Vol 1, No.1, 1974

/81/ N. Wirth An Assesment' of the Programming Language PASCAL International Conference on Reliable Software 1975, pp. 23-30

/82/ J. B. Goodenough, C. L. Mc Growan Software Quality Assurance: Testing and Validation Proceedings of the IEEE Vol 68, No.9, 1980, pp. 1093-1098

/83/ K. Gewald, G. Haake, W. Pfadler Software Engineering Oldenbourg-Verlag MUnchen, Wien, 1979

193

194

/84/ H. Wedekind Systemanal yse Carl Hanser Verlag 1973

/85/ W. F. Danzer (Hrsg.) Systems Engineering Peter Hanste in Verlag 1976

/86/ J. L. Peterson Petri Netz Computing Surveys, Vol 9, No.3, 1977, pp. 223-249

/87/ H. Dref31er Problemlosung mit Entscheidungstabellen Oldenbourg Verlag MUnchen, Wien, 1975

/88/ E. Yourdon, L. Constantine Structured Design Yourdon Inc, New York

zu Kapitel 6:

/89/ Das TTL-Kochbuch Texas Instruments Deutschland GmbH, 1972

/90/ TTL-Appl ikationsbuch 2 Texas-Instruments Deutschland GmbH

/91/ G. Wolf Digitale Elektronik Franzis Verlag MUnchen 1977

/92/ Lewin Theory and Design of Digital Computers Mc Graw Hill Book Company, New York

/93/ J. AI tnether High Speed Memory System Design Using 2147 H Intel Application Note AP-74, 1980

/94/ B. Pohlmann, D. Giesbrecht Schnelle Fehlerdiagnose an bestUckten Leiterplatten Elektronik, Heft 5, 1979, S. 53-56

/95/ Designing with MECL 10.000 Motorola Inc, Semiconductor Products Division 1974

/96/ U. Tietze, Ch 0 Schenk Ha I ble i ter-Scha I tungstechn ik Springer Verlag Berlin Heidelberg, New York 1980

zu Kapitel 7:

/97/ M. Dol Cin Fehlertolerante Systeme Teubner StudienbUcher Bd 50, Teubner Verlag Stuttgart 1979

/98/ Eo Moehle

/99/

/100/

/101/

/102/

/103/

/104/

/105/

/106/

/107/

/108/

Fehlertolerante Rechnerstrukturen Arbeitsbericht Bd 10, Nr. 4, 1977, Universitat Erlangen NUrnberg

w. C. Carter, W. G. Bouricius A Survey of Fault~ Tolerant Computer Architecture and ist Evaluation Computer, Vol 4, No.1, 1971, pp. 9-16

F. P. Mathur Trends in Fault-Tolerant Computer Architecture Int. Workshop on Computer Architecture, Grenoble, 1973, pp. 1-44

A. Avizienis Architecture of Fault-Tolerant Computing Systems 1975 Int. Symposium of Fault-Tolerant Computing, pp. 3-16

A. Avizienis Fault-Tolerant Systems IEEE Trans on Com. C-25, Noo 12, 1976, pp. 1304-1311

A. Avizienis Fault-Tolerant Computing-Progress, Problems, and Prospects 1977 IFI P Congress Proceedings, pp. 405-420

D. R. Ballard Designing Fail-Save Microprocessor Systems Electronics, Jan 4, 1979, pp. 139-143

B. Courtois Some Results About the Efficiency of Simple Mechanisms for the Detection of Microcomputer Malfunctions 1979 Int. Symposium of Fault Tolerant Computing, pp. 71-74

F. Ruf Aspekte bei der Zuverlassigkeit integrierter Schal tungen Elektronik 1980, Heft 23, S. 43-47

G. Saucier Design Methodology of High Safety Systems on Microprocessors Euromicro Symposium 1978, pp. 160-166

J. C. Geffroy, M. Diaz Unified Approach to the Study of Self-Checking Systems Digital Processes, 3, 1977, pp. 289-306

195

196

/lrR/

/110/

/111/

/112/

/113/

/114/

/115/

/116/

/117/

/118/

/119/

/120/

J. F. Wakerly Partially Self-Checking Circuits and their Use in Performing Logical Operations IEEE Trans on Comp C-23, No.7, 1974, pp. 658-666

w. C. Carter, K. A. Duke, D. C. Jessep A Simple Self-Testing Decoder Checking Circuit IEEE Trans on Compo Vol. C-20, 1971, pp. 1413-1414

R. E. Lyons, W. Vanderkulk The Use of Triple Modular Redundancy to Improve Computer Reliability IBM Journal of Res. and Develop. Vol. 6, No.2, 1962

D. P. Sieworek Reliability Modeling of Compensating Module Failures in Majority Voted Redundancy IEEE Trans on Compo Vol. C-24, No.5, 1975

W. G. Broucious, W. C. Carter, P. R. Schneider Reliability Modeling Techniques for Self-Repairing Computer Systems Proc. of 24th Nat. Conf. of ACM, 1969, pp. 295-383

F. P. Mathur On Reliability Modeling an Analysis of Ultrareliable Fault-Tolerant Digital Systems IEEE Trans on Comp., Nov. 1971, pp. 1376-1381

C. A. Papenfuss The Availabil ity, Reliabil ity and Maintainabil ity of Redundant Systems General Electric Company, Sept. 1974

H. Y. H. Chuang, S. Das An Approach to the Design of Highly Reliable and Fail-Safe Digital Systems National Computer Conference 1974, pp. 637-642

J. F. Wakerly Microcomputer Rei iabil ity Improvement Using Triple-Modular Redundancy Proc. of the IEEE, Vol. 64, No.6, 1976, pp. 889-895

B. R. Borgerson, R. F. Freitas A Reliability Model for Graceful Degradation and Standby Sparing Systems IEEE Trans on Compo Vol. C-24, 1975, pp. 517-525

J. Goldberg, K. W. Levitt, J. H. Wensley An Organization for a Highly Survivable Memory IEEE Trans on Compo Vol. C-23, 1974, pp. 693-705

F. P. Mathur, A. Avizienis Rei iability Analysis for a Hybrid-Redundant Digital System: Generalized Triple Modular Redundancy with Self Repair AFIPS Conf. Proc. Vol. 36, 1970, pp. 375-383

/121/

/122/

/123/

/124/

/125/

/126/

/127/

zu Kapitel 8:

/128/

/1'E/

/130/

/131/

/132/

w. C. Carter et 01 A Theory of Design of Fault-Tolerant Computer Using Standby Sporing 1971 Int. Symposium of Fault-Tolerant Computing, pp. 83-86

D. P. Sieworek, E. J. Mc Clusky Switch Complexity in Systems with Hybrid Redundancy IEEE Trans on Compo Vol. C-22, No.3, 1973, pp. 276-282

A. D. Ingle, D. P. Sieworek A Reliability Model for Various Switch Designs in Hybrid Redundancy IEEE Trans on Compo Vol. C-25, No.2, 1976, pp. 115-133

A. Avizienis et 01 The STAR (Self-Testing- and-Repair) Computer: An Investigation of the Theory and Practice on Fault-Tolerant Computer Design IEEE Trans on Compo Vol. C-20, No. 11, 1971, pp. 1312-1321

C. V. Ramamoorthy, Y. Han Rei iability Analysis of Systems with Concurrent Error Detection IEEE Trans on Compo Vol. C-24, No.9, 1975, pp. 868-878

R. E. Kuehn Computer Redundancy: Design, Performance, and Future IEEE Trans on Rei. Vol. R-18, No.1, 1969, pp. 3-11

R. Hedtke Fehlertolerante Halbleiterspeicher D 17 Darmstadter Dissertation, 1979

W. W. Peterson, E. J. Weldon Error-Correcting Codes The MIT Press, Cambridge, London, 1972

J. Swoboda Codierung zur Fehlerkorrektur und Fehlererkennung R. Oldenbourg Verlag MUnchen, 1973

S. Lin An Introduction to Error-Correcting Codes Prentice-Hall Inc New Jersey, 1970

E. R. Berger-Damiani Nachrichtentheorie und Codierung in: Taschenbuch der Informatik, Springer Verlag, 1972

R. W. Hamming Error Detecting and Error Correcting Codes Bell Systems Techn. Journ, Apr. 1950, pp. 147-160

197

198

/133/

/134/

/135/

/136/

/137/

/138/

/139/

/140/

L. Levine, W. Meyers Semiconductor Memory Reliability with Error Detecting and Correcting Codes Compu ter, Oct. 1976, pp. 43-50

F. Gliem Die Ausfallwahrscheinlichkeit von Speichermodulen mit Feh I erkorrek tu r Elektron. Rechenanlagen 20 (1978), H. 4, S. 170-177

M. Y. Hsiao A Class of Optimal Minimum Odd-weight-column SEC-DED Codes IBM Journal of Res. and Develop., 1970, pp. 395-401

V. K. Malhotro, R. D. Fisher A Double Error-Correction Scheme for Peripheral Systems IEEE Trans on Comp, Vol. C-25, N. 2, 1976, pp. 105-114

S. J. Hong, A. M. Pate I A General Class of Maximal Codes for Computer Applications IEEE Trans on Comp, Vol. C-21, No. 12, 1972, pp. 1322-1331

R. Swanson Matrix Technique Leads to Direct Error Code Implementation Computer Design, Aug. 1980, pp. 101-108

R. A. Comley Error Detection and Correction for Memories Microprocessors, Vol. 2, No.1, 1978, pp. 29-33

J. Altnether Error Detecting and Correcting Codes Part 1 Intel AP-46, 1979

/141/ G. Tate, W. Miller EDC Chip Boosts Memory Reliability Electronic Design, Sept 1, 1980, pp. 151-155

/142/ D. Hunt, T. J. Tyson Error Detection and Correction Using SN 54/74 LS 630 or SN 54/74 LS 361 TI Application Report, Bulletin CA-201

/143/ K. Rallapalli CRC Error-Detection Schemes Ensure Data Accuracy EDN, Sept. 5, 1978 pp. 119-123

/144/ J. Wong, W. Kolofa, J. Krause Software Error Checking Procedures for Data Commun ication Protocols Computer Design, Febr. 1979, pp. 122-125

aul3erdem; /34/, /96/, /127/

/145/

/146/

/147/

F.J. Furrer Fehlererkennende Block - Codierung fUr die DatenUbertragung Bii'khauser Verlag, Basel - Boston - Stuttgart 1981

M. Maniar, K. Rallapalli Fire Codes in Custom Chip Clean Up Hard Disk Data Electronics, May 5, 1981, pp. 122 - 125

R.H. Sartore, D.W. Gulley Fire Codes Detects and Corrects Errors in Wide Words for Large RAMs Electronics, June 2, 1982, pp. 154 - 157

199

Stichwortverzeichnis

AbschluBwiderstCinde 89 Address Pari ty Bit 62

- Complementing 62 Adre&JberprUfung 118 Akkumulator 54 Aktivierungsenergie' 23,24,25,26,37 Alpha-Strahlung 7,10,14 Altemativprogramm 109 AlterungsausfCllle 12 analytische Entwurfsverfahren 100 AnschluBfaktor 28 AQL 38,39,40 Armen i us :. D i agramm 25, 31

- Regel 24 Ausbeutesteigerung 112 Ausfall - rate 16;19,21,23,30,37

- ursachen 1 3 - wahrscheinl ichkeit 16

Aussagesicherheit 31 availability 114

Background 61 Badewannenkurve 12 Bauelementeebene 2,38 Baumstruktur 102 Bausteintest 41 Bauteilekosten 3 BCH-Code 184 Beschleunigungsfaktor 24 Beschreibungsmethoden 99 Betri ebskosten 2

- zeit 17 BinCircodes 152 Binominalgesetz 38 bipolare Schaltkreise 9,10 Blockcodes 152 Bum-in 26

Checker 125 Checkerboard 62 Clamp-Diode 83 Code 141 Coderaum 145 Codi erfeh I er 99 Codierverfahren 153 Column Bars 65 Coverage 133 C RC- PrUfungen182

Datenbustest 50 Dauer eines Fehlers :10 Disturb from nearest neighbor 64 Dormancy- Faktor 1 32

. Duplizierung 122 dynamische - Berechnung 72

- Redul'ldanz 131 - Speicher 14

Einsatzebene 2,38 Entscheidungstabellen 99 Entwurfs - ebene 2

- fehler 99 - regeln 71

EPROM 14

fai I-save 49 Fehler - Oxyd 5

- kurzzeitig 10 - statisch 11

Feh I erarten 8,9 Fehlererkennung 118 Fehlerintoleranz 111 Fehler-Nomogramm 36

Fehlerrate 11,35 fehlersicherer Schaltkreis 124 Fehlerursachen 5,9 Festwertspei cher 13,60 FrUhausfl:lll e II Funktionstest 43,46

Gehl::lusefehler 7 Generator - matrix 153

- polynom 171 Gesamtkosten 2 Gewicht 145 Gleichsponnungstest 41 Goldpest 7 Graceful degradation 132,136 Gridding 79 Grundtest 54 GUteklasse 28

Halbleiterspeicher 14,141 H-Matrix 154 Hamming - code 158,183

- distanz 146 - grenze 148

Handshake - Prinzip 118 Hardware - Entwurf 71

- Redundanz 117 Hauptpolynom 172 Hybride Redundanz 137

Integrationsgrad 19 Impulserzeuger 96 irreduzierbare Polynome 186

kal te Reserve 132 Klassifizierung der Fehlerorten 10 Komplexitl::ltsfaktor 29 konstruktive Entwurfsverfahren 100 Kontrollwort 108 Kosten - Bauelemente 3

- Fehler 38 - gesamt 3 - Software 4

kritische Leitungsll::lnge 87

Lebensdauer 25,31 Leiterbahnbrucke 6

Leitungen 80 Lernkurven 21 Lernkurvenfaktor 28

March 61 Maskenfehler 8 Maskenredundanz 126 Masseleitung 76 Massetransport 6 MaterialprUfung 30 Matrizenrechnung 153 Meggitt-Decodierverfahren 178 Metallisierungsdefekte 6 Mikraprozessor "15 Mikroprozessortest 48 MIL-HDBK 27 Missionszeit 114

- verbesserungsfaktor 115 MOS-Schaltkreise 5 monostabile Schal tkreise 95 MTBF 114 MTIF 115 MTTF 17,24,114 MTTR ] 14

Nassi-Schneidermann Diagramm 102 Netzplantechnik 99 Neuordnen 132 nichtteilbare Codes 152 nichtzerstCSrender Speichertest 60 NMR 128 Nomogramm 36

Oberfll::lchendefekte 7 One disturbed 63 open-collector-Gatter 74,94 OperationscodeUberwachung 120 Outside-in-Methode 101 Oxydfeh I er 5

porallele Schnittstelle 69 Paritl::lts-Prufmatrix 154 Pari tl::ltsprUfung 145 pottern-sensitive Fehler 14,59 Peripherietest 69 Petri-Netze 99 Pflichtenheft 99 Ping-Pong 67 Platinenebene 38

201

202

Planungsphase 99 Poissan-Beziehung 32 Polynom 171 Power-down-reset 75 Programmablaufplan 102 Programmentwurf 1 01 Programmredundanz 107 Programmiersprache 101 PROM 13 Protection-Matrix 153 Prufstrukturen 44 PrUfsummenbildung 60 Pseudo-Halt 52

Qualittltsfaktor 28 Qualittltssicherung 16 Qual i ttltsstandard 38,40

RAM 14 Redundanz- dynamisch 131

- faktor 150 - hybrid 137 - statisch 126 - technik 111

Referenztyp 47 Reflexionen 80 Reliability 16 reliabil ity- improvement-factor (RIF) 115 Roll-back 1 fE, 116

Schleife 103 schri ttweise Verfeinerung 102 SEC- DED-Code 147, 162 selbstprUfende-IC's 45

-Schaltkreise 123 Selbsttestmethode 48 selbsttestende Schal tkreise 125 serielle- DatenUbertragung 170

-Schnittstelle 69 Sequenz 102 Shifted Diagonal 65 Signaturanalyse 46 singultlre Ereignisse 117 Sliding Diagonale 66 soft error 10,142 Software-entwicklung 99

-entwurf 97 -fehler 1 -kosten 97 -planung 98

-redundanz 116 -ztlhler 104

SpannungsstreB 42 Speicher-chip 59

-test 60 statische-Berechnung 72

-Redundanz 126 Steckverbinder 77 stetige Codes 152 Stich proben 31 StichprobenprUfungen 38 Stl:Srsignale 95 Sti:Srspannung 78 StreB 12 Stromversorgung 75 Struktogramm 102 strukturierte Programmierung 101 stuck-at-Fehler 11 systematische Codes 152

System-ausfallrate 17 -ebene 38 zuverltlssigkeit 2,71,97

Syndrom-generator 176 -vektor 155

Temperaturabhtlngigkeit 23 -beschleunigungsfaktor 24 -streB 41 -zyklus 41

time-out 121 TMR 127 Top-down-Entwurf 101 triple modulator redundancy 127 tri-state-Gatter 74,94 Testcomputer 46 testfreundliche Strukturen 43 Testkern 49,50 Testmuster-auswerter 45

-erzeugung 47,104 -generator 45

Test-obi ekt 48,49 -register 44 '-reihenfolge 48,49 -temperatur 31 -verfahren 41,46

Uberdeckungsfaktor 133 Uberlebenswahrscheinlichkeit 16,143 Ubersprechen 90 Umgebungsfaktor 28 unbenutzte Eingtlnge 72

VerfUgbarkeit 114 Vergleicherelement 126 Vergleichstest 57 Vertrauens-bereich 32

-grenzen 31 Versorgungsleitungen 75 Verunreinigungen 6 Verzweigung 102 Voraltern 41 Voter 127

Walk 67 Walking-One-Zero 68 Watch dog 121 Wellenwiderst<inde 80

Ztlhlerbaustein 69 Zeilen-Spalten-Ping-Pong 67 Zeitabhtlngigkeit der Ausfallrate 20 Zeit-redundanz 116

-Uberwachung 121 Zufalisausftlile 12 Zustandsdiagramm 99 Zuverltlssigkeif-Berechnung 16,27,113,138

-Programm 98 -Speicher 141 - Verbesserungsfaktor 115

zyklische Codes 171

203

Springer-Verlag Berlin Heidelberg New York Tokyo

T.Flik, H.Liebig

16-Bit-Mikro­prozessorsystenme Autbau, Arbeitsweise und Programmierung

Unter Mitarbeit von J. Wazeck 1982. 185 Abbildungen, 27 Tabellen. X, 246 Seiten DM42,-ISBN 3-540-11469-6

Inhaltsiibersicht: EinfUhrung in den Aufbau und die Programmierung eines Mikroprozessorsystems. - Der 16-Bit-Mikroprozessor. - Programmierungstechniken. - Systemstruktur. - Einl Ausgabeorganisation. - Einl Ausgabe-Controller und Einl Ausgabe-Computer. -16-Bit-Mikroprozessoren der Firmen Motorola, Zilog und Intel. - Literaturverzeichnis. - Sachverzeichnis.

Das Buch behandelt den Entwurfund die Program­mierung von 16-Bit-Mikroprozessorsystemen. Die Stoffauswahl orientiert sich an System en, die zur Zeit auf dem Markt sind; die Darstellung des Stoffes ist jedoch nicht firmenspezifisch, sondem erfolgt in einer nach methodischen Gesichtspunkten aufbereiteten Form (und ist insofem neu). Viele Bilder und Bei­spiele veranschaulichen das komplizierte Zusammen­wirken der einzelnen Bausteine.

Das Buch ermog1icht es, sich in die Technik der 16-Bit-Mikroprozessorsysteme einzuarbeiten und steht damit Anwendem in den verschiedensten techni­schen und wissenschaftlichen Disziplinen offen. Es solI sie in die Lage versetzen, sich fUr die fUr ihr Anwendungsgebiet am besten geeigneten Bausteine zu entscheiden, den Systemaufbau selbst zu planen und die dazugehOrige Software selbst zu entwerfen. -Daneben bietet das Werk aus der Sieht des Informati­kers eine Einflihrung in die Rechnerorganisation und die Assemblerprogrammierung und vermittelt Ein­blicke in die intemen FunktionsabUiufe der einzelnen Bausteine von Digitalrechnem.

Springer-Verlag Berlin Heidelberg New York Tokyo

U. Hofle-Isphording

ZuverUissigkeitsrechnung Einftihrung in ihre Methoden

1978. Mit zahlreichen Darstellungen. VIII, 179 Seiten DM 54,-ISBN 3-540-08412-6

Inhaltsiibersicht: Mathematische Hilfsmittel. - Die Zuver­liissigkeit einer Einheit. - Das Boolesche Modell. - Das Markowsche Modell.

H.Rosemann

ZuverUissigkeit und Verfiigbarkeit technischer Anlagen und Gerate Mit praktischen Beispielen von Berechnung und Einsatz in Schwachstellenanalysen

1981. 96 Abbildungen. XI, 188 Seiten DM 48,-ISBN 3-540-11000-3

Inhaltsiibersicht: Vorbemerkung. - Grundlagen der Wahr­scheinlichkeitsrechnung. - Einfache Anordnungen. -Methoden fUr die Analyse von Anordnungen. - Zuverliissig­keit im zeitlichen Verlauf. - Zuverliissigkeit und Verftigbar­keit. - Schwachstellenanalyse. - Literaturverzeichnis. -Sachverzeichnis.

W. Schneeweiss

Zuverlassigkeitstheorie Eine Einftihrung iiber Mittelwerte von binaren Zufallsprozessen

1973.41 Abbildungen. VIII, 144 Seiten DM 48,-ISBN 3-540-06193-2

Inhaltsiibersicht: Monoton steigende boolesche Funktionen zur Zustandsbeschreibung von redundanten System en. -Bestimmung der Verftigbarkeit redundanter Systeme als Erwartungswert der booleschen Systemfunktion. - Verftig­barkeit von Systemen mit vielen Untersystemen. - Berech­nung der Verftigbarkeit ohne Verwendung von Erwartungs­werten. - Mittlere ausfallfreie Betriebsdauer (MTBF) redun­danter Systeme ohne und mit Reparatur. - Berechnung von Verftigbarkeit und mittlerer Betriebsdauer bei speziellen Reparaturstrategien. - Intermittierende Betriebsanforderun­gen. - Digitalrechnerprogramme. - Anhang: Einige Grund­begriffe der Laplace - (/r) Transformation.