Kombinaciona kola

7/24/2019 Kombinaciona kola

1/17

5. KOMBINACIONA KOLA

Re je o kolima bez memorije kod kojih stanje na izlazima u trenutku "t" zavisi samo odstanja na ulazima u istom trenutku "t", a ne i od prethodnih stanja kroz koje je kolo prolo.

Kombinaciono kolo realizuje jednu ili vie prekidakih funkcija.

Kombinaciono kolo ima ulazne, izlazne i kontrolne prikljuke na kojima se pojavljujubinarne vrednosti.

Prema funkcijama postoje razliita kombinaciona kola: dekoderi, koderi, multiplekseri,demultiplekseri, binarni komparatori, sabirai, mnoai, kombinacione programabilne logikekomponente (PLD) kao to su PROM, PLA, PAL.

5.1. Dekoder

Dekoder je kombinaciono kolo sa vie ulaza i vie izlaza koje svakoj rei dovedenoj na ulaz,pridruuje re na izlazu u nekom drugom kodu, to se definie kao konverzija kodova.Pridruivanje je jednoznano jedan-prema-jedan (decoder, one-to-one mapping). Dekoder moeda ima ENABLE INPUTS (kontrolni ulazi) koji dozvoljavaju rad dekodera prema funkcionalnojtabeli, ili zamrzavaju stanje na izlazima dekodera na jednu unapred definisanu rekoja se dobijana izlazu bez obzira na stanje na ulazu.

Uobiajeno je da broj ulaza dekodera nbude manji od broja izlaza m.

Dekoder se definie sa blok - emom i sa funkcionalnom tabelom.

1


2/17

5.1.1. Binarni dekoder

Preslikavanje: n 2n

ULAZ: n-bitna binarna re

IZLAZ: aktivan 1 od 2nizlaza koji odgovara brojnoj vrednosti binarne rei na ulazu.

Ako je broj izlaza = 2nonda je dekoder potpun.

Ako je broj izlaza < 2n, onda je dekoder nepotpun.

PRIMER: Binarna rena ulazu ima 3 bita. Izlaza dekodera ima 8. Potrebno je da se za svakurena ulazu aktivira jedan od osam izlaza na kome se, na primer, upali lampica.

POTPUNI BINARNI DEKODER 3/8

Realizacija binarnog dekodera se svodi na realizaaciju svakog izlaza kao prekidake funkcijeod svih ulaznih varijabli. Potpun binarni dekoder od n-ulaza i m-izlaza ima m-Bulovih funkcija od"n" promenljivih. Poto svaka Bulova funkcija ima samo jednu jedinicu, ona se realizuje sa

jednim potpunim logikim proizvodom, odnosno sa jednim n-ulaznim I-kolom.

2


3/17

Dekoderska mrea se pravi u cilju poveanja broja ulaznih i izlaznih prikljuaka (kapaciteta)

dekodera, tako to se povezuje vei broj identinih ili razliitih dekodera u mreu.

PRIMER: Formirati dekodersku mreu 5/32 koristei etiri dekodera 3/8 i jedan 2/4.Prikljuak EN je zajedniki.

3


4/17

5.2. Koder

Generalno, dekoder konvertuje ulaznu re u izlaznu pri emu je broj ulaza manji od brojaizlaza. Ako je broj ulaza vei od broja izlaza, onda se takvo kolo oznaava kao KODER(encoder).

5.2.1. Binarni koder

Preslikavanje: 2n n

Ulaz: 2n binarnih promenljivih od kojih je aktivan samo jedan ulaz u datom trenutkuvremena. Ulazi su indeksirani od 0 do 2n-1. Aktivnom ulazu odgovara binarna rena izlazu ija je brojna vrednost jednaka indeksu aktivnog ulaza. Dekoder je

potpun ako je broj ulaza 2n, a broj izlaza n.Posebna vrsta dekodera su PRIORITETNI DEKODERI kod kojih se doputaistovremeno aktiviranje vie ulaza, a na izlazu se dobija vrednost kao da je

pobuen samo jedan ulaz i to onaj sa najveim indeksom.

Izlaz: n-bitna binarna re

PRIMER: Postoji osam tastera sa slovima A, B, C, D, E, F, G, H. Potrebno je da stiskanjesvakog tastera proizvede trobitnu binarnu rena izlazu kola. Istovremeno se stiskasamo jedan taster.

POTPUNI BINARNI KODER 8/3

Izlaz IDLE je L1 kada nije stisnut nijedan taster.

Realizacija binarnog kodera se svodi na realizaciju svakog od n izlaza kao prekidakefunkcije od 2nulaznih promenljivih.

Potpuni binarni koder od 2n ulaza i n izlaza ima n-Bulovih funkcija od 2n ulaza. Svaka

Bulova funkcija se moe realizovati sa jednim ILI kolom sa 2

2n

ulaza jer se na ulazu pojavljujusamo kombinacje koje sadre jednu L1, a svaka izlazna funkcija ima vrednost L1 na polovini svihmoguih pobuda na ulazu. Simbolika ema realizacije kodera 8/3 je data na slici.

4


5/17

5.3. Programabilne kombinacione logike komponente (PLD)

Programabilne kombinacione logike komponente su dekodersko-koderske strukture kojemogu da realizuju sume logikih proizvoda veliine odreene sa:

n - broj ulaza (nezavisno promenljivih);m - broj izlaza (suma proizvoda = funkcija);

p - broj razliitih proizvoda od "n" ulaza.

PLD kombinaciona komponenta.

Programabilnost PLD komponente se ostvaruje povezivanjem ulaza I kola u dekoderu sapromenljivima na n-ulaza (programiranje I kola) ili povezivanjem ulaza ILI kola u koderu saizlazima dekodera (programiranje ILI kola). Povezivanje se realizuje pregorevanjem silicijumskihosiguraa (samo jednom bez mogunosti reprogramiranja) ili se programiranje izvodi dovoenjemnaelektrisanja na plivajui izolovani gejt mosfeta (mogua viestruka programiranja/reprogramiranja).

Prema mestu gde se programiranje obavlja, PLD mogu biti: PROM, PLA, PAL.

Programiranje se obavlja korienjem softvera i programatora. Dakle, mainski.

5


6/17

5.3.1. PROM

PROM je dekodersko/ koderska struktura sa potpunim neprogramljivim dekoderom (I kola)nxp, p = 2

ni nepotpunim programljivim koderom (ILI kola)pxm. Programiranje obavlja korisnikjednokratnim spaljivanjem osiguraa pomou programatora.

Posebna varijanta PROM-a kod koje programiranje ne vri korisnik, nego proizvoapomoumaski pri izradi integrisanog kola, zove se ROM.

Posebna vrsta PROM-a kod koje se mogu vriti programiranje/ brisanje/ reprogramiranjekoristi za vezu MOSFET-ove sa plivajuim gejtom na kome se mogu trajno deponovati iliukloniti naelektrisanja, to daje ukljuen ili iskljuen tranzistor. Ako se komponenta moe brisati,ona se obeleava kao erasable PROM, odnosno EPROM. Ako se brisanje moe elektrino obaviti,komponenta se oznaava kao electricaly erasable PROM, odnosno EEPROM = E2PROM. Dakle,PROM, EPROM, E2PROM su PROM komponente iste strukture i funkcija samo su razliitetehnike u kojima se njihovo brisanje izvodi. Programiranje je uvek elektrino.

NAPOMENA: Posebna vrsta E2PROM-a kod koje ne moe sa se obrie samo jedan red utabeli, veblok od k redova, zove se FLE (FLASH). Kod flea se moe programirati svaki red utabeli posebno, kao i kod E2PROMA.

PROM komponenta se primenjuje za pamenje podataka. Sekundarno, moe da se koristi za

realizaciju prekidakih funkcija.Programljivo kombinaciono kolo PROM je dobilo naziv PROGRAMMABLE ONLY

MEMORY na osnovu primene za pamenje tablinog binarnog sadraja. Neka je potrebnoupamtiti "2n" binarnih rei duine "m". To znai da treba upamtiti tablicu:

INDEKSi

ULAZIIn-1 . . . I1I0

IZLAZIYm-1 . . . Y1Y0

01...2n-1

0 . . . 0 0

1 . . . 1 1

x . . . x x

x . . . x x

6


7/17

Ulazi In-1... I0se zovu ADRESE.

Izlazi Ym-1... Y0daju sadraj zapamen u nainu programiranja ILI matrice (kodera).

Memorija radi tako to ulazne promenljive dovedene na I0, ..., In-1, koje se zovu adrese,odabiraju izlaz I kola koji odgovara potpunom logikom proizvodu sa indeksom "i", gde je

decimalna vrednost indeksa jednaka binarnoj vrednosti adrese. Kada se odabere izlaz iz i-tog Ikola, sva ILI kola koja su programiranjem vezana za selektovano I kolo daju na svom izlazu L1,te se tako dobija niz L1 i L0 na izlazima Y0, ..., Ym-1, to predstavlja binarnu zapamenu reduine "m" na lokaciji (adresi) "i".

PRIMER: Ako je broj ulaza n, a izlaza m, PROM memorija ima kapacitet 2nrei od m bita.

(a) n=8 m=8 256 bytes = 256B(b) n=16 m=8 65536 bytes= 64kB

Generalno PROM sa m izlaza i nulaza moe da realizuje "m" prekidakih funkcija od "n"

promenljivih.

5.3.2. PLA

PLA je dekodersko/ koderska struktura sa nepotpunim programljivim dekoderom (I kola) nxp,p


8/17

5.3.3. PAL

PAL je dekodersko/ koderska struktura sa nepotpunim programljivim dekoderom (I kola) nxp,p


9/17

5.4. MultiplekseriMultiplekser je digitalni prekida koji prosleuje binarni signal sa jednog od "n" ulaza na

izlaz. Pored "n" binarnih ulaza i jeddnog izlaza, multiplekser ima selekcione ulaze koji selektujuulaz koji e biti prosleen do izlaza i "EN" ENABLE ulaz koji omoguuje funkciju kola (EN = 1)ili postavlja izlaz na nulu za bilo koje stanje ulaza.

Mogue je uoptiti definiciju multipleksera tako to u jednoj komponenti ima "b"multipleksera sa n ulaza i jednim izlazom i svi oni se pogone istim sekcionim ulazima i signalomdozvole EN.

Primer realizacije MUX 1/8.

9


10/17

Postoje razliite vrste multipleksera: MX 1/16; MX 2x1/4; MX 4x1/2. Njihovim sprezanjemse grade multiplekseri veeg kapaciteta. Na primer, MUX 1/32 sagraen od jednog MUX 1/4 ietiri MUX 1/8.

10


11/17

5.5. DemultiplekseriDemultiplekser je digitalni prekidakoji prosleuje binarni signal sa jednog ulaza na jedan od

n izlaza. To je obrnuta funkcija od multipleksera. Postoji jedan ulaz za podatke, s kontrolnih ulazai 2sizlaza za podatke. Kada se ulaz za podatke stavi na L1, demultiplekser postaje dekoder s/2 s.

Ako se na dekoderu ulaz ENABLE koristi kao ulaz za podatke, dobija se demultiplekser. Stoga seu katalozima sree oznaka "decoder/ demultiplexer".

Digitalni demultiplekser je jednosmeran jer prenosi signal od DATA ulaza ka izlazima.

Postoje i analogni demultiplekseri bazirani na analognim prekidaima, koji prenose signal u obasmera: od ulaza ka izlazu i obrnuto. Oni se oznaavaju kao "multiplekseri/ demultiplekseri" ikoriste se za bilo koju od te dve funkcije u zavisnosti od smera u kome se proputa signal.

Multiplekseri i demultiplekseri se koriste kao prekidai za digitalni signal, a mogu da seupotrebe i za realizaciju prekidake funkcije.

11


12/17

5.6. Ekskluzivno ILI kolo i kontrola parnosti

Funkcije EX ILI i EX NILI su definisane tabelom.

XOR daje logiku jedinicu kada je samo jedan od dva ulaza L1 (kada su ulazi razliiti):

BABAXOR +=

XNOR daje L1 na izlazu kada su oba ulaza ista:

ABBAXNOR +=

Realizacija XOR i XNOR kola se izvodi u vie nivoa.

Kontrola parnosti sa bitom parnosti se odnosi na problem otkrivanja greke u prenetom ilizapisanom nizu bita koji ini neku celinu (re). Izvodi se tako to se za reod n bita proraunava

broj logikih jedinica L1. Ako je broj L1 neparan, generie se kontrolni izlaz jednak logikoj

jedinici; ako je broj L1 u rei paran, generie se kontrolni izlaz jednak logi

koj nuli. Sli

no sedefiniu kontrole za parnost/ neparnost po broju logikih nula. Niz od n informacionih bita se

prenosi (pamti) zajedno sa bitom kontrolnog izlaza.

Kombinaciona kola koja raunaju vrednost izlaza za ulaznu reod "n" bita po kriterijummuparan ili neparan broj jedinica, zovu se generator parnosti/ neparnosti i prave se u dve strukture.

"DAISY - CHAIN" struktura (lanac belih rada, margaretica).

(ITERATIVNO)

RE: I1 I2 I3 I4 . . . In

12


13/17

RAZGRANATA STRUKTURA (paralelno)

Integrisan generator parnosti za re od "n" informacionih bita, n = 8, ima mogunost da

napravi na izlazu bit koji definie parnost/ neparnost.

Pored toga, generator parnosti ima mogunost da primi reod n = 8 bita koja dolazi zajedno sadodatnim bitom parnosti I, da zatim izrauna parnost u n bita i da rezultat uporedi sa bitom I ucilju otkrivanja greke u prenosu ili iitavanju.

5.7. Komparatori dve binarne rei

Bit komparator je kombinaciona mrea koja poredi dve binarne rei i daje izlazni bit jednaklogikoj jedinici u sluaju da su rei jednake. To je esta operacija u CPU kompjutera. Akokomparator daje dodatnu informaciju "vee", "manje", onda se zove "MAGNITUDECOMPARATOR".

REALIZACIJA U PARALELNOJ (KOMPARATORSKOJ) STRUKTURI za n = 4 bitne rei

13


14/17

* REALIZACIJA U ITERATIVNOJ STRUKTURI za n = 4 bita

Iterativna struktura kombinacionog kola sadri "n" identinih modula koji su meusobnopovezani.

Svaki modul ima:

- primarne ulaze i izlaze- ulaze i izlaze za kaskadiranje

PRIMER ITERATIVNOG KOMPARATORA

KOMPARATOR DVE JEDNOBITNE REI

Iterativni 4-bitni komparator

14


15/17

5.8. Sabira

Sabiraje kombinaciona mrea koja sabira dva binarna broja po pravilima binarne aritmetike.POLUSABIRA je kombinaciona mrea za sabiranje dva jednobitna broja.

Nedostatak POLUSABIRAA je to ne moe da se kaskadira (povee u sabira veegkapaciteta za dve "n" bitne rei), jer nema ulaz CIN za prijem prenosta sa nieg mesta. Tufunkciju ima potpuni sabira.

POTPUN SABIRA

15


16/17

N-bitni sabira

Napomena: Uoiti da je iterativna struktura spora jer za proizvodnju sume na k-tommestu treba da se saeka da se obavi izraunavanje svih prethodnih "k-1"suma. Postoje strukture sabiraa kod kojih se prenos COUTKna mestu "k"

izraunava u dva nivoa kao to se svaka suma S izraunava u dva nivoa nasvakom od "n" potpunih sabiraa. Time se dobija malo kanjenje u sabiraunezavisno od broja bita. (Tehnika CARRY LOOKAHEAD ADDERS).

5.9. Aritmetiko - logika jedinica (ALU)

ALU je kombinaciono kolo koje obavlja odabrane aritmetike i odabrane logikeoperacije nad parom n-bitnih rei koje se zovu OPERANDI.

Primer ALU za etvorobitne rei A i B.Definicija prikljuaka

- kontrolni ulaz M (M = 0 aritmetika, M = 1 logika)- ulazni prenos CIN i izlazni prenos COUT- selekcioni ulazi S0, S1, S2, S3 koji definiu funkciju ALU- izlazi F0, F1, F2, F3 za rezultat- G i P prikljuci za "keri lukahed" (carry lookahead) prenos

16


17/17

5.10. Kombinacioni mnoa

Kombinacioni mnoaje kombinaciono kolo koje realizuje mnoenje dve "n-bitne" rei Xi Y i daje "2n-bitni" proizvod P = XY u obliku 2n bulovih funkcija nad n+n promenljivih.

Kombinacioni mnoaima veliku brzinu rada, to je vano u digitalnoj obradi.

Metod "papira i olovke" u mnoenju dva dvobitna broja X=X1X0 i Y=Y1Y0 jeilustrovan na slici.

(X1 X0) x (Y1 Y0) = X1Y0 X0Y0

+ X1Y1 X0Y1

PRENOS X1Y1 X1Y0+X0Y1 X0Y0

P3 P2 P1 P0

Pokazana ema se analogno proiruje na n-bitne sabirke.

17

Documents

Kombinaciona kola