Predavanja 2007. - mikro.elfak.ni.ac.rsmikro.elfak.ni.ac.rs/wp-content/uploads/2017/10/Digitalna... · Osnovna kombinaciona logiˇcka kola Univerzalni logiˇcki elementi Funkcije

Digitalna mikroelektronika

Z. Prijic

Elektronski fakultet NišKatedra za mikroelektroniku

Predavanja 2007.

Z. Prijic Digitalna mikroelektronika

Osnovna kombinaciona logicka kolaUniverzalni logicki elementi

Funkcije kombinacione logike

Deo I

Kombinaciona logicka kola




Kombinaciona logicka kola

1 Osnovna kombinaciona logicka kola

2 Univerzalni logicki elementi

3 Funkcije kombinacione logikeSabiraciKomparatoriDekoderi i enkoderi

DekoderiEnkoderiKonvertori kodova

Multiplekseri i demultiplekseriMultiplekseriDemultiplekseri




I-ILI kolaDirektna implementacija SOP (Sum Of Products) izraza

A

B

C

D

X=AB+CD

AB

CD




I-ILI-Invertovana kolaImplementacija POS (Product Of Sum) izraza

A

B

C

D

AB+CD

AB

CD

X=AB+CD

AB + CD = (A + B)(C + D) (1)




Iskljucivo ILI kola

A

B

X=AB+AB

X = AB + AB ≡ A⊕ B (2)




Iskljucivo NILI kola

A

B X=AB+AB




NI kolo kao univerzalni logicki element

´

´




NI kolo kao univerzalni logicki element

´

´




NILI kolo kao univerzalni logicki element

´

´




NILI kolo kao univerzalni logicki element

´

´




NI logikaDeMorganovo pravilo: AB = A + B

X = (AB)(CD)

= (A + B)(C + D)

= (A + B) + (C + D)

= A B + C D

= AB + CD

(3)




NI logika

A

B

C

D

X




NI logika sa dualnim simbolimaSvi logicki dijagrami u NI logici treba da budu nacrtani tako da je svako kolopredstavljeno ili NI simbolom ili ekvivalentnim negativnim ILI simbolom.

A

B

C

D

X=AB+CD

A

B

C

D

X=AB+CD

´




NILI logikaDeMorganovo pravilo: A + B = A B

X = A + B + C + D

= (A + B)(C + D)= (A + B)(C + D)

(4)




NILI logika

A

B

C

D

X




NILI logika sa dualnim simbolimaSvi logicki dijagrami u NILI logici treba da budu nacrtani tako da je svako kolopredstavljeno ili NILI simbolom ili ekvivalentnim negativnim I simbolom.

A

B

C

D

X=(A+B)(C+D)

A

B

C

D

X=(A+B)(C+D)

´




SabiraciKomparatoriDekoderi i enkoderiMultiplekseri i demultiplekseri

Sadržaj










Polu-sabiracHalf-adder

Binarno sabiranje:

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 10





Polu-sabiracLogicki simbol

A

B

§

Cout

§Sum

Carry

Carry – bit prenosa





Polu-sabiracTablica istinitosti

A B Cout Σ0 0 0 00 1 0 11 0 0 11 1 1 0





Polu-sabiracLogicko kolo

A

B

Cout=AB

§=A©B=AB+AB





Potpuni sabiracFull-adder

A

B

§

Cout

§Sum

Output CarryCin

Input Carry





Potpuni sabiracTablica istinitosti

A B Cin Cout Σ0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1





Potpuni sabiracLogicko kolo

A

B

Cout=AB+(A©B)C

in

§=(A©B)©Cin

Cin





Potpuni sabiracImplementacija

A

B

§

Cout

§A

B

§

Cout

§

Cout=AB+(A©B)C

in

Cin

§=(A©B)©Cin





4-bitni paralelni sabiracLogicki simbol

A

B

§

C4

§

C0

Output carry

Sum

Input carry

Grupa od 4 bita naziva se nibble.Z. Prijic Digitalna mikroelektronika




4-bitni paralelni sabiracBlok dijagram

A1

B

§

B1

C0

Cin

A

Cout

A2

B

§

B2

C1

Cin

A

Cout

§2

§1

A3

B

§

B3

C2

Cin

A

Cout

§3

A4

B

§

B4

C3

Cin

A

Cout

§4

Cout

MSB LSB





4-bitni paralelni sabiracTablica istinitosti za n–ti stepen, n = 1, . . . , 4

Cn−1 An Bn Σn Cn

0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1





Kaskadna veza sabiraca8-bitni sabirac

A1

§1

Cout

§

C0

A4

B1

B4

§4

A5

§5

Cout

§Cin

A8

B5

B8

§8

C8

Cin





Ripple CarryPrenošenje vrednosti bita prenosa iz prethodnog u naredni stepen

B

§

Cin

A

Cout

B

§

1

Cin

A

Cout

B

§

Cin

A

Cout

1

B

§

1

Cin

A

Cout

1

1 0 1 0 1 0

32ns

11

1

Kašnjenje duž jednog stepena je 8ns





Look-Ahead CarryPredvidanje vrednosti bita prenosa za svaki stepen

Generacija bita prenosa (Carry generation) se javlja kadasabirac interno generiše bit prenosa i to se dešava samo uslucaju kada su oba ulaza na nivou logicke jedinice:

Cg = AB (5)

Propagacija bita prenosa (Carry propagation) se javljakada se ovaj bit prenosi iz prethodnog u naredni stepen i tose dešava u slucajevima kada su oba ili jedan od ulaza nanivou logicke jedinice:

Cp = A + B (6)





Look-Ahead CarryUbrzanje procesa sabiranja

Vrednost bita prenosa na izlazu sabiraca je:

Cout = Cg + CpCin (7)

pri cemu je Cin vrednost bita prenosa na ulazu u sabirac.





Look-Ahead Carry

A1

B

§

B1

Cin

A

Cout

A2

B

§

B2

Cin

A

Cout

§2

§1

A3

B

§

B3

Cin

A

Cout

§3

A4

B

§

B4

Cin4

Cin

A

Cout

§4

Cout4

Cout3

Cin3

Cout2

Cin2

Cout1

Cin1

Cgi = AiBi

Cpi = Ai + Bi i = 1, . . . , 4 (8)





Look-Ahead Carry

Za prvi sabirac:

Cout1 = Cg1 + Cp1Cin1 (9)

Za drugi sabirac, pošto je Cin2 = Cout1:

Cout1 = Cg2 + Cp2Cin2

= Cg2 + Cp2Cout1

= Cg2 + Cp2(Cg1 + Cp1Cin1)= Cg2 + Cp2Cg1 + Cp2Cp1Cin1

(10)





Look-Ahead Carry

Za treci sabirac, pošto je Cin3 = Cout2:


= Cg3 + Cp3Cout2

= Cg3 + Cp3(Cg2 + Cp2Cg1 + Cp2Cp1Cin1)= Cg3 + Cp3Cg2 + Cp3Cp2Cg1 + Cp3Cp2Cin1

(11)





Look-Ahead Carry

Za cetvrti sabirac, pošto je Cin4 = Cout3:


= Cg4 + Cp4Cout3

= Cg4 + Cp4(Cg3 + Cp3Cg2 + Cp3Cp2Cg1 + Cp3Cp2Cp1Cin1)= Cg4 + Cp4Cg3 + Cp4Cp3Cg2 + Cp4Cp3Cp2Cg1

+ Cp4Cp3Cp2Cp1Cin1

(12)





Sadržaj










Jednakost dva binarna brojaBinarni brojevi: A→ A1A0, B→ B1B0

A0

B0 A=B

A1

B1

HI

LSB

MSB

Porede se LSB i MSB svakog od brojeva.





Nejednakost dva binarna brojaBinarni brojevi: A→ A3A2A1A0, B→ B3B2B1B0

A

B

0

3

0

3

Comp

A>B

A<B

A=B





Nejednakost dva binarna brojaBinarni brojevi: A→ A3A2A1A0, B→ B3B2B1B0

Najpre se porede MSB brojeva:Ako je A3 = 1 i B3 = 0, tada je A > B

Ako je A3 = 0 i B3 = 1, tada je A < B

Ako je A3 = B3, tada se porede sledeci bitovi po težini





Sadržaj










Osnovni binarni dekoderDekodiranje 4-bitnog broja

1

0

0

1

1

1

1

Funkcija dekodiranja: X = A3 A2 A1 A0. Za dekodiranje svihbrojeva (0. . . 15) potrebno je 16 logickih kola. Ovaj tip dekoderase naziva 4-line-to-16-line decoder.





BIN/DEC dekoderLogicki simbol

0

15

1

8

BIN/DEC

2

4





74HC154 BIN/DEC dekoderLogicki simbol

0

15

1

8

BIN/DEC

2

4

A0

A1

A2

A3

CS1

CS2

&

EN

Kolo ima internu enable (EN) funkciju koja se aktivira kada suCS1 i CS2 na LOW. Kada funkcija enable nije aktivna, svi izlazidekodera su HIGH, bez obzira na stanja na ulazu.





5-bitni dekoder

0

15

1

8

BIN/DEC

2

4

A0

A1

A2

A3

CS1

CS2

&

EN

16

31

1

8

BIN/DEC

2

4

CS1

CS2

&

ENA4

DEC1 DEC2





5-bitni dekoder

Sve dok je decimalni broj na ulazu ≤ 15, bit A4 je jednak nuli,funkcija enable dekodera DEC1 je aktivna i aktivan je dekoderDEC1, dok DEC2 nije aktivan jer mu funkcija enable nijeaktivna. Kada bit A4 postane jedinica, svi izlazi dekodera DEC1postaju HIGH, preko invertora se aktivira funkcija enabledekodera DEC2, pa i on postaje aktivan. Dekoder DEC1 nazivase low-order dekoder, a DEC2 high-order dekoder.





Dekoder adrese prikljuckaPort address decoder

0

15

1

8

BIN/DEC

2

4

A0

A1

A2

A3

CS1

CS2

&

ENU/I zahtev

U/I adresa

Mikroprocesorili

mikrokontroler

EN

Štampač

EN

Tastatura

EN

Monitor

Magistrala podataka





Dekoder adrese prikljucka

Svaki ulazno-izlazni prikljucak (I/O port) ima jedinstven broj, tj.adresu po kojoj se identifikuje. Kada mikrokontroler želi dakomunicira sa periferijskim uredajem on tu adresu prosledujena ulaz dekodera. Dekoder dekodira adresu i aktivira pomocuenable funkcije dati uredaj, tako da magistrala podataka premanjemu postaje otvorena.





BCD/Decimal dekoder4 line to 10 line decoder

0

9

1

8

BCD/DEC

2

4

A0

A1

A2

A3

Kolo 74HC42





BCD/7 segmentni dekoderBCD to 7 segment decoder

a1

8BCD/7-seg

2

4

A0

A1

A2

A3

bcdefg





BCD/7 segmentni dekoder74LS47

a1

8 74LS47

24

A0

A1

A2

A3

bcdefg

BI/RBO

LT

RBI

VCC





BCD/7 segmentni dekoder74LS47

Kada je LT (Lamp test) na nivou logicke nule, a RBI(Ripple blanking input) na nivou logicke jedinice, tada suukljuceni svi segmenti displeja. Time se proveravaispravnost segmenata.Pin BI/RBO može biti i ulazni i izlazni. Kada je BI (Blankinginput) na nivou logicke nule, svi izlazi su na nivou logickejedinice, bez obzira na signale na ulazima. Izlazni pin RBO(Ripple blanking output) se koristi za uklanjanje suvišnihnula ispred ili iza brojeva.





74LS47Uklanjanje suvišnih nula ispred broja

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

1

1

00

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

1

0

01

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

0

0

00

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

0

0

00

0

0 0 1





74LS47Uklanjanje suvišnih nula iza broja

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

0

0

00

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

0

0

00

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

0

0

11

a1

8 74LS47

24

bcdefg

BI/RBO

LT

RBI

1

0

10

1

0

0

decimalna tačka prethodnog displeja





7-segmentni displejKonfiguracije sa zajednickom anodom i zajednickom katodom

a

f

g

e

d

c

b

V

a

f

g

e

d

c

b





Decimalni/BCD enkoderDecimal-to-BCD Encoder

0

9

1

8

DEC/BCD

2

4

A0

A1

A2

A3





Decimalni/BCD enkoderTablica istinitosti

DEC A3 A2 A1 A0

0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1





Decimalni/BCD enkoderIz tablice istinitosti sledi:

A3 = 8 + 9

A2 = 4 + 5 + 6 + 7

A1 = 2 + 3 + 6 + 7

A0 = 1 + 3 + 5 + 7 + 9

Nula nije potrebna jer je to podrazumevana vrednost naizlazima kada su svi ulazi na logickoj nuli.





Decimalni/BCD enkoderLogicko kolo

2

5

A0

7

A1

A3

1

A2

8

4

6

9

3





Decimalni/BCD enkoderEnkoder prioriteta

Enkoder prioriteta predstavlja standardni DEC/BCD enkoder, stim što ce se, u slucaju da se na ulazima pojavi više aktivnihcifara, na izlazu uvek pojaviti binarni broj koji odgovara najvecojcifri sa ulaza. Na primer, ako su aktivni ulazi 6 i 9, na izlazu ceuvek biti 1001 (tj. decimalni broj 9). Primer ovakvog kola je74HC147.





Decimalni/BCD enkoderEnkoder prioriteta za numericku tastaturu

19

18

HPRI/BCD

24

A0

A1

A2

A3

74HC147

R0

0

R1

1

R2

2

R3

3

R4

4

R5

5

R6

6

R4

7

R5

8

R6

9

V+





Decimalni/BCD enkoderEnkoder prioriteta za numericku tastaturu

Svaki prekidac (taster) je preko pull-up otpornika povezan nanapon V+. Otpornici osiguravaju da je odgovarajuca linija nanivou logicke jedinice sve dok je taster pritisnut. Kada se tasterotpusti linija biva povezana na masu i logicka nula dolazi naodgovarajuci ulaz dekodera. Taster koji odgovara nuli nijepovezan jer za taj slucaj enkodiranje nije potrebno.





Oktalno-binarni enkoder prioritetaLogicki simbol

0

7

1

HPRI/BIN

2

4

A0

A1

A2

EIGS

EO





Oktalno-binarni enkoder prioriteta

Kada je pin EI (Enable input) na logickoj nuli enkoder jeukljucenPin EO (Enable output) je na logickoj nuli kada je pin EI nalogickoj nuli i kada ni jedan od ulaza nije aktivan.Pin GS je na logickoj nuli kada je pin EI na logickoj nuli ikada je bilo koji od ulaza aktivan.





Oktalno-binarni enkoder prioritetaKaskadna veza kola 74LS148

7

1

74LS148

2 4

A0

A1

A2

EI

GSEO

8 15

1

74LS148

2 4

EI

GSEO

0

A3





Konverzija kodovaKonverzija BCD u binarni kod

Binarne reprezentacije težinskih bitova u BCD broju se sabirajuda bi se dobio binarni broj. Na primer, decimalni broj 87 sebinarno može predstaviti u obliku 8-bitnog BCD koda, koji cinedve grupe od po 4 bita: 1000 i 0111. U ovom kodu prva grupaima težinski faktor 10, a druga težinski faktor 1.

Desetice JediniceTežina 80 40 20 10 8 4 2 1Bit B3 B2 B1 B0 A3 A2 A1 A0






Binarna reprezentacijaBCD bit BCD težina 64 32 16 8 4 2 1

A0 1 0 0 0 0 0 0 1A1 2 0 0 0 0 0 1 0A2 4 0 0 0 0 1 0 0A3 8 0 0 0 1 0 0 0B0 10 0 0 0 1 0 1 0B1 20 0 0 1 0 1 0 0B2 40 0 1 0 1 0 0 0B3 80 1 0 1 0 0 0 0

Binarni ekvivalent svakog BCD bita je binarni broj kojireprezentuje težinu tog bita.






Za broj 87 je:

80 40 20 10 8 4 2 11 0 0 0 0 1 1 1

1 Naprave se binarni ekvivalenti svih jedinica koje sepojavljuju u BCD reprezentaciji broja (u ovom slucaju namestima 1,2,4 i 80)

2 Binarni ekvivalenti se saberu






Zbir binarnih ekvivalenata daje željeni binarni broj:

0 0 0 0 0 0 10 0 0 0 0 1 00 0 0 0 1 0 0

+ 1 0 1 0 0 0 01 0 1 0 1 1 1

Za logicku implementaciju koriste se sabiraci.





Konverzija kodovaGrejov (Gray ) kod

Zasniva se na principu da se u nizu brojeva susedni brojevirazlikuju samo za po jedan bit.

DEC Bin Gray DEC Bin Gray0 0000 0000 8 1000 11001 0001 0001 9 1001 11012 0010 0011 10 1010 11113 0011 0010 11 1011 11104 0100 0110 12 1100 10105 0101 0111 13 1101 10116 0110 0101 14 1110 10017 0111 0100 15 1111 1000





Konverzija kodovaKonverzija iz binarnog u Grejov kod

Najznacajniji bit u Grejovom kodu je isti kao i odgovarajucibit u binarnom koduIduci s leva na desno, sabiraju se susedni bitovi ubinarnom kodu. Zbir je odgovarajuci bit Grejovog koda, abit prenosa se odbacuje.

1 +−−−−→ 0 +−−−−→ 1 +−−−−→ 1 +−−−−→ 0 Biny y y y y1 1 1 0 1 Gray





Konverzija kodovaKonverzija iz binarnog u Grejov kod

G0

B1

B2

B3

G1

G2

G3

B0





Konverzija kodovaKonverzija Grejovog u binarni kod

Najznacajniji bit u binarnom kodu je isti kao i odgovarajucibit u Grejovom koduIduci s leva na desno, svaki dobijeni bit binarnog kodasabira se sa narednim bitom Grejovog koda. Zbir jeodgovarajuci bit binarnog koda, a bit prenosa se odbacuje.

1

��

1

��

0

��

1

��

1

��

Gray

1+

@@��0

+

@@��0

+

@@��1

+

@@��0 Bin





Konverzija kodovaKonverzija iz Grejovog u binarni kod

G0

B1

B2

B3

G1

G2

G3

B0





Sadržaj










MultiplekseriSelektori podataka

Multiplekser je logicko kolo koje omogucava izbor podataka saviše ulaza i njihovo prosledivanje na jedan izlaz.

MUX

Y

S0

S1

D0

D1

D2

D3

01

0123

Podaci su na ulazima D0, . . . , D4, a njihova selekcija se vršipomocu ulaza S0 i S1.





MultiplekseriLogicka funkcija

S1 S0 Izabrani ulaz0 0 D0

0 1 D1

1 0 D2

1 1 D3

Y = D0S1S0 + D1S1S0 + D2S1S0 + D3S1S0 (13)





MultiplekseriLogicko kolo

D0

Y

D3

S1

D2

S0

D1





Multiplekseri74HC157 - Cetvorostruki mulktiplekser

MUX

Data select

1A 1Y

Enable EN

1B

2A2B

3A3B

4A4B

11

2Y

3Y

4Y

G1

Zajednički kontrolni blok

Kada je ulaz Enable na logickoj nuli izlazi multipleksera suukljuceni. G1 je ulaz za selekciju podataka.





Multiplekseri74HC157 - Cetvorostruki mulktiplekser

G1 je interna oznaka ulaza za selekciju podataka. Kada je ovajulaz na logickoj jedinici selektuju se B ulazi, a kada je nalogickoj nuli selektuju se A ulazi. Oznaka G se koristi da bi senaznacila I (AND) zavisnost izmedu ulaza za selekcijupodataka i ulaza za podatke.





Multiplekseri74LS151 - Multiplekser sa 8 ulaza

Y

MUX

ENEnableS0

S1

S2

D7

D6

D5

D4

D3

D2

D1

D0

Y

0

2}G 0

7

0

7

Za selekciju su potrebna 3 bita. Nema zajednickog kontrolnogbloka jer se radi o samo jednom multiplekseru.





MultiplekseriMultiplekser kao upravljac displeja

B1 x1

x1

74LS47

A1 x1

x1

A2 x1

B3 x1

74LS157

LT x1

A0 x1

74LS465

x1

B2 x1

x1

B0 x1

74LS139/2

74LS465

A3 x1

Data select





Multiplekseri74LS151 - Multiplekser sa 16 ulaza

MUX

ENS0

S1

S2

D7

D6

D5

D4

D3

D2

D1

D0

Y

0

2}G 0

7

0

7

MUX

EN

D15

D14

D13

D12

D11

D10

D9

D8

Y

0

2}G 0

7

0

7

74LS15174LS151Y

S3





Multiplekseri74LS151 - Multiplekser kao generator logickih funkcija

Y

MUX

ENA0

A1

A2

Y

0

2}G 0

7

0

7

+5V 74LS151

Y = A2 A1 A0 + A2 A1A0 + A2A1 A0 + A2A1A0

Prednost upotrebe multipleksera je u manjem broju logickihkola potrebnih za realizaciju funkcije.





DemultiplekseriDistributeri podataka

Demultiplekser je logicko kolo koje prihvata podatke sa jednogulaza D i distribuira ih na više izlaza Di. Selekcija izlaza vrši sepreko ulaza Si.

D

S0

D0

S1

D1

D2

D3





Demultiplekseri74HC154 kao demultiplekser

0

15

0

DEMUX

S0

S1

S2

S3

D &

EN

3

}GD0

D15

015





Generisanje i provera paritetaOsnovni princip

Zbir parnog broja jedinica je uvek nula, a zbir neparnog brojajedinica je uvek jedan. Bitovi prenosa se zanemaruju.

A0

A1

X A0

A1

A2

X

A3

Sabiranje dva bita Sabiranje četiri bita

Kada je broj jedinica na ulazima paran, na izlazu je logickanula.





Generisanje i provera pariteta74LS280 - Kolo za proveru pariteta

Na ulazu se pojavljuje 8 bitova podataka i jedan bit pariteta.

§par.74LS280

IHGFEDCBA

§nepar.

Kada je broj ulaza koji su na nivou logicke jedinice 0,2,4,6, ili 8,tada je izlaz Σpar. na nivou logicke jedinice, a izlaz Σnepar. nanivou logicke nule.


Documents

Predavanja 2007. - mikro.elfak.ni.ac.rsmikro.elfak.ni.ac.rs/wp-content/uploads/2017/10/Digitalna... · Osnovna kombinaciona logiˇcka kola Univerzalni logiˇcki elementi Funkcije