Číslicová elektronika pre 2.ročník Teóriasostrv.edupage.org/files/Cislicova_technika_pre1.a_2.rocnik.pdf · tento projekt je spolufinancovanÝ eurÓpskou Úniou strednÁ priemyselnÁ

TENTO PROJEKT JE SPOLUFINANCOVAN EURPSKOU NIOU

STREDN PRIEMYSELN KOLA ELEKTROTECHNICK Plzensk 1, 080 47 Preov

tel.: 051/7725 567 [email protected] fax: 051/7732 344 www.spse-po.sk

slicov elektronika pre 2.ronk

Teria

Ing. Ladislav Vavrek

2007

TENTO PROJEKT JE SPOLUFINANCOVAN EURPSKOU NIOU 2

Venovanie Tto zbierku pracovnch listov venujem svojmu bvalmu kolegovi a spolubvajcemu v kabinete Ing. Stanislavovi Gobanovi, ktor m najv podiel na tejto pomcke, pretoe ma uviedol do sveta slicovej techniky svojm neopakovatenm spsobom. Ing. Ladislav Vavrek

Motto

I hear, and I forget. Povam a zabdam.

I see, and I remember. Vidm a pamtm si.

I do, and I understand. Robm a rozumiem tomu.

Confucius Konfcius


OBSAH 1 Kombinan obvody................................................................................................................... 4 1.1 Spsoby zpisu logickej funkcie ........................................................................................ 4 1.2 Pravdivostn tabuka, Karnaughova mapa, minimalizcia logickej funkcie ..................... 7 1.3 Zkladn logick leny ..................................................................................................... 11 1.4 Realizcia logickej funkcie pomocou hradiel NAND a NOR .......................................... 15 1.5 Analza kombinanch obvodov ..................................................................................... 18 1.6 Kder, nvrh kdera ......................................................................................................... 23 1.7 Dekder, nvrh dekdera ................................................................................................. 25 1.8 Prevodnk kdu, nvrh prevodnka kdu ......................................................................... 27 1.9 Multiplexor, nvrh multiplexora ...................................................................................... 29 1.10 Demultiplexor, nvrh demultiplexora ............................................................................ 31 1.11 Selektor, nvrh selektora ................................................................................................ 33 1.12 Kompartor, nvrh kompartora .................................................................................... 35 1.13 Polostaka a staka ................................................................................................... 36 2 Sekvenn obvody ................................................................................................................... 37 2.1 Zkladn preklpacie obvody ........................................................................................... 37 2.2 Syntza preklpacieho obvodu ......................................................................................... 43 2.3 Nvrh synchrnneho potadla ......................................................................................... 46 2.4 Nvrh asynchrnneho potadla ....................................................................................... 53 2.5 Registre ............................................................................................................................. 67 2.6 Nvrh sekvennho logickho obvodu ............................................................................ 69


1 KOMBINAN OBVODY 1.1 Spsoby zpisu logickej funkcie


1.1.1 Spsoby zpisu logickej funkcie - prklad a) Pravdivostn b) Karnaughova mapa tabuka c) NDF ( pln normlov disjunktvna forma ) d) NKF ( pln normlov konjuktvna forma ) e) Bodmi a vektormi f) Kontaktn forma g) Priebeh signlov Vetky formy zpisu LF s plne rovnocenn a jedna vyplva z druhej. V praxi sa vyuvaj vetky formy, hoci nie vetky rovnako asto.


1.1.2 Spsoby zpisu logickej funkcie - prklady lohy V prkladoch 1. a 7. mte rznymi spsobmi zadan logick funkcie. V kadom prklade napte alebo nakreslite vetky ostatn formy zpisu logickej funkcie.


1.2 Pravdivostn tabuka, Karnaughova mapa, minimalizcia logickej funkcie


Napte do pravdivostnch tabuliek pre 2,3 a 4 premenn rzne logick funkcie. Na zklade logickch funkci zostavte Karnaughove mapy a minimalizujte funkcie


1.2.1 Karnaughove mapy, minimalizcia LF - prklady lohy V Karnaughovch mapch vyznate kontry a vypte minimalizovan LF. Pri kreslen kontr dvajte pozor na poet jednotiek, ktor kontra me obsahova. Snate sa o to, aby ste mali minimlny poet kontr a zbytone netvorili tak kontry, ktorch jednotku s u zahrnut v inch kontrach.


lohy Do Karnaughovch mp napte jednotky, ktor predstavuj logick funkciu. Poznmka: v logickch funkcich znamen oznaenie /A zpis A non.


1.3 Zkladn logick leny SZ - schmatick znaka, PT - pravdivostn tabuka, KM - Karnaughova mapa, KS - kontaktn schma, PS - priebeh signlov


1.3.1 Zkladn logick leny - prklady lohy Do obdnkov na vstupoch hradiel H1 a H32 napte, ak bude stav vstupov, ke na vstupoch bud uveden kombincie 0 a 1. Pri rieen skste postupova takto: 1. pretajte, o ak obvod ide ( napr. AND 3 ) 2. definujte, ak logick funkciu vykonva ( je to logick sin ) 3. pretajte kombinciu 0 a 1 na vstupe a urte stav vstupu ( napr. 0 * 0 * 1 = 0 ) Hradl s zkladn obvody, z ktorch sa daj zostavi akkovek kombinan aj sekvenn obvody. Preto je potrebn naui sa vlastnosti hradiel naspam, aby sa stali samozrejmou sasou vedomost o slicovej technike.


1.3.2 Zkladn logick leny - priebehy signlov - prklady lohy 1. Do rmekov pod priebehmi signlov A, B a Y napte skratku logickej funkcie, ktor

hradlo realizuje. 2. Nakreslite priebeh signlu na vstupoch Y vetkch hradiel.


1.4 Realizcia logickej funkcie pomocou hradiel NAND a NOR Pri nvrhu vychdzame zo zadania LF, ktor me ma rzne formy. V naom prpade budeme vychdza z pravdivostnej tabuky. Na zklade PT zostavme Karnaughovu mapu, v ktorej vyzname kontry. Na zklade kontr napeme minimalizovan LF. T potom pomocou de Morganovho pravidla prevedieme na formu realizovaten pomocou hradiel NAND. Na zklade nl v PT napeme LF v podobe NKF. Tto potom upravme na tvar realizovaten pomocou hradiel NOR. Pomocou rovnc, ktor sme zskali z KM meme realizova schmu zapojenia logickho obvodu pomocou hradiel NAND aj NOR.


1.4.1 Prklad nvrhu kombinanho obvodu lohy Navrhnite KO, ktor bude spracovva signl z troch snmaov SA, SB a SC, ktor dvaj na vstupe TTL rove a bude pracova takto: a) ke bude aktvny ktorkovek snma, mus by aktvny vstup Y0, b) ke bud aktvne ktorkovek dva snmae, mus by aktvny vstup Y1, c) ke bud aktvne vetky tri snmae, mus by aktvny vstup Y2.


1.4.2 Realizcia LF pomocou hradiel NAND prklady Mte zadan LF vo forme Y = D ( xxxxxxxx ). Urobte nasledujce lohy: 1. Vyplte pravdivostn tabuky. 4. Napte minimalizovan LF v tvare, 2. Vyplte Karnaughove mapy. ktor je realizovaten hradlami NAND. 3. Vypte minimalizovan logick funkciu. 5. Nakreslite schmu zapojenia. 1. prklad Y = D(11010110) 2. Prklad Y = D(01110110) 3. prklad Y = D(101011


1.5 Analza kombinanch obvodov loha Do obdnikov na vstupoch hradiel napte, ak bude rove po priveden nl a jednotiek na vstupy.


lohy 1. Na obrzkoch s pohady zhora na dosky plonch spojov, na ktorch s obvody realizujce

logick funkcie Y. Nakreslite schmy zapojenia obvodov, napte, ak logick funkcie vykonvaj, nakreslite pravdivostn tabuky.

2. Na povale domu starho otca ste objavili skrinku, v ktorej bola aj schma zapojenia, ktor je

na obrzku. Nahrate star siastky (rel, iarovky, mechanick kontakty) integrovanm obvodom a LED. Nov obvod mus vykonva t ist funkciu ako star. Nakreslite schmu zapojenia novho obvodu.


3. Napte, ak LF obvody vykonvaj. Zostavte pravdivostn tabuky 4. Nakreslite priebeh signlu na vstupe Y. Napte o ak obvod ide a kde sa pouva


5. Mte pred sebou zapojenie kombinanho obvodu, ktor ma tyri vstupy a tri vstupy. Aby ste mohli zisti, i obvod sprvne pracuje, musme zisti, ak logick rovne s v bodoch A, B, C, D a E schmy zapojenia, ke na vstupoch X s rovne a) 0110 b) 1101 c) 0111 a d) 0111. V praxi by sme to urobili logickou sondou, v tomto prklade musme vyui zkladn vedomosti, ktor sa tkaj hradiel.

a) A = ..... B = ..... C = ..... D = ..... E = ..... b) A = ..... B = ..... C = ..... D = ..... E = ..... c) A = ..... B = ..... C = ..... D = ..... E = ..... d) A = ..... B = ..... C = ..... D = ..... E = .....


6. Na obrzkoch mte tyri vkresy dosiek plonch spojov. Nakreslite schmy zapojenia obvodov, zistite, ak logick funkciu obvody vykonvaj a vypte pravdivostn tabuku. A, B, C s vstupy, Y je vstup obvodu.

Pravdivostn tabuky


1.6 Kder, nvrh kdera Kder je slicov funkn blok, ktor pri aktivcii jednho z m - vstupov vytvor na vstupoch Y0 a Yn poadovan n - bitov kombinciu 0 a 1.

Zadanie: Navrhnite kdovac obvod, ktor bude kdova sla 0 a 9 na tvorbitov binrne sla. Obvod navrhnite pomocou hradiel NAND. Aktvnou hodnotou na vstupe m by 0, ktor zabezpeme zopnutm spnaa. Zopnutm pripojme na vstupy hradiel zem, ktor predstavuje logick rove 0.


1.6.1 Nvrh kdovacieho obvodu - prklady Zakdujte sla : 1. A = 2, B = 6, C =1, D = 7 2. A = 5, B = 6, C = 4, D = 3 tak, aby ste na vstupoch Y dostali ich digitlnu podobu. lohy 1. Vyplte PT 2. Z PT vypte vstupn funkcie Y 3. Prevete funkcie Y do tvaru realizovatenho hradlami NAND 4. Nakreslite schmy zapojenia

4. schmy zapojenia


1.7 Dekder, nvrh dekdera Dekder je slicov funkn blok, ktor po priveden n bitovej kombincie 0 a 1 na vstupy X0 a Xm aktivuje jeden z n vstupov Y.

Zadanie: Navrhnite dekdovac obvod, ktor bude po priveden trojbitovho sla na vstup aktivova ten vstup, ktorho slo v dekadickej podobe zodpoved dvojkovej podobe sla na vstupe. Ide o dekder, ktor sa v praxi nazva 1 z 8.


1.7.1 Nvrh dekdovacieho obvodu - prklady Dekdujte sla: 1. A = 3 Y0 = 1, A = 0 Y1 = 1, A = 2 Y2 = 1 2. A = 1 Y0 = 1, A = 3 Y1 = 1, A = 2 Y2 = 1 lohy 1. Vyplte PT. 2. Z PT vypte vstupn funkcie Y. 3. Prevete vstupn funkcie na tvar realizovaten hradlami NAND. 4. Nakreslite schmy zapojenia. 4.schmy zapojenia


1.8 Prevodnk kdu, nvrh prevodnka kdu Prevodnk kdu je slicov funkn blok, ktor po priveden kombincie 0 a 1 na vstupy X0 a Xm vytvor na vstupoch Y0 a Yn nov kombinciu 0 a 1 poda danho predpisu.

Zadanie: Navrhnite prevodnk kdu, ktor prevedie prvch es sel kdu 8421 na kd + 3. Obvod navrhnite pomocou hradiel NAND.


1.8.1 Nvrh prevodnka kdu - prklad Navrhnite prevodnk kdu, ktor bude prevdza sla 0, 1, 2 a 3 na vstupe na tieto sla na vstupe: 1. 5, 6, 1, 3 2. 5, 7, 4, 2 lohy 1. Vyplte PT. 2. Vyplte KM. 3. Napte vstupn funkcie Y. 4. Prevete vstupn funkcie Y na tvar 5. Nakreslite schmy zapojenia realizovaten hradlami NAND.


1.9 Multiplexor, nvrh multiplexora Multiplexor je slicov funkn blok, ktor na zklade adresy A0 a Am pripoj jeden zo vstupov D0 a Dn na vstup Y. Principilne je to elektronick prepna vstupov. Poet adresovch vstupov vypotame zo vzahu m = log n / log 2, kde n je poet datovch vstupov D.

Zadanie: Navrhnite tvorvstupov multiplexor. Na realizciu pouite hradl NAND.


1.9.1 Nvrh multiplexora - prklad lohy: 1. Navrhnite trojvstupov multiplexor, ktor bude pracova tak, e pri adrese A0 = 0, A1 = 1 je

k vstupu pripojen vstup D1, pri adrese A0 = 1, A1 = 0 je k vstupu pripojen vstup D2 a pri adrese A0 = 1, A1 = 1 je k vstupu pripojen vstup D0.

2. Napte pravdivostn tabuku. 3. Napte funkciu Y. 4. Napte funkciu Y tak, aby bola realizovaten hradlami NAND. 5. Nakreslite schmu zapojenia.


1.10 Demultiplexor, nvrh demultiplexora Demultiplexor je slicov funkn blok, ktor na zklade adresy A0 a Am pripoj vstup D na jeden z vstupov Y0 a Yn. Principilne je to elektronick prepna vstupov. Poet adresovacch vstupov vypotame zo vzahu m = log n / log 2, kde n je poet vstupov Y.

Zadanie: Navrhnite tvorvstupov demultiplexor. Na realizciu pouite hradla NAND.


1.10.1 Nvrh demultiplexora - prklad lohy 1. Navrhnite trojvstupov demultiplexor, ktor bude pracova tak, e pri adrese A0 = 1, A1 = 0

je vstup pripojen k vstupu Y2, pri adrese A0 = 1, A1 = 1 je vstup pripojen k vstupu Y0 a pri adrese A0 = 0, Napte pravdivostn tabuku.

2. Napte vstupn funkcie. 3. Napte funkcie Y tak, aby boli realizovaten hradlami NAND. 4. Nakreslite schmu zapojenia.


1.11 Selektor, nvrh selektora Selektor je slicov funkn blok, ktor na zklade adresy A0 a Am pripoj jeden zo vstupov D0 a Dn k jednmu z rovnako oznaench vstupov Y0 a Yn. Principilne je to prepna vstupov aj vstupov. Poet adresovacch vstupov vypotame zo vzahu m = log n / log 2, kde n je poet vstupov, resp. vstupov.

Zadanie: Navrhnite tvorvstupov a tvorvstupov selektor. Na realizciu pouite hradl NAND


1.11.1 Nvrh selektora - prklad lohy 1. Navrhnite trojvstupov a trojvstupov selektor, ktor bude pracova tak, e pri adrese A0 =

0, A1 = 0 je vstup D1 pripojen k vstupu Y1, pri adrese A0 = 1, A1 = 0 je vstup D0 pripojen k vstupu Y0 a pri adrese A0 = 1, A1 = 1 je vstup D2 pripojen k vstupu Y2.

2. Napte pravdivostn tabuku. 3. Napte vstupn funkcie. 4. Napte vstupn funkcie tak, aby boli realizovaten hradlami NAND. 5. Nakreslite schmu zapojenia.


1.12 Kompartor, nvrh kompartora Kompartor je slicov funkn blok, ktor porovnva dve n bitov sla na vstupe a na vstupe zobraz vsledok porovnvania vo forme A = B, A > B a A < B. V praxi sa pouvaj aj kompartory, ktor nemaj vetky tri vstupy, ale len jeden alebo dva.

Zadanie: Navrhnite kompartor dvoch dvojbitovch sel A a B. Obvod realizujte pomocou hradiel NAND.


1.13 Polostaka a staka Polostaka a staka s slicov funkn bloky, ktor slia na vykonvanie stu dvoch n - bitovch sel v digitlnej podobe. Polostaka pln staka A binrne slo A, B binrne slo B, S set, C prenos do vyieho rdu C0 prenos z niieho rdu, C1 prenos do vyieho rdu Prklad stu dvoch trojbitovch sel pomocou staky zloenej z troch staiek


2 SEKVENN OBVODY 2.1 Zkladn preklpacie obvody Vlastnosti zkladnch preklpacch obvodov opisuj: a) definin tabuka prechodov DTP, b) Karnaughova mapa prechodov KMP, c) tabuka stavov ( stavov tabuka ) TS ( ST ), d) priebeh signlov. Vetky formy opisujce vlastnosti preklpacch obvodov ( PO ) s plne rovnocenn. Na cvieniach budeme najviac pouva formy a) a b). 2.1.1 PREKLPAC OBVOD RS A RST


2.1.2 PREKLPAC OBVOD D Schma zapojenia preklpacieho obvodu D realizovanho pomocou PO typu RS


2.1.3 PREKLPAC OBVOD JK Schma zapojenia preklpacieho obvodu JK realizovanho pomocou PO typu RS


2.1.4 PREKLPAC OBVOD T Schma zapojenia preklpacieho obvodu T realizovanho pomocou PO typu RS


2.1.5 lohy Nakreslite, ak bude priebeh signlu na vstupe preklpacieho obvodu RS, D a JK ke poznte priebehy vstupnch signlov R, S, J, K a D a tie poiaton stav vstupu Q. Pri kreslen vychdzajte z DTP a TS.


2.1.6 lohy 1. Nakreslite, ako bud vyzera priebehy signlov J, K a Q. Priebeh signlov A, B ,C, CLK

a poiaton stav vstupu Q je na obrzku 2. Nakreslite, ako bude vyzera priebeh signlov A, B a C a schmu zapojenia kombinanho

obvodu, ke poznte priebeh signlov CLK, J, K a Q. Priebeh signlov k 1. lohe Priebeh signlov k 2. lohe


2.2 Syntza preklpacieho obvodu Pri syntze preklpacch obvodov postupujeme takto: 1. Do blokovej schmy nakreslme ak PO chceme dosta a z akho PO ho chceme vytvori. 2. Do DTP napeme stavy vstupov pre prslun PO. 3. Do KMP napeme prechody, ktor patria novmu PO. ( Dve KMP s preto, e pre PO typu

D a T pouijeme KMP so 4 prechodmi a pre PO typu RS a JK KMP s 8 prechodmi ). Do KMP napeme oznaenie premennch poda toho, o ak PO ide.

4. Na zklade KMP napeme KMBF , ktor vyplvaj zo zkladnho PO. Vznam dvoch KMBF je vysvetlen v bode 3.

5. Nakreslme schmu zapojenia, ktor vyplva z budiacich funkci a tm dostaneme poadovan kombinan obvod, ktor nm syntetizuje nov PO zo zkladnho PO.


2.2.1. lohy 1. Navrhnite preklpac obvod ......... z preklpacieho obvodu .........

2. Navrhnite preklpac obvod ........ z preklpacieho obvodu .........


3. Navrhnite preklpac obvod ........ z preklpacieho obvodu ............ 4. Navrhnite preklpac obvod ........ z preklpacieho obvodu .........


2.3 Nvrh synchrnneho potadla Postup pri nvrhu synchrnneho potadla: 1. Na zklade zadania vyplnme DTP potadla. 2. Zostavme KMP pre jednotliv vstupy. 3. Zvolme si typ, pomocou ktorho chceme potadlo realizova. 4. Poda toho, ak typ PO zvolme, vyplnme KM budiacich funkci. 5. Z KMBF vypeme funkcie, ktor upravme na formu realizovaten hradlami NAND alebo

ich realizujeme zkladnmi hradlami. 6. Nakreslme vsledn schmu zapojenia potadla. 1. DTP 2. KMP

3. Voba PO 4. KMBF 5. Vpis BF


loha Navrhnite 5 stavov synchrnne potadlo, ktor bude pota smerom hore z preklpacch obvodov D aj JK. Do tabuky sme napsali vetky stavy, ktor charakterizuj 5 - stavov potadlo smerom hore. Potom sme vyplnili KMP a na ich zklade KM budiacich funkci PO typu D aj JK. Zo schmy zapojenia budenia vyplva, e vetky vstupu CLK s pripojen na CLK. Schmy zapojenia realizujeme pomocou hradiel NAND tak, e budiace funkcie upravme na formu realizovaten hradlami NAND. Schma zapojenia potadla s preklpacmi obvodmi D


Schma zapojenia potadla s preklpacmi obvodmi JK 2.3.1 Nvrh synchrnneho potadla so skrtenm potom stavov loha Navrhnite synchrnne potadlo, ktor bude pota smerom hore od sla 2 do sla 6 z preklpacch obvodov D aj JK.


Schma zapojenia potadla so skrtenm potom stavov realizovan pomocou PO JK loha Navrhnite 5 stavov synchrnne potadlo, ktor bude pota smerom dole z preklpacch obvodov D aj JK.


Do tabuky sme napsali vetky stavy, ktor charakterizuj 5 stavov potadlo smerom dole. Potom sme vyplnili KMP a na ich zklade KM budiacich funkci PO typu D aj JK. Zo schmy zapojenia budenia vyplva, e vetky vstupy CLK s pripojen na CLK. Schmy zapojenia realizujeme pomocou hradiel NAND tak, e budiace funkcie upravme na formu realizovaten hradlami NAND. Schma zapojenia potadla s preklpacmi obvodmi D Schma zapojenia potadla s preklpacmi obvodmi JK


loha Navrhnite synchrnne potadlo, ktor bude pota smerom dole od sla 6 do sla 2 z preklpacch obvodov D aj JK. Schma zapojenia potadla so skrtenm potom stavov realizovan pomocou PO JK


2.4 Nvrh asynchrnneho potadla Postup pri nvrhu asynchrnneho potadla: 1. Na zklade zadania vyplnme DTP potadla. Pri potadle smerom hore slujeme stavy

v porad 0, 1, 2, ..... , n, pri potadle smerom dole n, ........2, 1, 0. Do DTP napeme naviac aj stav, pri ktorom prechdza stav n do 0, resp. 0 do n.

2. V DTP urme vetky prechody z 0 do 1, resp. z 1 do 0. Z toho vyplva, ktor vstup me budi nasledujci vstup. V prpade, e iadny prechdzajci vstup neme budi nasledujci vstup, budme tento vstup signlom CLK. Budenie nakreslme do schmy budenia PO. Z typu prechodov vyplva, ktor PO pouijeme. ( Po prave budenia meme poui na realizciu potadla ubovon PO. )

3. Vyplnenie KMP vyplva z DTP. 4. KMBF vyplnme tak, e v prpade budenia signlom CLK peme do KMBF nuly resp.

jednotky zodpovedajce prslunm prechodom PO. V prpade, e predchdzajci vstup bud nasledujci vstup ozname v KMBF len tie polka, ktor zodpovedaj prechodu z 0 do 1, resp. z 1 do 0 v predchdzajcej KMP. Ostatn polka nie s rozhodujce, povaujeme ich za 1 a o sa d vyui pri tvorbe vch kontr.

5. Z KMBF vypeme funkcie, ktor upravme na formu realizovaten hradlami NAND alebo ich realizujeme zkladnmi hradlami.

6. Nakreslme vsledn schmu zapojenia.


loha Navrhnite 5 stavov asynchrnne potadlo, ktor bude pota smerom hore z preklpacch obvodov D aj JK. V tabuke sme vyznaili vetky prechody z 0 do 1 a z 1 do 0 ( hrub deliaca iara a pka ). Z toho vyplva, ktor vstup me budi nasledujci vstup. Vstup QA m dva prechody z 1 do 0. Vstup QB m jeden prechod z 0 do 1 a druh z 1 do 0. Obidva prechody vstupu QB s v tom istom ase, ako prechody vstupu QA. To znamen, e vstup QA PO TA me riadi vstup (clock) PO TB. Vstup TC m jeden prechod z 0 do 1 a druh z 1 do 0. Z tabuky vyplva, e ani vstup QA, ani vstup QB nemu riadi vstup PO TC, pretoe v ase druhho prechodu vstupu QC z 1 do 0 sa stav vstupov QA a QB nemen. To znamen, e vstup PO TC bude buden signlom CLOCK. Budenie je vyznaen v schme pod tabukou Do Karnaughovch mp prechodov sme napsali vetky prechody vyskytujce sa v tabuke. Pretoe vstup PO TA preklpa z 1 do 0, budeme vade repektova prve tento prechod (v celom prklade vyznaen rafovanm ). V KM budiacich funkci pre PO typu D peme do KM pre vstupy DA a DC vetky stavy vstupov PO D, ktor zodpovedaj jednotlivm prechodom Q ( Q z 0 do 1. vstup 1 ). Je to z toho dvodu, e tieto PO s buden signlom CLOCK. V KM pre vstup DB vyzname rafovanm iba tie polka, ktor v KMP PO TA zodpovedaj prechodom z 1 do 0. Je to preto, e vstup QA bud vstup TB. Ostatn polka ozname krikom, ktor znamen, e tento stav nie je rozhodujci a berieme ten stav, ktor je vhodnej z hadiska zostavovania kontr. To ist urobme pre PO typu JK. Vyzname kontry a napeme budiace funkcie. Potom nakreslme schmy zapojenia.


Jednou zo zsad, ktor je uveden vo veobecnch pokynoch pre prcu s slicovmi obvodmi je aj t, ktor sa tka postupnho oivovania zapojenia. Na prklade potadla od 0 do 4 si ukeme, ako postupova pri oivovan. Vychdzame zo schmy zapojenia.


Nakreslme si priebehy signlov CLK a na vstupoch Q. Na zklade priebehov postupne zisujeme, ako sa men stav prslunho vstupu Q pomocou logickej sondy alebo pomocou LED zo stavebnice slicovej techniky. Ke je na vstupe priebeh QA vetko v poriadku, prejdeme na al vstup. V prpade, e na niektorom vstupe nedochdza k predpokladanm zmenm rovn, identifikovali sme miesto poruchy a zana s odstraovanm poruchy. Skontrolujeme, i je na vstupe PO signl CLOCK, i s vstupy PR a CLR sprvne oetren, i sme nezabudli nejak spoj. Ke sme vyerpali vetky monost, sksime vymeni integrovan obvod. Vstup QA Vstup QB Vstup QC CLK


loha Navrhnite 5 stavov asynchrnne potadlo, ktor bude pota smerom dole z preklpacch obvodov D aj JK. V tabuke sme vyznaili vetky prechody z 0 do 1 a z 1 do 0 (hrub deliaca iara a pka). Z toho vyplva, ktor vstup me budi nasledujci vstup. Vstup QA m dva prechody z 0 do 1. Vstup QB m jeden prechod z 0 do 1 a druh z 1 do 0. Obidva prechody vstupu QB s v tom istom ase, ako prechody vstupu QA. To znamen, e vstup QA PO TA me riadi vstup (clock) PO TB. Vstup TC m jeden prechod z 1do 0 a druh z 1 do 0.Z tabuky vyplva, e ani vstup QA, ani vstup QB nemu riadi vstup PO TC, pretoe v ase druhho prechodu vstupu QC z 0 do 1 sa stav vstupov QA a QB nemen. To znamen, e vstup PO TC bude buden signlom CLOCK. Budenie je vyznaen v schme pod tabukou. Do Karnaughovch mp prechodov sme napsali vetky prechody vyskytujce sa v tabuke. Pretoe vstup PO TA preklpa z 0 do 1, budeme vade repektova prve tento prechod ( v celom prklade vyznaen rafovanm ). V KM budiacich funkci pre PO typu D peme do KM pre vstupy DA a DC vetky stavy vstupov PO D, ktor zodpovedaj jednotlivm prechodom Q (Q z 0 do 1, vstup 1). Je to z toho dvodu, e tieto PO s buden signlom CLOCK. V KM pre vstup DB vyzname rafovanm iba tie polka, ktor v KMP PO TA zodpovedaj prechodom z 0 do 1. Je to preto, e vstup QA bud vstup TB. Ostatn polka ozname krikom, ktor znamen, e tento stav nie je rozhodujci a berieme ten stav, ktor je vhodnej z hadiska zostavovania kontr. To ist urobme pre PO typu JK. Vyzname kontry a napeme budiace funkcie. Potom nakreslme schmy zapojenia.


2.4.1 Nvrh synchrnneho potadla so skrtenm potom stavov Ke chceme skrti poet stavov asynchrnneho potadla s plnm potom stavom, musme vyui asynchrnne vstupy PR PRESET nastavenie a CLR CLEAR nulovanie preklpacch obvodov D alebo JK. Skrtenie potu stavov robme tak, e musme uri kombinciu stavov na vstupoch, pri ktorej m djs k skrteniu. Z tejto kombincie vyrobme pomocou kombinanho obvodu signl, ktorm nulujeme resp. nastavujeme vstupy PO do poadovanch stavov. Vstupy PR a CLR s ASYNCHRNNE vstupy, to znamen, e s nadraden vstupu CLK a nastavuj vstup do danho stavu nezvisle od stavu CLOCK. Vplyv zmien stavov vstupov PR a CLR na zmeny stavov vstupov PO preklpacch obvodov typu D a typu JK


loha Navrhnite obvod skrtenia potu stavov 8 stavovho asynchrnneho potadla potajceho smerom hore na 6 stavov. 1. Nakreslme si schmu skrtenia potu stavov 2. Nakreslime schmu zapojenia potadla so skrtenm potom stavov. Na realizciu poijeme

PO typu D. Ten ist postup plat aj pre PO typu JK. Z kombincie 110 sme pomocou hradla NAND vyrobili signl, ktor privedieme do vstupov CLR. Ke sa na vstupoch objav kombincia 110 (6), vyrob hradlo NAND na vstupe logick rove 0, ktor po priveden do vstupov CLR nastav na vetkch vstupoch 0, ie stav000. Potom zane pota potadlo smerom hore a do stavu 101 (5). Toto je zkladn schma, ktor sli na vysvetlenie princpu skrtenia s vyuitm vetkch vstupov a plnm kombinanm obvodom. V praxi meme kombinan obvod zjednodui na zklade tchto vah: a) nemusme poi invertor, pretoe ke je na vstupe QA logick 0, je na vstupe QA non

logick 1, ktor privedieme na vstup hradla, b) alie zjednoduenie vyplva z toho, e na vstupoch QB a QC sa objav logick 1 iba pri

kombinciach 110 a 111, preto sta poui dvojvstupov hradlo NAND.


loha Navrhnite obvod skrtenia potu stavov 8 stavovho asynchrnneho potadla potajceho smerom hore tak, aby potalo od sla 2 do sla 5. 1. Nakreslme si schmu skrtenia potu stavov 2. Nakreslme schmu zapojenia potadla so skrtenm potom stavov. Na realizciu

pouijeme PO typu D. Ten ist postup plat aj pre PO typu JK.


Z kombincie 110 sme pomocou hradla NAND vyrobili signl, ktor privedieme na vstupy PR a CLR. Ke sa na vstupoch objav kombincia 110 (6), vyrob hradlo NAND na vstupe logick rove 0, ktor po priveden na vstupy CLR POa a POc nastav vstupy na logick 1 a po priveden na vstup PRb nastav na vstupe logick 1. Na vstupe sa objav stav 010 (2). Potom zane potadlo pota smerom hore a do stavu 101 (5). Podobne ako pri potadle od 0 do 5 aj tu platia pravidl, pomocou ktorch meme zjednodui schmu zapojenia ( poui vstup QA non, poui iba vstupy QB a QC. Existuje ete jeden spsob zjednoduenia, ktor vychdza zo schmy skrtenia potu stavov.

Zo schmy skrtenia potu stavov vyplva, e nie je potrebn nastavova vetky vstupy, pretoe pri prechode z 6 do 2 sa mus zmeni iba stav vstupu QC z 1 na 0. To znamen, e signlom odvodenm od vstupov nastavme iba vstup QC, tak, e logick 0 privedieme iba na vstup CLR POc.


loha Navrhnite obvod skrtenia potu stavov 8 stavovho asynchrnneho potadla potajceho smerom dole tak, aby potalo od sla 5 do sla 0. 1. Nakreslime si schmu skrtenia potu stavov Zo schmy vyplva, e zo stavu 111 odvodme pomocou hradla NAND signl, ktor bude ma na vstupe logick 0. Touto 0 nastavme vstupy PR a CLR takto: POa 0 do PR, POb 0 do CLR a POc 0 do PR. 2. Nakreslme schmu zapojeniala so skrtenm potom stavov. Podobne ako v predchdzajcich prkladoch aj tu sa daj poi pravidl na zjednoduenie obvodu. Naprklad pri prechode zo stavu 111 do stavu 101 dochdza k zmene len na vstupe QB. Preto sta urobi zmenu z 1 na 0 pomocou vstupu CLR POb.


loha Navrhnite obvod skrtenia potu stavov 8 stavovho asynchrnneho potadla potajceho smerom dole tak, aby potalo od sla 5 do sla 2. 1. Nakreslme schmu skrtenie potu stavov. 2. Nakreslme vsledn schmu zapojenia. Tto schma je zkladn. Pre zjednoduenie platia pravidl uveden v predchdzajcich prkladoch. Naprklad sta repektova zmenu stavu na vstupe QC (zo stavu 001 do stavu 101).


loha Navrhnite asynchrnne potadlo, ktor bude pota smerom hore od sla 2 do sla 5. Postup pri nvrhu je opsan pri prkladoch nvrhu asynchrnnych potadiel. Treba dva pozor na sprvne zvolenie budenia jednotlivch PO. Z DTP vyplva, e Poa me budi POb, ale PO b neme budi POc, pretoe k prechodom v POc dochdza pri rznych prechodoch POb. Raz ide o prechod z 0 do 1, druhkrt z 1 do 0. Preto mus POc budi POa. V tomto prklade plat schma zapojenia budenia pre PO typu D.


loha Navrhnite asynchrnne potadlo, ktor bude pota smerom dole od sla 5 do sla 2. Postup pri nvrhu je opsan pri prkladoch nvrhu asynchrnnych potadiel. Schma zapojenia budenia plat pre PO typu D.


2.5 Registre Zkladn zapojenie pamovho registra zostavenho z preklpacch obvodov D Zkladn zapojenie posuvnho registra vpred zostavenho z preklpacch obvodov D Zkladn zapojenie posuvnho registra vpred zostavenho z preklpacch obvodov JK


Zkladn zapojenie kruhovho registra zostavenho z preklpacch obvodov D


2.6 Nvrh sekvennho logickho obvodu Pri nvrhu sekvennho obvodu vychdzame zo zadania, ktor me ma rzne formy. Jednou z nich je graf prechodov, v ktorom s vyznaen vntorn stavy obvodu a prechody medzi nimi. Vznam jednotlivch pojmov je znzornen v obrzku. Z grafu prechodov zostavme tabuku, v ktorej je oznaenie stavov, stav vstupov Q0 a Q1 v ase n a n+1, stav vstupu a stav vstupu. Na zklade tabuky zostavme Karnaughove mapy prechodov pre vstupy a potom Karnaughove mapy budiacich funkci pre preklpac obvod D aj JK.


Budiace funkcie pouijeme pri realizcii schmy zapojenia s PO typu D aj typu JK.


lohy Mte zadanch 10 prkladov na nvrh sekvennch obvodov vo forme grafov prechodov. Navrhnite sekvenn obvody pomocou preklpacch obvodov D aj JK.

Tu nakreslite graf prechodov, ktor zodpoved zadanmu prkladu. Pretoe ide o univerzlny graf prechodov, vyznate v om iba tie prechody, ktor zodpovedaj danmu prkladu.


Schma zapojenia sekvennho obvodu : a) s preklpacmi obvodmi D b) s preklpacmi obvodmi JK


loha Navrhnite sekvenn obvod, ktor bude indikova stav vstupu logickou jednotkou len vtedy, ke na vstupe sa objav kombincia 101. 1. Zo zadania a priebehu signlov x a Y nakreslme graf prechodov. 2. Z grafu prechodov urobme tabuku prechodov. 3. K jednotlivm stavom priradme vntorn stavy vstupov Q. 4. Urobme celkov tabuku vstupov Q, vstupu x a vstupu Y. 5. Nakreslme Karnaughove mapy pre vstupy Q a Y. 6. Nakreslme Karnaughove mapy budiacch funkci pre PO typu D aj PO typu JK. 7. Nakreslme schmy zapojenia. Priebeh x a Y Graf prechodov Tabuka stavov Tabuka vntornch stavov Celkov tabuka


loha Navrhnite sekvenn obvod, ktor bude indikova zaiatok a koniec vstupnch impulzov signlu oznaenho ako x tak, ako je to zobrazen na obrzku. 1. Z priebehu signlov x, Y0 a Y1 vypeme vetky stavy S, ktor sme oznaili S0 a S3. 2. Zo stavov a priebehu signlov nakreslme graf prechodov, v ktorom s okrem stavov

znzornen aj prechody a podmienky, za ktorch k prechodu djde. 3. Z grafu prechodov zostavme tabuku prechodov, v ktorej s aj stavy vstupu x a vstupov Y0

a Y1. 4. K jednotlivm prechodom priradme ubovon n - bitov binrne slo, ktor sa nesmie

opakova a bude zodpoveda stavom vstupov Q. Poet bitov je uren potom stavov. V naom prpade sta dvojbitov slo, pretoe poet stavov je 4.

5. Pomocou tabuky, v ktorej s stavy vstupov Q, vstupu x a vstupov Y zostavme

Karnaughove mapy prechodov pre vstupy Q0 a Q1 a na ich zklade aj Karnaughove mapy pre vstupy preklpacch obvodov D a JK.


6. Vstupn funkcie meme napsa priamo, pretoe obidva vstupy maj iba jeden stav, kedy sa Y = 1. 7. Nakreslme schmy zapojenia obvodu s preklpacmi obvodmi D aj JK .

1.3.2 Zkladn logick leny - priebehy signlov - prklady

Documents

Číslicová elektronika pre 2.ročník Teóriasostrv.edupage.org/files/Cislicova_technika_pre1.a_2.rocnik.pdf · tento projekt je spolufinancovanÝ eurÓpskou Úniou strednÁ priemyselnÁ