13

RISC - thieumao

Embed Size (px)

DESCRIPTION

1. RISC là gì? 2. Định hướng thiết kế RISC 3. Định hướng thiết kế trước thời RISC 4. Cùng lúc đó... 5. Tình hình RISC hiện nay

Citation preview

Page 1: RISC - thieumao
Page 2: RISC - thieumao

N i dung chínhộ

1. RISC là gì?2. Đ nh h ng thi t k RISCị ướ ế ế3. Đ nh h ng thi t k tr c th i RISCị ướ ế ế ướ ờ4. Cùng lúc đó …5. Tình hình RISC hi n nay?ệ

Page 3: RISC - thieumao

1. RISC là gì? RISC (viết tắt của Reduced Instructions Set Computer - Máy tính với tập lệnh đơn giản hóa) là 

một phương pháp thiết kế các bộ vi xử lý theo hướng đơn giản hóa tập lệnh, trong đó thời gian thực thi tất cả các lênh đều như nhau.

Hiện nay các bộ vi xử lý RISC phổ biến là ARM, SuperH, MIPS, SPARC, DEC Alpha, PA-RISC, PIC, và PowerPC của IBM. 

Page 4: RISC - thieumao

2. Định hướng thiết kế RISCTổ chức lại quá trình thực thi trong bộ xử lý hoặc nhằm 

giảm bớt số lần truy xuất bộ nhớ. Andrew Tanenbaum (Minix) cho rằng 98% 

các hằng hoàn toàn có thể biểu diễn bằng 13 bit, trong khi đó các CPU được thiết kế theo bội số của 8 (thường là 8, 16 hoặc 32.) Do đó nếu CPU cho phép các hằng được lưu trong những bit dư của mã lệnh sẽ làm giảm đi rất nhiều lần truy xuất bộ nhớ. Thay vì phải đọc từ bộ nhớ hay từ thanh ghi, các hằng đã ở ngay đó khi CPU cần, vì thế quá trình thực thi sẽ nhanh hơn.

Page 5: RISC - thieumao

So sánh CISC v i RISCớ CISC

Tập lệnh phức tạpCác bộ VXL x86

(Intel) hoạt động theo ngyên lý CISC

Số lệnh khá nhiềuChú trọng phần

cứng

RISC Tập lệnh đơn giảnCác bộ VXL

Pentium (Intel) hoạt động theo nguyên lý RISC

Tập lệnh rút gọnChú trọng tới phần

mềm

Page 6: RISC - thieumao

3. Định hướng thiết kế trước thời RISC

Thiết kế phần cứng dễ hơn nhiều so với thiết kế trình dịch, vì thế mọi phức tạp đều dồn vào phần cứng.

Một nguyên nhân khác thúc đẩy sự ra đời của những lệnh phức là sự thiếu thốn bộ nhớ. Do bộ nhớ quá nhỏ, do đó sẽ có lợi hơn nhiều nếu tăng mật độ tập trung thông tin trong mã lệnh.

Page 7: RISC - thieumao
Page 8: RISC - thieumao

4- Cùng lúc đó…

Ý tưởng đầu tiên có lẽ là "kênh dẫn" (pipeline). Đây là một kỹ thuật nhằm chia nhỏ quá trình thực thi

một lệnh thành nhiều bước, và các bước khác nhau của các lệnh khác nhau có thể được thực thi đồng thời. Một bộ xử lý thông thường đọc một lệnh, giải mã nó, đọc những vùng nhớ lệnh đó cần, thực thi lệnh, trả kết quả về.

Page 9: RISC - thieumao

Pipelining (kênh d n)ẫ L y l nh t b nhấ ệ ừ ộ ớ Đ c thanh ghi và gi i mã l nhọ ả ệ Th c thi l nh và tính toán đ a chự ệ ị ỉ Truy c p các toán h ng trong b nh d li uậ ạ ộ ớ ữ ệ Ghi k t qu vào thanh ghiế ả

Page 10: RISC - thieumao

5. Tình hình RISC hi n nay?ệ

RISC đ c s đâu?ượ ử ở

Tại sao RISC đang giảm?

Page 11: RISC - thieumao

RISC đ c s đâu?ượ ử ởApplePA-RISC HP Work stationIntel Strong ARM processor (Mobile CPU)IBM (Work Station)MOTOROLA (Hand Held Device)

Page 12: RISC - thieumao

Tại sao RISC đang giảm?Yêu cầu số lượng lớn bộ nhớ cache $ $ $ $ $ $

Nhiều công ty không muốn mất một cơ hội với các công nghệ mới nổi. Nếu không có lợi ích thương mại, các nhà phát triển bộ vi xử lý không thể để sản xuất chip RISC trong khối lượng đủ lớn để làm cho giá của họ cạnh tranh.

Các vấn đề tương thích phần mềm

Quá khó để gỡ lỗi

Page 13: RISC - thieumao

Thanks for listening ^^!

Nguy n Văn Thi u ễ ệ

Thành viên nhóm 9

L p AT7Bớ

H c Vi n K Thu t M t Mãọ ệ ỹ ậ ậ