Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 1 de 27
Módulo de hardware de un laboratorio de calibración de medidores de energía basado en FPGA
Autor
Ing. Jairo Mena
Director del trabajo
Esp. Ing. Alejandro Celery (UTN-FRBA)
Jurado propuesto para el trabajo
- Esp. Ing. Patricio Bos (FIUBA)
- Esp. Ing. Juan Vicente Montilla Cabrera (FIUBA)
- Esp. Ing. Eric Pernia (UNQUI)
Este plan de trabajo ha sido realizado en el marco de la asignatura Gestión de
Proyectos.
Tabla de contenido
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 2 de 27
Registros de cambios 3
Acta de Constitución del Proyecto 4
Descripción técnica-conceptual del Proyecto a realizar 5
Identificación y análisis de los interesados 7
1. Propósito del proyecto 7
2. Alcance del proyecto 7
3. Supuestos del proyecto 8
4. Requerimientos 8
5. Entregables principales del proyecto 9
6. Desglose del trabajo en tareas 10
7. Diagrama de Activity On Node 11
8. Diagrama de Gantt 12
9. Matriz de uso de recursos de materiales 14
10. Presupuesto detallado del proyecto 16
11. Matriz de asignación de responsabilidades 17
12. Gestión de riesgos 18
13. Gestión de la calidad 20
14. Comunicación del proyecto 24
15. Gestión de Compras 24
16. Seguimiento y control 26
17. Procesos de cierre 27
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 3 de 27
Registros de cambios
Revisión Detalle de los cambios realizados Fecha
1.0 Creación del documento, Acta y Descripción 04/02/2020
1.1 Se completó los puntos del 1 al 7 10/02/2020
1.2 Se completó los puntos del 8 al 11 19/02/2020
1.3 Se completó los puntos del 12 al 17 23/02/2020
1.4 Corrección de puntos del 1 al 11 01/03/2020
1.5 Correcciones varias 18/03/2020
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 4 de 27
Acta de Constitución del Proyecto Buenos Aires, 4 de febrero de 2020
Por medio de la presente se acuerda con el Ing. Jairo Alonso Mena que su Trabajo Final de la
Carrera de Especialización en Sistemas Embebidos se titulará “Módulo de hardware de un
laboratorio de calibración de medidores de energía basado en FPGA”, consistirá esencialmente en el
prototipo preliminar de una tarjeta electrónica donde se podrá embeber un sistema basado en un
Softcore para la implementación del software que controlará proceso de calibración de medidores de
energía, y tendrá un presupuesto preliminar estimado de 600 horas de trabajo y US$7364,12 con
fecha de inicio lunes 2 de marzo de 2020 y fecha de presentación pública el mes de agosto de 2020.
Se adjunta a esta acta la planificación inicial.
Ariel Lutenberg Ivan Muñoz
Director de la CESE-FIUBA Gerente GEO Technologies
Alejandro Celery
Director del Trabajo Final
Patricio Bos Juan Montilla
Jurado del Trabajo Final Jurado del Trabajo Final
Eric Pernia
Jurado del Trabajo Final
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 5 de 27
Descripción técnica-conceptual del Proyecto a realizar
Las empresas distribuidoras de energía eléctrica tienen como parte del proceso de medida de energía garantizar una medida confiable y exacta, por lo tanto, es necesario realizar un proceso de calibración a los dispositivos de medición.
La calibración de contadores eléctricos por lo general la realiza un tercero incrementando los costos, la logística y los daños producidos por el transporte.
Por lo expuesto anteriormente GEO Technologies como empresa de fabricación de medidores de energía ha decidido diseñar e implementar un laboratorio de calibración que proporciona las soluciones a los distintos problemas de logística y costo.
La Figura 1 muestra como el laboratorio de calibración se divide en los siguientes módulos:
Módulo de hardware: sistema electrónico que es el encargado de proporcionar diferentes interfaces de comunicación entre los medidores y el sistema de cómputo, también realiza el proceso de generación de la onda pura sinusoidal.
Módulo electromecánico: que se encarga de acoplar y desacoplar la diferentes cargas (activas o reactivas) dependiendo de la fase de calibración en que se encuentre el proceso, y se encarga también de hacer corte y reconexión de las diferentes fases hacia los medidores.
Módulo de cómputo: sistema software que es el encargado de proporcionar una interfaz de usuario al operador del laboratorio, generación de reportes, visualización del estado y programación del proceso.
Figura 1. Módulos del laboratorio de calibración
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 6 de 27
La principal función del “Módulo de hardware” es hacer el control de la calibración de un número determinado de medidores al mismo tiempo. Ésto conlleva a que se necesite en que un número de determinadas tareas se ejecute de forma paralela, además de que se necesita tener un número grande de pines para el manejo de los relés de conmutación del “Módulo electromecánico”. Por tal motivo se decide utilizar un sistema basado en una matriz de puertas programables o por sus siglas en inglés FPGA.
La Figura 2 muestra los submódulos del “Módulo de hardware”.
El “Módulo de hardware” está compuesto principalmente por una FPGA, un sub-módulo de potencia, un sub-módulo de programación y un sub-módulo funcional.
La FPGA es el principal componente lógico del sistema, el sub-módulo de programación tiene una memoria de programa para alojar el código de programa del sistema y un puerto JTAG para la programación.
El sub-módulo de potencia se encarga de entregar todos los voltajes que cada uno de los componentes del sistema necesita.
El sub-módulo funcional tiene dos puertos USB con el cual el sistema podrá comunicarse con el “Módulo de cómputo”, tiene una memoria de usuario para almacenar datos de aplicación, un puerto HDMI para desplegar o visualizar parámetros y tiene dos puertos de entrada y salida tipo digital para la conexión al exterior con el “Módulo electromecánico”.
igura 2. Submódulos del “Módulo de hardware”
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 7 de 27
Identificación y análisis de los interesados
Rol Nombre y Apellido Departamento Puesto Impulsor Geo Technologies Junta Societaria -
Cliente Ivan Muñoz Administrativo Gerente Responsable Jairo Mena Desarrollo e
investigación Ingeniero de
Desarrollo Auspiciante Alejandro Celery FIUBA -
Colaboradores Carlos Caicedo Logística - Orientadores Jose Rangel Departamento Eléctrico Ingeniero Eléctrico
Equipo Jairo Mena y Pavel Delgado
Desarrollo e Investigación
Ingenieros de Investigación y
Desarrollo Usuario Final Empresas
Electrificadoras - -
1. Propósito del proyecto
El propósito principal de la implementación del “Módulo Hardware” del laboratorio de calibración de
medidores eléctricos es proporcionar un sistema electrónico confiable y seguro de hardware que
sirva como puente o interfaz entre los módulos de cómputo y electromecánico para poder reducir los
costos y gastos generados por proceso de calibración cuando se hace por medio de terceros. Además
de lo anterior se suma al propósito el brindar al Usuario Final un servicio integral, compuesto por la
distribución y calibración de los medidores.
2. Alcance del proyecto
En el presente proyecto se incluye en la demostración del sistema hardware con cada uno de los sub-
módulos probados, la tarjeta se debe probar haciendo un test unitario en VHDL de cada sub-módulo
y también se debe probar el sistema embebiendo un softcore.
El alcance no incluye ninguna entrega de los módulos de cómputo, ni del sistema electro-mecánico.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 8 de 27
3. Supuestos del proyecto
La empresa cuenta con dos osciloscopios, dos computadores, dos programadores JTAG y una
estación de soldadura.
Es posible contar con el presupuesto para la compra de los elementos electrónicos y los
insumos necesarios para el desarrollo del proyecto
4. Requerimientos
4.1 Requerimientos de Funcionalidad
4.1.1 Requerimientos con respecto a la programación de la FPGA (sub-Módulo de programación)
El módulo hardware debe tener una memoria no volátil para almacenar el programa de la
FPGA (memoria de programa), para que el programa sea descargado automáticamente desde
la memoria hacia la FPGA cada vez que se encienda el sistema. [HCAL-REQ-0001]
El módulo debe tener un sistema de reloj de 100Mhz que le brinde a la FPGA la frecuencia de
sincronización del sistema. [HCAL-REQ-0002]
El módulo debe tener un puerto tipo JTAG para programar la FPGA directamente o para
escribir el programa sobre la memoria no volátil de programa. [HCAL-REQ-0003]
El sistema debe tener un botón de “reset” que se encargue de reiniciar el código programado
en la FPGA. [HCAL-REQ-0004]
El sistema debe tener un botón de programación el cual servirá para re-programar la FPGA
con el código alojado en la memoria de programa. [HCAL-REQ-0005]
El sistema debe tener dos visualizadores tipo LED (LEDPROG, DONE) que mostrarán el
estado de programación de la FPGA. [HCAL-REQ-0006]
4.1.2 Requerimientos con respecto al Sub-Módulo de Potencia
El sub-Módulo de Potencia de ser capaz de brindar los voltajes de 3.3V(4A), 1V(4A),
1.8V(1.2A), 2.5V(0.2A) y 1.5V(1.2A) con sus respectivas corrientes máximas. [HCAL-REQ-
0007]
El sub-Módulo de Potencia debe ser capaz de cumplir con los tiempos de secuencia de
encendido en cada uno de los voltajes para cumplir con los requisitos propuestos por el
fabricante de la FPGA. [HCAL-REQ-0008]
4.1.3 Requerimientos con respecto a los módulos funcionales
El Módulo tiene que tener una memoria no volátil de puerto paralelo (ROM) para servir como
registrador de datos de Usuario y para lectura rápida. [HCAL-REQ-0009]
El sistema debe tener dos puertos USB utilizando una interfaz hardware USB a serial UART.
Los puertos deben funcionar de manera independiente y se debe proporcionar los drivers del
mismo. [HCAL-REQ-0010]
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 9 de 27
El sistema debe tener una salida tipo HDMI para pantallas de hasta 7 pulgadas, y con color de
24 bits. [HCAL-REQ-0011]
El sistema debe tener dos puertos de tipo digital paralelo de 24 pines cada uno. [HCAL-REQ-
0012]
4.2 Requerimientos de Diseño
En el sistema se debe embeber un softcore y poder programar un código de test en lenguaje
C. [HCAL-REQ-0013]
Los sub-Módulos deben ser probados independientemente con lenguaje VHDL. [HCAL-REQ-
0014]
La FPGA a utilizar será la Artix 7, XC7A200TFBG484 de Xilinx. [HCAL-REQ-0015]
4.3 Requerimientos de Mantenibilidad
El código tanto de la FPGA como de usuario debe poder ser actualizados por medio del puerto
JTAG de programación. [HCAL-REQ-0016]
5. Entregables principales del proyecto
Diagrama esquemático del diseño hardware.
Código de los test unitarios.
Reporte de test unitarios de cada subMódulo.
Reporte de test Softcore.
Reporte de cumplimiento de cada uno de los requerimientos.
Demostración de la tarjeta en funcionamiento.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 10 de 27
6. Desglose del trabajo en tareas
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 11 de 27
7. Diagrama de Activity On Node
La unidad de tiempo es dada en horas. El camino crítico es el seguido por los cuadros de color rojo y sigue la secuencia con los tiempos T1, T3, T4, T5, T6, T8, T10, T12, T13, T14, T15, T16, T18, T20, T22, T23, T24, T25, T26, T27 y T28.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 12 de 27
8. Diagrama de Gantt
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 13 de 27
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 14 de 27
9. Matriz de uso de recursos de materiales
Matriz de Uso de recursos de Materiales por unidades.
Código WBS
Nombre de la tarea
Recursos requeridos (unidades)
Ordenador Tarjeta Programador
JTAG
Estación de
soldadura
Software Diseno
Hardware
Software Desarrollo
FPGA Osciloscopio
1 Investigación de
Componentes
2 0 0 0 0 0 0
2 Obtención de Componentes
2 0 0 0 0 0 0
3 Diseño Hardware
2 0 0 0 2 0 0
4 Fabricación Hardware
0 0 0 0 0 0 0
5 Ensamble Hardware
0 0 0 1 0 0 0
6 Pruebas unitarias
2 2 2 0 0 2 2
7 Embeber softcore en
Sistema
2 2 2 0 0 2 2
8 Prueba softcore
2 2 2 0 0 2 2
9 Documentación 2 0 0 0 0 0 0
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 15 de 27
Matriz de Uso de recursos de Materiales por tiempo
Código WBS
Nombre de la tarea
Recursos requeridos (Días)
Ordenador Tarjeta Programador
JTAG
Estación de
soldadura
Software Diseno
Hardware
Software Desarrollo
FPGA Osciloscopio
1.1 Investigación Componentes de
Potencia
7 0 0 0 0 0 0
1.2 Investigación Componentes de
Programación
5 0 0 0 0 0 0
1.3 Investigación Componentes de
Funcionalidad
10 0 0 0 0 0 0
2.1 Generación lista de componentes
5 0 0 0 0 0 0
2.2 Ordenar Compras
5 0 0 0 0 0 0
3.1 Diseño SM de Potencia
5 0 0 0 5 0 0
3.2 Diseño SM de Programación
8 0 0 0 8 0 0
3.3 Diseño SM de Funcionalidad
10 0 0 0 10 0 0
5 Ensamble Hardware
0 0 0 3 0 0 0
7.1 Prueba unitaria SM de Potencia
6 6 6 0 0 6 6
7.2 Prueba unitaria SM de
Programación
8 8 8 8 0 8 8
7.3 Prueba unitaria SM de
Funcionalidad
14 14 14 0 0 14 14
8.1 Instalación de Herramientas
5 0 0 0 0 5 0
8.2 Instalación de Softcore
8 0 0 0 0 8 0
9 Prueba softcore 7 7 7 0 0 7 7 10 Memoria de
Trabajo 4 0 0 0 0 0 0
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 16 de 27
10. Presupuesto detallado del proyecto
Se presentan los costos en horas surgidos de la planificación del proyecto y se toma como base un costo de la hora/hombre de US$ 20.
El tiempo total del proyecto es de 116 días, y se labora 5 horas por día, por lo tanto el tiempo total de horas del proyecto es de 580h.
Costo de los recursos humanos: US$ 11600
Costo recurso material ordenador (2 unidades): US$ 2400
Costo recurso material programador JTAG Xilinx (2 unidades): US$ 118
Costo recurso material lista de componentes (2 unidades): US$ 779,38
Costo recurso material Estación de Soldadura (1 unidad): US$ 450
Costo recurso material Osciloscopio (2 unidad): US$ 976
Costo recurso fabricación y ensamble Tarjeta (2 unidades): US$ 320,74
Costo directo Total: US$ 16644,12
Costo indirecto Total al 20% de los costos directos recursos hombre: US$ 2320
Costo Total: US$ 18964,12
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 17 de 27
11. Matriz de asignación de responsabilidades
Código WBS
Título de la tarea
Rol definidos en el Proyecto
Jairo Mena Responsable
Alejandro Celery
Impulsor
Jose Rangel Orientador
Pavel Delgado Equipo 2
1.1 Investigación Componentes de
Potencia
P A - -
1.2 Investigación Componentes de
Programación
A - P
1.3 Investigación Componentes de
Funcionalidad
P A I -
2.1 Generación lista de componentes
P - A S
2.2 Ordenar Compras A - I P 3.1 Diseño SM de
Potencia P - C -
3.2.1 Diseño Memoria de Programa
A - - P
3.2.2 Diseño Puerto JTAG P - - - 3.3.1 Diseño Memoria de
Usuario A - - P
3.3.2 Diseño Memoria USB A - - P 3.3.3 Diseño Interfaz
HDMI P - - -
3.3.4 Diseño Puertos I/O P - - - 4 Fabricación
Hardware P - A S
5 Ensamble Hardware P - C - 7.1 Prueba unitaria SM
de Potencia A - I P
7.2 Prueba unitaria SM de Programación
P A - -
7.3.1 Prueba unitaria Memoria de Usuario
P A - -
7.3.2 Prueba unitaria puertos USB
A A - P
7.3.3 Prueba unitaria HDMI
P A - -
7.3.4 Prueba unitaria Puertos I/O
A - - P
8.1 Instalación de Herramientas
P A I -
8.2 Instalación de Softcore
P A I -
9 Prueba softcore P A I - 10 Memoria de Trabajo P A C S 11 Entrega P A - -
Referencias: P = Responsabilidad Primaria, S = Responsabilidad Secundaria, A = Aprobación
I = Informado, C = Consultado.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 18 de 27
12. Gestión de riesgos
a) Riesgos Identificados I. El distribuidor de los componentes electrónicos no cumpla con los tiempo pactado de
entrega. Severidad(S): 7. Es una tarea esencial del proyecto ya que sin los componentes electrónicos no se puede cumplir con los objetivos principales del proyecto y no se puede continuar con las siguientes tareas.
Probabilidad de Ocurrencia (O): 2. La empresa distribuidora de los elementos ha sido muy puntual en proyectos anteriores, por lo tanto, es poco probable que cumpla.
II. Transporte de los componentes electrónicos no cumpla con los tiempos de entrega. Severidad(S): 3. Por lo general hay retrasos de uno a dos días en el transporte de los elementos, el cual no es un tiempo considerable en el total del proyecto.
Probabilidad de Ocurrencia (O): 5. Es probable que estos retrasos no se cumplan con lo planeado por razones de impuestos de importación o climatológicas.
III. Fabricante de la tarjeta no cumpla con los requerimientos de fabricación y con los tiempos de entrega de la misma. Severidad(S): 8. Es una tarea esencial del proyecto ya que sin la tarjeta electrónica no se cuenta con la plataforma física para poner a funcionar los componentes electrónicos.
Probabilidad de Ocurrencia (O): 2. La empresa fabricante de la tarjeta ha sido muy exacta en cumplir con los requerimientos en proyectos anteriores, por lo tanto es poco probable que no cumpla.
IV. No contar con la colaboración de Pavel Delgado. Severidad(S): 7. Sin la colaboración del ingeniero Pavel Delgado el proyecto se alargaría de forma drástica y no se cumpliria con los tiempos planeados de entrega ya que es responsable principal de ocho tareas y es responsable secundario en tres.
Probabilidad de Ocurrencia (O): 2. La empresa fabricante de la tarjeta ha sido muy exacta en cumplir con los requerimientos en proyectos anteriores, por lo tanto es poco probable que ocurra.
V. Exceso de trabajo en el principal recurso humano del proyecto Jairo Mena. Severidad(S): 8. Siendo el recurso humano más importante en el proyecto se compromete gravemente la fecha de entrega del proyecto.
Probabilidad de Ocurrencia (O): 5. Se ha planificado los tiempos de trabajo externo al proyecto y las horas de trabajo total del día están sobre el límite de las 8 horas.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 19 de 27
b) Tabla de gestión de riesgos: (El RPN se calcula como RPN=SxO)
Riesgo Severidad Ocurrencia RPN Severidad* Ocurrencia* RPN*
I 7 2 14 --- --- ---
II 3 5 15 --- --- ---
III 8 2 16 --- --- ---
IV 7 2 14 --- --- ---
V 8 5 40 4 5 20
Criterio adoptado: - Se tomarán medidas de mitigación en los riesgos cuyos números de RPN sean mayores a 25 Nota: - Los valores marcados con (*) en la tabla corresponden luego de haber aplicado la mitigación. c) Plan de mitigación de los riesgos que originalmente excedían el PRN máximo establecido: Riesgo V: Plan de mitigación: Se propone en contratar un ingeniero de desarrollo como reserva en el caso que del que el recurso principal del proyecto no pueda cumplir con los tiempo planificados en determinadas tareas. Al aplicar la mitigación la severidad del riesgo V queda a (4) puntos, por lo tanto el RPN del Riesgo V aplicando la mitigación queda con 20 puntos.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 20 de 27
13. Gestión de la calidad
Para cada uno de los requerimientos del proyecto indique:
Requerimientos con respecto a la programación de la FPGA (sub-Módulo de programación)
HCAL-REQ-0001. El módulo hardware debe tener una memoria no volátil para almacenar el
programa de la FPGA (memoria de programa), por lo tanto el programa puede ser descargado
automáticamente desde la memoria hacia la FPGA cada vez que se encienda el sistema.
Verificación: Se consultará la documentación del fabricante de la FPGA sobre capacidad y tipo de
memoria.
Validación: Se programará la memoria con el código final para probar que la memoria cumple en
capacidad.
HCAL-REQ-0002. El módulo debe tener un sistema de reloj de 100Mhz que le brinda a la FPGA la
frecuencia de sincronización del sistema.
Verificación: Se consultará la documentación del fabricante de la FPGA sobre el tipo el tipo de
oscilador requerido y que la frecuencia esté en el rango permitido.
Validación: Se medirá a la salida del oscilador la frecuencia brindada.
HCAL-REQ-0003. El módulo debe tener un puerto tipo JTAG para programar la FPGA directamente o
para escribir el programa sobre la memoria no volátil de programa.
Verificación: Se consultará la documentación del fabricante que se pueda programar tanto la FPGA
como la memoria de programa por medio del puerto JTAG.
Validación: Se programará el sistema directamente en la FPGA y en la memoria de programa con un
programa de TEST..
HCAL-REQ-0004. El sistema debe tener un botón de “reset” que se encargue de reiniciar el código
programado en la FPGA.
Verificación: Se consultará la documentación del fabricante para saber en qué entradas de la FPGA se
puede poner la funcionalidad de ¨reset" y escoger la que más convenga.
Validación: Se probará con un programa de testeo que al oprimir el botón de ¨reset¨ se reinicie el
programa de usuario.
HCAL-REQ-0005. El sistema debe tener un botón de programación el cual servirá para re-programar
la FPGA con el código alojado en la memoria de programa.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 21 de 27
Verificación: Se consultará la documentación del fabricante para saber en qué entrada de la FPGA
tiene la funcionalidad de programación.
Validación: Se probará con un programa de testeo que al oprimir el botón de ¨programación¨ el
sistema descargue desde la memoria de programa hacia el FPGA el codigo de programacion.
HCAL-REQ-0006 El sistema debe tener dos visualizadores tipo LED (LEDPROG, DONE) que
mostrarán el estado de programación de la FPGA.
Verificación: Se consultará la documentación del fabricante para saber cuales son las salidas de la
FPGA donde tienen la funcionalidad de visualización del programacacion y de DONE.
Validación: Se probará con un programa de testeo que al oprimir el botón de ¨programación¨ el
sistema descargue desde la memoria de programa hacia el FPGA el codigo de programacion.
Requerimientos con respecto al Sub-Módulo de Potencia
HCAL-REQ-0007. El sub-Módulo de Potencia de ser capaz de brindar los voltajes de 3.3V(4A),
1V(4A), 1.8V(1.2A), 2.5V(0.2A) y 1.5V(1.2A) con sus respectivas corrientes máximas.
Verificación: Se consultará recomendaciones del fabricante sobre la opción más adecuada del
integrado que cumpla con los requerimientos de voltaje y corriente.
Validación: Se medirá voltaje, corriente, y estabilidad del módulo con una carga fija.
HCAL-REQ-0008. El sub-Módulo de Potencia debe ser capaz de cumplir con los tiempos de secuencia
de encendido en cada uno de los voltajes para cumplir con los requisitos propuestos por el fabricante
de la FPGA.
Verificación: Se consultará recomendaciones del fabricante sobre la opción más adecuada del
integrado que cumpla con los tiempos de encendido de los voltajes.
Validación: Se medirá con osciloscopio que los tiempos de encendido cumplen con los rangos
especificados por el fabricante de la FPGA.
Requerimientos con respecto a la funcionalidad
HCAL-REQ-0009. El Módulo tiene que tener una memoria no volátil de puerto paralelo (ROM) para
servir como registrador de datos de Usuario y para lectura rápida.
Verificación: Se analizará si la memoria ROM escogida cumple con los estándares de lectura y
escritura en paralelo y si cumple con los tiempos de lectura rápida.
Validación: Se medirá el tiempo de escritura y de lectura de una palabra en determinada posición de
la memoria.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 22 de 27
HCAL-REQ-0010. El sistema debe tener dos puertos USB utilizando una interfaz hardware USB a
serial UART. Los puertos deben funcionar de manera independiente y se debe proporcionar los
drivers del mismo.
Verificación: Se analizará la posibilidad de utilizar dos integrados como interfaz UART-USB.
Validación: Se probará el funcionamiento los dos periféricos USB de manera independiente con un
programa de prueba.
HCAL-REQ-0011. El sistema debe tener una salida tipo HDMI para pantallas de hasta 7 pulgadas, y
con color de 24 bits.
Verificación: Se analizará la capacidad de memoria interna RAM de la FPGA para utilizarla como
memoria de video de tres colores (24 Bits).
Validación: Se probará el funcionamiento de la interfaz HDMI con un programa de prueba y un LCD
de 7 pulgadas visualizando los colores primarios.
HCAL-REQ-0012. El sistema debe tener dos puertos de tipo digital paralelo de 24 pines cada uno.
Verificación: Se calculará el número de pines digitales de propósito general que el FPGA tendría
disponibles después de descontar del número total los pines utilizados en los demás módulos.
Validación: Se probará el funcionamiento de los pines de los puertos con un programa de prueba con
una frecuencia de 1KHz.
Requerimientos de Diseño
HCAL-REQ-0013. En el sistema se debe embeber un softcore y poder programar un código de test en
lenguaje C.
Verificación: Se analizará si la FPGA cumple con la capacidad en recursos para embeber un softcore.
Validación: Se probará el softcore embebido con un programa ¨Hola mundo" escrito en C.
HCAL-REQ-0014. Los sub-Módulos deben ser probados independientemente con lenguaje VHDL.
Verificación: Se analizará si cada uno de los módulos pueden ser probados con programas
independientes escritos en VHDL.
Validación: Se probará cada uno de los módulos independientemente con programas escritos en
VHDL.
HCAL-REQ-0015. La FPGA a utilizar será la Artix 7, XC7A200TFBG484 de Xilinx.
Verificación: Se analizará si la FPGA cumple con la capacidad en recursos como memoria y
periféricos para cumplir con las tareas requeridas de todos los sub-Módulos.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 23 de 27
Validación: No aplica.
Requerimientos de Mantenibilidad
HCAL-REQ-0016. El código tanto de la FPGA como de usuario deben poder ser actualizados por
medio del puerto JTAG de programación.
Verificación: Se analizará la capacidad del puerto JTAG para sobreescribir la memoria de programa.
Validación: Se probará la actualización haciendo cambio en algún parámetro del programa de prueba
y sobrescribiendo en el anterior.
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 24 de 27
14. Comunicación del proyecto
El plan de comunicación del proyecto es el siguiente:
PLAN DE COMUNICACIÓN DEL PROYECTO
¿Qué comunicar?
Audiencia Propósito Frecuencia Método de comunicac.
Responsable
Culminación de las tareas
Impulsor A. Celery
Información de Avance
A medida que se logren
e-mail Jairo Mena
Petición de tareas
Colaborador o Equipo
Información Técnica
Cuando se requiera
e-mail o presencial
Jairo Mena
Estado de las Tareas
Responsable Jairo Mena
Información Técnica
Cuando se requiera
e-mail y presencial
Pavel Delgado Equipo
Estado de Compras
Responsable Jairo Mena
Información de Compras
Cuando se requiera
e-mail Colaborador Carlos Caicedo
15. Gestión de Compras
De los recursos materiales a utilizar se cuenta de antemano con dos computadores, dos
programadores JTAG, estación de soldadura, y dos osciloscopios.
Para el proyecto se requiere realizar la compra de los componentes electrónicos y contratar el
servicio de fabricación de la tarjeta electrónica.
Los elementos electrónicos se comprarán a través del proveedor DigiKey-Electronics
www.digikey.com ya que se utilizará un servicio de tipo flybox y se habían realizado compras
anteriormente con satisfacción, además que el proveedor cuenta con todos los elementos requeridos
para el desarrollo.
El servicio de fabricación de la tarjeta electrónica se hace a través de la empresa Colcircuitos, que
cumple con estándares altos de fabricación, además de ser cumplida en tiempos de entrega..
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 25 de 27
Statement of Work:
Pasto, 8 de abril del 2020.
Compra de elementos electrónicos para el proyecto “Módulo de hardware de un laboratorio de
calibración de medidores de energía basado en FPGA” a través de la pagina web www.Digikey.com
con el usuario: jamenaso por un valor de: US$ 779,38.
Se enviará la mercancía a través del servicio flybox de la empresa ABE cargo a la dirección 7290 NW
66TH STREET # ABE121690 en la ciudad de Miami, Florida 33195. La entrega se debe hacer dentro
de 5 días hábiles después del pago total de la compra.
Responsable Proveedor
Jairo Mena DigiKey-Electronics
Pasto,8 de abril del 2020.
Fabricacion de tarjeta electrónica para el proyecto “Módulo de hardware de un laboratorio de
calibración de medidores de energía basado en FPGA” a través de la empresa Colcircuitos por un
valor de: US$ 320,74.
Se enviará la mercancía a través del servicio postal nacional a la ciudad de Pasto, Nariño a la
dirección Cra 42B # 16B-52 Apto. 901. La entrega se debe hacer dentro de 4 días hábiles después del
pago.
Responsable Fabricante
Jairo Mena Colcircuitos
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 26 de 27
16. Seguimiento y control
SEGUIMIENTO DE AVANCE
Tarea del WBS
Indicador de avance Frecuencia de reporte
Responsable de
seguimiento
Persona a ser
informada
Método de comunicac.
1.1 Cantidad de Información de Evaluada Quincenal Jairo Mena A. Celery e-mail
1.2 Cantidad de Información de Evaluada Quincenal Jairo Mena A. Celery e-mail
1.3 Cantidad de Información de Evaluada Quincenal Jairo Mena A. Celery e-mail
2.1 Número componentes enlistados Quincenal Jairo Mena A. Celery e-mail
2.2 Índice de Avance Quincenal Jairo Mena A. Celery e-mail
3.1 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.2.1 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.2.2 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.3.1 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.3.2 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.3.3 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
3.3.4 Cantidad de Conexiones Ruteadas Quincenal Jairo Mena A. Celery e-mail
5 Número de Componentes Soldados Quincenal Jairo Mena A. Celery e-mail
7.1 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
7.2 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
7.3.1 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
7.3.2 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
7.3.3 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
7.3.4 Cantidad de Funciones Testeadas Quincenal Jairo Mena A. Celery e-mail
8.1 Cantidad de programas instalados Quincenal Jairo Mena A. Celery e-mail
8.2 Cantidad de módulos implementados Quincenal Jairo Mena A. Celery e-mail
9 Número de módulos probados Quincenal Jairo Mena A. Celery e-mail
10 Cantidad de Páginas escritas Quincenal Jairo Mena A. Celery e-mail
Plan de Proyecto del Trabajo Final de Carrera de Especialización de Sistemas Embebidos
Ing. Jairo Mena
Página 27 de 27
17. Procesos de cierre
Al finalizar el proyecto se realizará una reunión presencial con la junta societaria de GEO Technologies, Jose Rangel, Alejandro Celery y Pavel Delgado en sus calidades de Auspiciante, Orientador, Impulsor y Miembro del equipo respectivamente. La reunión estará acotada por un tiempo de 2 horas donde se examinarán los siguientes puntos:
1. Avance general del proyecto según lo planeado. 2. Avance de cada tarea según lo planeado. 3. Validación de los objetivos del proyecto. 4. Cumplimiento de los requerimientos del proyecto.
Jairo Mena en su papel de responsable del proyecto redactará un informe con las conclusiones alcanzadas en la reunión y lo enviará vía correo a los presentes en la reunión y los interesados luego. Se convoca a una segunda reunión en calidad de agradecimiento a todos lo que hicieron parte del proyecto y consistirá en un acto social informal de brindis con cena y cerveza incluida. Los costos estarán a cargo de Jairo Mena.