24
Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato: Enrico Maria Rossi Relatore: Prof. Salvatore Nicosia Correlatore: Ing. Luca Zaccarian PROGETTAZIONE E REALIZZAZIONE DI UNA UNITÀ DI POTENZA MULTIUSO PER IL CONTROLLO DI MOTORI A RILUTTANZA VARIABILE TOR VERGATA

Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

Embed Size (px)

Citation preview

Page 1: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

Università degli studi di Roma Tor Vergata

Facoltà di Ingegneria

Corso di Laurea in Ingegneria Gestionale

Tesi di Laurea in Controlli Automatici

Candidato:

Enrico Maria Rossi

Relatore:

Prof. Salvatore Nicosia

Correlatore:

Ing. Luca Zaccarian

PROGETTAZIONE E REALIZZAZIONE DI UNA UNITÀ DI POTENZA MULTIUSO

PER IL CONTROLLO DI MOTORI A RILUTTANZA VARIABILE

TOR VERGATA

Page 2: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

INDICE DELLA PRESENTAZIONE

1. PRELIMINARI

2. PROGETTAZIONE

3. REALIZZAZIONE DEL PROTOTIPO

4. SISTEMA DI INTERFACCIAMENTO

5. APPLICAZIONI SPERIMENTALI

Page 3: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PRELIMINARI

• Ottimizzare il transitorio di corrente tarando i guadagni di un controllore hardware.

PROGETTARE E REALIZZARE UNA UNITÀ DI POTENZA VERSATILE :DISPOSITIVO HARDWARE CHE, IN BASE A TENSIONI DI RIFERIMENTO,È IN GRADO DI

SCOPO DELLA TESI

• Imporre (regolare) la corrente che fluisce in un motore elettrico.

– TRIFASE / MONOFASE

– MONOPOLARE / BIPOLARE

• Restituire una misura accurata della corrente che transita nell’avvolgimento.

RIFERIMENTIDI

TENSIONE

UNITÀDI

POTENZA

Page 4: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PRELIMINARI

Topologia del convertitore : SEMIPONTE ASIMMETRICO TRIFASE

Tecnica di VOLTAGE CHOPPING

Controllando il duty-cycle di questa commutazione ad alta frequenzaè possibile imporre l’andamento della corrente.

F AS E A F AS E B F AS E CE A

C

TRIFASE MONOPOLAREMONOFASE BIPOLARE

F A S EV D C C

TA H

TA L

TB H

TB L

SB A

SA B

F AS E AV D C

TA H

TB L

TB H

TA L

• PWM : è un segnale di impulsi ad alta frequenza con ampiezza e frequenza costanti in cui la durata dell’impulso (duty-cycle) è modulabile.

P W M s ign a l

Vc c

Vc c

T

C O N T R O L

T T T

d uty - c yc le

Page 5: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

IL MODELLO MATEMATICO

; 0 - e e V 1 - eV

1 - eR

1 Max I τ

pd

τ

p

τ

pd

τ

p S* )()(

)(

)1()( ))((

)( )(

00

),(

)(

k p t dkse p R

Ve

R

V,kdkp I

dk p t se pk

R

Ve

R

Vp,k I

se t

ktI

kS

dkptS

k

k

pkt

k

),()( ktItI )1(,...,0 Nkp

mN

onealimentazi di tempo m

PWM segnale del ciclo esimo-k al relativo cycle-duty kd

) μs 40 ( PWM segnale del periodo p

Page 6: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PROGETTAZIONE

Page 7: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PROGETTAZIONE

1. AMPLIFICATORE DIFFERENZIALE

2. CONTROLLORE PID

3. FEEDBACK DI CORRENTE

V c c +

V c c -

V R E F

V S E N S O R

V u

R

R

R f

R f

CIRCUITO DELLAMPLIFICATORE DIFFERENZIALE

8 7 6 5

4321

LF 3 5 3

Vc c +

Vc c -

V c c

M AS S A VIR T UALE 5 Vo lt

S EG NALE R IS ULT ANT EDALLA DIF F ER ENZA T R AR IF ER IM ENT O E S ENS O R EDI C O R R ENT E

8 7 6 5

4321

LF 3 5 3

Vc c +

Vc c -

R S

R S

R S

R S

S P

S IS D

R F

C F

R I

R DC I

C D

R P 1R P 2

C A C B C A C B

C B C C

P W MS tage

CIRCUITO DEL CONTROLLORE PID

Control Stage

++PIDPID

CONTROLCONTROL

CURRENTCURRENTFEEDBACKFEEDBACK

__

CIRCUITO DEL BUFFER

8

7

6

54

3

2

1LF 3 5 1

Vc c +

B A L 1

B A L 2

N C

Vc c -

Vc cSEN SO R E D IC O R R EN TE

FILTR O

SENSORE DI CORRENTE

Page 8: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PROGETTAZIONE

1. TRIGGER GENERATOR

2. PWM GENERATOR

3. DELAY GENERATOR

PWM Stage

PWMPWMGENERATORGENERATOR

DELAYDELAYGENERATORGENERATOR

TRIGGERTRIGGERGENERATORGENERATOR

CIRCUITO DEL TRIGGER GEN.

O utputStage F /F

8

7

6

5

1

2

3

4

C o m p1

C o m p2

T r

R

V ref

G N D

TR G

O U TP U T

R ESET

Vc c

TH R ES

C O N TR

D ISC H

N E 5 5 5

Vc c

T R IG G ER d ei 3P W M generato rs

R R

R A

R B

C

P 1 P 2

AB

CIRCUITO DEL PWM GENERATOR

O utputStage F /F

8

7

6

5

1

2

3

4

C o m p1

C o m p2

T r

R

V ref

G N D

TR G

O U TP U T

R ESET

Vc c

TH R ES

C O N TR

D ISC H

N E 5 5 5

Vc c

P O W ERC O NVER T ER

T R IG G ER

P IDC O NT R O LLER

R R

R E

R A

R B

C

E

B

C

IC

T

P 1 P 2

AB

CIRCUITO DEL DELAY GEN.

R A

R B

C A

C B

INP UT

o u tp u t A

D

1 2 3 4 5 6

1 3 1 2 11 1 0 9 8

7

1 4

H E F 4 0 1 0 6

V cc

o u tp u t B

V D D

V S S

Page 9: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

PROGETTAZIONE

1. HALF BRIDGEPower Stage

HALFHALFBRIDGEBRIDGE

CIRCUITO DEL SEMIPONTE

R G

P IL O TA G G IO

D I T H E T LD B

1

2

3

4

5

6

1 3

1 2

11

1 0

9

8 7

1 4

IR 2 1 1 3

H O

V C C

V S S C O M

L O

V D D

H IN

L IN

S D

V B

V S

F A S E

E A

V c c

R G

R

D H

D L

T H

T L

T A

D

T B

C B

D G

D G

C H

C

Page 10: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

REALIZZAZIONE DEL PROTOTIPO

• Generatore di trigger

• Generatore di PWM

• Generatore di ritardo

Scheda di Controllo1. CONTROL STAGE

2. PWM STAGE

• Amplificatore differenziale

• Controllore PID- azione proporzionale

- azione integrativa

- azione derivativa

• Saturatore

Page 11: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

Scheda di Potenza

REALIZZAZIONE DEL PROTOTIPO

• Circuito integrato IR2113

• Circuito di Bootstrap

• Circuiti di protez. second.

1. CONTROL STAGE

3. POWER STAGE

• Circuito second. per la configurazione bipolare

• Feedback di corrente- sensore Hall-effect

- buffer del sensore

• MOSFET IRF450P

• Diodi HFA08TB60

Page 12: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

REALIZZAZIONE DEL PROTOTIPO

Prototipo completo

Page 13: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

IL SISTEMA DI INTERFACCIAMENTO

Interazione in real - time Interazione in real - time

SimulinkSimulink

( Matlab )( Matlab )

ADC #1

ADC #2

ADC #3

ADC #4

DS1102ADC

DAC #1

DAC #2

DAC #3

DAC #4

DS1102DAC

ComputerComputer

Unità di potenzaUnità di potenza

Macchina elettricaMacchina elettrica

Scheda di Scheda di

Conn. 62 pins

dSpacedSpaceDS 1102DS 1102

interfacciamento interfacciamento

Page 14: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

ESP. SUL MOTORE SR

1. SR quad

2. SR sin6

3. SR sega

1. DC quad

2. DC sin

3. DC sega

ESP. SUL MOTORE DC

A. DC controllore P

B. DC controllore PID

MOTORE ARILUTTANZA

YS3040GN501NSK

VARIABILE ( SR )

MOTORE INCORRENTE

ESA – 3SMotor Power Company

CONTINUA ( DC )

Page 15: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

1. ESPERIMENTO

SR quad

Page 16: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

2. ESPERIMENTO

SR sin6

Page 17: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

3. ESPERIMENTO

SR sega

Page 18: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

1b. ESPERIMENTO

DC quad

Page 19: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

1b. ESPERIMENTO

DC quadCON CARICO INERZIALE

Page 20: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

2. ESPERIMENTO

DC sin

Page 21: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

3. ESPERIMENTO

DC sega

Page 22: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

A. ESPERIMENTO

DC controllore P

• STATISMO a regime

riduzione dell’errore a regime

aumento della sensibilità al rumore

AUMENTO DEL GUADAGNO k P

EFFETTI DOVUTI AD UN

Page 23: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

APPLICAZIONI SPERIMENTALI

B. ESPERIMENTO

DC controllore PID

• ASTATISMO a regime

Maggiore rapidità nella risposta

AUMENTO DEL GUADAGNO k I

EFFETTI DOVUTI AD UN

Elevata reiezione al rumore

Page 24: Università degli studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Gestionale Tesi di Laurea in Controlli Automatici Candidato:

CONCLUSIONI

• PROGETTAZIONE E REALIZZAZIONE DELL’ UNITÀ DI POTENZA

• SPERIMENTAZIONE DI CONTROLLORI HARDWARE A BASSO LIVELLO

• VALIDAZIONE SPERIMENTALE DEI RISULTATI

• STRUMENTO UTILIZZABILE PER LA SPERIMENTAZIONE DI TECNICHE DI CONTROLLO AD ALTO LIVELLO