Tugas v- Combinatorial-sequential _Kelompok 1

5/22/2018 Tugas v- Combinatorial-sequential _Kelompok 1

1/65

RESUME COMBINATIONAL & SEQUENTIAL CIRCUIT

Disusun untuk memenuhi tugas mata kuliah Teknologi Mikroelektronika

Disusun oleh: KELOMPOK 1

ADIYATMA GHAZIAN PRATAMA 105060300111065

AMIRIL MUMININ 105060300111019

M. AULIA RAHMAN SEMBIRING 105060300111015

KEMENTERIAN PENDIDIKAN DAN KEBUDAYAAN

UNIVERSITAS BRAWIJAYA

FAKULTAS TEKNIK

JURUSAN TEKNIK ELEKTRO

MALANG

2013


2/65

1

1. Pendahuluan

Sistem digital modern dibangun dari jutaan atau ratusan juta transistor. Tidak

mungkin suatu sistem yang rumit diuraikan dengan menuliskan persamaan-persamaan yang

menjelaskan gerakan elektron dalam masing-masing transistor dan menyelesaikannya secara

serempak.

Meskipun suatu sistem digital itu tampaknya rumit, sistem itu selalu dapat diuraikan

menjadi bagian-bagian yang lebih kecil yang disebut modul yang dapat langsung dicirikan

dan dirancang. Setelah modul kecil itu dibuat, modul-modul itu dapat digunakan untuk

membangun suatu sistem yang lebih besar. Pendekatan semacam itu dikenal sebagai

pendekatan perancangan menurut hierarki. Pendekatan itu dapat diawali dari sistem secara

keseluruhan dan bekerja untuk merancang modul-modul yang lebih kecil. Ukuran dan tingkat

kerumitan modul itu bergantung kepada tingkat abstraksinya. Suatu modul dapat sangat

sederhana atau lebih rumit sehingga perlu untuk diuraikan menjadi modul-modul yang lebih

sederhana.

Sistem digital dapat dikaji dan dirancang dengan berbagai tingkat abstraksi, berkisar

dari model perilaku murni, yang tidak memerlukan rincian perangkat kerasnya, sampai

tingkat fisik yang hanya susunan bahan-bahan fisiknya yang ditetapkan.

Daftar 1.1 Hierarki Perancangan Sistem Komputer Digital

Tingkat

Perancangan

Tingkat

Abstraksi

Besarnya

RincianJenis Model

Sistem Tertinggi Terkecil Perilaku

Register Perilaku/Struktur

Gerbang Struktur

Transistor Struktur

Fisik Terendah Terbesar Struktur


3/65

2

Beberapa tingkat abstraksi perancangan komputer ditunjukkan pada Daftar 1.1. Pada

tingkat tertinggi, sistem digital dapat dipandang sebagai satu atau lebih modul-modul

fungsional yang saling berinteraksi. Perilaku masing-masing modul itu diuraikan tanpa

menjelaskan implementasinya secara rinci. Sebagai contoh, suatu komputer jinjing dapat

dipandang pada tingkatan sistem terdiri atas mikroprosesor, modul-modul penyimpan, dan

rangkaian pengendali untuk peraga (monitor), papan ketik, pencetak, dan peralatan lain yang

terhubung dengannya.

Pada tingkat register, suatu sistem digital dipandang sebagai kumpulan unsur-unsur

yang disebut sebagai registeryang menyimpan informasi, dihubungkan oleh saluran sinyal

antara register yang satu dengan yang lain. Informasi diproses oleh sistem itu dengan

memindahkannya di antara register-register tersebut melalui saluran sinyal itu. Dalam

beberapa hal informasi itu diubah pada saat register-register itu memindahkannya dengan

mengarahkannya melalui suatu modul fungsional tertentu. Sebagai contoh, Gambar 1.12

melukiskan model tingkat sistem dan model tingkat register untuk suatu sistem yang terdiri

atas penjumlahan bilangan biner yang diberikan secara berurutan sebagai masukan sistem itu.

Pada tingkat sistem, Gambar 1.1a, yang diketahui hanyalah fungsi dasar sistem itu, yaitu

yang menghitung:

Jumlah=

N

i

iMasukan1

Gambar 1.1 Model sistem digital yang menghitung jumlah urutan

masukan


4/65

3

Pada tingkat register, seperti yang terlihat pada Gambar 1.1b, tampak bahwa sistem itu terdiri

atas suatu register penyimpan, A, dan suatu rangkaian penjumlah yang keduanya dinyatakan

sebagai suatu segi empat dengan label yang bersesuaian. Jumlah itu dihitung dengan

pertama-tama mengosongkan register A dengan menggunakan sinyal kendali Clear

(bebaskan), dan kemudian menambah masing-masing bilangan masukan itu, Masukan, ke isi

register A, yang menggantikan isi register A dengan hasil penjumlahan yang baru, dengan

menggunakan sinyal kendali Store (simpan). Dengan demikian jumlah bilangan biner yang

dimasukkan dihitung menurut pemindahan isi register sebagai berikut:

Clear: A0

Store: AA+Masukan

Pada tingkat yang lebih rendah, perilaku suatu sistem digital ditetapkan sebagai suatu

himpunan persamaan logika dari aljabar sakelar yang dapat dinyatakan dalam perangkat

keras dengan rangkaian logika. Satuan logika yang terkecil dalam perangkat keras logika

disebut gerbang. Gerbang merupakan unsur pengalih yang mengimplementasikan operator

dasar aljabar sakelar. Persamaan logika dinyatakan dalam perangkat keras dengan

menyambungkan gerbang-gerbang itu dalam bentuk rangkaian logika kombinasi, seperti

yang ditunjukkan pada Gambar 1.2. Ditunjukkan pada gambar itu bahwa rangkaian itu

mempunyai enam gerbang. Masukan dalam gambar itu diberi tanda x1,x2,x3,x4, danx5, dan

keluarannya adalah f(x1,x2,x3,x4,x5) yang merupakan hasil operasi nilai-nilai yang ada pada

saat masukan itu diberikan. Jadi, suatu ciri khas rangkaian logika kombinasi adalah ketiadaan

simpanan(memory) sinyal masukan sebelumnya. Analisis dan perancangan rangkaian logika

kombinasi ini merupakan bagian yang akan banyak ditinjau dalam buku ini.

Gambar 1.2 Rangkaian logika kombinasi dengan enam gerbang


5/65

4

Semua komputer digital mempunyai peralatan penyimpan yang disebut register yang

bertugas menyimpan informasi sementara. Register itu dan beberapa bagian satuan kendali

disebut sebagai rangkaian logika urutan (sequential logic) seperti yang dimodelkan pada

Gambar 1.3. Tidak seperti halnya dengan rangkaian logika kombinasi, keluaran suatu

rangkaian logika urutan tidak hanya merupakan fungsi nilai masukan saat itu, tetapi juga

bergantung kepada masukan sebelumnya, seperti yang ditunjukkan oleh informasi yang

tersimpan dalam register. Analisis dan perancangan rangkaian logika urutan merupakan

pokok bahasan kedua setelah rangkaian logika kombinasi.

Rangkaian logika kombinasi dan urutan sepenuhnya mendefinisikan perilaku logika

suatu sistem digital. Selanjutnya gerbang-gerbang logika itu harus dibentuk dengan

merangkai berbagai komponen semikonduktor dan komponen-komponen lainnya. Teknologi

yang digunakan untuk membuat gerbang logika dan unsur-unsur logika yang lain telah

berkembang dari peralatan elektro-mekanis (sakelar) ke rele (relay) ke tabung elektron ke

transistor (semikonduktor) ke rangkaian terpadu (IC integrated circuit). Gambar 1.4

menunjukkan beberapa macam unsur tersebut. Komputer modern dan berbagai peralatan

elektronik digital lainnya biasanya terdiri atas rangkaian terpadu yang membentuk register

dan rangkaian kendali yang diperlukan untuk menjalankan perintah-perintah komputer

(program) atau menjalankan fungsi-fungsi khusus.

Gambar 1.3 Rangkaian logika urutan


6/65

5

Daftar 1.2 Perkembangan Teknologi Elektronika Digital

Teknologi Jenis peralatan

Logika resistor-transistor(RTLresistor-transistor logic)

Sambungan bipolar(bipolar junction)

Logika diode-transistor

(DTLdiode-transistor logic)Sambungan bipolar

Logika transistor-transistor

(TTLtransistor-transistor logic)Sambungan bipolar

Logika gandengan-emiter

(ECLemitter-coupled logic)Sambungan bipolar

Semikonduktor oksida metal positif

(pMOSpositive metal oxide semiconductor)MOSFET

Semikonduktor oksida metal negatif

(nMOSnegative metal oxide semiconductor)MOSFET

Semikonduktor oksida metal komplementer

(CMOScomplementary metal oxide semiconductor) MOSFET

Galium-Warangan (GaAsGallium Arsenide) MOSFET

Daftar 1.3 Karakteristik Teknologi Elektronik Digital

TeknologiPenggunaan

DayaKecepatan Kemasan

Gambar 1.4 Perkembangan teknologi unsur rangkaian logika digital


7/65

6

RTL Besar Rendah Sendiri (terpisah)

DTL Besar Rendah Sendiri, SSI

TTL Sedang Sedang SSI, MSI

ECL Besar Tinggi SSI. MSI. LSI

pMOS Sedang Rendah MSI, LSI

nMOS Sedang Sedang MSI, LSI, VLSI

CMOS Kecil Sedang SSI, MSI, LSI, VLSI

GaAs Besar Tinggi SSI, MSI, LSI

1.1 Rangkaian Kombinasi

Suatu rangkaian kombinasi terdiri atas gerbang-gerbang logika yang akan

menghasilkan keluaran sebagai hasil tanggapan adanya dua atau lebih variabel masukan.

Keluarannya bergantung kepada kombinasi gerbang-gerbang yang digunakan dan masukan

saat itu tanpa memperhitungkan masukan sebelumnya. Rangkaian logika kombinasi tersebut

melakukan pengolahan informasi tertentu yang sepenuhnya ditentukan secara logika oleh

suatu himpunan fungsi Boole.

Rangkaianurutanmempunyai penyimpan(memory) dan mungkin mempunyai jalur

umpan-balik di samping rangkaian gerbang. Jalur umpan-balik(feedback loop) adalah jalur

sinyal dalam rangkaian yang memungkinkan keluaran suatu gerbang dikembalikan ke

masukan gerbang yang sama. Keluaran rangkaian urutan bergantung kepada masukan pada

saat itu dan keadaan sebelumnya yang tersimpan dalam penyimpannya. Perilaku rangkaian

urutan tersebut bergantung kepada urutan masukannya menurut waktu dan keadaan dalam

rangkaian itu sendiri. Rangkaian logika urutan tersebut akan dibahas lebih lanjut dalam Bab

Sepuluh.

Rangkaian kombinasi terdiri atas variabel-variabel masukan, gerbang-gerbang logika,

dan variabel-variabel keluaran tetapi tidak mempunyai jalur umpan-balik. Gerbang logika

dalam rangkaian kombinasi menerima sinyal dari masukannya dan menghasilkan sinyal

untuk keluarannya. Proses tersebut mengubah informasi biner dari data masukan yang

diketahui menjadi data keluaran yang diperlukan. Jelas dalam hal ini bahwa data masukan


8/65

7

dan data keluaran itu harus diwakili oleh sinyal-sinyal biner dengan dua kemungkinan nilai;

yang satu mewakili logika-1 dan yang lain logika-0.

Rangkaian

Logika

Kombinasi

mvariabel

keluaran

nvariabel

masukan

Gambar 1.5 Diagram blok rangkaian kombinasi

Untuk setiap n variabel masukan, terdapat 2n kombinasi nilai masukan biner yang

dapat terjadi. Untuk setiap kombinasi masukan itu terdapat satu dan hanya satu keluaran.

Suatu rangkaian kombinasi dapat diuraikan oleh m fungsi Boole, satu untuk setiap variabel

keluaran. Setiap fungsi keluaran itu dinyatakan dalam nvariabel masukan tersebut. Gambar

1.5 menunjukkan diagram blok rangkaian kombinasi.

Setiap variabel masukan ke suatu rangkaian kombinasi dapat mempunyai satu atau

dua kawat. Bila hanya tersedia satu kawat, kawat itu mewakili variabel tersebut dalam bentuk

normalnya atau dalam bentuk komplemennya. Karena suatu variabel dalam pernyataan Boole

itu dapat muncul dalam bentuk normal dan/atau komplemennya, perlu disediakan sebuahpembalik (inverter) untuk setiap literal yang tidak tersedia pada kawat masukannya. Suatu

variabel masukan juga dapat tersedia dalam dua kawat, yang mencatu baik dalam bentuk

normal maupun komplemennya. Jika demikian halnya, tidak diperlukan pembalik untuk

masukan tersebut.

1.1.1 Prosedur Analisis

Analisis rangkaian logika bermula dari suatu diagram logika yang diketahui dan

berakhir dengan suatu himpunan fungsi Boole, daftar kebenaran, atau suatu uraian pernyataan

operasi rangkaian tersebut. Jika diagram logika yang harus dianalisis itu telah disertai dengan

nama fungsi atau dengan keterangan mengenai apa yang diharapkan, maka persoalan analisis

itu merupakan pemeriksaan kebenaran fungsi yang disebutkan itu. Analisis itu dapat

dilakukan secara manual atau dengan menggunakan program simulasi komputer.

Langkah pertama dalam analisis itu adalah menjamin bahwa rangkaian yang diberikan

itu adalah rangkaian kombinasi dan bukan rangkaian urutan. Diagram rangkaian kombinasi

merupakan rangkaian dengan gerbang-gerbang logika tanpa jalur umpan-balik atau unsur-


9/65

8

unsur penyimpan. Jalur umpan-balik adalah hubungan dari keluaran suatu gerbang ke

masukan gerbang kedua yang merupakan bagian masukan ke gerbang yang pertama tadi.

Jalur umpan-balik dan unsur-unsur penyimpan dalam suatu rangkaian digital merupakan

bagian dari suatu rangkaian urutan dan harus dianalisis.

Setelah diagram logika itu telah dipastikan sebagai suatu rangkaian kombinasi, dapat

dilanjutkan dengan mencari fungsi Boole keluarannya dan/atau daftar kebenarannya. Jika

rangkaian itu telah disertai dengan uraian kerjanya, maka fungsi-fungsi Boole atau daftar

kebenaran itu cukup untuk memastikannya. Jika fungsi rangkaian itu masih harus diselidiki,

diperlukan pengartian kerja rangkaian itu dari daftar kebenaran yang diturunkan.

Keberhasilan penyelidikan itu akan lebih terjamin jika si penganalisis telah mengenal dan

berpengalaman dengan berbagai jenis rangkaian logika digital. Kemampuan untuk

menghubungkan suatu daftar kebenaran dengan informasi tugas kerja rangkaian itu

merupakan seni yang hanya dapat diperoleh melalui pengalaman.

Untuk mendapatkan fungsi-fungsi keluaran Boole suatu diagram logika, diperlukan

langkah-langkah sebagai berikut:

1. Menandai semua keluaran gerbang dengan nama sebarang yang merupakan variabel-variabel masukannya. Fungsi Boole untuk setiap keluaran gerbang itu kemudianditentukan.

2. Menandai dengan nama sebarang yang lain bagi gerbang-gerbang yang merupakanfungsi variabel-variabel masukan dan/atau gerbang-gerbang sebelumnya yang telah

dinamai itu. Fungsi Boole untuk gerbang-gerbang tersebut selanjutnya dapat

ditetapkan.

3. Proses dalam Langkah 2 itu diulangi sehingga semua keluaran rangkaian itu telahdidapatkan seluruhnya.

4. Dengan penggantian fungsi-fungsi yang telah didefinisikan sebelumnya, ditentukanfungsi Boole keluaran akhir untuk rangkaian itu dalam variabel-variabel masukannya

saja.

1.1.2 Tata Kerja Rangkaian Logika dengan Masukan Gelombang Pulsa

Tata kerja gerbang akan selalu sama tanpa mempedulikan apakah masukan yang

diberikan itu berupa tegangan dengan nilai konstan atau berupa pulsa menurut fungsi waktu,


10/65

9

seperti yang telah ditunjukkan pada Gambar 4.6. Sifat masukan itu, baik berupa sinyal

konstan atau sinyal pulsa menurut waktu, tidak akan mempengaruhi persamaan Boolenya

atau daftar kebenaran rangkaian itu. Diagram waktu digunakan dalam simulasi rangkaian

logika digital dan setelah rangkaiannya dirakit dapat diperoleh melalui tampilan osiloskop.

1.1.3 Prosedur Perencanaan Rangkaian Kombinasi

Perencanaan rangkaian kombinasi berawal dari uraian garis besar yang dinyatakan

dengan kata-kata untuk suatu masalah dan berakhir dengan suatu diagram logika atau suatu

himpunan fungsi Boole yang dapat diimplementasikan menjadi suatu rangkaian logika.

Prosedur itu meliputi langkah-langkah berikut:

1. Menyatakan masalah yang direncanakan dalam kata-kata.2. Menetapkan banyaknya variabel masukan yang tersedia dan variabel keluaran yang

diperlukan sesuai dengan masalah yang direncanakan itu.

3. Memberikan lambang-lambang huruf untuk setiap variabel masukan dan keluaran itu.4. Menyusun daftar kebenaran yang mendefinisikan hubungan antara masukan dan

keluaran tersebut.

5. Membentuk pernyataan Boole yang paling sederhana untuk masing-masingkeluarannya.

6. Menetapkan diagram logika yang direncanakan.7. Menganalisis rangkaian yang telah dibuat untuk memeriksa kebenaran rancangan.

Daftar kebenaran untuk suatu rangkaian kombinasi terdiri atas kolom-kolom masukan

dan keluaran. Nilai-nilai logika-1 dan logika-0 pada kolom-kolom masukan memberikan 2n

kombinasi biner yang tersedia untuk nvariabel masukan. Nilai-nilai biner untuk keluarannya

didapatkan dari hasil pengamatan pernyataan persoalannya. Suatu keluaran dapat sama

dengan logika-0 atau logika-1 untuk setiap kombinasi masukan yang berlaku. Tetapi dapat

terjadi adanya beberapa kombinasi masukan yang tidak pernah muncul. Kombinasi-

kombinasi tersebut dikenal sebagai keadaan tak-acuh.

Fungsi-fungsi keluaran yang ditetapkan dalam daftar kebenaran itu memberikan

definisi yang pasti bagi rangkaian kombinasi tersebut. Dalam hal ini perlu diperhatikan


11/65

10

bahwa uraian persoalan dengan kata-kata itu harus diartikan dengan tepat dan benar ke dalam

daftar kebenarannya. Kadang-kadang seorang perancang harus menggunakan perasaan dan

pengalamannya untuk mendapatkan arti yang tepat dan benar tersebut. Pernyataan persoalan

itu jarang lengkap dan pasti. Setiap pengartian yang salah yang menghasilkan daftar

kebenaran yang tidak tepat akan menghasilkan suatu rangkaian kombinasi yang tidak

memenuhi persyaratan yang telah diuraikan sebelumnya.

Metode perencanaan dalam praktiknya harus juga mempertimbangkan kendala-

kendala seperti:

1. Gerbang yang dipergunakan harus sesedikit mungkin.2. Banyaknya masukan ke suatu gerbang harus minimum.3. Waktu yang diperlukan suatu sinyal untuk menjalar sepanjang rangkaian harus

sesingkat mungkin.

4. Interkoneksi sesedikit mungkin.5. Batasan kemampuan penggerak (driving capabilities) untuk masing-masing gerbang

harus diperhitungkan.

Karena tidak semua kriteria di atas dapat dipenuhi sekaligus dan karena masing-

masing kendala itu ditentukan oleh penggunaan tertentu, sukar diperoleh suatu aturan umum

mengenai apa yang harus dilakukan untuk mendapatkan fungsi Boole sederhana yang paling

tepat. Pada umumnya penyederhanaan itu bermula dengan memenuhi tujuan dasarnya, yaitu

menghasilkan fungsi Boole sederhana dalam bentuk baku dan dari situ dilanjutkan agar

memenuhi kriteria kerjanya yang lain.

Dalam praktik seorang perancang cenderung untuk berawal dari fungsi Boole dan

menuju ke suatu daftar perkawatan yang menunjukkan interkoneksi antara berbagai gerbang

logika baku.

1.1.4 Rangkaian Penjumlah

Komputer digital menggunakan rangkaian logika yang disebut penjumlah (adder)

untuk mendapatkan jumlah bilangan biner. Aturan aritmatika untuk penjumlahan bilangan

biner bulat positif telah diberikan pada Pasal 2.4 dan dapat dituliskan kembali sebagaiberikut:


12/65

11

0 ditambah 0 sama dengan 0



1 ditambah 1 sama dengan 0 dengan bawaan 1

Tiga operasi yang pertama menghasilkan jumlah yang besarnya satu angka, tetapi bila

bit penambah dan yang ditambahkan sama dengan 1, jumlah biner itu terdiri atas dua angka.

Bit dengan derajat yang lebih tinggi pada hasil penjumlahan itu disebut bawaan. Bila

bilangan penjumlah dan yang dijumlahkan terdiri atas beberapa angka, bawaan yang

diperoleh dari hasil penjumlah suatu pasangan angka ditambahkan ke pasangan angka

berikutnya dengan orde yang lebih tinggi.

Rangkaian logika kombinasi yang melakukan operasi penjumlahan dua bit disebut

setengah-penjumlah (half-adder). Rangkaian yang melakukan penjumlahan tiga bit (dua bit

dan bawaan sebelumnya) adalah penjumlah-penuh (full adder). Nama setengah-penjumlah

itu berdasarkan kenyataan bahwa dua buah setengah-penjumlah dapat digunakan untuk

mengimplementasikan penjumlah-penuh

Operasi rangkaian logika setengah-penjumlah dapat diuraikan menurut definisi

berikut: Jika penambah dan yang ditambah keduanya sama dengan nol, jumlahnya adalah

sama dengan nol. Jika penambah sama dengan nol dan yang ditambah sama dengan satu atau

jika yang ditambah sama dengan nol dan penambahnya sama dengan satu, maka jumlahnya

sama dengan satu. Jika penambah dan yang ditambah keduanya sama dengan satu jumlahnya

sama dengan nol dan bawaannya sama dengan satu.

Untuk memperjelas definisi di atas diberikan lambang-lambang x dan y untuk

penambah dan yang ditambahkan, S(sum, yang artinya jumlah) untuk jumlah serta C(carry,

yang artinya bawaan) untuk bawaannya. Rangkaian itu memerlukan dua masukan, x dan y,

dan dua keluaran, Sdan C. Setelah banyaknya dan nama variabel masukan dan keluarannya

itu ditetapkan, disiapkan daftar kebenaran yang memberikan fungsi setengah-penjumlah itu

secara pasti. Daftar kebenaran itu diberikan pada Daftar 1.4 berikut.

Daftar 1.4 Daftar kebenaran setengah-penjumlah


13/65

12

x y C S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

(a) (b)

x

yC

S

x

x'

y'

y

S

x

x

y

y

x

yC

Gambar 1.1 Implementasi setengah-penjumlah

Keluaran Smewakili bit yang paling kurang berarti (least significant bitLSB) pada

hasil penjumlahan itu. Keluaran bawaan itu adalah 0 kecuali jika kedua masukannya samadengan 1.

Fungsi Boole sederhana untuk kedua keluaran itu dapat langsung diperoleh dari daftar

kebenaran tersebut. Pernyataan-pernyataan Boole itu adalah

S=x'y+xy'

C=xy

Diagram logika untuk implementasi setengah-penjumlah itu ditunjukkan pada

Gambar 1.6a, yang merupakan jumlah hasil kali. Gambar 1.6b menunjukkan implementasi

dalam bentuk hasil kali jumlah

S= (x+y) ( )x y

C=xy


14/65

13

Untuk implementasi pada Gambar 1.7a dan Gambar 1.7d tampak bahwa S adalah

fungsixy(adalah lambang untuk operasi XOR). Komplemen Sadalah

S' =x'y' +xy

dan

C=xy

sehingga

S= (x'y' + C)'

(a) S= (C+x'y')' C =xy

S

x

x

y

y

C

S

x

x'

y

y'

C

(b) S= (x+y)(x+y) C =x + y

(a) S= (x+y)C' C =xy

x

yS

C

(d) S=xy C =xy

C

x

x

y

y S

Gambar 1.2 Beberapa implementasi setengah-penjumlah yang lain

Setengah-penjumlah tersebut terbatas kemampuannya, yaitu hanya dapat

menjumlahkan dua bit tunggal. Meskipun dapat menghasilkan bawaan untuk pasangan

penjumlahan berikutnya, rangkaian tersebut tidak dapat menerima bawaan dari pasangan bit

dengan kedudukan yang lebih rendah.

Penjumlah-penuh adalah rangkaian kombinasi yang membentuk jumlah tiga bit

masukan. Rangkaian itu terdiri atas tiga masukan dengan dua keluaran. Dua variabel

masukan, yang dinamakanxdany, mewakili dua bit yang dijumlahkan dan masukan ketiga,

z, mewakili bawaan dari kedudukan dengan orde di bawahnya. Diperlukan dua keluaran

karena jumlah hitung tiga bit mempunyai setara desimal yang berkisar dari nol sampai

dengan tiga, dan dua atau tiga dalam bilangan biner memerlukan dua angka. Kedua keluaranitu adalah Suntuk jumlahnya dan Cuntuk bawaannya, seperti halnya dengan pada setengah-


15/65

14

penjumlah. Daftar kebenaran untuk rangkaian penjumlah-penuh itu diberikan pada Daftar

1.5.

Delapan baris di bawah variabel-variabel masukan itu menunjukkan semua

kemungkinan kombinasi 1 dan 0 yang dapat dimiliki oleh ketiga variabel masukan tersebut.

Bit 1 dan 0 untuk variabel keluaran tersebut ditentukan dari jumlah hitung bit-bit

masukannya. Keluaran S sama dengan 1 bila hanya satu masukan sama dengan 1 atau bila

ketiga masukannya sama dengan 1. Keluaran C mempunyai bawaan 1 jika dua atau tiga

masukannya sama dengan 1.

Daftar 1.5 Daftar kebenaran untuk penjumlah-penuh

x y z C S

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

S = x'y'z + x'yz'+ xy'z +xyz C = xy + xz + yz

xyz

00 01

0

1

11 10

1 1

1 1

xyz

00 01

0

1

11 10

11 1

1

Gambar 1.3 Peta Karnaugh untuk penjumlah-penuh


16/65

15

Bit-bit masukan dan keluaran suatu rangkaian kombinasi mempunyai berbagai arti

pada setiap tingkat persoalan. Secara fisik sinyal pada kawat-kawat masukan itu dipandang

sebagai bit-bit yang dijumlahkan menurut aritmatika untuk membentuk jumlah dalam dua bit

pada kawat keluarannya. Nilai-nilai biner yang sama itu juga dipandang sebagai variabel-

variabel fungsi Boole jika dinyatakan dalam daftar kebenaran atau jika rangkaian itu

diimplementasikan dengan gerbang-gerbang logika.

S = x'y'z + x'yz'+ xy'z +xyz C = xy + xz + yz

x'y'

S

z

x'yz'

xy'z'

xyz

x

y

x

z

y

y

C

Gambar 1.4 Implementasi penjumlah-penuh dalam jumlah hasil kali

Hubungan logika antara masukan dan keluaran pada rangkaian penjumlah-penuh itu

dapat dinyatakan dalam dua fungsi Boole; satu untuk setiap variabel keluarannya. Masing-

masing fungsi Boole keluaran itu memerlukan sebuah peta Karnaugh dalam

penyederhanaannya. Masing-masing peta itu harus mempunyai delapan segi empat karena

setiap keluaran itu merupakan fungsi dengan tiga variabel masukan. Peta pada Gambar 1.8

digunakan untuk menyederhanakan dua fungsi keluaran tersebut. Angka 1 dalam segi empat-

segi empat pada peta Sdan Cditentukan langsung dari daftar kebenarannya. Segi empat-segi

empat dengan 1 untuk keluaran Stidak dapat digabungkan. Keluaran Cdapat disederhanakan

menjadi suatu pernyataan dengan enam literal.

Diagram logika untuk penjumlah-penuh itu dapat diimplementasikan dalam jumlah

hasil kali seperti dalam Gambar 1.9. Implementasi itu mengikuti pernyataan Boole berikut:

S=x'y'z+x'yz' +xy'z' +xyz

C=xy+xz+yz


17/65

16

x

y

z

S

C

Gambar 1.5 Implementasi penjumlah-penuh dengan dua setengah-penjumlah dan

sebuah gerbang OR

Implementasi hasil kali jumlah, sebagai kembaran, memerlukan banyaknya gerbang

yang sama seperti untuk Gambar 1.9 dengan banyaknya gerbang AND dan OR saling

dipertukarkan. Suatu penjumlah-penuh juga dapat diimplementasikan dengan dua setengah-

penjumlah dan sebuah gerbang OR seperti yang ditunjukkan pada Gambar 1.10. Keluaran S

dari setengah-penjumlah kedua itu merupakan hasil operasi XOR antara zdengan keluaran

setengah-penjumlah pertama yang memberikan

S=z(xy)

=z'(xy' +x'y) +z(xy' +x'y)'

=z'(xy' +x'y) +z(xy+x'y')

=xy'z' +x'yz' +xyz+x'y'z

dan keluaran bawaannya adalah

C=z(xy' +x'y) +xy

=xy'z+x'yz+xy

1.1.5 Rangkaian Pengurang

Pengurangan dua bilangan biner dapat dilakukan dengan mengambil komplemen

bilangan pengurang dan menambahkannya ke bilangan yang dikurangkan. Dengan cara itu,

operasi pengurangan berubah menjadi operasi penjumlahan yang memerlukan penjumlah-

penuh dalam implementasinya. Sebenarnya masih dimungkinkan untuk

mengimplementasikan pengurangan itu secara langsung seperti yang dilakukan bila

menggunakan pena dan kertas. Dengan cara itu masing-masing bit bilangan pengurang itu

dikurangkan dari bit yang bersesuaian pada bilangan yang dikurangkan untuk mendapatkan


18/65

17

bit selisihnya. Jika bit yang dikurangkan itu lebih kecil dari pada pengurangnya, diperlukan

pinjaman 1 dari bit dengan kedudukan yang lebih tinggi. Pinjaman 1 dari bit dengan tingkat

yang lebih tinggi itu diperoleh dengan cara memberikan suatu sinyal biner (keluaran) yang

keluar dari tingkat yang ditinjau untuk diberikan ke (masukan) tingkat yang lebih tinggi.

Seperti halnya dengan rangkaian penjumlah, dalam hal ini dikenal juga setengah-pengurang

dan pengurang-penuh.

Setengah-pengurang adalah suatu rangkaian kombinasi yang melakukan operasi

pengurangan dua bit dan menghasilkan selisih kedua bit tersebut. Rangkaian itu juga

mempunyai keluaran yang menunjukkan adanya 1 yang dipinjam. Bit yang dikurangkan

ditunjukkan olehxdan bit pengurangnya diberikan sebagaiy. Untuk melakukan operasixy,

perlu diperiksa besar relatifxdanyitu. Jikaxy, akan terdapat tiga kemungkinan:

0 dikurang 0 sama dengan 0



0 dikurang 1 sama dengan 1 dengan pinjaman 1

hasilnya disebut sebagai bit selisih. Jika yang dikurang lebih kecil dari pengurangnya, 0

dikurang 1 pada operasi keempat di atas, diperlukan pinjaman 1 dari tingkat berikutnya yang

lebih tinggi. Bit 1 yang dipinjam dari tingkat yang lebih tinggi itu menjadikan bit yang

dikurangkan tersebut ditambah 2, seperti halnya dengan meminjam 10 dalam sistem desimal

untuk ditambahkan ke angka yang dikurangkan. Dengan bit yang dikurangkan bernilai 2 itu,

selisihnya adalah 2 1 = 1. Rangkaian setengah-pengurang itu mempunyai dua keluaran.

Salah satu keluaran itu menghasilkan selisih dan diberi lambang D(differenceyang artinya

selisih). Keluaran yang lain, yang diberi lambang B(borrowartinya pinjam), menghasilkan

sinyal biner yang memberitahu tahap berikutnya bahwa suatu 1 telah dipinjam. Daftar

kebenaran hubungan masukan-keluaran suatu setengah-pengurang diberikan pada Daftar 6.4.

Keluaran pinjamanBitu sama dengan 0 selamaxy. NilaiBsama dengan 1 untukx

= 0 dany= 1. KeluaranDadalah hasil operasi aritmatika 2B+xy.

Daftar 1.6 Daftar kebenaran setengah-pengurang


19/65

18

x y B D

0 0 0 0

0 1 1 1

1 0 0 1

1 1 0 0

Fungsi Boole untuk kedua keluaran setengah-pengurang itu dapat diturunkan

langsung dari daftar kebenarannya, dan hasilnya adalah sebagai berikut:

D= xy xy

B= xy

Yang menarik untuk diperhatikan di sini adalah logika untuk D tepat sama seperti logika

keluaran Spada setengah-penjumlah.

Pengurang-penuhadalah suatu rangkaian kombinasi yang melakukan suatu operasi

pengurangan dua bit, dengan memperhitungkan bahwa 1 telah dipinjam oleh tingkat yang

lebih rendah. Rangkaian pengurang-penuh itu mempunyai tiga masukan dan dua keluaran.

Ketiga masukan itu adalah x,ydanz, yang berturut-turut menyatakan bit yang dikurangkan,

bit pengurang, dan pinjaman sebelumnya. Keluarannya,DdanBberturut-turut mewakili bit

selisih dan bit pinjaman keluar. Daftar kebenaran untuk rangkaian pengurang-penuh itu

diberikan pada Daftar 1.7.

Daftar 1.7 Daftar kebenaran pengurang penuh

x y z B D

0 0 0 0 0

0 0 1 1 1


20/65

19

0 1 0 1 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

Delapan baris di bawah variabel masukan memberikan semua kemungkinan 1 dan 0

yang dihasilkan oleh ketiga variabel masukan tersebut. Nilai-nilai 1 dan 0 pada variabel

keluaran ditentukan dari hasil penguranganxyz. Kombinasi yang mempunyai pinjamanz

= 0 memberikan keempat keadaan tepat sama seperti dalam setengah-pengurang. Untuk x=

0,y= 0, danz= 1, berarti diperlukan pinjaman 1 dari tingkat berikutnya, yang membuat B=

1 dan menambah 2 ke x. Karena 201 = 1, D= 1. Untuk x= 0 dan yz= 11, diperlukan

pinjaman lagi yang membuatB= 1 danx= 2. Karena 211 = 0, makaD= 0. Untukx= 1

dan yz= 01, xyz= 0, sehingga B= 0 dan D= 0. Akhirnya , untuk x= 1, y= 1, z= 1,

diperlukan pinjaman 1, sehinggaB= 1 danx= 3, jadi 311 = 1, yang membuatD= 1.

D = x'y'z + x'yz'+ xy'z'+xyz B = x'y + x'z + yz

xyz

00 01

0

1

11 10

1 1

1 1

xyz

00 01

0

1

11 10

11

1

1

Gambar 2.6 Peta Karnaugh untuk pengurang-penuh

Penyederhanaan fungsi Boole untuk kedua keluaran pengurang-penuh itu diturunkan

dari peta Karnaugh pada Gambar 2.11. Fungsi keluaran yang telah disederhanakan dalam

jumlah hasil kali adalah

D=x'y'z +x'yz' +xy'z' +xyz

B = x'y+x'z+yz


21/65

20

Kembali di sini tampak bahwa fungsi logika untuk keluaran Ddalam pengurang-penuh itu

tepat sama seperti keluaran S dalam penjumlah-penuh. Demikian pula keluaran B serupa

dengan keluaran C dalam penjumlah-penuh, hanya variabel masukan x dikomplemenkan.

Karena keserupaannya itu, dimungkinkan untuk mengubah suatu penjumlah-penuh menjadi

pengurang-penuh hanya dengan mengkomplemenkan masukan x sebelum diberikan ke

gerbang-gerbang yang membentuk keluaran bawaan.

1.1.6 Pengubah Sandi

Ketersediaan berbagai macam sandi untuk unsur-unsur informasi diskrit yang sama

menyebabkan penggunaan sandi yang berbeda untuk suatu sistem digital yang berlainan. Juga

kadang-kadang diperlukan untuk menggunakan keluaran dari suatu sistem sebagai masukan

ke sistem yang lain. Untuk itu dibutuhkan rangkaian pengubah di antara kedua sistem

tersebut jika masing-masing sistem itu menggunakan sandi yang berbeda untuk suatu

informasi yang sama. Suatu pengubah sandi adalah rangkaian yang memungkinkan dua

sistem untuk digabungkan meskipun keduanya menggunakan sandi biner yang berbeda.

Untuk merancang suatu sistem yang mengubah sandi biner A ke sandi biner B,

masukan sistem itu harus menerima kombinasi bit unsur-unsur yang ditentukan oleh sandi A

dan keluarannya menghasilkan kombinasi bit yang bersesuaian dalam sandi B. Suaturangkaian kombinasi dapat melakukan transformasi tersebut dengan pertolongan gerbang-

gerbang logika. Prosedur perencanaan pengubah sandi itu akan dilukiskan dengan merancang

suatu sistem pengubah dari BCD menjadi XS-3.

Daftar 1.8 Daftar kebenaran untuk pengubahan sandi BCD menjadi XS-3

Masukan Keluaran

Desimal BCD XS-3

A B C D w x y z

0 0 0 0 0 0 0 1 1

1 0 0 0 1 0 1 0 0

2 0 0 1 0 0 1 0 1


22/65

21

3 0 0 1 1 0 1 1 0

4 0 1 0 0 0 1 1 1

5 0 1 0 1 1 0 0 0

6 0 1 1 0 1 0 0 1

7 0 1 1 1 1 0 1 0

8 1 0 0 0 1 0 1 1

9 1 0 0 1 1 1 0 0

Bilangan desimal 24.5 dalam BCD berupa 0010 0100.0101 dan dalam XS-3 berupa

0101 0111.1000. Karena kedua sandi itu menggunakan empat bit untuk mewakili suatu angka

desimal, harus tersedia empat variabel masukan dan empat variabel keluaran. Empat variabel

masukan itu diberi namaA,B, CdanD; dan empat variabel biner keluarannya dinamakan w,

x, y dan z. Daftar kebenaran yang menghubungkan variabel masukan dengan variabel

keluaran untuk rangkaian pengubah itu ditunjukkan pada Daftar 1.8. Kombinasi bit untuk

masukan dan keluarannya yang bersesuaian beserta setara desimalnya diberikan langsung

pada daftar tersebut. Telah diketahui bahwa empat variabel biner akan memberikan 16

kombinasi bit, tetapi hanya 10 yang terpakai dalam penyandian tersebut. Enam kombinasi bit

yang tidak terdaftar sebagai variabel masukan merupakan kombinasi tak-acuh. Karena

kombinasi itu tidak pernah ada, dapat dipasang 0 dan 1 (keadaan tak-acuh) untuk variabel

keluarannya asalkan dapat memberikan rangkaian yang lebih sederhana.

Peta Karnaugh pada Gambar 1.12 dilukis untuk mendapatkan fungsi Boole yang

sederhana bagi setiap keluarannya. Masing-masing peta pada Gambar 1.9 itu mewakili salah

satu dari empat keluaran rangkaian tersebut sebagai fungsi dari keempat variabel

masukannya. Angka 1 yang diberikan di suatu segi empat diperoleh dari sukumin yang

membuat keluarannya sama dengan 1. Misalnya pada kolom di bawah keluaran zmempunyai

lima nilai 1; jadi pada peta untuk z itu terdapat lima segi empat dengan angka 1, dengan

masing-masing 1 untuk setiap sukumin yang membuat fungsi z sama dengan 1. Enam

keadaan tak-acuh ditandai de

fungsi-fungsi itu dalam bentuk jumlah hasil kali diberikan di bawah masing-masing petanya.


23/65

22

x = BC + BD + BCDw = A + BC + BD

ABCD

00 01

00

01

11 10

11

10

1

11

X

1

X X

XX

1

X

ABCD

00 01

00

01

11 10

11

10

1 1

1

1

X

1

X XX

XX

z = D

ABCD

00 01

00

01

11 10

11

10

1

11

1

X

1

X XX

XX

y = CD + CD

ABCD

00 01

00

01

11 10

11

10

11

1

1

X

1

X XX

XX

Gambar 1.7 Peta Karnaugh untuk pengubah sandi BCD menjadi XS-3

Suatu diagram logika dua tingkat dapat diperoleh langsung dari pernyataan Boole

yang diturunkan dengan metode peta itu. Sebenarnya banyak sekali kemungkinan diagram

logika lain yang mengimplementasikan rangkaian tersebut. Pernyataan yang diperoleh pada

Gambar 1.12 dapat dimanipulasikan secara aljabar untuk memungkinkan pemakaian gerbang

bersama bagi dua keluaran atau lebih. Manipulasi itu menunjukkan keluwesan yang dapat

diperoleh dengan sistem keluaran majemuk bila diimplementasikan dengan dua tingkat

gerbang atau lebih.

w=A+BC+BD=A+B(C+D)

x= B C+ BD+B CD = B (C+D) +B CD

= B (C+D) +B C D

y= CD+ CD = CD+ C D


24/65

23

z= D

Diagram logika yang mengimplementasikan pernyataan di atas ditunjukkan pada

Gambar 1.13. Tampak dalam gambar itu bahwa gerbang OR yang keluarannya sama dengan

(C+D) dapat digunakan untuk mengimplementasikan tiga keluaran.

x

D

C

B

A

y

z

w

Gambar 1.8 Diagram logika untuk pengubah BCD menjadi XS-3

Tanpa menghitung pembalik, implementasi dalam jumlah hasil kali akan memerlukan

tujuh gerbang AND dan empat gerbang OR. Implementasi pada Gambar 1.13 hanya

memerlukan empat gerbang AND, empat gerbang OR dan sebuah pembalik jika tersedia

masukan-masukan komplemen. Jika variabel-variabel itu hanya tersedia dalam bentuk

normalnya, implementasi seperti yang ditunjukkan pada Gambar 1.13 hanya memerlukan

pembalik untuk variabel B dan D saja. Setiap implementasi, harus diperiksa kebenarannya

dengan menerapkan prosedur analisis pada rangkaian yang dibuat itu.

1.1.7 Pembanding

Pembanding(comparator) adalah rangkaian kombinasi yang dapat membandingkan

dua bilanganAdanB, dan menentukan besar relatifnya. Hasil pembandingan itu diperagakan

di sini dengan tiga keluaran yang menunjukkan apakah AB, A= B atau AB. Macam-

macam data digital yang dapat dibandingkan antara lain adalah bilangan biner, bilangan

desimal yang diwakili oleh sandi biner atau setiap himpunan informasi diskrit berurut

lainnya. Dengan mengikuti prosedur yang telah diuraikan pada Pasal 1.4, dapat dilakukan

perencanaan suatu rangkaian yang membandingkan besar relatif dua bilangan biner yang


25/65

24

masing-masing panjangnya dua bit. Selanjutnya akan dirumuskan rancangan umum untuk

pembanding yang membandingkan setiap data berurut dengan panjang berapa bitpun.

Daftar 1.9 Daftar kebenaran untuk rangkaian pembanding

Masukan Keluaran

AB AB AB

A1 A0 B1 B0 x y z

0 0 0 0 0 1 0

0 0 0 1 0 0 1

0 0 1 0 0 0 1

0 0 1 1 0 0 1

0 1 0 0 1 0 0

0 1 0 1 0 1 0

0 1 1 0 0 0 1

0 1 1 1 0 0 1

1 0 0 0 1 0 0

1 0 0 1 1 0 0

1 0 1 0 0 1 0

1 0 1 1 0 0 1

1 1 0 0 1 0 0

1 1 0 1 1 0 0

1 1 1 0 1 0 0


26/65

25

1 1 1 1 0 1 0

Suatu rangkaian yang membandingkan dua bilangan biner Adan B, dengan masing-masing bilangan itu panjangnya dua bit, harus mempunyai dua masukan untuk setiap

bilangan itu. Empat variabel masukan itu diberi nama A1, A0, B1 dan B0. Tikalas 0

menyatakan bit yang paling kurang berarti (LSB). Rangkaian itu mempunyai tiga keluaran,

satu untuk setiap kemungkinanAB,A=BdanAB, yang berturut-turut diberi lambangx,

y dan z. Daftar kebenaran untuk hubungan masukan dan keluaran rangkaian tersebut

diberikan pada Daftar 1.9. Tampak dalam daftar itu hanya satu keluaran sama dengan 1 untuk

setiap kombinasi masukannya. Ada empat kombinasi masukan yang membuat keluaran samadengan,y, sama dengan 1, yaitu untuk A1A0=B1B0. Enam kombinasi masukan memberikan

keluaran lebih besar dari, x, sama dengan 1 jika A1A0B1B0. Sisanya adalah keluaran

kurang dari, z, untuk A1A0B1B0. Tiga peta untuk masing-masing keluaran tersebut dapat

diturunkan dari daftar kebenaran yang diberikan di sini, dan dapat dibuat untuk latihan.

Fungsi-fungsi Boole yang telah disederhanakan yang diperoleh dari peta-peta itu adalah

x=A1B1' +A1A0B0+A0B1B0

y(A1,A0,B1,B0) = (0,5,10,15)

z=B1A1' +B1B0A0' +B0A1A0

Fungsi y tidak dapat disederhanakan dan dinyatakan dalam jumlah sukumin untuk

memudahkan penulisan. Dapat dibuktikan adanya simetri pada peta dan fungsi Boolenya: 1

padayterletak pada segi empat-segi empat yang membentuk diagonal dan fungsi untuk xdan

zitu serupa dengan saling mempertukarkan kedudukanAdanBnya. Diagram logikanya dapat

dengan mudah diturunkan dari masing-masing fungsi Boole yang telah disederhanakan itu

dan tidak diberikan di sini.

Daftar kebenaran untuk rangkaian pembanding yang membandingkan dua bilangan

biner dengan nbit memerlukan 22nbaris dan menjadi tak tertangani meskipun untuk n= 3.

Rangkaian kombinasi dengan masukan lebih besar dari enam sangat sukar untuk dirancang di

atas kertas dan memerlukan komputer untuk menyelesaikannya. Tetapi rangkaian-rangkaian

yang mempunyai sifat simetri tertentu kadang-kadang dapat dirancang dengan prosedur

algoritme jika telah diketahui salah satunya. Suatu algoritme adalah prosedur penentuan


27/65

26

suatu himpunan aturan yang memberikan jawaban suatu persoalan. Cara itu akan dilukiskan

di sini dengan menurunkan suatu algoritme untuk perencanaan rangkaian pembanding.

Algoritme yang dipakai di sini adalah penerapan prosedur yang digunakan manusia

dalam membandingkan besar relatif bilangan. Ditinjau dua bilanganAdanBdengan masing-

masing bilangan itu terdiri atas tiga angka. Koefisien bilangan-bilangan itu dituliskan dengan

urutan menurun sebagai berikut

A = A2A1A0

B = B2B1B0

Dua bilangan itu sama jika A2= B2dan A1 = B1dan A0= B0. Bila angka-angka itu

biner, keduanya akan sama jika setiap pasangan bit itu membentuk dua 1 atau dua 0, Hal itu

dapat ditulis secara logika sebagai fungsi Boole berikut:

(A=B) = (A2B2+A2'B2')(A1B1+A1'B1')(A0B0+A0'B0')

dengan (A= B) sebagai variabel biner keluaran yang sama dengan logika-1 jika Amenurut

aritmatika besarnya sama denganB.

Fungsi yang menyatakan kesamaan antara dua masukannya adalah fungsi XNORyang telah diberikan dalam Daftar 1.8. Fungsi XNOR itu dapat diimplementasikan dengan

menggunakan gerbang XNOR yang ditinjau lebih lanjut dalam Bab Tujuh.

Untuk menentukan apakahAlebih besar atau lebih kecil dari B, perlu diperiksa besar

relatif pasangan angka-angka itu dengan diawali dari kedudukannya yang tertinggi. Jika

kedua angka pada kedudukan tertinggi itu sama, angka berikutnya yang dibandingkan.

Pembandingan itu dilakukan terus sampai dijumpai sepasang angka yang tidak sama. Jika

angka yang dimilikiAlebih besar dariB,AB, kalau tidakAB.

Dalam hal bit-bit pembandingan berurut tersebut secara logika dapat dinyatakan

dengan fungsi-fungsi Boole berikut:

(AB) =A2B2' +A1B1'(A2B2+A2'B2') +A0B0'(A2B2+A2'B2')(A1B1+A1'B1')

(AB) =A2'B2+A1'B1(A2B2+A2'B2') +A0'B0(A2B2+A2'B2')(A1B1+A1'B1')


28/65

27

dengan (AB) dan (AB) adalah variabel keluaran biner yang sama dengan logika-1 bila

berturut-turut ABdan AB. Dengan kata lain, fungsi Boole yang pertama menyatakan

bahwa keluaran biner (AB) sama dengan logika-1 jika A2= 1 dan B2= 0 atau jikaA1= 1

danB1= 0 (asalkanA2=B2) atau jikaA0= 1 danB0= 0 (asalkanA2=B2dan jugaA1=B1).

A1

A1'

B1'

B1

A2

A2'

B2'

B2

A0

A0'

B0'

B0

(A > B)

(A < B)

(A = B)

Gambar 1.9 Diagram logika pembanding tiga bit

Diagram logika untuk rangkaian pembanding dua bilangan biner tiga bit itu

ditunjukkan pada Gambar 1.14. Implementasi gerbang untuk ketiga keluaran yang diturunkan

di atas tampaknya lebih sederhana karena keluaran tidak sama dengan dapat memakai

sebagian keluaran yang dihasilkan oleh keluaran sama dengan. Prosedur untuk

mendapatkan rangkaian pembanding dengan lebih dari tiga bit sudah jelas dan dapat Anda

lakukan sendiri sebagai latihan. Pembanding bilangan desimal akan menggunakan algoritme

yang sama tetapi dua bilangan empat bit (BCD) itu harus dibandingkan untuk setiap angka

desimalnya.

1.1.8 Dekoder Dan Enkoder

Unsur-unsur diskrit dalam suatu informasi diwakili oleh bilangan biner atau sandi

biner pada suatu sistem digital. Misalnya suatu sandi biner atau bilangan biner dengan nbit

mampu mewakili 2n unsur informasi diskrit. Suatu dekoder (decode artinya mengubah

kembali suatu sandi menjadi bahasa yang dimengerti manusia) adalah suatu rangkaiankombinasi yang mengubah suatu sandi biner dengan nvariabel masukan menjadi m saluran


29/65

28

keluaran, satu keluaran untuk setiap kombinasi yang merupakan unsur informasi diskrit.

Suatu enkoder (encoder artinya menyandikan bahasa yang dimengerti manusia menjadi

sandi) adalah suatu rangkaian kombinasi yang menerima m saluran masukan, satu untuk

setiap informasi diskrit, dan menghasilkan suatu sandi biner dengan nsaluran keluaran. Suatu

dekoder adalah suatu susunan gerbang-gerbang AND dengan nmasukan dan 2n(atau kurang)

keluaran. Enkoder mempunyai gerbang-gerbang OR dengan 2n (atau kurang) masukan

dengan nkeluaran. Menurut definisi sandi biner nbit dengan kombinasi tak-acuh mewakili

kurang dari 2nunsur informasi, oleh karena itu dekoder menggunakan keluaran atau masukan

yang sesuai dengan hal tersebut.

D0=x'y'z'

D1=x'y'z

D2=x'yz'

D3=x'yz

D4=xy'z'

D5=xy'z

D6=xyz'

D7=xyz

x

y

z

Gambar 1.10 Dekoder biner ke oktal

Tinjau suatu rangkaian dekoder biner ke oktal seperti yang ditunjukkan pada Gambar

1.15. Tiga masukan (x, y dan z) mewakili suatu bilangan biner dengan tiga bit. Delapan

keluarannya (D0sampaiD7) mewakili angka-angka oktal dari 0 sampai dengan 7. Dekoder itu

terdiri atas sekelompok gerbang-gerbang AND yang menyandikan bilangan-bilangan biner

masukannya. Rangkaian itu mencatu keluaran sebanyak kombinasi bilangan biner yang

mungkin terjadi.

Daftar 1.8 Daftar kebenaran untuk dekoder biner ke oktal

Masukan Keluaran


30/65

29

x y z D0 D1 D2 D3 D4 D5 D6 D7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Dalam hal ini unsur informasinya adalah delapan angka oktal. Sandi untuk informasi diskrit

ini terdiri atas bilangan-bilangan biner yang diwakili oleh tiga bit. Tata kerja dekoder ini

dapat lebih jelas tampak dari hubungan masukan dan keluarannya yang ditunjukkan pada

Daftar 1.8. Tampak bahwa variabel-variabel keluarannya itu hanya dapat mempunyai sebuah

1 untuk setiap kombinasi masukannya. Saluran keluaran yang nilainya sama dengan 1mewakili angka oktal yang setara dengan bilangan biner pada saluran masukannya.

x

y

z

w

D0= w'x'y'z'

D1= w'x'y'z

D2=x'yz'

D3=x'yz

D4=xy'z'

D5=xy'z

D6=xyz'

D7=xyz

D8= wz'

D9= wz


31/65

30

Gambar 1.11 Dekoder BCD ke desimal

Dekoder BCD ke desimal ditunjukkan pada Gambar 1.16. Unsur-unsur informasi

dalam hal ini adalah sepuluh angka desimal yang diwakili oleh sandi BCD. Masing-masing

keluarannya sama dengan 1 hanya bila variabel-variabel masukannya membentuk suatu

kombinasi bit yang sesuai dengan angka desimal yang diwakili oleh sandi BCD itu. Daftar

1.9 menunjukkan hubungan masukan dan keluaran dekoder tersebut. Hanya sepuluh

kombinasi masukan pertama yang berlaku untuk penentuan sandi itu, enam berikutnya tidak

digunakan dan, menurut definisi, merupakan keadaan tak-acuh. Jelas keadaan tak-acuh itu

pada perencanaannya digunakan untuk menyederhanakan fungsi keluarannya, kalau tidak

setiap gerbang akan memerlukan empat masukan. Untuk kelengkapan analisis Daftar 1.9

memberikan semua keluaran termasuk enam kombinasi yang tidak terpakai dalam sandi BCD

itu; tetapi jelas keenam kombinasi tersebut tidak mempunyai arti apa-apa dalam rangkaian

itu.

Daftar 1.9 Daftar kebenaran dekoder BCD ke desimal

Masukan Keluaran

w x y z D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

0 0 0 0 1 0 0 0 0 0 0 0 0 0

0 0 0 1 0 1 0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 0 0 0 0 0 0 0

0 0 1 1 0 0 0 1 0 0 0 0 0 0

0 1 0 0 0 0 0 0 1 0 0 0 0 0

0 1 0 1 0 0 0 0 0 1 0 0 0 0

0 1 1 0 0 0 0 0 0 0 1 0 0 0

0 1 1 1 0 0 0 0 0 0 0 1 0 0

1 0 0 0 0 0 0 0 0 0 0 0 1 0


32/65

31

1 0 0 1 0 0 0 0 0 0 0 0 0 1

1 0 1 0 0 0 1 0 0 0 0 0 1 0

1 0 1 1 0 0 0 1 0 0 0 0 0 1

1 1 0 0 0 0 0 0 1 0 0 0 1 0

1 1 0 1 0 0 0 0 0 1 0 0 0 1

1 1 1 0 0 0 0 0 0 0 1 0 1 0

1 1 1 1 0 0 0 0 0 0 0 1 0 1

z =D1+D3+D5+D7

D0

x =D4+D5+D6+D7

y =D2+D3+D6+D7

D2

D1

D3

D6

D4

D7

D5

Gambar 1.12 Enkoder oktal ke biner

Gambar 1.17 menunjukkan suatu enkoder oktal ke biner yang atas delapan masukan, satu

untuk masing-masing dari delapan angka itu, dan tiga keluaran yang menghasilkan bilangan

binernya yang sesuai. Enkoder ini merupakan kebalikan dari dekoder biner ke oktal yang

telah dibahas sebelumnya. Rangkaian itu terdiri atas gerbang-gerbang OR. Daftar kebenaran

untuk rangkaian tersebut diberikan pada Daftar 1.10. Diandaikan hanya ada satu saluran

masukan dengan logika-1 untuk setiap kalinya, selain dari itu masukan tersebut tidak

mempunyai arti. Tampak bahwa rangkaian itu mempunyai delapan masukan; yang dapat

memberikan 28kemungkinan kombinasi, tetapi hanya delapan kombinasi yang mempunyai

arti. Kombinasi masukan yang lain sebanyak 288 adalah keadaan tak-acuh

Daftar 1.10 Daftar Kebenaran untuk enkoder oktal ke biner


33/65

32

Masukan Keluaran

D0 D1 D2 D3 D4 D5 D6 D7 x y z

1 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 1 0 0

0 0 0 0 0 1 0 0 1 0 1

0 0 0 0 0 0 1 0 1 1 0

0 0 0 0 0 0 0 1 1 1 1

.

Dekoder dan enkoder itu banyak sekali dipakai dalam sistem digital. Dekoder tersebut

berguna untuk memperagakan unsur-unsur informasi diskrit yang tersimpan dalam register.

Register adalah rangkaian digital yang dibentuk dari beberapa sel penyimpan yang dapat

menyimpan informasi biner yang terdiri atas beberapa bit. Misalnya suatu angka desimal

yang disandikan dalam BCD dan tersimpan dalam register empat sel dapat diperagakan

dengan pertolongan rangkaian dekoder BCD ke desimal dengan keluaran-keluaran keempat

sel biner tersebut diubah sehingga menyalakan 10 lampu penunjuk. Lampu penunjuk itu

dapat berupa angka peraga (display digit), sehingga suatu angka desimal akan menyala bila

keluaran dekoder yang sesuai adalah logika-1. Rangkaian dekoder juga berguna untukmenentukan isi register dalam proses pengambilan keputusan. Pemakaiannya yang lain

adalah untuk membangkitkan sinyal waktu dan sinyal urutan untuk keperluan pengaturan.

16

15

14

13

12

11

10

9

1

2

3

4

5

6

7

8

a

b

c

d

g

e

f

P

g bf a

e Pd c

7447

4 saluran

masukan


34/65

33

Gambar 1.13 Dekoder dan penggerak 7447

Rangkaian TTL seri 74 yang diperkenalkan pada tahun 1974 merupakan rangkaian

terpadu (IC) yang banyak dipakai sebagai dekoder, seri 74 terbaru masih sering dikatakan

sebagai rangkaian TTL meskipun sudah tidak menggunakan TTL lagi. Rangkaian TTL 7447

adalah dekoder BCD ke tujuh-segmen, ditunjukkan pada Gambar 1.18.

Rangkaian enkoder berguna untuk membentuk sandi-sandi biner bila tersedia masing-

masing informasi diskrit pada sebuah saluran. Contoh rangkaian enkoder ini dijumpai dalam

komputer yaitu bila rangkaian tersebut menerima masukan dari masing-masing tombol ketik

(key) pada papan-ketik (keyboard) maka rangkaian enkoder itu akan menghasilkan kode

delapan bit yang sesuai untuk huruf pada tombol yang bersesuaian itu diketik.

1.1.9 Multiplekser Dan Demultiplekser

Multiplekseradalah suatu rangkaian yang memilih sinyal. Sejumlah sinyal masukan

diberikan ke multiplekser dan multiplekser ini dengan pertolongan sinyal pengendali memilih

beberapa sinyal yang jumlahnya lebih kecil dari masukannya untuk disalurkan. Pada dasarnya

multiplekser ini bertugas seperti saklar pemilih. Demultiplekser adalah kebalikannya,

rangkaian ini menerima informasi dari beberapa saluran dan membagikannya ke tujuan yang

jumlahnya lebih banyak.

I0

I2

I1

I3

I6

I4

I7

I5

y


35/65

34

Gambar 1.14 Multiplekser delapan masukan

Suatu multiplekser digital adalah suatu rangkaian kombinasi yang memilih data dari

2n masukan dan mengarahkannya menuju ke sebuah keluaran tunggal. Pemilihan jalur

pemindahan masukan ke keluaran itu diatur oleh suatu himpunan pemilih masukan. Suatu

multiplekser digital ditunjukkan pada Gambar 1.19. Delapan masukanI0sampaiI7dikenakan

ke delapan gerbang AND yang keluaran-keluarannya menuju ke sebuah gerbang OR. Hanya

satu masukan yang dapat mempunyai jalur ke keluaran pada suatu waktu tertentu. Jalur

pemilih S0, S1dan S2yang menentukan masukan mana yang dipilih untuk mengambil jalur

langsung ke keluarannya. Kedelapan gerbang AND itu menyerupai suatu rangkaian dekoder

dan memang membuka sandi tiga saluran pemilih itu. Fungsi Boole keluaran kedelapan

masukan multiplekser itu jelas menunjukkan bagaimana pemilihan tersebut dilaksanakan.

y= I S S S I S S S I S S S I S S S I S S S0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4 2 1 0

I S S S I S S S I S S S5 2 1 0 6 2 1 0 7 2 1 0

S

A0

B0

y0

A2

A1

y2

y1

B1

B2

Gambar 1.15 Multiplekser 3-bit dengan dua masukan

Gambar 1.20 adalah suatu multiplekser yang memilih satu dari dua masukan data A

dan B, dengan masing-masing masukan itu mempunyai tiga bit A2, A1, A0 dan B2, B1, B0.

Saluran pemilih satu bit menentukan masukan mana, A atau B, yang disalurkan ke

keluarannya. Fungsi-fungsi Boole untuk keluaran itu adalah

y0=A0S' +B0S


36/65

35

y1=A1S' +B1S

y2=A2S' +B2S

Secara umum suatu multiplekser k bit dengan m masukan memerlukan n saluran

pemilih (dengan m= 2n) fungsi membuka sandi data masukannya. Terdapat kkeluaran, satu

dengan sebuah gerbang OR, dan mkmasukan, satu dengan sebuah gerbang AND. Rancangan

pembuka sandi itu diulangi sebanyak kkali.

S0

S1

Iy0= I(S1S0)

y2= I(S1S0)

y1= I(S1S0)

y3= I(S1S0)

Gambar 1.16 Demultiplekser empat keluaran

Suatu demultiplekser ditunjukkan pada Gambar 1.21. Sebuah saluran masukan

diberikan ke salah satu dari keempat keluaran identik di bawah pengawasan dua saluran

pemilih. Rangkaian itu terdiri atas empat gerbang AND dengan tiga masukan, masing-masing

menerima masukan data bersama-sama dengan salah satu dari empat kemungkinan kombinasi

variabel pemilih. Variabel masukan tunggal itu mempunyai jalur ke keempat keluaran itu

tetapi informasinya diarahkan ke salah satu keluaran yang ditentukan oleh dua saluran

pemilih tersebut. Suatu demultiplekser dapat berfungsi sebagai rangkaian dekoder jika

saluran masukan tunggal itu dihubungkan secara permanen dengan suatu sinyal yang

bersesuaian dengan logika-1. Peralatan multiplekser dan demultiplekser bila digunakan

bersama-sama berguna dalam suatu sistem di mana diinginkan untuk melipat-gandakan

banyaknya saluran data, mengirimkannya melalui satu saluran dan mengubahnya kembali

menjadi bentuk data aslinya pada ujung penerima untuk diproses.

1.2 Rangkaian Sekuensial

Rangkaian logika kombinasikeluarannya sepenuhnya tergantung kepada masukan

pada saat keluaran itu diamati. Dalam praktik kadang-kadang diinginkan suatu keluaran

rangkaian yang tergantung juga kepada nilai-nilai masukan sebelumnya di samping nilai-nilai


37/65

36

yang ada pada saat itu; rangkaian logika yang memenuhi persyaratan itu disebut rangkaian

logika urutan(sequential logic circuit).

Dalam sistem digital dan komputer, rangkaian urutan lebih banyak dipakai ketimbang

rangkaian kombinasi. Hal itu adalah karena data yang diterima oleh sistem itu datangnya

berurutan dari suatu bagian ke bagian yang lain; di samping itu juga rangkaian kombinasi

memerlukan perangkat keras lebih banyak sehingga lebih mahal harganya. Rangkaian urutan

lebih sederhana, oleh karena itu lebih murah harganya. Tetapi rangkaian urutan itu lebih

sukar untuk dirancang dibandingkan dengan rancangan untuk rangkaian kombinasi.

Keluaran suatu rangkaian urutan secara umum tergantung kepada masukan

sebelumnya dan masukan yang tersedia pada saat itu. Hal itu menunjukkan bahwa suatu

rangkaian urutan harus mempunyai penyimpan (memory), atau kemampuan untuk

menyimpan informasi. Diagram blok umum untuk rangkaian urutan itu ditunjukkan pada

Gambar 2.1; blok dalam hal ini lebih menunjukkan bagian fungsional dari sistemnya, bukan

komponen-komponen fisiknya. Tampak pada diagram itu rangkaian urutan meliputi suatu

rangkaian kombinasi sebagai salah satu unsurnya dan unsur yang lain adalah penyimpan.

Jalur-jalur sinyal yang ditunjukkan pada Gambar 2.1 itu berupa saluran tunggal yang

mewakili saluran-saluran paralel majemuk; sinyal yang bertanda ydapat berupa nsalurany1,y2, ..., yn. Masukan sistem itu adalah x(yang berupa x1, x2, ..., xm) dan keluarannya adalah z

(yang dapat berupaz1,z2, ... ,zk), dan seterusnya.

Masukan tambahan ke rangkaian kombinasi itu adalah keluaran dari penyimpan.

Sinyal-sinyal itu disebut variabel keadaan (state variable) dan diberikan berupa y. Sinyal-

sinyal itu mewakili pengaruh masa lampau rangkaian urutan tersebut pada keluarannya

sekarang.

Keadaan (state) suatu unsur penyimpan atau sel biner adalah salah satu dari dua

keadaan stabil yang dimiliki oleh sel biner tersebut. Informasi yang disimpan dalam sel itu

dapat bernilai 1 bila berada dalam salah satu keadaan dan 0 bila dalam keadaan yang lain.

Rangkaian kombinasi itu sendiri melakukan operasi pengolahan informasi tertentu

yang salah satu himpunan keluarannya, w, disebut variabel perangsang (excitation

variable), merupakan masukan ke penyimpan untuk menentukan nilai-nilai biner yang harus

disimpan dalam unsur-unsur penyimpan itu untuk keadaan berikutnya. Proses itu jelas

menunjukkan bahwa keluaran sistem, z, bukan hanya merupakan fungsi masukan luarnya


38/65

37

saja, x, tetapi juga fungsi keadaan sekarang dalam penyimpannya. Keadaan berikutnya pada

penyimpan tersebut adalah fungsi masukan luar dan keadaan sekarang. Jadi suatu rangkaian

urutan ditentukan oleh urutan waktu masukan, keluaran dan keadaan-dalamnya.

Rangkaian

kombinasi

Penyimpan

y

x

w

z

v

Masukan luar Keluaran

Keluaran

penyimpan

Gambar 2.1 Diagram blok rangkaian logika urutan

Ada dua jenis utama pada rangkaian urutan tersebut. Penggolongan itu tergantung

kepada pengaturan sinyalnya menurut waktu. Rangkaian urutan serempak (synchronous

sequential circuit) adalah sistem yang perilakunya dapat didefinisikan dari keadaan sinyalnya

pada suatu saat yang diskrit. Sifat rangkaian urutan tak-serempak (asynchronous

sequential circuit) bergantung kepada urutan dengan sinyal masukan yang berubah dan dapat

dikenakan pada setiap saat. Unsur penyimpan yang umum dipakai dalam rangkaian urutan

tak-serempak adalah peralatan pelambat(time delay device). Pelambat itu dalam praktiknya

dapat diperoleh dari kenyataan bahwa diperlukan waktu tertentu bagi suatu sinyal untuk

menjalar melalui sejumlah gerbang logika. Dalam sistem tak-serempak jenis gerbang,

penyimpan pada Gambar 2.1 terdiri dari gerbang-gerbang logika yang kelambatan

penjalarannya dapat membentuk penyimpan yang diperlukan. Jadi rangkaian urutan tak-

serempak itu dapat dipandang sebagai suatu rangkaian kombinasi dengan umpan-balik.

Dengan adanya umpan-balik di antara gerbang-gerbang logika itu, suatu rangkaian urutan

tak-serempak kadang-kadang tidak stabil. Masalahnya ketak-stabilan itu sering menimbulkan

kesulitan bagi perancang. Akibatnya penggunaan rangkaian jenis tak-serempak tersebut tidak

setenar pada sistem serempak.

Menurut definisi, suatu sistem logika serempak harus mempergunakan sinyal yang

hanya mempengaruhi unsur-unsur penyimpannya dalam waktu yang diskrit pada saat-saat

tertentu. Salah satu cara untuk mencapai tujuan itu adalah dengan menggunakan pulsa-pulsa

dengan lebar terbatas dalam sistem tersebut sedemikian hingga suatu amplitudo pulsa

mewakili logika-1 dan amplitudo pulsa yang lain (atau ketiadaan pulsa) mewakili logika-0.

Kesulitan penggunaan pulsa ini adalah jika ada dua pulsa yang datang dari dua sumber yang


39/65

38

berbeda ke masukan suatu gerbang yang sama akan dapat menimbulkan kelambatan yang

tidak dapat diramalkan, sehingga menyebabkan suatu operasi yang tidak andal.

Sistem logika urutan praktis menggunakan amplitudo tetap, seperti tingkat tegangan,

sebagai sinyal-sinyal binernya. Keserempakan yang diperlukan itu dapat dicapai dengan

suatu alat pengatur waktu yang disebut sumber pulsa waktu (clock) yang membangkitkan

sederetan pulsa waktu (clock pulse) secara berkala (periodic).. Pulsa-pulsa waktu tersebut

disebarkan ke seluruh sistem sedemikian hingga unsur-unsur penyimpan dalam sistem itu

hanya dapat diatur oleh pulsa penyerempak tersebut. Dalam praktik pulsa-pulsa waktu itu

diberikan ke gerbang AND bersama dengan sinyal yang menentukan perubahan yang

diperlukan dalam unsur-unsur penyimpannya. Keluaran gerbang AND itu hanya dapat

memancarkan sinyal pada saat yang bersamaan dengan datangnya pulsa waktu tersebut.

Rangkaian urutan serempak yang memanfaatkan pulsa waktu dalam masukan unsur-unsur

penyimpannya disebut rangkaian urutan menurut waktu (clocked sequential circuit).

Rangkaian urutan semacam itu sering dijumpai dalam praktik. Rangkaian itu tidak

menimbulkan masalah kestabilan dan pembagian waktunya dapat dengan mudah diatur

dengan langkah-langkah diskrit yang tersendiri. Rangkaian yang akan dibahas dalam buku ini

adalah jenis menurut waktu tersebut.

Suatu unsur penyimpan pada dasarnya adalah suatu rangkaian elektronika yangmempunyai dua keadaan stabil (bistable). Gambar 2.2 menunjukkan suatu unsur sederhana

dengan dua keadaan stabil. Unsur itu terdiri atas sepasang pembalik yang dihubungkan dalam

hubungan silang, yang artinya keluaran dari pembalik yang satu diberikan ke masukan yang

lain dan sebaliknya. Rangkaian itu tidak mempunyai masukan luar dan mempunyai dua

keluaran: Q dan Q . Analisis untuk rangkaian ini agak berbeda dengan analisis rangkaian

kombinasi karena adanya ketergantungan: Qtergantung pada Q dan Q tergantung pada Q.

Gambar 2.2 Pasangan pembalik yang dihubung silang


40/65

39

Untuk Q = 0, maka keluaran pembalik 1 adalah 0 dan keluaran itu merupakan

masukan bagi pembalik 2 yang akan memberikan keluaran Q yang nilainya sama dengan 1.

Pembalik 1 menerima masukan dari pembalik 2 yang nilainya 1 dan memberikan keluaran

yang nilainya sama dengan nol. Jadi, keluaran pembalik 1 itu konsisten dengan pengandaian

bahwa Q= 0, sehingga rangkaian itu dikatakan stabil.

Jika Q= 1, maka keluaran pembalik 1 adalah 1 dan keluaran itu merupakan masukan

bagi pembalik 2 yang akan memberikan keluaran Q yang nilainya sama dengan 0. Pembalik

1 menerima masukan dari pembalik 2 yang nilainya 0 dan memberikan keluaran yang

nilainya sama dengan 1. Jadi, keluaran pembalik 1 itu konsisten dengan pengandaian bahwa

Q= 1, sehingga rangkaian itu dikatakan stabil juga.

Karena pembalik yang dihubung silang itu mempunyai dua keadaan yang stabil, Q=

0 dan Q= 1, rangkaian itu dikatakan stabil dalam dua keadaan. Rangkaian semacam itu dapat

menyimpan informasi sebesar satu bit. Jadi jika Q = 0, Q akan tetap sama dengan nol

selamanya, demikian pula jika Q= 1, Qakan tetap sama dengan 1 selamanya. Q selamanya

akan merupakan komplemen Q. Jika Qdiketahui, maka Q juga diketahui.

Pada saat daya diberikan ke rangkaian itu, keadaan awal rangkaian tersebut tidak

diketahui dan biasanya tidak dapat diramalkan, karena setiap kali rangkaian itu diberi daya

keadaannya dapat berbeda dengan yang sebelumnya.

Meskipun pembalik yang dihubung silang itu dapat menyimpan informasi sebesar

satu bit, rangkaian itu tidak pernah digunakan dalam praktik karena ketiadaan masukan ke

rangkaian tersebut.

Dalam praktik, unsur penyimpan yang digunakan dalam rangkaian urutan menurutwaktu adalah flip-flop. Rangkaian itu merupakan sel biner yang dapat menyimpan satu bit

informasi. Seperti halnya dengan sepasang pembalik yang dihubung silang, suatu rangkaian

flip-flop mempunyai dua keluaran, satu dengan nilai normal dan yang lain adalah nilai

komplemen bit yang tersimpan di dalamnya. Informasi biner dapat masuk ke suatu flip-flop

dengan berbagai cara sehingga mengakibatkan tersedianya berbagai ragam jenis flip-flop.

Masing-masing jenis flip-flop itu mempunyai karakteristik tersendiri yang diperlukan untuk

pemakaian tertentu. Dalam bab ini akan dibahas berbagai macam flip-flop denganmendefinisikan sifat-sifat logikanya.


41/65

40

Dengan selesainya bab ini pembaca diharapkan dapat memahami:

berbagai macam rangkaian flip-flop;

pemicuan flip-flop;

diagram waktu; analisis rangkaian urutan; diagram keadaan; penerapan flip-flop dalam rangkaian penghitung dan register.

1.2.1 Rangkaian Flip-Flop

Rangkaian flip-flop dapat mempertahankan suatu keadaan biner dalam waktu yang

tak terbatas sampai suatu sinyal masukan baru datang untuk mengubah keadaan itu.

Perbedaan utama di antara berbagai jenis flip-flop itu adalah banyaknya masukan yang

dimiliki dan perilaku bagaimana masukan itu mempengaruhi keadaan biner dalam flip-flop

tersebut.

Rangkaian Flip-Flop Dasar. Suatu rangkaian flip-flop dapat disusun dengan dua gerbangNOR atau dua gerbang NAND. Susunan itu ditunjukkan pada Gambar 2.3 dan 2.4. Masing-

masing rangkaian itu membentuk suatu flip-flop dasar yang merupakan dasar pengembangan

bagi jenis-jenis flip-flop yang lain. Hubungan silang dari keluaran salah satu gerbang ke

masukan gerbang yang lain merupakan suatu jalur umpan-balik. Dengan alasan itu rangkaian

tersebut dapat digolongkan kepada rangkaian urutan tak-serempak. Masing-masing flip-flop

itu mempunyai dua keluaran, Q dan Q , dan dua masukan, set dan reset. Masukan set

membuat flip-flop menjadi dalam keadaan set atau bernilai logika-1 pada keluaran normalnya(Q), dan masukan reset membuat flip-flop menjadi dalam keadaan bebas (clear) atau

mempunyai nilai logika-0 pada keluaran normalnya. Jenis flip-flop ini sering dikenal sebagai

flip-flop RS gandengan langsung (direct coupled RS flip-flop); R dan S merupakan huruf-

huruf pertama nama masukannya.


42/65

41

Daftar 2.1 Daftar kebenaran flip-flop dasar dengan gerbang NOR

S R Q Q

1 0 1 0

0 0 1 0 (setelah S= 1,R= 0)

0 1 0 1

0 0 0 1 (setelah S= 0,R= 1)

1 1 0 0

Untuk menganalisis rangkaian pada Gambar 2.2, harus diingat bahwa keluaran suatu

gerbang NOR adalah 0 jika salah satu masukannya sama dengan 1 dan keluaran gerbang

NOR adalah 1 hanya jika semua masukannya sama dengan 0. Sebagai titik awal, diandaikan

masukan set adalah 1 dan masukan reset sama dengan 0. Karena gerbang B mempunyai

sebuah masukan 1, keluaran Q harus sama dengan 0 yang mengakibatkan kedua masukan ke

gerbang A itu sama dengan 0 dan keluarannya, Q, sama dengan 1. Bila masukan set

dikembalikan ke 0, keluarannya tetap sama. Hal itu adalah karena keluaran Q tetap 1

sehingga masih ada sebuah masukan 1 pada gerbang B, yang selanjutnya membuat keluaran

Q tetap 0. Akibatnya kedua masukan ke gerbang A sama dengan 0 dan keluaran Q tetap

sama dengan 1. Dengan cara yang sama dapat dibuktikan bahwa suatu 1 pada masukan reset

akan mengubah keluaran Qmenjadi 0 dan Q menjadi 1. Jika masukan reset itu dikembalikan

ke 0 keluarannya tidak berubah.

Q

QS

R

Set

Reset

B

A

0

1

0

1

Gambar 2.3 Rangkaian flip-flop dasar dengan gerbang NOR


43/65

42

Bila sebuah 1 diberikan bersama-sama ke masukan set dan reset, kedua keluarannya,

Qdan Q , menjadi 0. Dalam praktik keadaan semacam itu harus dihindari.

Suatu flip-flop mempunyai dua keadaan stabil. Bila Q= 1 dan Q = 0 dikatakan flip-

flop itu dalam keadaan set (atau keadaan 1). Dan Q= 0 dan Q = 1 merupakan keadaan bebas

(atau keadaan 0). Keluaran Qdan Q merupakan komplemen antara yang satu dengan yang

lain dan dikatakan sebagai keluaran normal dan komplemen flip-flop tersebut. Keadaan biner

suatu flip-flop diambil dari nilai keluaran normalnya.

Dalam operasi normal, kedua masukan suatu flip-flop akan tetap 0 kecuali bila

keadaan flip-flop itu akan diubah. Pengenaan 1 sesaat ke masukan set menyebabkan flip-flop

itu menjadi dalam keadaan set. Masukan set itu harus kembali ke 0 sebelum suatu 1 diberikan

ke masukan resetnya. Pengenaan 1 sesaat ke masukan reset menyebabkan flip-flop tersebut

menjadi dalam keadaan bebas kembali. Bila kedua masukannya itu mula-mula sama dengan

0, dan bila suatu 1 dikenakan ke masukan set sedangkan flip-flop itu dalam keadaan set atau

bila sebuah 1 yang diberikan ke masukan reset sedangkan flip-flop itu dalam keadaan bebas,

maka keadaan keluarannya tidak akan berubah. Bila sebuah 1 dikenakan sekaligus ke

masukan set dan reset, kedua keluarannya akan sama dengan 0. Keadaan itu tidak terdefinisi

dan biasanya dihindari. Jika kedua masukan itu menjadi 0 kembali, keadaan flip-flop menjadi

tak-tentu dan tergantung kepada masukan mana yang menerima 1 lebih lama sebelum

kembali ke 0.

Daftar 2.2 Daftar kebenaran flip-flop dasar dengan gerbang NAND

S R Q Q'

A

B

Q

Q'

S

R

Set

Reset

1

0

1

0

Gambar 2.4 Rangkaian flip-flop dasar dengan gerbang NAND


44/65

43

1 0 0 1

1 1 0 1 (setelah S= 1,R= 0)

0 1 1 0

1 1 1 0 (setelah S= 0,R= 1)

0 0 1 1

Rangkaian flip-flop dasar NAND pada Gambar 2.4 bekerja dengan kedua

masukannya dalam keadaan normal sama dengan 1 kecuali bila keadaan flip-flop itu akan

diubah. Pengenaan 0 sesaat ke masukan set menyebabkan keluaran Q menjadi 1 dan Q'

menjadi 0membuat flip-flop menjadi dalam keadaan set. Setelah masukan set itu kembali

ke 1, 0 sesaat pada masukan reset akan menjebabkan keadaan flip-flop menjadi bebas. Bila

kedua masukan itu menjadi 0 bersama-sama, kedua keluaran pada flip-flop itu sama dengan

1; suatu keadaan yang harus dihindari dalam praktik.

Daftar 10.3 Daftar karakteristik flip-flop RS menurut waktu

Q S R Q(t+ 1)

0 0 0 0

0 0 1 0

Q

Q'

S

R

CP0

1

(a) Diagram logika

(b) Lambang tanpa pulsa waktu (c) Lambang dengan pulsa waktu

Q

Q'

CP

S

R

CP

S

R

Q

Q

SET

CLR

S

R

Q

Q

SET

CLR

Gambar 10.5 Flip-flop RS menurut waktu


45/65

44

0 1 0 1

0 1 1 tak-tentu

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 tak-tentu

Flip-Flop RS menurut waktu. Suatu flip-flop dasar pada dasarnya adalah suatu rangkaian

urutan tak-serempak. Dengan menambah suatu gerbang ke setiap masukan rangkaian dasar

itu, flip-flop tersebut dapat diubah untuk menanggapi masukan selama adanya suatu pulsa

waktu. Flip-flop RS menurut waktu yang ditunjukkan pada Gambar 2.5a itu terdiri dari flip-

flop NOR dasar dengan dua gerbang AND. Keluaran kedua gerbang AND tersebut tetap 0

selama pulsa waktu (yang diberi lambang CP clock pulse) sama dengan 0, tanpa

memandang nilai masukan S dan Rnya. Bila pulsa waktu itu menjadi 1, informasi dari

masukan S dan R diijinkan untuk masuk ke flip-flop dasar tersebut. Keadaan set tercapai

dengan S= 1, R= 0 dan CP= 1. Untuk mengubahnya menjadi keadaan bebas, masukan S

harus 0,R= 1 dan CP= 1. Dengan masukanRdan Syang keduanya sama dengan 1, adanya

pulsa waktu akan menyebabkan kedua keluaran flip-flop itu sesaat sama dengan 0. Bila pulsa

waktu itu hilang, keadaannya menjadi tak-tentu; dapat dalam keadaan set atau bebas,

tergantung apakah masukan set atau reset yang lebih lama sama dengan 1 sebelum berubah

menjadi 0 pada akhir pulsa waktu tersebut.

Tanggapan flip-flop menurut waktu merupakan praktik yang umum dijumpai dalam

sistem digital karena perubahan dalam sistem itu umumnya diinginkan terjadi serentak

menurut kendali sumber waktu. Oleh sebab itu, flip-flop menurut waktu disebut sebagai suatu

rangkaian urutan serempak.

Dua lambang untuk flip-flop RS ditunjukkan pada Gambar 2.5b Gerbang AND

dengan masukan pulsa waktu dapat dilukis di luar lambang tersebut, atau, seperti pada

Gambar 2.5c, suatu lambang dengan tanda CP digunakan untuk menunjukkan bahwa


46/65

45

keluaran flip-flop tersebut tidak akan terpengaruh kecuali bila ada pulsa waktu pada masukan

yang bertanda CP itu.

Dalam praktik flip-flop menurut waktu itu sering kali diinginkan untuk membuat flip-

flop tersebut dalam keadaan set atau bebas tanpa harus menunggu datangnya pulsa waktu.

Untuk itu umumnya flip-flop menurut waktu selalu dilengkapi dengan masukan set atau reset

langsung. Masukan langsung itu sering diberi label SET atau CLR (clear bebas) untuk

membedakannya dengan masukan S (set) dan R (reset) yang bekerja menurut waktu seperti

yang ditunjukkan pada Gambar 2.5b

Pada awal penggunaan suatu flip-flop sering tidak dapat diramal perilakunya, dalam

hal semacam itu masukan SET dan CLR berguna untuk mengawali operasi suatu sistem

dengan keadaan flip-flop yang terdefinisi.

Persamaan karakteristik flip-flop itu diturunkan dari peta pada Gambar 2.6.

Persamaan itu memberikan nilai keadaan berikutnya sebagai fungsi keadaan sekarang dan

masukan-masukannya. Persamaan karakteristik itu adalah pernyataan aljabar untuk informasi

biner pada daftar karakteristiknya. Dua keadaan tak-tentu pada flip-flop itu ditandai dengan

dalam peta itu karena dapat bernilai 1 atau 0. Tetapi hubungan SR = 0 harus dimasukkan

sebagai bagian persamaan karakteristik itu untuk menunjukkan bahwa S dan R tidak dapat

sama dengan 1 secara serentak.

Daftar karakteristik flip-flop tersebut ditunjukkan pada Daftar 2.3. Daftar itu

merupakan ringkasan operasi flip-flop dalam bentuk daftar. Qadalah keadaan biner flip-flop

pada suatu waktu yang diketahui (yang dikatakan sebagai keadaan sekarang), kolom-kolom

R dan Smemberikan nilai-nilai yang dapat terjadi untuk masukannya dan Q(t + 1) adalah

keadaan flip-flop setelah timbulnya suatu pulsa waktu (dikatakan sebagai keadaan

berikutnya).

Gambar 10. 6 Persamaan karakteristik flip-flop RS menurut waktu


47/65

46

Flip-Flop D. Flip-flop D yang ditunjukkan pada Gambar 2.7 merupakan modifikasi flip-flop

RS menurut waktu. Gerbang NAND 1 dan 2 membentuk suatu flip-flop dasar. Gerbang 3 dan

4 mengubahnya menjadi suatu flip-flop menurut waktu. Masukan D langsung diberikan ke

masukan S dan komplemennya, melalui gerbang 5, dikenakan ke masukan R. Selama

masukan pulsa waktu 0, gerbang 3 dan 4 mempunyai nilai 1 pada keluarannya, tanpa

memandang nilai masukannya yang lain. Hal itu sesuai dengan persyaratan bahwa kedua

masukan flip-flop NAND dasar tersebut (Gambar 2.3) pada awalnya mempunyai nilai logika-

1. Masukan D dicuplik (sampled) selama adanya pulsa waktu. Jadi pada saat masukan D

sama dengan 1, keluaran gerbang 3 menjadi 0 sehingga mengakibatkan flip-flop itu menjadi

dalam keadaan set (kecuali bila flip-flop itu telah berada dalam keadaan set sebelumnya). Jika

masukan D itu sama dengan 0, keluaran gerbang 4 menjadi 0 yang mengubah flip-flop

tersebut menjadi dalam keadaan bebas.

Daftar 10.4 Daftar karakteristik flip-flop D

Q D Q(t+ 1)

1

2

Q

Q'

D3

45

CP

CP

D Q

Q

SET

CLR

(a) Diagram logika (b) Lambang

Gambar 2.7 Flip-flop D menurut waktu

Gambar 2. 8 Persamaan karakteristik flip-flop D


48/65

47

0 0 0

0 1 1

1 0 0

1 1 1

Flip-flopDitu mendapatkan namanya karena kemampuannya memindahkan data ke

dalam flip-flop. Rangkaian flip-flop itu pada dasarnya adalah rangkaian flip-flop RS dengan

sebuah pembalik di masukan Rnya. Adanya penambahan pembalik itu mengurangi

banyaknya masukan dari dua menjadi satu. Di samping itu karena keluaran Q tidak akan

menerima masukan D sampai datangnya suatu pulsa waktu, bentuk itu sering juga disebut

sebagai flip-flop tertunda(delay flip-flop).

Lambang untuk flip-flop D menurut waktu itu diberikan pada Gambar 2.5(b). Seperti

halnya dengan setiap flip-flop menurut waktu, flip-flop D juga dilengkapi dengan masukan

SET dan CLR. Persamaan karakteristiknya diturunkan dengan peta Karnaugh di (c) dan

daftar karakteristik flip-flop D itu diberikan oleh Daftar 2.4. Persamaan karakteristik itu

membuktikan bahwa keadaan berikutnya pada flip-flop tersebut sama seperti masukan Ddan

tidak tergantung kepada nilai keadaan sekarangnya.

Flip-Flop JKmerupakan perbaikan dari flip-flop RS sehingga keadaan tak-tentu pada jenis

RS menjadi terdefinisi untuk jenis JK tersebut. MasukanJdanKberlaku seperti masukan R

dan S(perhatikan bahwa untuk suatu flip-flop JK, huruf J adalah untuk set dan huruf K untuk

bebas). Bila masukan Jdan Kdiberikan secara serentak, nilai flip-flop itu berubah menjadi

komplemennya; yaitu jika mula-mula Q= 1, akan berubah menjadi Q= 0 dan sebaliknya.

Suatu flip-flop JK menurut waktu ditunjukkan pada Gambar 2.6. Keluaran Q

diANDkan dengan masukan Kdan CPsehingga flip-flop itu dibebaskan selama suatu pulsa

Q

QS

R

J

K

CP0

1

CP

J Q

Q

SET

CLR


K

Gambar 2.7 Flip-flop JK menurut waktu


49/65

48

waktu hanya jika Qsebelumnya sama dengan 1. Demikian pula keluaran Q flip-flop tersebut

diANDkan dengan masukanJdan CPsehingga flip-flop itu dapat diset dengan pulsa waktu

hanya jika Q sebelumnya sama dengan 1. Bila baik JmaupunKsama dengan 1, keadaan Qakan selalu berubah tanpa memandang bagaimana keadaan Q tersebut sebelum pulsa waktu

diberikan. Jadi jika Qsama dengan 1, keluaran gerbang AND yang di atas menjadi 1 dan flip-

flop itu dibebaskan. Tampak bahwa jika sinyal CP itu tetap 1 setelah keluarannya

dikomplemenkan, flip-flop itu akan berubah menjadi suatu keadaan yang baru.

Lambang flip-flop JK itu diberikan pada Gambar 2.9 dan persamaan karakteristik

Gambar 2.10. Daftar karakteristik flip-flop itu diberikan oleh Daftar 2.5.

Daftar 2.5 Daftar karakteristik flip-flop JK

Q J K Q(t+ 1)

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 0

1 1 0 1

Gambar 2.8 Persamaan karakteristik flip-flop JK


50/65

49

1 1 1 0

Flip-Flop Tadalah flip-flop JK dengan masukan tunggal. Seperti yang tampak pada Gambar2.11(a), flip-flop T itu didapatkan dari jenis JK jika kedua masukannya dijadikan satu. Nama

T (toggleartinya sakelar pengalih dua keadaan) itu diperoleh karena kemampuan flip-flop

itu untuk mengubah keadaannya. Apapun keadaan sekarang flip-flop T itu akan berubah

menjadi komplemennya setiap kali pulsa waktu diberikan pada saat masukan Titu bernilai 1.

Persamaan karakteristik flip-flop T itu ditunjukkan pada Gambar 2.12. Daftar

karakteristiknya diberikan oleh Daftar 2.6.

Keempat jenis flip-flop yang diperkenalkan di atas dapat tersedia dalam keadaan

tanpa pengaturan waktu. Flip-flop tanpa masukan waktu tersebut berguna untuk operasi tak-serempak. Keempat jenis itu merupakan jenis yang umum dijumpai dalam rangkaian digital

dan tersedia di pasaran.

Daftar karakteristik flip-flop T

Q T Q(t+ 1)

0 0 0

Q

S

R

T

CP0

1

CP

T Q

Q

SET

CLR


Q'

Gambar 2.9 Flip-flop T menurut waktu

Gambar 2. 10 Persamaan karakteristik flip-flop T.


51/65

50

0 1 1

1 0 1

1 1 0

1.2.2 Penghitung

Suatu rangkaian urutan yang bekerja menurut urutan keadaan yang telah ditentukan

dengan pemberian pulsa-pulsa masukan disebut penghitung (counter). Fungsi dasar suatu

penghitung adalah mengingat berapa pulsa masukan yang telah diberikan ke masukannya;

jadi dalam istilah dasarnya, penghitung itu merupakan suatu sistem penyimpan (memory

system). Pulsa masukan, yang disebut pulsa hitung, dapat berupa pulsa waktu atau pulsa

yang berasal dari sumber luar dan dapat terjadi pada setiap selang waktu tertentu atau secara

sebarang. Urutan keadaan dalam suatu penghitung dapat mengikuti suatu hitungan biner atau

urutan keadaan yang lain. Penghitung tersebut dapat ditemui di hampir setiap peralatan yang

menggunakan logika digital. Penghitung ini digunakan untuk menghitung banyaknya

kejadian yang timbul dan berguna untuk menghasilkan urutan waktu guna mengatur operasi

dalam suatu sistem digital.

Dari berbagai jenis penghitung itu yang paling sederhana dan langsung adalah yang

mengikuti urutan bilangan biner. Penghitung tersebut disebut penghitung biner. Suatu

penghitung biner dengan n bit terdiri dari n buah flip-flop dan dapat menghitung dalam

bilangan biner dari 0 sampai (2n1). Gambar 2.13 melukiskan suatu diagram keadaan suatu

penghitung biner empat bit. Tampak di situ urutan keadaannya dituliskan dalam masing-

masing lingkarannya. Keluaran flip-flopnya akan mengulangi urutan biner itu dengan

kembali ke 0000 setelah 1111. Garis arah di antara lingkaran-lingkaran itu tidak diberi tanda

dengan bilangan karena penghitung itu dipandang tidak mempunyai masukan dan keluaran.

Hal itu adalah karena pulsa-pulsa masukannya terkandung dalam rangkaian urutan waktunya

dan tidak dianggap sebagai informasi masukan. Keluaran penghitung itu adalah keluaran flip-

flopnya sehingga informasi keluaran tersedia pada keadaan sekarangnya. Keadaan sekarang

suatu penghitung adalah sebagaimana yang ditunjukkan oleh bilangan biner dalam

lingkarannya yang tetap tidak berubah selama tidak ada pulsa masukan. Garis arah itu

menunjukkan ke keadaan berikutnya yang dicapai setelah munculnya sebuah pulsa hitung.


52/65

51

Penghitung itu dapat bekerja dengan urutan apa saja dan dapat bekerja secara

serempak maupun secara tak-serempak. Penghitung itu digolongkan sebagai perangkat keras

baku dan telah tersedia dalam kemasan MSI untuk berbagai macam jenisnya.

Penghitung riak biner (binary ripple counter) merupakan rangkaian penghitung digital

paling dasar yang melakukan fungsi biner yang paling dasar pula

Documents

Tugas v- Combinatorial-sequential _Kelompok 1