Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNTitle Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNﾊｲﾌﾞﾘｯﾄﾞ MOS-HFETの高耐圧化 Author 池田成明 Created Date 7/11/2012 12:36:58

2012. 0709 第13回窒化物半導体応用研究会All Rights Reserved, Copyright© Furukawa Electric CO.,LTD, 2012 2012. 0709 第13回窒化物半導体応用研究会All Rights Reserved, Copyright© Furukawa Electric CO.,LTD, 2012 1

Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaN

ﾊｲﾌﾞﾘｯﾄﾞ MOS-HFET

池田成明

古河電気工業（株）

次世代パワーデバイス技術研究組合

2012. 0709 第13回窒化物半導体応用研究会All Rights Reserved, Copyright© Furukawa Electric CO.,LTD, 2012 2

概要

背景

Si上ハイブリッドMOS-HFETの高耐圧設計

DC特性評価結果

電流コラプス評価結果

まとめ


Surface

passivation

GaN

Interlayer film

Buffer layer

Source Drain

Si Sub.

Gold plate Gold plate

Gate

AlGaN

2DEG⇒high carrier

high mobility

AlGaN/GaN FETs: Siﾃﾞﾊﾞｲｽに比べて高出力、高周波動作

Switching frequency [Hz]

100M

10M

1M

100k

10k

1k

100

100 1k 10k 100k 1M

Ou

tpu

t p

ow

er

[VA

]

BJT

GTO

IGBT

Power

transmission

line

10M

MOSFETHome electronics

Automotive

100M

Realizing

high performance

power circuit

Si limit

AlGaN/GaN FET ﾊﾟﾜｰﾃﾞﾊﾞｲｽの可能性


※2DEG ⇒アクセス抵抗の低減

※MOS ゲート構造⇒ノーマリオフ動作

GaN; Mg

Substrate

n+ GaNn+ GaNn- GaN

Gate Insulator

AlGaN/GaN HFET

AlGaN

バッファ層+高抵抗GaN

Substrate

GaNAlGaN

バッファ層+高抵抗GaN

Substrate

GaN

GaN

2DEG

GaN ハイブリッド MOS-HFET

Buffer

Si(111) Substrate

GaN:Mg

DS

AlGaN

u GaN

G

GaN MOSFET


GaN ﾊｲﾌﾞﾘｯﾄﾞMOS-HFETのこれまでの発表

Hiroshi Kambayashi, et al, “Over 100 A operation normally-off

AlGaN/GaN hybrid MOS-HFET on Si substrate with high-breakdown

voltage.” Solid-State Electronics 54 (2010) pp.660–664.

Vb=600V

RonA=9.3 mΩcm2

Idson>100A

オン抵抗(RonA)と破壊電圧(Vb)のﾄﾚｰﾄﾞｵﾌ改善の必要性=> 最小のLgdで最大のVbを得る必要有


Substrate PriceLarge

diameter

Crystal

quality

GaN

epitaxial

growth

Thermal

conductivity

GaN HighVery

DifficultPoor easy good

SiC High Difficult Not Good Not difficult Excellent

Sapphire Not Low Not Easy Good Not difficult Poor

Si low Easy ExcellentVery

difficultgood

GaNﾃﾞﾊﾞｲｽ用成長基板

素子の低コスト化のために>>低コスト、大口径基板が望まれている


Si上のGaN-HFETにおけるLgdとVbの相関

0

500

1000

1500

2000

2500

0 5 10 15 20 25

Lgd (mm)

Vb (

V)

u-GaN thickness

◆ 1000 nm

● 100 nm

エピ厚 7.3μm

Wg =12 mm

Lg = 2 mm

Floating

N.Ikeda et al., IWN2010

u-GaN

Buffer layer

Source Drain

Si Sub.

Gold plate

Gate

AGaN

GaN: C

Surface

passivation

u-GaNを薄く、GaN:C層を厚くしたﾊﾞｯﾌｧ⇒より短Lgdで高耐圧化可能


ﾊｲﾌﾞﾘｯﾄﾞMOS-HFETへの高耐圧手法の適用

GaN ﾊｲﾌﾞﾘｯﾄﾞMOS-HFETにおける破壊電圧とオン抵抗のﾄﾚｰﾄﾞｵﾌを解消するために・・・

エピの厚膜化 => 7.3 μm

CドープGaN層を組合わせる

u-GaN チャネル層の薄層化=> 50 nm

ゲートFP構造の導入⇒電流ｺﾗﾌﾟｽの抑制

Buffer layer

Si Sub.

G

GaN:Cu-GaN

AlGaN

SiO2 DS

StepFP用SiO2

:200 nmMOS ゲート絶縁膜(SiO2)

Gate リセスエッチング

深メサ構造=>バッファリーク電流の低減のため


実験手法

エピ

MOCVD(4in Si(111))

デバイスプロセス

Isolation：Cl -based ICP

Electrode：Sputtering

method

Ohmic: Ti/Al-Si/Mo

Gate:

Ti/Au(MOS),Ni/Au(HFET)

Insulator(SiO2): P-CVD

MOS insulator: 40nm

Total thickness 7.3 mm

u-AlXGa1-XNX=0.22

20 nm

u-GaN 1.0~0.05 mm

GaN:C

([C]:>5e18cm-3)0~0.95 mm

buf.(AlN/GaN)

([C]:>5e18cm-3)6.3 mm

Sub. Si(111)


ﾄﾞﾚｲﾝ電流電圧特性評価結果 (Lgd = 12 mm)

Wg= 1 mm

Lg= 1 μm

Lgd= 12μm

u-GaN:50 nm

Recess depth:40 nm

0.0E+00

5.0E-02

1.0E-01

1.5E-01

0 5 10

Vds (V)

Ids

(A/m

m)

Vgs = 12V

10V

8V

6V

4V

2V0V

Ron = 35 Wmm

(RonA = 7.1 mWcm2)


0.0E+00

1.0E-03

2.0E-03

3.0E-03

4.0E-03

5.0E-03

-5 0 5 10 15

Vg (V)

Ids

(A/m

m)

0.00

0.10

0.20

0.30

0.40

gm (m

S/m

m)

Vds = 0.1 V

Vth = 2.0 V

伝達特性評価結果

Wg= 1 mm

Lg= 1 μm

Lgd= 12μmS=134mV/decade

u-GaN:50 nm

Recess depth:40 nm


オフ特性評価結果

Wg = 1 mm

Lg = 1 mm

Vb > 1.7 kV達成（Lgd > 18 mm )

Substrate: Floating condition

0.0E+00

1.0E-04

2.0E-04

3.0E-04

4.0E-04

0 500 1000 1500 2000

Vds (V)

Ids (A

/m

m)

Vgs = 0 V

Lgd = 12 (mm)

Lgd = 18 (mm)

Lgd = 30 (mm)

u-GaN:50 nm

Recess depth:40 nm

Using FluorinertTM for avoid creeping discharge


破壊電圧VbのLgd依存性

0

500

1000

1500

2000

0 5 10 15 20 25 30 35

Lgd (mm)

Vb (

V)

0

20

40

60

80

100

RonA

(mW

cm

2)Vb :u-GaN 50 nm

RonA :u-GaN 50 nm

Vb :u-GaN 400 nm

1.0 MV/cm

Substrate: Floating condition



Si, SiC and GaNデバイスにおけるRonA - Vb

1.E-04

1.E-03

1.E-02

1.E-01

1.E+00

1.E+02 1.E+03 1.E+04Breakdown voltage (V)

Specifi

c O

n-r

esis

tance (

ohm

cm

2)

100 1k 10k

1

100m

10m

1m

0.1m

Matsushita('07)Kansai Ele.Pow.

(DMOS)

Si-limit 6H-SiC-limit

Fuji Ele.

Toshiba

Philips

Infineon

Sanken

Toshiba('07)

Furukawa('09)

AIST(SIT)Densoh

4H-SiC-limit

GaN-limit

Cree(DMOS)

SiCED(SIT)

Rutgers

Univ.(SIT)

Furukawa&RPI('09)

Si-SJMOSFET

SiC transistors

GaN -HFET

GaN -Normally-off

UCSB

Ferdinand-Braun-Inst.('10)

NEC('09)RonA = 7.1 mΩcm2

Vb = 1.21 kV

(Lgd = 12 mm)

RonA = 11.9 mΩcm2

Vb = 1.71 kV

(Lgd = 18 mm)


電流ｺﾗﾌﾟｽ評価結果

Substrate: Source grounded

ＦＰ構造 => 電流ｺﾗﾌﾟｽ抑制に有効

0

20

40

60

80

100

0 100 200 300 400 500 600 700Vds_off (V)

Ron_af/

Ron_bf

W/o gate field plate

With gate field plate

Lgd =18 mm



まとめ

ノーマリオフGaNﾊｲﾌﾞﾘｯﾄﾞMOS-HFETを作製し、

低オン抵抗で高耐圧特性を得た。

u-GaNチャネル層の薄層化と高抵抗のCﾄﾞｰﾌﾟGaN

層の適用 => RonA-Vbのﾄﾚｰﾄﾞｵﾌ解消に有効

RonA => 7.1 mWcm2 for Lgd = 12 mm

Vb => over 1.71 kV for Lgd = 18 mm

Gate FP構造の適用 : 電流ｺﾗﾌﾟｽ抑制に効果的

2012. 0709 第13回窒化物半導体応用研究会All Rights Reserved, Copyright© Furukawa Electric CO.,LTD, 2012

ご清聴ありがとうございました

17

Documents

Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNTitle Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNﾊｲﾌﾞﾘｯﾄﾞ MOS-HFETの高耐圧化 Author 池田 成明 Created Date 7/11/2012 12:36:58

Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNTitle Si基板上ﾉｰﾏﾘｵﾌAlGaN/GaNﾊｲﾌﾞﾘｯﾄﾞ MOS-HFETの高耐圧化 Author 池田成明 Created Date 7/11/2012 12:36:58