Univerzitet u Nišu Elektronski Fakultet Katedra za Elektroniku

PREDMET: Tehnike konverzije Septembar 2009

Seminarski rad

Mentor: prof. dr Branislav Petrovi

Seminarski rad

Student: Branislav Petrović Miloš Savić 12366

Seminarski rad

Miloš Savić 12366

2

Sadržaj

Statičke karakteristike AD i DA konvertora : Ofset,greška pojačanja ................................................... 3

Vreme aperture, kašnjenje aperture i džiter aperture ........................................................................... 12

Ciklično serijski DA konvertor ........................................................................................................... 16

ADC sa pražnjenjem kondenzatora...................................................................................................... 18

Razmatranje ” IDLE” signala .............................................................................................................. 21

Osnovna SHA operacija ....................................................................................................................... 23

Specifikacije track režima ................................................................................................................ 24

Specifikacije track-to-hold režima .................................................................................................... 24

Specifikacije hold režima .................................................................................................... 29

Specifikacije hold-to-track prelaza...................................................................................... 32

3

Statičke karakteristike AD i DA konvertora : Ofset,greška pojačanja

Najvažnija stvar koju treba zapamtiti kod DA i AD konvertora je da se digitalizuje ili

ulazni, ili izlazni signal, pa se zato signal kvantuje. To znači da N-bitna reč predstavlja jedno od 2N mogućih stanja, pa zbog toga N-bitni DA konvertor (sa fiksnom referencom) može imati samo 2N mogućih analognih izlaza, a N-bitni AD konvertor može imati samo 2N mogućih digitalnih izlaza. Kao što je već razmatrano, analogni signali će generalno biti naponi ili struje.

Rezolucija konvertora se može izraziti na nekoliko različitih načina: težina bita najmanje važnosti (LSB), delovi po milionu pune skale (ppm FS), milivolti (mV), itd. Različiti ureñaji (čak i istog proizvoñača) biće specificirani različito, tako da korisnici konvertera moraju naučiti da prevode izmeñu različitih tipova specifikacija, ukoliko žele uspešno da uporede ureñaje. Veličina LSB-a za različite rezolucije je prikazana na Slici 1.1.

REZOLUCIJA

N

2N NAPON

(10V FS)

ppm FS % FS dB FS

2-bitna 4 2.5 V 250,000 25 - 12

4-bitna 16 625 mV 62,500 6.25 - 24

6-bitna 64 156 mV 16,625 1.56 - 36

8-bitna 256 39.1 mV 3,906 0.39 - 48

10-bitna 1,024 9.77 mV (10 mV) 977 0.098 - 60

12-bitna 4,069 2.44 mV 244 0.024 - 72

14-bitna 16,384 610 μV 61 0.0061 - 84

16-bitna 65,536 153 μV 15 0.0015 - 96

18-bitna 262,144 38 μV 4 0.0004 - 108

20-bitna 1,048,576 9.54 μV (10 μV) 1 0.0001 - 120

22-bitna 4,194,304 2.38 μV 0.24 0.000024 - 132

24-bitna 16,777,216 596 nV* 0.06 0.000006 - 144

*600nV je Johnson-ov šum na opsegu od 10kHz, otpornika od 2.2 kΩ, na 25°C

Sl.1 Kvantizacija : Veličina LSB-a

Pre nego što možemo uzeti u obzir različite arhitekture upotrebljene u konvertorima podataka, neophodno je uzeti u obzir performanse koje očekujemo, i specifikacije koje su bitne. Sledeće sekcije će uzeti u obzir definiciju grešaka i specifikacija upotrebljenih za konvertore podataka. Ovo je važno u razumevanju dobrih i losih strana različitih ADC i DAC arhitektura.

Prve aplikacije konvertora podataka su bile u merenju i kontroli gde je tačno vreme konverzije obično bilo nebitno, i brzina prenosa podataka je bila mala.U takvim aplikacijama DC specifikacije konvertora su važne, ali vreme i AC specifikacije nisu. Danas mnogi, ako

4

ne i većina, konvertora se koristi za odmeravanje i rekonstrukciju sistema gde su AC specifikacije kritične (a DC ne moraju biti).

Sl. 1.1 prikazuje idealane prenosne karakteristike za trobitne unipolarne DAC i trobitne unipolarne ADC. U DAC i ulaz i zlaz su kvantovani, a grafik se sastoji od 8 tačaka-dok je razumno diskutovati o liniji kroz ove tačke, vrlo je važno zapamtiti da stvarna prenosna karakteristika nije linija, nego niz diskretnih tačaka.

Sl. 1.1 Prenosna funkcija za idealni 3-bitni DAC i ADC

Ulaz AD konvertora je analogni i nije kvantovan, ali je njegov izlaz kvantovan.

Prenosna karakteristika se stoga sastoji od osam horizontalnih stepenika. Kada se razmatra ofset, pojačanje i linearnost AD konvertora, razmatra se linija koja spaja središta ovih stepenika, koji se često nazivaju kodni centri.

I kod DA, i kod AD konvertora, digitalna puna skala (sve jedinice) odgovara vrednosti od 1 LSB ispod analogne pune skale (FS). Kod AD konvertora, (idealni) prenos počinje na ½ LSB iznad nule, a zatim na svaki LSB, sve do ½ LSB ispod analogne pune skale. Pošto analogni ulaz AD konvertora može imati bilo koju vrednost, ali se digitalni izlaz kvantuje, može se javiti razlika od najviše ½ LSB-a izmeñu stvarnog analognog ulaza i tačne vrednosti digitalnog izlaza. Ovo je poznato kao kvantizaciona greška ili neodreñenost kvantizacije, kao što je prikazano na Slici 1.1. Kod AC primena, ova kvantizaciona greška uvećava kvantizacioni šum.

Kao što je već razmotreno, postoji mnogo mogućih šema kodiranja za konvertore podataka: direktno binarno, binarno sa ofsetom, komplement jedinice, komplement dvojke, „sign-magnitude“, Gray-ov kod, BCD i druge. Ovaj odeljak, posvećen je uglavnom analognim problemima koji prate konvertore podataka, koristi će prost binarni, binarni sa ofsetom, ili neki drugi oblik digitalnog koda.

Primeri na Slici 1.1 koriste unipolarne konvertore, čiji analogni port ima samo jedan polaritet. Ovo je najjednostavniji tip, ali su bipolarni konvertori ti koji su generalno korisniji u praktičnoj primeni. Postoje dva tipa bipolarnih konvertora: jednostavniji je prosto

5

unipolarni konvertor sa preciznim negativnim ofsetom od 1 MSB (i mnogi konvertori su ureñeni tako da se ovaj ofset može uključiti, ili isklju čiti, tako da se mogu koristiti kao unipolarni ili bipolarni konverteri, po želji), ali je drugi, poznat kao konvertor „sign-magnitude“ mnogo kompleksniji, i ima N bitova informacije o apsolutnoj vrednosti i dodatni bit koji odgovara znaku analognog signala. Ovakvi DA konvertori su prilično retki, dok se AD konvertori ovog tipa uglavnom mogu naći u digitalnim voltmetrima. Na slici 1.2 su prikazani unipolarni, binarni sa ofsetom, i konvertori „sign-magnitude“.

Sl. 1.2: Unipolarni i Bipolarni konvertori

Četiri DC greške kod konvertora podataka su : greška ofseta, greška u pojačanju, i dva tipa greške u linearnosti (diferencijalna i integralna). Greške ofseta i pojačanja su analogne greškama ofseta i pojačanja kod pojačavača, kao što je prikazano na Slici 1.3 za bipolarni ulazni opseg. (Iako su greška ofseta i greška nule, koje su identične kod pojačavača i unipolarnih konvertora podataka, nisu identične kod bipolarnih konvertora i treba ih pažljivo odrediti.)

Prenosne karakteristike DA konvertora i AD konvertora se mogu izraziti pravom linijom datom sa D = K + GA, gde je D digitalni kod, A je analogni signal, a K i G su konstante. Kod unipolarnih konvertora, idealna vrednost K je nula; kod bipolarnog konvertora sa ofsetom iznosi –1 MSB. Greška ofseta je vrednost za koju stvarna vrednost K odstupa od svoje idealne vrednosti.

Greška u pojačanju je vrednost za koju G odstupa od svoje idealne vrednosti, i generalno se izražava kao procenat razlike izmeñu ova dva, mada se može izraziti kao doprinos greške pojačanja (u mV ili LSB) ukupnoj grešci na punoj skali. Ove greške se obično mogu poboljšati od strane korisnika konvertora. Treba napomenuti, da se ofset pojačavača poboljšava na nultom ulazu, a onda se pojačanje poboljšava blizu pune skale. Algoritam poboljšanja za bipolarni konvertor podataka nije tako jednostavan.

6

Integralna greška linearnosti konvertora je takoñe analogna grešci linearnosti pojačavača, i definiše se kao maksimalna devijacija stvarne prenosne karakteristike konvertora od prave linije, i generalno se izražava kao procenat pune skale (ali se može dati u LSB). Za AD konvertor, najpopularnija konvencija je povući pravu liniju kroz središnje tačke koda, ili kodne centre. Postoje dva uobičajna načina odabira prave linije: krajnja tačka i najbolja prava linija, kao što je prikazano na Slici 1.4.

Sl. 1.3: Greška ofseta i pojačanja bipolarnog konvertora podataka

Sl. 1.4: Metod merenja integralnih grešaka linearnosti (isti konvertor na oba grafika)

7

Kod sistema sa krajnjom tačkom, devijacija se meri od prave linije kroz koordinatni početak i tačku pune skale (posle podešavanja pojačanja). Ovo je najkorisnije merenje integralne linearnosti za merenje i kontrolu primena konvertora podataka (pošto procena greške zavisi od devijacije idealne prenosne karakteristike, a ne od nekog dogovorenog najbližeg slučaja), i obično je to onaj koji je usvojen od strane Analog Devices, Inc.

Najbolja prava linija, ipak, daje bolje predviñanje izobličenja u AC primenama, i takoñe daje manju grešku linearnosti kod skupa podataka. Najpribližnija prava linija se crta kroz prenosnu karakteristiku ureñaja, koristeći standardne tehnike uklapanja krive, i maksimalna devijacija se meri od ove linije. Generalno, integralna greška linearnosti izmerena ovim putem iznosi samo 50% vrednosti izmerene metodama krajnje tačke. Ovo čini metod pogodnim za proizvodnju impresivnih podataka, ali je manje korisno za analizu procene grešaka. Za AC primene je bolje odrediti izobličenje nego DC linearnost, tako da je retko potrebno korišćenje metoda najbolje prave linije za definiciju linearnosti konvertora. Drugi tip nelinearnosti konvertora je diferencijalna nelinearnost (DNL). Ovo je povezano sa nelinearnošću promene koda konvertora. U idealnom slučaju, promena od 1 LSB u digitalnom kodu odgovara promeni od tačno 1 LSB analognog signala. Kod DA konvertora, promena od 1 LSB u digitalnom kodu proizvodi promenu od tačno 1 LSB analognog izlaza, dok bi kod AD konvertora trebalo da postoji promena od tačno 1 LSB analognog ulaza, kako bi se prešlo sa jedne digitalne tranzicije na drugu. Greška diferencijalne nelinearnosti se definiše kao maksimalna vrednost devijacije bilo kog kvanta (ili LSB promena) u celoj prenosnoj funkciji od njene idealne veličine od 1 LSB.

Kada promena analognong signala koja odgovara digitalnoj promeni od 1 LSB bude manja, ili veća, od 1 LSB, kaže se da postoji DNL greška. DNL greška konvertora se obično definiše kao maksimalna vrednost DNL-a koja se može naći u bilo kom prenosu, na celom opsegu konvertora. Slika 1.5 prikazuje ne-idealnu funkciju prenosa za DA i AD konvertor, i prikazuje efekte DNL greške.

Sl. 1.5: Prenosne funkcije za ne-idealni 3-bitni DA i AD konvertor

8

DNL DA konvertora je bliže ispitan na Slici 1.6. Ukoliko DNL DA konvertora iznosi manje od -1 LSB za bilo koju promenu, DA konvertor je ne-monoton, tj. njegova prenosna karakteristika sadrži jedan ili više lokalnih maksimuma ili minimuma. DNL veći od +1 LSB ne uzrokuje ne-monotonost, ali je i dalje nepoželjna. Kod mnogih primena DA konvertora (naročito kod sistema zatvorene petlje gde ne-monotonost može promeniti negativnu u pozitivnu povratnu spregu), od kritične je važnosti da su DA konvertori monotoni. Monotonost DA konvertora se najčešće eksplicitno naglašava, iako ureñaj mora biti monoton ukoliko se za DNL garantuje vrednost manja od 1 LSB.

Sl. 1.6: Detalji diferencijalne nelinearnosti DA konvertora

Na Slici 1.7, DNL AD konvertora je ispitan bliže na proširenoj skali. AD konvertori mogu biti ne-monotoni, ali češći rezultat neželjenog DNL-a su nedostajući kodovi. Nedostajući kodovi kod AD konvertora su nepoželjni kao i ne-monotonost kod DA konvertora. Opet, nastaju zbog DNL<-1 LSB.

9

Sl. 1.7: Detalji diferencijalne nelinearnosti DA konvertora

Pored toga što AD konvertori mogu imati nedostajuće kodove, oni mogu biti ne-monotoni, kao što je pokazano na Slici 1.8. Kao u slučaju DA konvertora, ovo može proizvesti ogromne probleme – naročito kod servo primena.

Sl. 1.8: Ne-monotoni AD konvertor sa nedostajućim kodom

10

Kod DA konvertora, ne može biti nedostajućih kodova – svaka digitalna ulazna reč će proizvesti odgovarajući analogni izlaz. Ipak, DA konvertori mogu biti ne-monotoni. kao što je razmotreno. Kod direktnog binarnog DA konvertora, najčešće se ne-monotono stanje javlja na sredini skale, izmeñu dva koda: 011...11 i 100...00. Ukoliko se ovde javi ne-monotonost, to je generalno zbog toga što DA konvertor nije dobro kalibrisan, ili podešen. Sukcesivna aproksimacija AD konvertora sa internim ne-monotonim DA konvertorom će generalno proizvesti nedostajuće kodove, ali će ostati monotona. Ipak, moguće je da AD konvertor bude ne-monoton – opet u zavisnosti od date arhitekture konverzije. Slika 1.8 prikazuje prenosnu funkciju AD konvertora koja je ne-monotona i ima nedostajuće kodove.

AD konvertori koji koriste arhitekturu pod-opsega dele ulazni opseg na više grubih segmenata, i svaki od njih se dalje deli u manje segmente – i na kraju se dobija konačni kod. Nepravilno podešen AD konvertor ovog tipa može imati ne-monotonost, široke kodove, ili nedostajuće kodove na tačkama pod-opsega, kao što je prikazano na Slici 1.9. A, B i C, respektivno. Ovaj tip AD konvertora treba podesiti tako da poremećaj usled starenja ili temperature daje široke kodove na osetljivim tačkama, a ne ne-monotonost, ili nedostajuće kodove.

Sl. 1.9: Greške povezane sa loše podešenim AD konvertorom sa tehnikom pod-opsega

Definisanje nedostajućih kodova je teže od definisanja ne-monotonosti. Svi AD konvertori pate od nekih vezanih šumova prenosa, kao što je prikazano na Slici 1.10 (gledajte na to kao na treperenje graničnih vrednosti poslednje cifre DVM-a). Kako rezolucije tako i propusni opsezi postaju širi, opseg ulaza na kome se javljaju šumovi mogu biti bliski, ili čak prevazići 1 LSB. Širokopropusni AD konvertori visoke rezolucije generalno imaju unutrašnje

11

izvore šuma koji se mogu reflektovati na ulaz kao efektivni ulazni šum, sabran sa signalom. Efekat ovog šuma, a naročito kombinovan sa negativnom DNL greškom, može biti da postoje neki (ili čak svi) kodovi gde je prenosni šum prisutan za ceo ulazni opseg. Stoga postoje kodovi za koje ne postoji ulaz koji će garantovati taj kod kao izlaz, iako može postojati opseg ulaza koji će ponekad proizvesti taj kod.

Sl. 1.10: Kombinovani efekti tranzicionog šuma i DNL-a

Za AD konvertore niske rezolucije, može biti razumno definisati bez nedostajućih

kodova kao kombinaciju tranzicionog šuma i DNL-a koji garantuje odreñen nivo (npr. 0.2 LSB) bešumnog koda, za sve kodove. Ipak, ovo je nemoguće postići na veoma visokim rezolucijama koje se postižu modernim sigma-delta AD konvertorima, ili čak i na nižim rezolucijama kod AD konvertora sa uzorkovanjem širokog opsega. U ovim slučajevima, proizvoñač mora definisati nivoe šuma i rezolucije na neki drugi način. Manje je važno koji se metod koristi, ali specifikacija treba da sadrži jasnu definiciju korišćenog metoda i očekivanih performansi.

Diskusija se do sada odnosila na najvažnije DC specifikacije povezane sa konvertorima podataka. Ostale manje važne specifikacije zahtevaju samo definiciju.

12

Vreme aperture, kašnjenje aperture i džiter aperture

Specifikacije AD konvertora i SH kola (ili TH kola) koje se najčešće pogrešno tumače i koriste su one koje sadrže u sebi reč apertura. Najbitnija dinamička osobina SHA je njegova sposobnost da brzo iskjuči kondenzator od ulaznog bafera-pojačavača kao što je prikazano na sl.2. Kratak (ali ne nula) interval potreban za ovaj postupak naziva se vreme aperture (ili odmeravanje aperture), ta. Stvarna vrednost napona na kraju ovog intervala je funkcija slew-rate-a (brzine odziva) ulaznog signala i grešaka unetih samom operacijom prebacivanja prekidača.

Sl.2 prikazuje šta se dešava kada je naredba držanja (hold) primenjena na ulazni signal koji može imati dva proizvoljna nagiba označena kao 1 i 2. U cilju pojašnjenja su sample-to-hold pedestal i prelazne pojave kod preklapanja zanemareni. Vrednost koja je na kraju zadržana je zakašnjena vrednost ulaznog signala, usrednjena u toku vremena aperture prekidača kao što je prikazano na sl. 2. Model prvog reda polazi od pretpotavke da je konačna vrednost napona na kondenzatoru približno jednaka srednjoj vrednosti signala na prekidaču u toku intervala u kome prekidač menja impedansu sa niske na visoku (ta).

Model pokazuje da je konačno vreme potrebno za otvaranje prekidača (ta)

ekvivalentno uvoñenju malog kašnjenja (te) u taktu za odmeravanje koji pobuñuje SHA. Ovo odlaganje je stalno i može biti pozitivno ili negativno. Grafik pokazuje da je vrednost te ista za oba signala, iako su im nagibi različiti. Ovo odlaganje se zove efektivno vreme kašnjenja aperture, vreme kašnjenja aperture ili jednostavno kašnjenje aperture, te. U AD konvertorima vreme kašnjenja aperture odnosi se na ulaz konvertora, stoga efekte analognog propagacionog kašnjenja kroz ulazni bafer, tda i digitalno kašnjenje preko prekidača, tdd, treba uzeti u obzir. U pogledu ulaza AD konvertora, vreme aperture, te’ , je definisano kao vremenska razlika izmeñu analognog kašnjenja ulaznog bafer, tda, i digitalnog kašnjenja drajvera za pobuñivanje prekidača, tdd, plus jedna polovina vremena aperture, ta/2.

Sl.2 : SH talasni oblici i definicija

13

Efektivno vreme kašnjenja aperture je obično pozitivno, ali može biti i negativno ako je zbir jedne polovine vremena aperture (ta/2) i digitalnog kašnjenja drajvera prekidača, tdd, manji od kašnjenja kroz ulazni bafer, tda. Stoga je specifikacija kašnjenja aperture poznata ako je ulazni signal odmeren na odgovarajuću ivicu takta za odmeravanje.

Kašnjenje aperture može se meriti primenom bipolarnog sinusnog signala na AD konvertor i podešavanjem sinhronog kašnjenja takta za odmeravanje tako da je izlaz AD konvertora na sredini skale (odgovara prolasku sinusoide kroz nulu). Relativno kašnjenje izmeñu ivice takta za odmeravanje na ulazu i prolaska sinusoide na ulazu kroz nulu je kašnjenje aperture (vidi sl.2.1).

Kašnjenje aperture ne proizvodi greške (pod pretpostavkom da je relativno kratko u odnosu na vreme držanja), ali se ponaša kao fiksno kašnjenje kod ulaznog takta za odmeravanje ili analognog ulaza (u zavisnosti od njegovog znaka). Meñutim, u simultanim primenama odmeravanja ili u direktnim I/Q demodulacijama gde dva ili više AD konvertora moraju biti dobro usklañena, varijacije u kašnjenju aperture izmeñu konvertora mogu proizvesti greške kod brzo promenljivih signala. Ove greške se mogu otkloniti pojedinačnim podešavanjem faza taktova za odmeravanje AD konvertora.

Ako, pak, postoji sample-to-sample varijacija kašnjenja aperture (džiter aperture), onda se javlja odgovarajuća greška u naponu kao što je prikazano na sl.2.2. Ova varijacija sample-to-sample u trenutku kada se prekidač otvori naziva se neodreñenost aperture, ili džiter aperture i obično se meri u rms pikosekundama. Amplituda odgovarajuće greške na izlazu zavisi od brzine promene analognog signala na ulazu. Za bilo koju datu vrednost džitera aperture, greška džitera aperture raste kako prvi izvod signala na ulazu, dv/dt, raste. Efekti faznog džitera na spoljašnji takt za odmeravanje (ili čak analogni ulaz) proizvode potpuno istu vrstu greške.

Sl.2.1 Efektivno kašnjenje aperture mereno u odnosu na ulaz AD konvertora

14

Sl. 2.2 : Efekti džitera aperture i džitera takta za odmeravanje

Efekti džitera aperture i džitera takta za odmeravanje na idealni odnos signal-šum (SNR) AD konvertora mogu se predvideti sledećom jednostavnom analizom. Pretpostavimo da je ulazni signal dat sa :

v(t) = Vo sin 2πft

Brzina promene ovog signala data je sa :

dv/dt = 2πfVo cos2πft

Rms vrednost za dv/dt može se dobiti deljenjem amplitude, 2πfVo, sa √2 :

dv/dt |rms = 2πfVo/√2.

Sada neka ∆Vrms = rms greška napona i ∆t = rms džitera aperture t j, i zamenite:

∆Vrms / t j = 2πfV o/√2.

Rešenje za ∆Vrms :

∆Vrms = 2πfVotj/√2.

Vrednost rms-a ulaznog sinusnog talasa pune skale je Vo/√2, stoga razmera rms signala i rms šuma dati su :

SNR = 20log�� ��/√�

∆�rms� = 20 log��

��/√�

�����tj/√�� = 20 log��

�

���tj�.

Ova jednačina pretpostavlja beskrajnu rezoluciju AD konvertora gde je džiter aperture jedini faktor u utvrñivanju odnosa signal-šum (SNR). Ova jednačina je prikazana

15

nacrtom na sl. 2.3 i prikazuje ozbiljne posledice džitera aperture i takta za odmeravanje na SNR, posebno na višim ulaznim/izlaznim frekfencijama. Stoga, moraju se preduzeti posebni koraci da bi se fazni šum kod takta za odmeravanje/rekonstrukciju bilo kog odmeravanog sistema podataka smanjio na najmanju meru.

Preduzete mere moraju obuhvatiti sve aspekte taktnog signala : sam oscilator (npr. 555 tajmer je potpuno neadekvatan, ali čak i oscilator od kvarcnog kristala može praviti probleme ako koristi aktivni ureñaj koji deli čip sa logikom šuma); put transmisije (ovi taktovi su veoma podložni smetnjama svih vrsta), i fazni šum uveden u AD konvertor ili DA konvertor. Kao što je obljašnjeno, veoma čest izvor faznog šuma u strujnim kolima konvertora je džiter aperture u integralnim strujnim kolima SHA, meñutim ukupni rms džiter će se sastojati od broja komponenata-stvarni džiter aperture za odmeravanje i držanje (SHA) je često najmanji od njih.

Sl. 2.3 : Teoretski odnos signal-šum (SNR) i efektivan broj bitova (ENOB) usled džitera nasuprot ulazne frekfencije sinusnog talasa pune skale

16

Cikli čno serijski DA konvertor

Ciklično serijski DA konvertori se danas retko koriste, ali u ranim danima pulsno-kodne modulacije (PCM) bili su prilično atraktivni zato što su iskorišćavali serijske prirode PCM pulsnog toka. Primer četvorobitne implementacije prikazan je na sl.3 i zasnovan je na patentu prijavljenom 1948. Pravilan rad ovog DA konvertora zavisi od prijema PCM podataka u odgovarajućem redosledu : LSB je prvi, a MSB je poslednji.

Pretpostavimo da je početni napon na kondenzatoru nula i da serijski PCM podaci predstavljalju digitalni kod 1011. Prijem impulsa u Poziciji 1 (n = 1) zatvara S1 i povezuje S2 na izlaz G = 0.5 pojačavača. Napon Vr/2 je sačuvan na kondenzatoru, a S2 se onda povezuje na ulaz u sabirač. Prijem impulsa u Poziciji 2 (n = 2) zatvara S2 i povezuje Vr na sabirač, čiji je drugi ulaz Vr/2. S2 se onda povezuje na izlaz pojačavača, a napon na kondenzatoru je sada Vr/4+ Vr/2. Kad nema impulsa u Poziciji 3 (n = 3) napon na kondenzatoru bude podeljen sa dva, ostavljaljući Vr/8+ Vr/4 na izlazu pojačavača. Ovaj napon je prebačen sa S2 na kondenzator. U poslednjem taktu, prijem impulsa u Poziciji 4 (n = 4) dodaje Vr na Vr/8+ Vr/4 što se onda deli sa dva, ostavljaljući konačni napon na kondenzatoru od Vr/16+ Vr/8+ Vr/2 = 11 Vr/16. Konačni izlazni napon se odmerava sa SH kolom koje održava izlazni napon do završetka sledećeg ciklusa.

Sl.3 : 4-bitni ciklični serijski DA konvertor

Trebalo bi primetiti da ova arhitektura može biti napravljena da rukuje PCM podacima kojima je MSB bit prvi, korišćenjem G = 2 pojačavača i pravljenjem još nekoliko manjih modifikacija u skaliranju signala.

Zaista odličnu arhitekturu serijskog PCM DA konvertora, za svoje vreme, razvili su C.E. Šenon i A.J. Rek 1948. godine. Orginalni koncept bio je Šenonov, ali je Rek dodao poboljšanje koje je učinilo DA konvertor manje osetljivim na vremenski džiter u PCM pulsnom toku. Koncept strujnih kola prikazan je na sl.3.2

17

Na sl.3.2A, serijski PCM impulsi (LSB prvi, MSB poslednji) kontrolišu prekidač koji je zatvoren za kratak vremenski interval ako je impuls prisutan (predstavljaljući logičku ”1”), puneći kondenzator za konstantnu vrednost. Ako impuls nije prisutan na odgovarajućoj poziciji (predstavljajući logičku ”0”), prekidač ostaje otvoren, i ne puni se kondenzator. RC vremenska konstanta je izabrana tako da se kondenzator prazni do tačno jedne polovine svoje početne vrednosti u vremenskom intervalu izmeñu PCM impulsa, T. Jednačina koja se mora zadovoljiti je da je RC = T/ln2.

Dijagram pokazuje napon na kondenzatoru za binarni kod 1011. Vertikalna osa je normalizovana tako da podeok predstavlja promenu napona proizvedenu jednim zatvaranjem prekidača. Na kraju četvrte pozicije impulsa, napon na kondenzatoru je 11/16, što odgovara binarnom kodu 1011 sa težinom LSB-a od 1/16. SH kolo se aktivira na kraju četvrtog impulsa da sačuva napon sa kondenzatora dok se ne kompletira sledeća PCM reč.

Sl. 3.2 : Šenonov i Šenon-Rekov dekoder

Primetićete da će svaki džiter u PCM impulsima ili u taktu za SH prouzrokovati grešku u izlaznom naponu. A.J. Rek je pronašao elegantno rešenje ovog problema, kao što je prikazano na sl.3.2B. Rack je dodao drugi kondenzator, vezan paralelno sa otpornikom i kalemom, redno sa orginlnom R1-C1 mrežom. Vrednosti drugog kondenzatora, C2, i kalema, L, koriste se da bi napravili rezonantno kolo na frekfenciji PCM impulsa, 1/T. Drugi otpornik, R2, je podešen tako da se dobijene oscilacije kroz rezonantno strujno kolo smanje na tačno jednu polovinu amplitude izmeñu dva impulsa. Rezultujući talasni oblik signala ima oblasti sa nula-nagibom koje su razmaknute za period impulsa, T, time čineći kolo mnogo manje osetljivim na vremenski džiter kako u povorci PCM impulsa tako i u SH taktu. Šenon-Rekov koder je implementiran u eksperimentalnom PCM sistemu Bell-ove labaratorije s kraja 40-tih godina prošlog veka. Rezolucija je iznosila 7 bita, brzina odmeravanja je iznosila 8 kSPS, frekvencija PCM impulsa je bila 672 kHz.

18

ADC sa pražnjenjem kondenzatora

Vrednost analognog ulaza se nakon odmeravanja pamti na kondenzatoru C. Kondenzator se zatim prazni preko konstantnog strujnog generatora, i vreme potrebno za potpuno pražnjenje se meri pomoću brojača. Ovim načinom, ukupna preciznost zavisi od kvaliteta i veličine kondenzatora, veličine strujnog generatora, kao i od tačnosti vremenske baze. Arhitektura ovog ADC-a je prikazana na slici 4.

Sl. 4 : ADC sa pražnjenjem kondenzatora

ADC sa linearnim punjenjem kondenzatora

Generator linearne vremenske baze se startuje na početku ciklusa konverzije. Brojač

zatim meri vreme koje je potrebno za dostizanje napona do vrednosti jednake analognom ulaznom naponu. Izlaz brojača je zbog toga srazmeran analognom ulaznom signalu. U izmenjenoj verziji (prikazanoj isprekidanim linijama na sl. 4.1) linearni naponski generator se zamenjuje pomoću DAC-a koji je pobuñen izlazom brojača. Prednost korišćenja generatora linearne vremenske baze je ta da je ADC uvek monoton, dok je ukupna monotonost odreñena DAC-om kada se on koristi kao zamena.

Tačnost ADC-a sa linearnim punjenjem kondenzatora zavisi od tačnosti generatora

linearne vremenske baze (ili DAC-a) kao i oscilatora.

19

Sl. 4.1 : ADC sa linearnim punjenjem kondenzatora

Prateći ADC

Ovaj AD konvertor neprestano uporeñuje ulazni signal sa rekonstruisanom prezentacijom ulaznog signala. Up/down brojač se kontroliše izlazom komparatora. Ako je analogni ulaz veći od izlaza DAC-a, brojač broji unapred dok se oni ne izjednače. Ako se izlaz DAC-a poveća u odnosu na analogni ulaz, brojač broji unazad dok se ne izjadnače. Očigledno je da ako se analogni ulaz sporo menja, brojač će ga pratiti i digitalni izlaz će imati približno tačnu vrednost. Ako se na analognom ulazu iznenada desi nagla promena, biće potrebno mnogo stotina ili hiljada taktnih ciklusa pre nego što izlaz ponovo postane tačan. Prateći ADC znači reaguje brzo na spore promene ulaznog sinala, ali sporo na njegove brze promene. Arhitektura ovog AD konvertora je prikazana na slici 4.2.

20

Sl. 4.2 : Prateći ADC

Ova jednostavna analiza zanemaruje ponašanje ADC-a kada su analogni ulazni signal i izlazni signal DAC približno jednaki. Kod ovog slučaja bitna je tačnost komparatora i brojača. Ako je komparator jednostavan, izlaz DA konvertora će oscilovati sa amplitudom 1 LSB iznad i ispod analognog ulaza, pa će i digitalni izlaz trepereti za 1 LSB. Uočimo da se izlaz u tom slučaju menja svakog taktnog intervala, bez obzira na tačnu vrednost analognog ulaza, i ima uvek jedinstveni odnos impuls/pauza. Drugim rečima, nema mogućnosti uzimanja srednje vrednosti sa digitalnog izlaza i povećanja rezolucije pomoću preodmeravanja (oversamplinga).

Zadovoljavaljuće ali mnogo složenije rešenje bi dobili korišćenjem prozorskog komparatora sa prozorskom širinom 1-2 LSB. Kad je izlaz DAC visok ili nizak nivo, sistem radi kao prethodno rešenje, ali ako je izlaz DAC unutar prozora, brojač staje. Ovo rešenje eliminiše treperenje, pod uslovom da DAC DNL nikad ne dozvoli da izlaz DA konvertora prekorači prozor za 1 LSB u kodu.

Prateći AD konvertori nisu uobičajni. Njihov spori odziv je neodgovarajući za mnoge primene, ali oni imaju jednu prednost : njihov izlaz je stalno dostupan. Većina ovih AD konvertora obavlja konverziju : tj. posle prijema upravljačkog signala ”start konverzije” (koji može biti unutra generisan) izvršavaju konverziju i nakon kašnjenja rezultat postaje dostupan. Ako se analogni ulaz sporo menja, izlaz sa pratećeg ADC-a je uvek dostupan. Ova osobina je bitna kod upotrebe digitalnih-sinhro kola i rezolvera za digitalnu konverziju (SDC-ovi i RDC-ovi ) i to su aplikacije gde se ADC-ovi često koriste. Druga bitna karakteristika za prateće AD konvertore je da brza promena na analognom ulazu prouzrokuje promenu za samo jedan bit na izlazu. To je veoma korisno u okruženju gde ima šuma. Primećuje se sličnost izmeñu pratećeg ADC i sukcesivne aproksimacije ADC. Zamenom up/down brojača sa SAR logikom dobija se arhitektura za sukcesivnu aproksimaciju ADC.

21

Razmatranje ” IDLE” signala

U našoj diskusiji o sigma-delta A/D konvertorima do ove tačke, stičemo pretpostavku

da je kvantizacioni šum, kojeg stvara sigma-delta modulator, proizvoljan i nije u vezi sa ulaznim signalom. Na nesreću, ovo nije sasvim slučajno, naročito za modulator prvog reda. Razmatrajmo slučaj kod koga imamo usrednjavanje 16 odmeraka na izlazu modulatora u četvorobitnom sigma-delta A/D konvertoru.

Slika 5. Prikazuje bit patern za dva stanja ulaznog signala : ulazni signal ima vrednost 8/16 i ulazni signal ima vrednost 9/16. U slučaju signala 9/16, izlaz modulatora bit patern ima ekstra ”1” na svakom šesnaestom izlazu. Ovo stvara energiju od fs/16, koja se pretvara u nepoželjan zvuk. Ako je odnos preodmeravanja manji od 16, ovaj zvuk se nalazi u propusnom opsegu. U audio, idle zvuk se može čuti samo iznad praga šuma kada se ulaz menja sa negativne na pozitivnu punu skalu.

Sl. 5 Ponavljanje bit patern-a na izlazu sigma-delta modulatora

Slika 5.1 prikazuje korelisani idle patern (correlated idling pattern) za jednostepeni sigma-delta modulator, a sl. 5.2 prikazuje relativno nekorelisani model modulatora drugog reda. Za ovo razumevanje, praktično svi sigma-delta A/D konvertori sadrže najmanje modulatorsku petlju drugog reda, a najviše koriste petlju petog reda.

22

Sl. 5.1 Idle patern za sigma-delta modulator prvog reda

(izlaz iz integratora)

Sl.5.2 Idle patern za sigma-delta modulator drugog reda

(izlaz iz integratora)

23

Osnovna SHA operacija

Nezavisno od detalja kola ili tipa SHA o kome se radi, svi takvi ureñaji imaju četiri glavne komponente. Ulazni pojačavač, ureñaj za skladištenje energije (kondenzator), izlazni bafer i prekidačka kola su uobičajeni za sve SHA, kao što je prikazano u tipičnoj konfiguraciji na Slici 6.

Sl. 6: Osnovno sample-and-hold kolo

Ureñaj za skaldištenje energije, srce SHA, je kondenzator. Ulazni pojačavač baferuje ulaz dajući visoku impedansu izvoru signala i pružajući pojačanje struje da bi napunio držeći kondenzator. U track režimu, napon na držećem kondenzatoru prati ulazni signal (sa odreñenim kašnjenjem i ograničenjima propusnog opsega). U hold režimu, prekidač se otvara, i kondenzator zadržava napon koji je imao pre nego što je odvojen od ulaznog bafera. Izlazni bafer daje visoku impedansu držećem kondenzatoru kako bi sprečio prerano pražnjenje zadržanog napona. Prekidačko kolo i njegov drajver formiraju mehanizam kojim se SHA prebacuje u track ili hold režim.

Postoje četiri grupe specifikacija koje opisuju osnovnu SHA operaciju: track režim, track-to-hold prelaz, hold režim, hold-to-track prelaz. Ove specifikacije su sumirane na Slici 6.1, a neki od izvora grešaka su grafički prikazani na Slici 6.2. Pošto postoje implikacije i za AC i za DC performanse svakog od četiri režima, ispravno specificiranje SHA i razumevanje njegove operacije u sistemu je kompleksno.

Sl. 6.1: Sample-and-hold specifikacije

24

Sl. 6.2: Neki izvori sample-and-hold grešaka

Specifikacije track režima

Pošto je SHA u track režimu običan pojačavač, i statičke i dinamičke specifikacije ovog režima su slične pojačavaču. (SHA koja imaju smanjene performanse u track režimu su uopšteno specificirana u hold režimu) Osnovne specifikacije su ofset, pojačanje, nelinearnost, propusni opseg, slew rate, vreme smirivanja, izobličenja i šum. Ipak, izobličenja i šum u track režimu su često od manjeg interesa nego u hold režimu.

Specifikacije track-to-hold režima

Kada SHA prelazi iz track režima u hold režim, generalno se javlja mali napon na držećem kondenzatoru, zbog ne-idealnih prekidača. Ovo rezultuje DC ofset napona u hold režimu, i zove se greška pedestala, kao što je prikazano na Slici 6.3. Ukoliko SHA pobuñuje AD konvertor, greška pedestala se javlja kao ofset DC napona i može se otkloniti kalibracijom sistema. Ukoliko je greška pedestala funkcija nivoa ulaznog signala, rezultujuća nelinearnost doprinosi izobličenjima hold režima.

25

Sl. 6.3: Pedestal, tranzijentna i greška vremena smirivanja u track-to-hold režimu

Greške pedestala se mogu redukovati povećavanjem vrednosti držećeg kondenzatora sa odgovarajućim porastom u vremenu akvizicije i smanjenjem propusnog opsega i slew rate-a.

Prelazak iz track režima u hold režim proizvodi prelazni režim, i vreme koje je

potrebno da se izlaz SHA stabilizuje zove se vreme smirivanja hold režima. Povremeno, specificira se i maksimalna amplituda ovog stanja.

Verovatno najmanje shvaćene i najčešće pogrešno korišćene SHA specifikacije su one koje uključuju reč apertura. Najosnovnija dinamička osobina SHA je njegova sposobnost da brzo odvoji držeći kondenzator od pojačavača ulaznog bafera. Kratak interval koji je neophodan za ovu akciju se zove vreme aperture. Različite vrednosti povezane sa internim SHA odmeravanjem su prikazane na Slici 6.4.

Prava vrednost napona koji se drži na kraju ovog intervala je funkcija ulaznog signala i greške koje unosi sama prekidačka operacija. Slika 6.5 prikazuje šta se dogaña kada se primeni hold komanda sa ulaznim signalom proizvoljnog nagiba (u cilju pojašnjenja, SH pedestal i vreme prebacivanja prekidača su zanemareni). Vrednost koja se konačno zadrži je zakašnjena verzija ulaznog signala, usrednjena u vremenu aperture prekidača, kao na Slici 6.5. Model prvog reda pretpostavlja da je krajnja vrednost napona na držećem kondenzatoru približno jednaka srednjoj vrednosti signala koji se dovodi na prekidač u intervalu kada prekidač prelazi iz stanja visoke, u stanje niske impedanse (ta).

26

Sl. 6.4: Interno vreme SHA kola

Sl. 6.5: Oblici talasa SHA

27

Model pokazuje da je konačno vreme potrebno za otvaranje prekidača (ta) ekvivalentno uvoñenju malog kašnjenja u taktu odmeravanja. Ovo kašnjenje je konstantno i može biti pozitivno ili negativno. Naziva se efektivno vreme kašnjenja aperture, vreme kašnjenja aperture, ili jednostavno kašnjenje aperture (te) i definiše se kao vremenska razlika izmeñu analognog kašnjenja front-end bafera (tda) i digitalnog kašnjenja prekidača (tdd), plus polovina vremena aperture (ta/2). Efektivno vreme kašnjenja aperture je obično pozitivno, ali može biti negativno ukoliko je zbir polovine vremena aperture (ta/2) i digitalnog kašnjenja prekidača (tdd), manji od kašnjenja kroz ulazni bafer (tda). Stoga je specifikacija kašnjenja aperture poznata ako je ulazni signal odmeren na odgovarajuću ivicu takta za odmeravanje.

Vreme kašnjenja aperture se može meriti primenom bipolarnog sinusnog signala na SHA i podešavanjem sinhronog takta odmeravanja tako da je izlaz nula za vreme hold režima. Relativno kašnjenje izmeñu ivice takta odmeravanja i stvarnog preseka sinusoide sa osom, prikazno je na Slici 6.6.

Sl. 6.6: Efektivno vreme kašnjenja aperture

Kašnjenje aperture ne proizvodi greške, ali se ponaša kao fiksno kašnjenje u taktu odmeravanja ili analognom ulazu (zavisno od njegovog znaka). Ukoliko postoji varijacija kašnjenja aperture (džiter aperture), onda se javlja odgovarajuća greška u voltaži, kao na Slici 6.7. Amplituda odgovarajuće izlazne greške je povezana sa nivoom promene analognog ulaza. Za bilo koju zadatu vrednost džitera aperture, greška džitera raste kako prvi izvod signala na ulazu, dv/dt raste.

Merenje greške džitera kod SHA zahteva takt i izvor ulaznog analognog signala bez džitera, jer džiter (ili fazni šum) se ne može odvojiti od džitera koje se meri – efekti su isti. Štaviše, najveći izvor grešaka džitera je izvan SHA i uzrokovan je šumovima u taktu ili nestabilnim taktom, nepravilnim usmeravanjem signala, i manjkom pažnje ka dobrom uzemljenju i rasparivanju. Ovaj džiter aperture je generalno manji od 50 rms, i manji od 5 rms kod ureñaja velike brzine.

28

Sl. 6.7: Efekti aperture ili džitera takta odmeravanja na izlaz SHA

Slika 6.8 prikazuje efekte ukupnog džitera takta na odnos signal-šum odmerenog sistema. Ukupan rms džitera će biti sastavljen od brojnih komponenti, a stvarni džiter aperture je poslednji meñu njima.

Sl. 6.8: Efekti džitera takta na odnos signal-šum

29

Specifikacije hold režima

U hold režimu se javljaju greške zbog nesavršenosti kondenzatora, prekidača i izlaznog pojačavača. Ukoliko struja curenja teče u ili iz kondenzatora, on će se polako puniti ili prazniti, i njegov napon će se menjati. Ovaj efekat je poznat kao droop na izlazu SHA i izražava se u V/µs. Droop može izazvati curenje preko prljave štampane ploče ukoliko se koristi eksterni kondenzator, ili kondenzator koji curi, ali je najčešće zbog struje curenja u poluprovodničkim prekidačima i polarizacione struje izlaznog pojačavača. Prihvatljiva vrednost droop-a je ona za koji se izlaz ne menja za više od ½ LSB za vreme konverzije AD konvertora koga pobuñuje, premda je ova vrednost jako zavisna od arhitekture konvertora. Kada se droop javlja zbog struje curenja u inverzno polarisanim JFET-ovima, udvostručiće se za svakih 10°C rasta temperature čipa – što znači da će se povećati 1000 puta za temperature od +25°C do +125°C. Droop se može redukovati povećavanjem vrednosti držećeg kondenzatora, ali će ovo povećati vreme akvizicije i smanjiti propusni opseg u track režimu. Diferencijalne tehnike se često koriste za redukovanje efekata droop-a kod modernih IC sample-and-hold kola, koja su deo AD konvertora.

Sl. 6.9: Droop hold režima

Čak i male struje curenja mogu uzrokovati problematičan droop, kada SHA koristi male kondenzatore. Struje curenja kod PCB-a se mogu svesti na minimum inteligentnom upotrebom zaštitinih prstenova. Zaštitni psten je provodnički prsten koji okružuje osetljivi čvor i na istom je potencijalu. Pošto meñu njima nema napona, ne može biti ni struje curenja. Kod ne-invertujućih primena, kakva je na Slici 6.10, zaštitni prsten se mora napajati odreñenim potencijalom, jer zaštitni prsten na virtuelnoj masi može biti stvarno na potencijalu mase (Slika 6.11). Površinska otpornost PCB materijala je mnogo manja od njene ukupne otpornosti, tako da se prstenovi moraju postaviti sa obe strane PCB-a, a na višeslojnim pločama, zaštitni prstenovi bi trebalo da budu na svim slojevima.

30

Sl. 6.10: Napajanje zaštitnog sloja istim naponom kao i kondenzatora, kako bi se sprečilo curenje

Sl. 6.11: Korišćenje zaštitinog sloja na virtuelnoj masi

Držeći kondenzatori za SHA moraju imati malo curenje, ali postoji još jedna karakteristika koja je jednako važna: niska dielektrička apsorpcija. Ako se kondenzator napuni, zatim isprazni, pa se ostavi otvoreno kolo, povratiće deo svog napona, kao što je prikazano na Slici 6.12. Fenomen je poznat kao dielektrička apsorpcija, i može ozbiljno

31

pokvariti performanse SHA, jer izaziva da ostaci prethodnog odmerka oštete sledeći, i može uneti nasumične greške od više desetina, pa i stotina mV.

Sl. 6.12: Dielektrička apsorpcija

Različiti materijali kondenzatora imaju različitu količinu dielektrične apsorpcije – elektrolitski kondenzatori su užasni (curenje im je takoñe visoko), i neki high-K keramički su loši, dok su oni od liskuna, polistirena i polipropilena uglavnom dobri. Na nesreću, dielektrička apsorpcija varira od grupe do grupe, pa može uticati i na one od polistirena i polipropilena. Stoga je mudro platiti 30-50% više, kada kupujemo kondenzatore za SHA primene i kupovati ureñaje za koje je garantovano od strane proizvoñača da imaju nisku dielektričku apsorpciju, pre onih tipova od kojih se može očekivati da imaju višu dielektričku apsorpciju. Parazitna kapacitivnost kod SHA može omogućiti da se male količine AC sa ulaza upare sa izlazom za vreme hold režima. Ovaj efekat je poznat kao propusnost, i zavisan je od ulazne frekvencije i amplitude. Ukoliko je amplituda ili propusnost SHA veća od ½ LSB, tada se u AD konvertoru dešavaju greške konverzije. Kod mnogih SHA, izobličenje je specificirano samo za track režim. Izobličenje track režima je često bolje od izobličenja hold režima. Izobličenje track režima ne uključuje nelinearnosti zbog mreže prekidača, i ne može uticati na performanse SHA u pobuñivanju AD konvertora. Moderni SHA, pogotovo oni velike brzine, specificiraju izobličenja u oba režima. Dok se izobličenje track režima može meriti uz pomoć analognog analizatora spektra, merenja izobličenja hold režima treba izvršiti pomoću digitalne tehnike, prikazane na Slici 6.13. Spektralno čista sinusoida se dovodi na SHA, AD konvertor velike brzine i

32

malog izobličenja digitalizuje izlaz SHA pri isteku hold režima. FFT analiza se primenjuje na izlaz AD konvertora, i proračunavaju se komponente izobličenja.

Sl. 6.13: Merenje izobličenja hold režima

Šum SHA u track režimu se specificira i meri kao kod pojačavača. Peak-to-peak šum hold režima se meri osciloskopom i konvertuje se u rms vrednost deljenjem sa 6.6. Šum hold režima može biti dat kao spektralna gustina u nV/√Hz, ili kao rms vrednost na odreñenom opsegu. Ukoliko nije drugačije naznačeno, šum hold režima se mora kombinovati sa šumom track režima, kako bi se dobio ukupan izlazni šum. Neki SHA specificiraju ukupni izlazni šum hold režima, gde se uključuje šum track režima.

Specifikacije hold-to-track prelaza

Kada SHA prelazi iz hold režima u track režim, mora obnoviti ulazni signal (koji se možda promenio za punu skalu u toku hold režima). Vreme akvizicije je interval vremena potrebnog da SHA obnovi signal do željene preciznosti kada prelazi iz track režima u hold režim. Interval počinje na 50% ivice takta odmeravanja, i završava se kada izlazni napon padne na nivo opsega greške (obično su data vremena za 0.1% i 0.01%). Neki SHA takoñe specificiraju vreme akvizicije u odnosu na napon držećeg kondenzatora, zanemarujući kašnjenje i vreme smirivanja izlaznog bafera. Vreme akvizicije držećeg kondenzatora je primenjivo kod velikih brzina, gde se maksimum dostupnog vremena mora dodeliti hold režimu. Vreme smirivanja izlaznog bafera mora, naravno, biti znatno manje od trajanja hold režima. Vreme akvizicije se može meriti direktno korišćenjem modernih digitalnih ureñaja za odmeravanje (DSO) ili digitalnih fosfornih ureñaja (DPO) koji nisu osetljivi na velika preopterećenja.