8/16/2019 RISC NEW

1/24

8/16/2019 RISC NEW

2/24

KELOMPOK 1

1. Faldi Ardian (P2.31.38.112.019)2. Gorga Immanuel (P2.31.38.112.019)

3. enri Ma!id (P2.31.38.112.02")

#. Imam ida$a% (P2.31.38.112.031)

&. Lili' i%ra ur*a!rin (P2.31.38.112.03+)

Kela, - 2 /I e'ni' Ele'%romedi'

 Ar,i%e'%ur dan Organi,a,i Komu%er 

8/16/2019 RISC NEW

3/24

Tonggak PerkembanganArsitektur Komputer

•family concept

•microprogrammed control

unit•cache memory

•Pipelining•multiprocessor•RISC

8/16/2019 RISC NEW

4/24

Reduced InstructionSet Computer (RISC)

•rancangan arsitektur CPU yangmengambildasar loso bahwa prosesor dibuat

denganarsitektur yang tidak rumit denganmembatasi  jumlah instruksi hanya pada

instruksi dasaryang diperlukan saja.•ata !reduced!" berartipengurangan pada set

instruksinya.•

Rancangan ini berawal dari pertimbangan#pertimbangan dan analisa modelperancangan

lain yang kompleks" sehingga harus adapengurangan set instruksinya.

8/16/2019 RISC NEW

5/24

Perkembangan RISC

•$%&' oleh (ohn Cocke di I)* denganmenghasilkan

minikomputer eksperimental &'$

•

$%&' kelompok )arkeley yang dipimpin +a,idPatterson mulai meneliti rancangan RISC

menghasilkan RISC-$ dan RISC-

•$%&$ (ohn /ennessy dari Standford merancang

RISC walau agak berbeda dengan nama *IPS

8/16/2019 RISC NEW

6/24

KarakteristikRISC

•Siklus instruksi.

•0perasi Pertukaran

data.•*ode pengalamatan.•1ormat instruksi.

8/16/2019 RISC NEW

7/24

Siklus Instruksi•

Satu instruksi per siklus mesin.•Siklus mesin ditentukan oleh waktu yang

digunakan untukmengambil dua buah operand dari register"

melakukan

operasi 23U" dan menyimpan hasil operasinya kedalam

register.•RISC adalah rancangan prosesor yang sederhana"

tetapi dalam kesederhanaan tersebut didapatkankecepatan operasi tiap # tiap siklusinstruksinya.

•Instruksi dibatasi hanya menyediakan instruksidasarsaja.•1ungsi # fungsi yang kompleks akan

diterjemahkandalam operasi instruksi # instruksi dasar

8/16/2019 RISC NEW

8/24

Operasi Pertukaran Data

•

)erbentuk pertukaran data dari register ke register.•+engan mengoptimalkan penggunaan memori

registerdiharapkan siklus operasi semakin cepat.•Register adalah memori yang paling cepat

dibandingkan cache maupun memori utama.

•+engan penyederhanaan instruksi maka operasiunit

kontrol juga akan sederhana dan cepat.•Penekanan penggunaan operasi dari register keregisteradalah hal yang unik pada rancangan RISC.•Rancangan kontemporer lainnya memiliki instruksi

register ke register juga" namun juga melibatkanoperasi

langsung ke memori utama dalam fetch

8/16/2019 RISC NEW

9/24

Mode Pengalamatan

•1itur rancangan ini jugadapatmenyederhanakan sel instruksi dan

unit

  kontrol.•+engan mode pengalamatanyang

sederhana akan didapatkan

operasi

pengambilan data dan penyimpanan

datasemakin cepat.

8/16/2019 RISC NEW

10/24

ormat Instruksi

•Umumnya hanya digunakan sebuah format atau

beberapa format saja untuk menyederhanakanimplementasi perangkat kerasnya.•Panjang instruksi tetap dan disamakan denganpanjang word yang digunakan.•

Panjang eld dibuat sama dan tetap•elebihannya adalah" dengan menggunakaneld yang tetap maka pengkodean opcode danpengaksesan operand register dapat dilakukansecara bersamaan.

•1ormat yang sederhana juga akanmemudahkan kerja unit kontrol.

8/16/2019 RISC NEW

11/24

Ri k R

8/16/2019 RISC NEW

12/24

7.6idak terdapat lebih dari satu operandberalamat memori per instruksi.8.(umlah maksimum pemakaian memorymenegement unit 9**U: bagi suatu alamatdata adalah satu instruksi.

;.(umlah bit bagi integer integer specier sadengan lima atau lebih. Ini berarti sedikitnyabuah register integer dapat direferensikansekaligus secara eksplisit.

&.(umlah bit bagi

8/16/2019 RISC NEW

13/24

Kelebi!an RancanganRISC

=Kinerja Sistem CPU>optimalisasi dan pengefektifan kompiler

>dengan menggunakan instruksi yang

sederhana terdapat kemungkinan untuk ?memindahkanfungsi fungsi keluar loop

melakukan reorganisasi kode untukesiensimemaksimalkan pemakaian

registermelakukan perhitungan bagian instruksikomplekspada saat waktu

kompilasi*emudahkan kerja unitkontrol*emudahkan implementasi pipelining

8/16/2019 RISC NEW

14/24

Kelebi!an Rancangan RISC

= Implementasi Perangkat Kerasesederhanaan instruksi dan unit kontrol

menghasilkan hardware sederhana

/ardware sederhana dapat diletakan dalam

 satu keping tunggal

/ardware sederhana menghasilkan

proses

hardware" dimensi yang lebih kecil"konsumsi

 daya rendah dan lebih ekonomis

8/16/2019 RISC NEW

15/24

RISC "ersus CISC

•Procesor Power PC dari *otorolaadalah

otak utama komputer 2pple

*acintoshRISC?*acintosh

SU@+AC

•Procesor Intel Pentium sebagaiprocesor

CISC 9CompleB Instruction SetComputer:.

8/16/2019 RISC NEW

16/24

RISC "ersus CISC

•Perbedaan utama dari keduanya adalah jumlah set instruksi

•*ana yang lebih baik antara set instruksiyang sedikit atau banyak

•Sebagai pembanding adalah

RISC 9keluarga PIC$D$8CEE dari*icrochip

dan C0P& buatan @ationalSemiconductor:CICS 98&/C$$ buatan *otorola dan&'C7$

dari Intel:

8/16/2019 RISC NEW

17/24

Pipelining RISC

•metode untuk meningkatkan kinerjasistem

komputer.•instruksi yang bisa dilakukan akandikerjakan tanpa menunggu instruksisebelumnya selesai.

•sangat baik untuk mengantisipasiwaktu

tunggu prosesor terhadap kerja

komponan

8/16/2019 RISC NEW

18/24

ase # ase Operasi

Komputer 1 ? instruksi fetch 9pengambilan dari  register atau memori:

  A ? eksekusi 9melakukan operasipada  23U:  * ? memori 9operasi penyimpanan

dari  register ke memori:

8/16/2019 RISC NEW

19/24

Pipelining (1)•Pipelining akan lebih mudah

diimplementasikanbila set instruksi sederhanadan teratur.

•ebanyakan rancangan komputer memilikipanjang set instruksi yang sama sehingga

tidakada masalah dalam hal ini.

•/al yang perlu diperhatikan adalah durasiantar

set instruksi.•0perasi perpindahan data antar register

lebih

cepat daripada akses ke memori utama.•eteraturan dan durasi akan sulitdiantisipasi

bila set instruksi beragam" ada yangsederhana

dan ada yang kompleks seperti rancangan

8/16/2019 RISC NEW

20/24

Pipelining (2)

 arena pertimbangan inilah RISC lebih mudah

menerapkan pipelining untuk meningkatkankinerjanya.

 Instruksi # instruksi RISC dibuat sederhana

sehingga hampir durasi eksekusi instruksisama

sehingga akan mudah melakukanpenjadwalanoperasi pada teknik pipelining-nya.

+isamping keteraturan instruksi"untuk

memperoleh pipelining yang optimalharusdipertimbangkan kecepatan kerjakomponen #

komponen komputer" penjadwalan

instruksi

8/16/2019 RISC NEW

21/24

SAI2@ +2@ 6ARI*2

2SI/

8/16/2019 RISC NEW

22/24

Kesimpulan (1)

  akademis telah menjadi prosesorkomersial  yang terbukti mampu beroperasi lebihcepat

  dengan penggunaan luas chip yangesien.

  )ila teknik emulasi terus dikembangkan

makapemakai tidak perlu lagi mempedulikanprosesor apa yang ada di dalam sistemkomputernya" selama prosesor tersebut

dapat menjalankan sistem operasi

Prosesor RISC" yang berkembang dari

riset

8/16/2019 RISC NEW

23/24

Kesimpulan (2)•Perkembangan kontro,ersi RISC danCISC disebabkan karena terjadinya semakin kon,ergensinya teknologi.•+engan semakin bertambahnyaerapatan keeping dan semakin cepatnyaperangkat keras"maka system RISC

menjadisemakin kompleks.•)ersamaan dengan hal itu"Untuk mencapai kinerja yang maksimum"rancangan CISC telah difokuskanterhadap masalah-masalah tradisional

yang

berkaitan dengan RISC" seperti misalnya

8/16/2019 RISC NEW

24/24

4e*eren,i -

1.5illiam 6%alling, 7 omu%er Organia%ion and Ar:i%e%ure7 199+

2.4i$an%o 6igi%7 6.7 MKom 7 ur 4o,$id Mu;%adaudo Mar%ono7 6 7 I6