Embed Size (px)
Citation preview
Projeto de Circuitos Combinacionais
• Entendimento do problema• Análise das informações• Minimização da expressão• Minimização do circuito *• Testes
* pode variar dependendo da implementaçào
Codificadores
3:8 cod
0
1
2 3
4
5
6
7
A B C
A’B’C’D A’B’C’D A’B’CD’A’B’CD A’BC’D’A’BC’D
A’BCD’A’BCD
S 2 S 1 S 0
Projeto de Circuitos Combinacionais
Projeto 1 : Codificador decimal => binário
D
S3
8
9
AB’C’D’
AB’C’D
Saídas
Entradas
A B C D
1
2
3
4
.
.
+V..
Apenas uma saída éativada para cada código de entrada.
3:8 dec
0 1
2 3 4 5 6 7
A B C
Enb
ABC ABC ABC ABC ABC ABC
ABC ABC S 2 S 1 S 0
Projeto de Circuitos Combinacionais
Projeto 2 : Decodificador binário (3 bits) => decimal
Dec 3:8
Dec 3:8 74ALS138
Quatro CIs 74ALS138 formando um decodificador 5:32
Decodificador BCD : decimal
A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D
A B C D A B C D A B C D A B C D
F 1
F 3
0 1 2 3 4 5 6 7 8 9
10 1 1 12 13 14 15
A
S 3 S 2 S 1 S 0
4:16 dec
Enb
B C D
F 2
Display de 7 segmentos
Projeto 3 : Decodificador BCD => 7 segmentos
Projeto de Circuitos Combinacionais
ab
cd
e
fg
BCD => 7-segment
Decodificador
display 7 segmentos
a b c d e f g
entradas
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
1 0 X 1
0 1 X 1
1 1 X X
1 1 X X
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
1 1 X 1
1 0 X 1
1 1 X X
1 0 X X
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
1 1 X 1
1 1 X 1
1 1 X X
0 1 X X
Projeto de Circuitos Combinacionais
a b c
a = A + B D + C + B' D'b = A + C' D' + C D + B'c = A + B + C' + D
Decodificador/driver BCD para 7 segmentospara display de LEDs de 7 segmentos tipo anodo comum
Conversores de códigos
conversor de códigos
M : N
Conversor octal para binário (8 linhas para 3 linhas)
apenas umalinha ativa (L) por vez
8 entradas
entradas saídas
Conversor BCD => Código de Gray
Projeto de Circuitos Combinacionais
tabela verdadeA 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
W 0 0 0 0 0 1 1 1 1 1 X X X X X X
X 0 0 0 0 1 1 0 0 0 0 X X X X X X
Y 0 0 1 1 1 1 1 1 0 0 X X X X X X
Z 0 1 1 0 0 0 0 1 1 0 X X X X X X
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
0 0 X 1
0 1 X 1
0 1 X X
0 1 X X
W
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
0 1 X 0
0 1 X 0
0 0 X X
0 0 X X
X
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
0 1 X 0
0 1 X 0
1 1 X X
1 1 X X
Y
AB
CD 00 01 11 10
00
01
11
10
D
B
C
A
0 0 X 1
1 0 X 0
0 1 X X
1 0 X X
Z
W = A + B D + B CX = B C'Y = B + CZ = A'B'C'D + B C D + A D' + B' C D'
Conversor BCD para binário de dois dígitos.
Entradas de seleção
Entradas de seleção
Multiplexadores
Z = A' I0 + A I1
Z = A' B' I0 + A' B I1 + A B' I2 + A B I3
Z = A' B' C' I0 + A' B' C I1 + A' B C' I2 + A' B C I3 + A B' C' I4 + A B' C I5 + A B C' I6 + A B C I7
2:1 mux
I 0
I 1
A
Z
I 0
A
I 1
I 2
I 3
B
Z 4:1 mux
I 0
A
I 1
I 2 I 3
B
Z 8:1
mux
C
I 4 I 5
I 6
I 7
Multiplexadores (seletores)
Diagrama lógico do multiplexador 74ALS151
74HC151 combinados para formarum multiplexador de 16 entradas
1Y21Y11Y0
1Y3139
2Y12Y0
2Y3
6543210CBA
4321
1514
11109
EN76543210
151
WY
4321
1514
11109
7
65
S2 S1 S0
I31
I0
I5I4I3I2I1
C D E
1G
1B1A2G2B2A
4567
23
1
1211109
1413
152Y2
6543210CBA
4321
1514
11109
EN76543210
151
WY
4321
1514
11109
7
65
S2 S1 S0
I23
I0
I5I4I3I2I1
C D E
6543210CBA
4321
1514
11109
EN76543210
151
WY
4321
1514
11109
7
65
S2 S1 S0
I15
I0
I5I4I3I2I1
C D E
6543210CBA
4321
1514
11109
EN76543210
151
WY
7
65
S2 S1 S0
I7
I0
I6I5I4I3I2I1
C D E
A B
F(A, B, C, D, E)
Multiplexadores (seletores)
Projeto de Circuitos Combinacionais
MUX
Diagrama lógico do multiplexador 74ALS157
Multiplexador usado para implementar uma funçãológica descrita por uma tabela-verdade.
entradas
Demultiplexador
Demultiplexador de 1 para 8 linhas
O decodificador 74ALS138 como um demultiplexadorcom E1 usada como entrada de dado
Comparador de magnitude de quatro bits 74HC85 (7485, 74LS85)
Dois CIs 74HC85 cascateados para formarum comparador de oito bits.
Comparador de magnitude usado em um termostato digital.
