Exerccio de Reviso Mecatrnica Industrial S3 Disciplina de Eletrnica Digital

Aluno: _________________________________________ Data: ____/____/______ Professor: Saulo de Lima Bezerra

1. Projete um sistema digital para implementar o Jogo da Pedra, Papel e Tesoura. O nmero de participantes ser de 2 jogadores. A cada partida, cada jogador escolher secretamente pedra, papel ou tesoura como sua opo. O vencedor definido segundo a seguinte regra:

Pedra vence tesoura, pois amassa a tesoura. Tesoura vence papel, pois corta o papel. Papel vence pedra, pois embrulha a pedra. Toda vez que os dois jogadores optarem pelo mesmo objeto, ocorre um empate. A sada dever ser composta por 2 sinais que indicaro: Sada Resultado 00 Empate 01 Jogador 1 vence 10 Jogador 2 vence 11 Entrada Invlida

2. Considere um rob cuja plataforma possui um sistema de prachoques com 4 sensores distribudos conforme a figura abaixo (vista superior do rob).

Projete um circuito combinacional que gere um cdigo para os motores a fim de que o rob se desvie toda vez que se chocar com um obstculo. Considere que este cdigo enviado aos motores durante o tempo de um segundo e depois o movimento original restabelecido. O controle dever obedecer a seguinte regra: Se apenas o sensor F ou os 3 sensores frontais forem pressionados, o rob dever andar para trs; Se apenas F e D forem pressionados, giro para a esquerda; Se apenas F e E forem pressionados, giro para a direita; Se apenas D ou E for pressionado, giro para o lado oposto ao lado do choque; Se apenas A for pressionado, movimento para frente; Caso nenhum sensor seja pressionado e para as demais combinaes consideradas invlidas), o movimento original se mantm.

INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA Campus Cedro

Especifique um cdigo para os motores, construa a tabela verdade e encontre as expresses booleanas para o circuito combinacinal do seu projeto. No se esquea de montar o diagrama de portas lgicas correspondente.

3. A figura apresenta o diagrama de blocos de cmera fotogrfica acionada por um controlador digital, o qual funciona de acordo com a descrio dada logo abaixo.

a. Enquanto a mquina estiver ligada, o circuito de carga do flash estar funcionando.

b. As entradas so:

F=0 Luz insuficiente F=1 Luz suficiente

B=0 Boto no acionado B=1 Boto acionado

C=0 Flash sem carga C=1 Flash carregado

P=0 Sem tampa P=1 Com tampa

c. As sadas so:

Obt=0 No aciona obturador Obt=1 Aciona obturador

Fls=0 No aciona o flash Fls=1 Aciona o flash

d. O sistema s dispara quando o boto pressionado. Neste momento so geradas as sadas para o flash e o obturador.

e. O obturardor o dispositivo que abre para a entrada de luz na cmera.

f. O flash a iluminao artificial que dispara quando no h luz suficiente.

g. Para que o obturador funcione necessrio haver luz suficiente ou quando no h luz suficiente, o flash deve estar carregado.

h. O flash e o obturador s funcionam se a cmera estiver destampada.

i. O flash s dispara quando estiver carregado e no houver luz suficiente.

j. O carregamento do flash iniciado automaticamente aps um disparo.

k. Construa a tabela verdade de funcionamento do controlador digital . Defina as funes de controle para o flash e o obturador. E construa o circuito lgico para cada uma das sadas.

4. Um tcnico trabalha em um laboratrio com 4 substncias qumicas A, B, C e D. O tcnico, de tempo em tempo, precisa mover as substncias. A natureza das substncias tal que perigoso manter B e C juntas sem a substncia A no mesmo recinto. Tambm perigoso manter C e D juntas caso B no esteja presente. Crie um circuito lgico, que dispara um alarme (sada igual a 1) nos casos perigosos.

5. Num programa de auditrio sero feitas apresentaes artsticas que sero julgadas por trs juzes: J0, J1 e J2. Quando o juiz aprova uma apresentao ele aperta uma botoeira, fazendo a varivel correspondente assumir o nvel lgico 1. Elabora um circuito lgico que acenda uma lmpada instalada no palco sempre que a maioria dos juzes votar pela aprovao do candidato.

6. No mesmo programa da questo anterior ser efetuada outra prova que ser julgada por quatro juzes. O resultado ser exibido em trs lmpadas instaladas num painel no palco, sendo elas: A lmpada verde VD, indica que a maioria dos juzes votou pela aprovao dos candidatos; a lmpada amarela, AM, indica que houve empate entre os jurados; a lmpada vermelha, VM, indica que menos da metade dos juzes aprovou a apresentao. Faa o circuito que comande as trs lmpadas do painel em funo dos votos dos juzes.

7. Num edifcio ser necessrio efetuar o bombeamento de gua de um reservatrio inferior RI para um reservatrio superior RS. Os sensores de nvel de gua assumem nvel lgico 1 quando a gua est acima do sensor. Faa um circuito que comande o funcionamento da bomba B, atravs dos sinais de quatro sensores: RIMin, RIMax, RSMin, RSMax. Quais sensores no so necessrios para o funcionamento do circuito.

8. Elabore um circuito lgico combinacional que identifique atravs da sada P=1 a presena de um nmero primo em sua entrada de 4 bits.

9. Um comparador de magnitude um equipamento que compara se um nmero A formado pelos bits A0 e A1 (A0 o menos significativo) maior, menor ou igual a um nmero B formado pelos bits B0 e B1 (B0 o menos significativo). Elabore o circuito de um comparador de magnitude.

10. Um sistema de segurana com 4 postos de observao P3, P2, P1 e P0 instalado ao longo de uma avenida. Para gerar um alarme pelo menos dois observadores devem

apertar uma botoeira, mas para evitar alarmes falsos os dois observadores devem ser adjascentes (vizinhos), seno o alarme no PE ligado. Assim certo que dois observadores identificaram a mesma situao de perigo. Elabore um circuito combinacional que monitora os postos e liga o alarme.

11. Nas transmisses de dados via modem comum efetuar o envio de um bit de verificao, chamado bit de paridade. Supondo que os dados que deseja-se transmitir sejam apenas 4 bits, sendo eles D3, D2, D1 e D0, o modem far a leitura deles para gerar o quinto bit, ou o bit de paridade P. Quando configurados para transmitir em paridade par, o modem verifica na entrada de dados quantos bits so iguais a 1, se esta quantia for par ento grado um bit de paridade P=0, se o numero dos bits iguais a 1 nos bits de dados for impar ento o bit de paridade P=1. Observe que desta forma todos os dados transmitidos incluindo o bit de paridade sempre tero um numero par de bits iguais a 1. Elabore o circuito que gere o bit de paridade par em funo dos quatro bits de dados.

12. Repita a questo anterior para gerar o bit de paridade impar onde, P=0 se o numero de bits de dados igual a 1 for impar e caso contrrio P=1. verdade que toda informao transmitida ter um numero impar de bits iguais a 1?

13. Esquematize um circuito multiplex de 8 canais usando portas lgicas.

14. A figura abaixo representa os sinais de informao de entrada e de seleo de um multiplex de 2 canais. Esboce o sinal de sada multiplexado.

15. Um determinado circuito combinacional tem o seu comportamento representado pela tabela verdade abaixo. Implemente este circuito usando um bloco multiplex.

16. Esquematize um sistema demultiplex de 8 canais.

17. Esboce os sinais de informao de um sistema demultiplex para os sinais de entrada e de seleo abaixo

18. Esquematize um circuito para transmitir 4 canais de informao digital usando apenas um meio de transmisso.

19. Seja o circuito combinacional mostrado abaixo, formado por 3 multiplexadores 2x1. Analise o circuito e mostre as expresses lgicas que definem Z e Y, em funo de A, B e C.

20. Utilizando circuitos multiplexadores do tipo 2x1, implemente um circuito meio-somador.

21. Seja o circuito lgico mostrado abaixo. Pede-se:

a. Qual a expresso lgica que define a sada Z; b. Utilizando apenas portas lgicas de 2 entradas, mostre o menor

circuito lgico capaz de implementar a funo Z;

22. Projete um circuito lgico que realize a soma ou subtrao algbrica entre nmeros binrios de 4 bits com sinal, representados pelo mtodo do complemento de 2. O circuito dever detectar toda vez que houver estouro de capacidade do circuito.

23. Projete um circuito lgico que efetue a multiplicao algbrica entre nmeros binrios de 3 bits. Para facilitar a representao do diagrama do circuito voc poder represent-lo por blocos.

24. Um prdio de quatro andares possui um interruptor para cada andar para controlar a iluminao dos corredores e das escadas. Se todos os interruptores estiverem desligados, a iluminao estar desligada. Qualquer mudana isolada na posio de qualquer interruptor mudar o estado da iluminao. Implemente um sistema que realize a funo desejada utilizando estruturas multiplexadores.

a. MUX 16-1 b. MUX 8-1 c. MUX 4-1 d. MUX 2-1

25. Seja a seguinte funo lgica: , Pede-se: a. Simplifique algebricamente esta funo e obtenha a funo mnima;

Implemente a funo Z, utilizando um circuito multiplexador 2x1; b. Implemente a funo mnima obtida no item a, c. utilizando apenas portas no ou;

26. Utilizando apenas um circuito multiplexador do tipo 4x1 e portas lgicas NAND de 2 entradas, implemente um circuito do tipo somador completo

27. Seja o circuito abaixo composto de um demultiplexador e trs portas lgicas conectadas como mostrado na figura. Os sinais Io, S1 e S0 tambm esto representados na figura abaixo. Obtenha o sinal geral na sada da porta lgica AND, denominado de W(t).

28. Seja o circuito combinacional mostrado abaixo, formado por 3 multiplexadores 2x1. Analise o circuito e mostre a expresso lgica mnima que define o sinal Y.

29. Uma determinada funo lgica foi implementada utilizando-se somente portas lgicas do tipo no e (nand) conforme mostra o circuito abaixo. Pede-se:

a. Implemente a mesma funo lgica utilizando o multiplexador 4x1 mostrado a seguir, tendo como endereos do multiplexador as entradas C e D do circuito lgico.

30. Obtenha um MUX de 4 canais utilizando um MUX de 8 canais.

31. Obtenha um MUX de 8 canais utilizando apenas MUX de 4 canais.

32. Os displays de 7 segmentos podem ser catodo comum, cujos segmentos acendem quando recebem nvel lgico 1 ou, ento, anodo comum, cujos segmentos acendem quando recebem nvel lgico 0. Projete o circuito lgico de um decodificador BCD (Binary Coded Decimal) para 7 segmentos utilizando :

a. Display de anodo comum. b. Display de catodo comum.

Para cada display faa a tabela-verdade, obtenha as expresses simplificadas por mapas de Karnaugh, e desenhe o diagrama.

33. Projete um meio-subtrator. O circuito recebe como entradas os sinais A (minuendo) e B (subtraendo) e deve gerar as sadas E (emprsta um) e D (diferena): D = A - B.

34. Projete um subtrator completo. O circuito recebe como entradas o minuendo Ai, o subtraendo Bi e o empresta-um do bit anterior, Ei1, e gera as sadas empresta-um para o prximo bit, Ei e a diferena Di.

35. A ACTEL um fabricante de circuitos programveis (FPGA) que utiliza como clula bsica para projeto um circuito baseado em multiplexadores 2:1, apresentado abaixo.

a. escreva a expresso Booleana da sada OUT em funo as entradas (A0, A1, SA, etc.).

b. implemente um meio-somador multiplexado com esta lula. Este circuito produz na sada ou a soma de ois bits x,y ou o vai-um, dependo de um sinal de ontrole op. Se op = 1, temos sada = x + y; se op = 0, sada = x y. Suponha disponveis as entradas diretas (x) ou negadas (x).

!

"

#!!

$#%#

&'(

)#*!#!!$

+$

#*!

!!!

+,$#*#-,

. /01

2' /1

23

41

25 677!$8/

2 677!$8/

22 677!$8/

29 677!$8/

2 677!$8/