Prof.univ.dr.ing. Oniga Șece.ubm.ro/ea/cursuri/SCID/SCID_6.pdf · Câmp electromagnetic – cuplaj inductiv – Semnale de frecvență mare – cuplaj capacitiv – Se manifestă

Prof.univ.dr.ing. Oniga Ștefan

SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II)ELECTRONICĂ DIGITALĂ (CAL I)

Sisteme cu circuite integrate digitale

• La proiectarea circuitelor digitale trebuie alese circuitele integrate corespunzătoare.

– La ce frecvență trebuie să lucreze circuitul? – Care este consumul maxim de putere permis? – În ce condiții va lucra (perturbații electromagnetice sau alți factori externi)?– etc.

• Clasificăm CI în familii de CI în funcție de parametrii și tehnologiile de fabricație ale CI

• Există două tehnologii principale– CMOS (complementary metal-oxide semiconductor)– Bipolar sau TTL (transistor-transistor logic)

Tehnologia circuitelor integrate digitale


Clasificare

Grupa Familia

Bipolare TTL (standard)

Bipolare HTTL (rapidă)

Bipolare LPTTL(de mică putere)

Bipolare STTL (Schottky)

Bipolare LPSTTL (Schottky de mică putere)

Bipolare TSL (logică cu trei stări)

Bipolare ECL (logică cuplată prin emitor)

Bipolare I2L (logica integrata de injecţie)

MOS PMOS (MOS cu canal P)

MOS NMOS (MOS cu canal N)

MOS CMOS (MOS complementar)


• Tensiunea de alimentare– TTL: +5V– LVTTL: +3,3V– CMOS: + 5 V, + 3,3 V, + 2,5 V, és +1,2 V

• Nivele logice– Care sunt nivelele de tensiune corespunzătoare nivelelor logice 0 și 1?– VL (low) – tensiune apropiată de zero– VH (high) – tensiune apropiată de tensiunea de alimentare.– Asocierea dintre nivelele de tensiune și cele logice se poate face în 2

moduri:• În logica pozitivă VL reprezintă nivelul logic 0, iar VH nivelul logic 1,• În logica negativă VL reprezintă nivelul logic 1, iar VH nivelul logic 0.

Caracteristicile și parametrii CI logice

Pozitiv VH(max) Negativ

1 logic (High)

0 logic (High)

VH(min)

Tiltót Tiltót

VL(max) 0 logic (Low)

1 logic (Low) VL(min)


• Zgomote:– Impulsuri electrice care apar în circuitele electrice– Câmp electromagnetic – cuplaj inductiv– Semnale de frecvență mare – cuplaj capacitiv– Se manifestă preponderent în cazul circuitelor care lucrează în mediu industruial

• Condiția de funcționare normală: – UIL max > U0L max ; – UIH min <U0H min .

• Marginea de zgomot reprezintă amplitudinea maximă a zgomotului care, suprapus peste semnalul de intrare a unui circuit nu produce comutări eronate ale semnalului la terminalul de ieşire

– ML = VIL max – V0L max

– MH = V0H min - VIH min

Imunitatea la perturbaţii

ML

MH

V0Lmax

V0Hmin VIHmin

VILmax


Nivelele logice ale CI CMOS


Nivelele logice ale CI TTL


tp = ( tpLH + tpHL ) / 2.

Timpul de propagare

tpHL tpLH

VH

50%VL

VH

50%VL


• indică capacitatea ieşirii unui circuit digital de a comanda intrările altor circuite similare• Câte intrări pot fi conectate la o ieșirte (Fan-out)• Pt. fiecare familie de CI se defineşte o ″unitate de sarcină″ - curentul de intrare garantat

al unui circuit tipic din familie.• FO reprezintă raportului dintre curentul de ieşire maxim garantat şi unitatea de sarcină

corespunzătoare• De exemplu pt. o familie de CI

– I0Lmax=16mA– I0Hmax=0,4mA– IILx=1,6mA– IIH=40µA

Factorul de încărcare, Fan-out

FOL = IkiL max/IbeL FOH = IkiH max/IbeH

FO = min ( FOL, FOH ).


• TTL

• CMOS sarcină capacitivă, duce la scăderea frecvenței maxime de lucru

Factorul de încărcare, Fan-aut (cont.)


• Depinde de starea logică în care se găseşte ieşirea circuitului digital • Dacă CI este comutat de un semnal de clock cu factor de umplere de 50%

ICC=(ICCH+ICCL)/2

PD = VCCICC

Puterea consumată


Factorul de calitate

Grupa Familia Timp de propagare tpd

[ns] Putere consumata Pd

[mW] Fact. de calitate

Bipolare TTL (standard) 10 10 100

Bipolare HTTL (rapidă) 6 22 132

Bipolare LPTTL(de mică putere) 35 1 35

Bipolare STTL (Schottky) 3 20 60

Bipolare LPSTTL (Schottky de mică putere) 10 2 20

Bipolare TSL (logică cu trei stări) 3 22 66

Bipolare ECL (logică cuplată prin emitor) < 1 50 50

Bipolare I2L (logica integrata de injecţie) >10 > 0,01 < 1

MOS PMOS (MOS cu canal P) 50 1 50

MOS NMOS (MOS cu canal N) 20 1 20

MOS CMOS (MOS complementar) 30 ≈ 0,1 3


• MOS-FET (Metal Oxide Semiconductor - Field Effect Transistor) – tranzistorcu efect de câmp

• CMOS = MOS complementar compus din tranzistoare MOS cu canal p și n.

Porți logice CMOS

ID

VGS VT>0

Simbol Caracteristica Comutator închis Comutator deschis a) cu canal n indus

VGS

ID

VT<0

Simbol Caracteristica Comutator închis Comutator deschis

b) cu canal p indus

Sursa (S)

Grila (G)

Drena (D)

Drena (D)

Sursa (S)

Grila (G)

+ 5V D

OFF =

+ 5V

S G

0V

G

+5V ON =

D + 5V + 5V

S

ON =

S 0V

D

+ 5V + 5V

G

+ 5V

D

+ 5V

+ 5V OFF =

S

G


• În oricare din cele două stări (H sau L) conduce doar un tranzistor.• La o tensiune de intrare scăzută (VSS) tranzistorul cu canal n (T1) este blocat

iar T2 în stare de conducție. Ieșirea este conectată la tensiunea de alimentareVDD prin intermediul tranzistorului T2 care conduce.

• La o tensiune de comandă de nivel ridicat (VDD) starea tranzistoarelor seinversează, astfel tensiunea de ieșire va fi VSS.

• Circuitul implementează funcția logică NU.

Inversorul CMOS


• Consumul de putere în stare de repaus extrem de redusdeoarece cel puțin un tranzistor este blocat ( ~ 10 nW ).

• În timpul comutației există un interval de timp în care ambele tranzistoare conduc.

• Puterea consumată este direct proporţională cu frecvenţa de comutare, 1μW/kHz.

• Tensiunea de prag a tranzistoarelor MOS VT = 2V.• Tensiunea de alimentare poate varia într-un domeniu larg: 3-15 V.• Timpii de propagare deşi la familiile mai vechi erau mai mari ca la

circuitele TTL (între 20 şi 50 ns) l.• La ora actuală există familii care egalează sau chiar întrec şi la

acest parametru performanţele familiei TTL.

Caracteristicile inversorului CMOS


• SAU-NU (NOR), ŞI-NU (NAND).

Porţile ŞI-NU, SAU-NU


• Combinaţie serie-paralel de tranzistoare MOS-p şi MOS-n• VI = VDD ambele tranzistoare conduc. • VI = VSS ambele tranzistoare sunt blocate.• Tranzistoarele MOS sunt simetrice, de aceea S și D pot fi schimbate între ele.

Poarta de transmisie CMOS

I V00 HiZ1 VI


• În sisteme de calcul există magistrale la care sunt conectate mai multe dispozitive dar nu simultan.

• Se utilizează circuite având ieșiri cu 3 stări.• Pe o magistrală, la un moment dat, doar un singur cuircuit poate fi activ!• Pot fi „deconectate” prin intermediul unui semnal de control, ieșire trec în a

treia stare (starea de mare impedanță).

Circuite CMOS cu 3 stări


• Au dezavantajul că o ieșire lăsată neconectată poate duce la încărcarea cu electricitate statică a capacității de intrare până la o valoare care poate duce la defectarea circuitului.

• Există circuite de protecție cu diode Zenner care protejează intrările.

CI CMOS

+ 5 V CMOS + 3,3 V CMOS (LV-CMOS)VIL max 1,5 V 0,8 VVIH min 3,5 V 2 VV0L max 0,33 V 0,4 VV0H min 4,4 V 2,4 V

ML= VIL max – V0L max = 1,5 - 0,33 = 1,17 VMH= V0H min - VIH min = 4,4 - 3,5 = 0,9 V


• Tranzistor de intrare T1 cu mai mulți emitori (multiemitor),• Etaj de comandă în contratimp (T2);• Ieșirea totem-pole (T3, T4).

Circuitele integrate TTL

Seria normală TTL – poarta fundamentală ȘI-NU (NAND)


Poarta ŞI-NU cu ieşirea în 0 logic• Presupunem că toate intrările se află la nivelul logic ″1″ (2 - 5 V). • Joncţiunile EB ale T1 sunt polarizate invers şi joncţiunea BC funcţionează ca o diodă polarizată direct. • T2 este saturat de curentul prin R1 şi joncţiunea BC a lui T1. •Datorită căderii de tensiune pe rezistenţa R3 tranzistorul T3 intră în saturaţie astfel tensiunea la ieşire devine egală cu tensiunea VCE pentru un tranzistor saturat 0,2 V. • D împiedică intrarea în conducţie a tranzistorului T4 când T3 este saturat deoarece potenţialul punctului M nu este suficient pentru deschiderea lui T4 şi diodei D


Poarta ŞI-NU cu ieşirea în 1 logicDacă o intrare se află la 0 V, atunci joncţiunea EB corespunzătoare este deschisă şi potenţialul punctului P este 0,7 V, insuficient pentru a deschide pe T2 şi T3 care prin urmare sunt blocate. Potenţialul punctului M este ridicat şi tranzistorul T4 conduce permiţând ieşirii să se afle la un potenţial ridicat corespunzător nivelului logic ″1″. Valoarea potenţialului asociat acestui nivel este:

V0H = Vcc - R2IB4 -VBEsatT4 - VD ≈ 3,6 V


• - VIL max=0,8 V• - VIH min=2,0 V• - V0L max=0,4 V• - V0H min=2,4 V

• Fan-out tipic FO=10• Timp de propagare tipic tpd =10 ns• Curentul consumat la nivel logic 0 este ~3 mA, și ~1 mA la nivel logic 1

Icc=(IccL+IccH)/2=2 mA• Puterea consumată Pd =2mAx5V=10 mW

Parametrii porții TTL NAND

ML=VIL max-V0L max=0,8-0,4=0,4 VMH=V0H min-VIH min=2,4-2,0=0,4 V

I0Lmax=16mAI0Hmax=0,4mAIILx=1,6mAIIH=40µA


– I0Lmax=16mA– I0Hmax=0,4mA– IILx=1,6mA– IIH=40µA

Parametrii porții TTL NAND (cont.)


Intrări nefolosite


• Două sau mai multe porţi ŞI-NU în structură obişnuită nu pot avea ieşirile cuplate în paralel

• open collector• interconectare a ieşirilor mai multor circuite cu colectorul

în gol - funcţia logică realizată ŞI-cablat.

Ieșiri cu colectorul în gol

T4’

R4’

T3

R4

T3’

VCC

D’ D

T4


• RLmax se determină din condiţia ca V0H ≥ 2,4 V;• RLmin se determină din condiţia ca V0L ≤ 0,4 V.• Aceste valori se obţin ţinând cont de curenţii debitaţi, de porţile conectate• în paralel şi de curenţii absorbiţi de porţile comandate şi sunt:• unde m reprezintă numărul de porţi ale căror ieşiri sunt cuplate în paralel, iar N numărul intrărilor

comandate. Se au în vedere următoarele valori: VCC=5 V, IOHmax=400 µA, IOLmax=30 mA, IILmax=1,6 mA, IIHmax=40 µA, VOLmax=0,4 V, VOHmin=2,4 V. Se constată că valoarea minimă a rezistenţei RL nu depinde de numărul porţilor cuplate în paralel.

• Exemplu:Să se determine valoarea minimă a lui RL pentru circuitul din figura alăturată țn cazul în care la ieșirea circuitului se conectează patru unități de sarcină standard TTL (-1,6mA).

Ieșiri cu colectorul în gol

LmaxCC OH

OH IH

LminCCmax OLmax

OL ILmax

R =V -V

m I + NI

R =V -VI - NI

min min

max max

max

Ω=−

=−

=

=−=−=

195mA6,23

V4,0V5IVV

Rp

mA6,23mA4,6mA30)mA6,1(x4II

Rp

(max)OLcc

(max)OLRp


Aplicații ale porților cu colectorul în gol

Ω===

=−−=

170mA20V4,3

IV

R

V4,3V1,0V5,1V5V

L

L

L

R

RL

R• Considerăm că LED-ul din fig.(a) are nevoie de 20 mA și căderea de tensiune la polarizare directă este de 1,5V.

• Căderea de tensiune în starea LOW este 0,1V• RL=?


• Ieșirile pot fi „decuplate” prin trecerea în starea de mare impedanță.• EN =1

Ieșiri cu 3 stări(tristate)


Poarta SAU-NU

BAY +=


Circuite logice TTL de putere mică (LP-TTL)• TTL standard: tp=10 ns, Pc=10 mW.• În aplicaţiile în care tp nu are o importanţă atât de mare, dar se urmăreşte o putere consumată pe

poartă cât mai mică se utilizează familia TTL de mică putere (LP-TTL) caracterizată de putereconsumată pe poartă Pc=1 mW și un timp de propagare este practic identic cu cea a porţii TTL-standard, dar valoarea rezistenţelor din circuit sunt mărite pentru a obţine un consum mai redus.

Circuite logice TTL - rapide (HTTL)• Micşorând valorile rezistenţelor din circuitul porţii TTL standard scad timpii de propagare, mărindu-

se în schimb puterea disipată pe poartă. Când frecvenţa de lucru este elementul important, înafara micşorării valorii rezistenţelor, circuitului standard i se mai aduc două îmbunătăţiri:

Alte familii de circuite integrate TTL

- înlocuirea tranzistorului T4 cu un repetor pe emitorîn montaj de amplificator Darlington.- înlocuirea rezistenţei R3 din emitorul lui T2 cu orezistenţă neliniară.


• O scădere mai mare a timpilor de propagare printr-o poartă logică se poate realiza prin două soluţii:1. Reducerea duratei de viaţă a purtătorilor minoritari. Se obţine în general prin doparea Si cu Au.2. Evitarea saturării tranzistoarelor

• Aceste circuite au aceeaşi schemă ca și circuitele TTL rapide, dar folosesc tranzistoare nesaturate• Evitarea intrării în saturaţie se face folosind o diodă Schottky conectată în paralel pe joncţiunea

bază-colector a tranzistorului. • Dioda Schottky se obţine prin realizarea unui contact metal - semiconductor (Al şi Si de tip n).

Avantajul Schottky: nu stochează sarcini în joncţiune (timpul de stocare are valoare redusă ts<1 ns) şi are o tensiune de deschidere de 0,3-0,4 V mai mică decât joncţiunea tranzistorului care este 0,6 V, împiedicând saturarea acestuia.

Subfamilia TTL Schottky


• TTL standard 74, – LP-TTL, HTTL, LV-TTL

• TTL Schottky 74S– 74LS, 74AS,74ALS,74F

Familia de CI TTL

Parametrii Seria74 74S 74LS 74AS 74ALS 74F

VOHmin 2,4 V 2,7 V 2,7 V 2,7 V 2,7 V 2,7 VVOLmax 0,4 V 0,5 V 0,5 V 0,5 V 0,5 V 0,5 VVIHmin 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V 2,0 VVILmax 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V 0,8 VIOHmin - 0,4 mA - 1,0 mA - 0,4 mA -2,0 mA - 0,4 mA - 1,0 mAIOLmin 16 mA 20 mA 8 mA 20 mA 4 mA 20 mAIIHmax 40 µA 50 µA 20 µA 20 µA 20 µA 20 µAIILmax - 1,6 mA -2,0 mA - 0,4 mA - 0,6 mA - 0,2 mA - 0,6 mA

tp 10 ns 3 ns 10 ns 1,5 ns 4 ns 2,5 nsPd 10 mW 20 mW 2 mW 20 mW 1 mW 4 mW

Documents

Prof.univ.dr.ing. Oniga Șece.ubm.ro/ea/cursuri/SCID/SCID_6.pdf · Câmp electromagnetic – cuplaj inductiv – Semnale de frecvență mare – cuplaj capacitiv – Se manifestă