PROCESADORES DE SEÑALES DE VIDEO VSP2000 PALOMA FUENTES Microprocesadores para Comunicaciones – 5º ETSIT

PROCESADORES DE SEÑALES DE

VIDEO VSP2000

PALOMA FUENTES

Microprocesadores para Comunicaciones – 5º ETSIT

Video Signal Processors VSP2000

2

INDICE

Introducción

Arquitectura general procesadores SH

La serie VSP2000

Ejemplo de uso

Rendimiento

Conclusiones

Referencias


3

INTRODUCCIÓN

Desarrollo para Embedded Systems

Beneficios ASICs + DPSs

Integración en SoCs


4

ARQUITECTURA GENERAL

Esquema de procesador común

Procesador -> 1 o más células interconectadas

Célula -> Core + CoreIO


5

CORE: ARQUITECTURA


6

COREIO: ARQUITECTURA


7

COREIO: Características

Observación y control

Acceso a datos de alto ancho de banda

Datos de stream y sincronización

Interfaces maestro y esclavo

Protocolos de comunicación estándar


8

HIVECC: Reducción de la complejidad Hardware Datapath del Core totalmente visible al compilador y ortogonal

Asigna y programa interconexiones dentro del Core y estados individuales del pipeline de las FUs

Visibilidad de memorias y buffers locales

Controla datapaths con de 1 a 10 Issue Slots vs 5-8 de los tradicionales

Número de bits más denso, pero más eficiente

Posibilidad de compilar de diferentes maneras el código en un Core datapath

Instrucciones altamente configurables -> Diseño para dominio específico de aplicación


9

LA SERIE VSP2000

Displays de alta definición HD

Algoritmos extremadamente complejos

Arquitectura de bloque flexible, de bajo coste y bajo consumo -> Solución IP muy atractiva para consumidores de SOCs de PSV


10

LA SERIE VSP2000

Funciones de pre/post procesado

Codificación/decodificación de H.264, MPEG, MPEG4, VC1 y MPEG2

Múltiples bloques VSP con varios ISs y arquitectura SIMD -> Eficiente decodificación de H.264 con resolución HD.


11

LA SERIE VSP2000: Flexibilidad

Algoritmo de estimación de movimiento

Tamaño de los bloques para estimación y compensación

Tamaño de la ventana de interés

Soporte para submuestreo y trasposición de datos

Dirección de procesado de vídeo


12

LA SERIE VSP2000: Arquitectura

Arquitectura basada en sistema de bloques y jerarquía de memorias

Jerarquía de las memorias


13

LA SERIE VSP2000: Arquitectura

Jerarquía de memoriasL2 Memoria Externa – Planos de videoL1 SVMEM – Región del planoL0 BVMEM – Ventana de Interés

La BVMEM se rellena con la SVMEM y, en ocasiones, con la memoria externa

Esquema unificado -> Memoria On-Chip más pequeña y diseño más modular.


14

Bloque VSP: Arquitectura

Compuesto por DMA y el VSP

DMAInterfaz con el sistemaLecturas/escrituras durante ejecuciónDifererentes precisiones de datos

configurablesSoporta transacciones de

comunicaciones 1D y 2D


15

Bloque VSP: Arquitectura

VSP- Máquina VLIW e ISE vectorial- Compilan ANSI-C- Tamaño del vector configurable: 2, 4 u 8-ways SIMD (potencias de 2 hasta 128)- Contiene las memorias vectoriales- Se intercomunican bloque-a-bloque o

mediante las DMAs. También con FIFOs de 32 bits para sincronismo y datos escalares

VSP- Contienen FUs: Aritmética y lógica

vectorial, multiplicación/acumulación vectorial, desplazamiento vectorial,etc…

- Compueto por PSEs, unidades de procesado y almacenamiento, formados por una Core y una CoreIO cada uno

- PSEs de aritmética y control para datos escalares, y PSEs vectoriales para datos vectoriales


16

Ejemplo de usoCodificador/decodificador de video

Decodificación H.264 de alto nivel 1080p@30fps

Codificación H.264 de alto nivel 720@30fps

Usando TSMC90G1255k puerta lógicas105kB de memoria de datos y 210kB de programaArea layout: 6-9nm2

Consumo de potencia

Tecnología Pico de potencia dinámicoTSMC 90 G 255mW TSMC 65 G 137mW

TSMC 65 LP 164mW


16

Rendimiento

Bloque VSP 16-way SIMD a 250MHz, con tasa de salida 1920x1080p@30fps -> 19% de la carga del procesador (de-entrelazado)

Bloque VSP 32-way SIMD a 250MHz, con tasa de salida 1920x1080p@30fps -> 29% de la carga del procesador (Sobel)


17

Rendimiento

Similar para diferentes tipos de codificación

Escalabilidad para mejorar el rendimiento


18

Conclusiones

La arquitectura de bloques, la jerarquía de memorias y la explotación de las formas de paralelismo proporcionan escalabilidad, flexibilidad y el alto rendmiento necesario.

Extensión de la vida del producto con el upgrade del firmware

Preprocesado, cod./decod. y postprocesado en una sola solución


19

Referencias

www.siliconhive.com

www.wikipedia.es

www.nxp.com

www.embedded.com

http://www.siliconhive.com/

http://www.wikipedia.es/

http://www.nxp.com/

http://www.embedded.com/

Documents

PROCESADORES DE SEÑALES DE VIDEO VSP2000 PALOMA FUENTES Microprocesadores para Comunicaciones – 5º ETSIT