OSNOVNE ANALOGNE OSNOVNE ANALOGNE STRUKTURESTRUKTURESTRUKTURESTRUKTURE

Dr Željko Aleksić, predavanja MS1AIK, februar 2009.D. Stefanović and M. Kayal, Structured Analog CMOS Design, Springer 2008.

1

OOsnovne analogne strukturesnovne analogne struktureStrukturisano projektovanje analognih kola zasniva se na konceptu da svaka analogna ćelija možed d li l t ktda se podeli na osnovne analogne strukture.Osnovna analogna struktura je najmanji analogni sastavni deo (blok) i sastoji se od jednog ilinekoliko tranzistora.Ona može da se opiše skupom projektnih parametara koji odredjuju performanse na nivou kola. p p p j p j j j pNa ovaj način, procedura projektovanja je ista za jednostavna kao i za vrlo složena kola. Sastoji seod:

•podele analogne ćelije na osnovne analogne strukture•i dj j ifik ij k l t kt i ifik ij i k l•izvodjenja specifikacija za svaku osnovnu analognu strukturu iz specifikacija na nivou kola•projektovanja osnovnih analognih struktura određenim redosledom.

Biblioteka osnovnih analognih strukturaBiblioteka osnovnih analognih strukturaO l k d lj j d ili k lik i ih k d li jOsnovnu analognu strukturu predstavlja jedan ili nekoliko tranzistora povezanih tako da realizujukonverziju napona u struju, konverziju struje u napon, ili obe konverzije.Struktura zahteva strujnu ili naponsku polarizaciju, koja se i sama realizuje drugom osnovnomanalognom strukturom.gNekoliko povezanih osnovnih analognih struktura predstavlja složenu analognu strukturu koja sejoš naziva analognom ćelijom.Analogna ćelija realizuje analognu funkciju, npr. naponski ili strujni pojačavač, naponski folover(j di ič i j č č) k t ž č(jedinični pojačavač), komparator, množač...U nastavku su date osnovne analogne strukture koje se najčešće koriste kao sastavni delovianalognih ćelija.Osnovna analogna struktura nije bilo kakva kombinacija tranzistora.

2

g j jPostoji konačan broj osnovnih analognih struktura i one čine analognu biblioteku koja može da sekoristi za projektovanje velikog broja analognih kola.

#1

3

#2

4

#3

5

#4

6

Tranzistor u projektnom okruženju

Detaljnije razmatranje pokazuje da tranzistor u osnovnoj analognoj strukturi može da bude vezanna jedan od sledećih načina:• sors je priključen na izvor jednosmernog napona, ulaz je na gejtu, a izlaz na drejnu (tj. stepen sa

j d ički )zajedničkim sorsom),• drejn je priključen na izvor jednosmernog napona, ulaz je na gejtu, a izlaz na sorsu (tj. stepen sazajedničkim drejnom),• gejt je priključen na izvor jednosmernog napona, ulaz je na sorsu, a izlaz na drejnu (tj. stepen sag j j p j j g p , j , j ( j pzajedničkim gejtom),• gejt i drejn su međusobno spojeni (tranzistor je vezan kao dioda),• tranzistor u diferencijalnom paru.

Ovo znači da pored konačnog broja različitih osnovnih analognih struktura postoji konačan brojOvo znači da pored konačnog broja različitih osnovnih analognih struktura, postoji konačan brojsituacija projektovanja tranzistora. Stoga projektovanje osnovne analogne strukture predstavlja posebanslučaj projektovanja na nivou tranzistora, gde svaki tranzistor radi u datom okruženju i samo nekolikoprojektnih parametara tranzistora je dominantno.p j p j

7

Klasifikacija osnovnih analognih strukturaSvaki stepen analognog pojačavača se sastoji od transkonduktansne strukture (gm) koja konvertuje

l i i l t j i k j l di t kt t ć j k j k t j i l t julazni napon u izlaznu struju, iza kojeg sledi struktura opterećenja koja konvertuje izlaznu struju uizlazni napon. Transkonduktansna struktura zahteva strujnu polarizaciju, dok kaskodna strukturazahteva i naponsku polarizaciju. Stoga se sve osnovne analogne strukture mogu podeliti na sledećinačin:transkonduktansne strukture: zajednički sors, zajednički drejn, kaskodni stepen, diferencijalni pari njegove kaskodirane varijante,strukture opterećenja: prosta i kaskodirana strujna ogledala, i t kt l i ij t i k k di t j l d l t i t k di dstrukture za polarizaciju: prosta i kaskodirana strujna ogledala, tranzistor vezan kao dioda.

Bitno je da sve transkonduktansne strukture imaju isti set projektnih parametara koji utiču naperformanse kola. Isto važi za stepene za polarizaciju i stepene za opterećenje. Ovo omogućavaizvođenje specifikacija i takođe uprošćava proceduru projektovanja.j p j p p p j j

8

Struktuirano projektovanje analognih kola

Analogno kolo se prvo podeli na transkonduktansne i strukture opterećenja i polarizacije. Zatim seAnalogno kolo se prvo podeli na transkonduktansne i strukture opterećenja i polarizacije. Zatim seizvode specifikacije za svaku analognu strukturu iz specifikacija na nivou kola. Pri tome je mogućeproveriti tehnološke granice, verifikovati specifikacije na nivou kola korišćenjem modela ponašanja iliizmeniti topologiju.

P š k l k d lj i j k k ž j l d ji k kPošto svaka analogna struktura predstavlja set tranzistora u projektnom okruženju, poslednji korakje da se izabere odgovarajuće uputstvo za projektovanje (receptura) za svaki tranzistor imajući u viduspecifikacije osnovne analogne strukture. Svaki tranzistor tada može da se dimenzioniše koristećimetodologiju sa nivoom inverzijee odo og ju sa voo ve je

9

Transkonduktansne strukture

Transkonduktansne strukture sa jednim ulazom i jednim izlazom:• ZS, ZD, ZG i kaskodni pojačavač•Diferencijalna V/I konverzija: diferencijalni par i njegove kaskodirane varijante. U b l č j č j i j k i iU oba slučaja značajni projektni parametri su:

• transkonduktansa• izlazna otpornost• l i l• opseg ulaznog signala• opseg izlaznog signala• šum •parazitne kapacitivnosti na ulazu i izlazu•parazitne kapacitivnosti na ulazu i izlazu.

U slučaju diferencijalnih struktura dodatni parametar je ulazni ofset napon. U ovomodeljku određeni su projektni parametri i odgovarajući slučajevi projektovanja koji vode kauputstvima za projektovanje na nivou tranzistorauputstvima za projektovanje na nivou tranzistora.

Zajednički sorsZajednički sors zahteva strujnu polarizaciju koja se istovremeno ponaša kao strukturaZajednički sors zahteva strujnu polarizaciju koja se istovremeno ponaša kao struktura opterećenja. Ova struktura polarizacije - opterećenja je često prost ili kaskodni strujni izvor. Na slici 4.4 je stepen sa zajedničkim sorsom bez detalja polarizacije. Projektni parametri – Prema šemi za male signale sa slike 4.5 naizmenična komponenta

10

j p g pizlazne struje je određena transkonduktansom tranzistora M1:

Pojačavač u spoju sa zajedničkim sorsom

Zajednički sors zahteva strujnu polarizaciju koja se istovremeno ponaša kao strukturaopterećenja. Ova struktura polarizacije - opterećenja je često prost ili kaskodni strujni izvor.Na slici je dat stepen sa zajedničkim sorsom bez detalja polarizacije.P j kt i t iProjektni parametri:

Prema šemi za male signale sa slike naizmenična komponenta izlazne struje je određenatranskonduktansom tranzistora M1.

Ako je izlazna otpornost RL strukture za polarizaciju veća od izlazne otpornosti samog ZS,naponsko pojačanje je približno jednako unutrašnjem pojačanju

Očigledno, izlazna provodnost gDS1 postaje važan parametar, pošto ograničava ukupnu izlaznuotpornost.

11

o po os .

Opseg promene izlaznog napona ograničen je sa jedne strane naponom zasićenja M1 VDSsat1 , a sadruge strane naponom koji diktira struktura za polarizaciju.

Parazitna kapacitivnost na ulazu je približnop j p

i l j ibliž C K iti t C ij č t št ij t š ji da na izlazu je približno CGD1. Kapacitivnost CL nije uračunata pošto ona nije unutrašnji deo osnovneanalogne strukture.

U praksi je ulazna kapacitivnost kritičnija pošto ograničava vremenski odziv (brzinu) pojačavačkogstepena. Stoga se ona obično aproksimira unutrašnjom kapacitivnošću zbog oksida gejta tranzistora, Coxp g p j p g g j , oxW1 L1, koja postaje važan projektni parametar.

Stoga, projektni parametri za zajednički sors su sledeći parametri tranzistora M1:•transkonduktansa gm1i l k d kt•izlazna konduktansa gDS1

•napon zasićenja VDSsat1 , i•unutrašnja kapacitivnost zbog oksida gejta .

Projektni slučajevi:Projektni slučajevi:Moguće su sledeće situacije pri projektovanju:

• izlazna konduktansa + transkonduktansa• izlazna konduktansa + napon zasićenja• transkonduktansa + parazitne kapacitivnosti• izlazna konduktansa + napon zasićenja + parazitne kapacitivnosti.

12

•EKV model

Strong Inversion: /oxC W L

Weak Inversion: 02

0 0, 2GS S S TD

t t t t

V nV V VVnV V V nV

D D D tI I e e e I n V e

Model za male signale

4 100 mVDsat tV V

Strong Inversion:Strong Inversion:

Weak inversion:Weak inversion:

13

# CS design:

V V sC g V V g V s C C C ,in out gd m in out ds out L L dsV V sC g V V g V s C C C

1 gd

out m m

sCV g g

1 /in ds L gd dsV g s C C g

1 gdj CV j V g g

1 /out out m m

in in ds L gd ds

V j V g gH j jV j V g j C C g

mgA mg ds dsg g0

m

ds

gAg

mZ

gd

gC

ds dsP

L gd L

g gC C C

m ds mg g gGBW A

14

0 Pds L L

GBW Ag C C

Slew-rate:

DI

Maksimalna vrednost izlaznog napona:

D

L

ISRC

,maxin T

out DD Dsat DDV VV V V V

n

Intrinsic gain:

0m mg gA U L

Proizvod pojačanja i propusnog opsega:

0 ads D

A U Lg I

Im m mD

L D L D

g g gIGBW SRC I C I

mgGBW m

DSR I

15

Maksimum gm/ID:

Primer:

Parametri tehnologije:

602 10 MHz, A 60dB, 4 10 V/s, 1pF, 330 μW, 3.3 VL D DDGBW SR C P V

2011 V/μm, 39.6 μA/V , 1.4, 0.57 Va p ox TU C n V

16

Pojačavač u spoju sa zajedničkim drejnom

S≠B

S=B

17

•Najmanji opseg napona ΔV se ima kada tranzistor radi u slaboj i umerenoj inverziji•Parametri dizajna su:

transkonduktansa gmtranskonduktansa gmnapon zasićenja VDSsat1opseg napona ΔVunutrašnja kapacitivnost gejt-oksid

•Sors i osnovu spojiti da bi se dobilo pojačanje što bliže jedinici, a za dužinu kanala izabratiLmin•Budući da se napon zasićenja VDSsat i opseg izlaznog napona menjaju na isti način, jedinimogući scenarijo pri projektovanju je napon zasićenja + suma parazitnih kapacitivnostimogući scenarijo pri projektovanju je napon zasićenja + suma parazitnih kapacitivnosti.Optimalna oblast rada je umerena inverzija sa faktorom inverzije u opsegu 1 < IF < 10.

Pojačavač u spoju sa zajedničkim gejtom

18

S ≠ B

S = B

19

Parametri pri dizajnutranskonduktansa gmIzlazna provodnost gdsIzlazna provodnost gdssopstveno pojačanjenapon zasićenja VDSsat1kapacitivnost gejt-sors

Mogući slučajevi projektovanja:izlazna provodnost+transkonduktansaizlazna provodnost+pojačanjeizlazna provodnost+pojačanjetranskonduktansa+pojačanjepojačanje+ napon zasićenjapojačanje+ napon zasićenja+parazitne kapacitivnosti

Kaskodni pojačavač (Cascode or Telescopic Cascode)

20

•Što se tiče uticaja parazitskih kapacitivnosti, najkritičnija je kapacitivnost koja se vidi u tačkiCP. Ulazna kapacitivnost je smanjena u odnosu na zajednički sors, dok je izlaznakapacitivnost određena kapacitivnostima tranzistora M2kapacitivnost određena kapacitivnostima tranzistora M2

11 1 1 1 1

2(1 ) 1 m

in gs gd gd gs gdm

gC C c A C Cg

C C c

•Da bi se obezbedio maksimalni hod izlaznog napona VBIAS treba da drži tranzistor M1 ublizini granice triodne oblasti i zasićenja

1 2out gd dbC C c

blizini granice triodne oblasti i zasićenja

gde ΔV predstavlja sigurnosnu marginu do triodne oblasti ( obično se fiksira na 50 mV ilieksperimentalno podesi tako da nadoknadi promenu nastalu usled temperaturnih varijacija ) .

Minimalni izlazni napon je

21

Parametri tranzistora M1 pri dizajnu su:•transkonduktansa gm1•izlazna provodnost gDS1•izlazna provodnost gDS1•napon zasićenja VDSsat1•unutrašnja kapacitivnost gejt-oksid

S druge strane, dizajn parametri tranzistora M2 su•transkonduktansa gm2•izlazna provodnost gDS2•napon zasićenja VDSsat2•napon zasićenja VDSsat2•unutrašnje pojačanje Ai2•unutrašnja kapacitivnost gejt-oksid

Projektovanje se izvodi prema jednoj od sledećih opcija koje zahtevaju strategijuoptimizacije:•izlazna provodnost+ transkonduktansa•transkonduktansa + napon zasićenja•transkonduktansa + napon zasićenjaDizajn tranzistora M2 obično zahteva kompromisno projektovanje:•pojačanje +napon zasićenja•pojačanje +napon zasićenja+parazitne kapacitivnosti•Izlazna provodnost+napon zasićenja+parazitne kapacitivnosti

22

Folded Cascode (presavijeni kaskodni) pojačavač

•Projektuje se na isti način kao i obični (telescopic) kaskodni pojačavač. Dodatnistepen slobode pruža strujni izvor Ibias1. Pomoću Vbias se postavlja da napon nadodatnom strujnom izvoru bude što manji, čime se postiže maksimalni hodizlaznog napona.

Diferencijalni pojačavačj p j

23

Parametri dizajna diferencijalnog pojačavača su:• ekvivalentna transkonduktansa gm• napona zasićenja diferencijalnog para VDPsat• napona zasićenja diferencijalnog para VDPsat• diferencijalni ulazni opseg• opseg zajedničkog signala• ulazna kapacitivnost• ekvivalentni šum• ekvivalentni offset

•Parametar koji se koristi kao mera opsega diferencijalnog ulaznog signala se zove naponzasićenja diferencijalnog pojačavača VDPsat.

Kao što se vidi napon VDPsat je obrnuto proporcionalan sa gm/Idsat i zavisi od faktora

24

•Kao što se vidi napon VDPsat je obrnuto proporcionalan sa gm/Idsat i zavisi od faktorainverzije

•Kada se oba ulazna signala menjaju na isti način, opseg ulaznog CM signala treba da budedefinisan U tom opsegu se, pri projektovanju, smatra da je diferencijalna transkonduktansakonstantna Greška koja postoji je posledica erlijevog efekta i ona se uzima u obzir tek poslekonstantna. Greška koja postoji je posledica erlijevog efekta i ona se uzima u obzir tek poslesimulacija.•Integrisani tranzistori u diferencijalnom pojačavaču nikada nemaju iste karakteristike i zbogtoga postoji razdešenost prenosne karakteristike, odnosno naponski i strujni ofset. KodCMOS diferencijalnih pojačavača postoji samo naponski ofset, koji se manifestuje razlikomnapona na gejtovima diferencijalnog para tranzistora pri istoj polarizaciji.•Pri fabrikaciji, kod diferencijalnog para tranzistora se razlikuju širina kanala, dužina kanala,napon praga i μnCoxnapon praga i μnCox

25

Jaka inverzija:

U idealnom slučaju tranzistori imaju istestruje drejna pri istim ulaznim naponimaVin+ i Vin-Zbog razdešenosti parametaratranzistora, struje drejna nisu iste

•Definišimo ulazni ofset napona Vos,in kao napon koji treba dovesti na ulaz diferencijalnogpojačavača tako da diferencijalni par tranzistora ima iste struje drejna.

•Čak i u odsustvu varijacija parametara procesa postoji preciznost sa kojom se dati

26

•Čak i u odsustvu varijacija parametara procesa, postoji preciznost sa kojom se datiproces može realizovati. Broj atoma primesa u kanalu kod modernih tranzistora je oko100!

•Modelovanje razdešenosti preko slučajnih promenljivih

Standardna devijacija se uzima kao mera razdešenosti, a razdešenost paramatara koji semenjaju prema Gausovoj raspodeli se aproksimira kaomenjaju prema Gausovoj raspodeli se aproksimira kao

Matematički i eksperimentalno je dobijeno da važi

gde su konstante AVTH i AK faktori proporcionalnosti koji se ponekad daju u opisu procesaza dizajn integrisanih kola sa datom tehnologijom, ili kao deo Monte-Carlo modela prisimulaciji.! Bolja uparenost se postiže sa većim dimenzijama tranzistora jer je tako standardnadevijacija razdešenosti parametara manja.

M J M Pelgrom H P Tuinhout M Vertregt “Transistor Matching in Analog CMOS Applications ” IEDM Dig

27

M.J.M. Pelgrom, H.P. Tuinhout, M. Vertregt, Transistor Matching in Analog CMOS Applications, IEDM Dig. Of Tech. Papers, pp. 34.1.1-34.1.4, Dec. 1998.

Razdešenost parametara u tipičnom 0.18u CMOS procesu:

Parametar VrednostParametar Vrednost vtA MOS

Δβ/βA MOS5 mV-μm

1 %-μm

ΔI /IA BJTS S

Δβ/βA BJT

2 %-μm

4 %-μm

ΔC/CA MIM cap

ΔR/RA poly res

1 %-μm

3 %-μm

•Poredjenje razdešenosti diferencijalnih pojačavača sa bipolarnim i sa MOS tranzistorima ujakoj inverziji:

2 2ln C SR IV V R R I I

C SR IV V

,1 1

ln , ,OS BJT t S SC S

V V R R I IR I

,OS BJT tC S

V VR I

1

,C S m C S

OS BJT tR I g R IV V

R I I R I

C S C C SR I I R I

1/ /2 / /

GS T mD DOS T T

W L W LV V gR RV V VR W L I R W L

28

2 / /D D DR W L I R W L

Bipolarni tranzistor:20.7 μm 2.4%S

S

IE I

AA

MOS tranzistor:

μS

S

E IEI A

20 μm 0 2 μm 2 5 mVTHVAW L 20 μm, 0.2 μm 2.5 mV

THVW LWL

// 0.5 %

AWL

Zanemarujući devijaciju otpornosti u kolektoru/drejnu, dobija se

, 26 mV 0.024 0.62 mVSOS BJT t

S

IV VI

SI

1 12 2

,/ /

/ /m m

OS MOS T TD D

W L W Lg gV V VI W L I W L

1

2 22 2,

/2.5 mV 100mV 0.01 2.69 mV

/m

OS MOS THD

W LgV VI W L

Dakle, diferencijalni pojačavač sa bipolarnim tranzistorima ima 5-10 puta manju devijacijunaponskog ofseta od diferencijalnog pojačavača sa MOS tranzistorima. Da bi se odstupanjekod MOS diferencijalnog pojačavača smanjilo potrebno je da se upotrebe tranzistori sa većim

29

kod MOS diferencijalnog pojačavača smanjilo potrebno je da se upotrebe tranzistori sa većimdimenzijama.

U opštem slučaju razlika napona na gejtovima u funkciji promene parametara β, VT0 i n je

U jakoj inverziji:

U slaboj inverziji:

Standardna devijacija razdešenosti dva tranzistora, izražena preko napona gejt-sors, je

Primenjena na diferencijalni pojačavač standardna devijacija naponskog ofseta postaje

Na sledećoj slici je prikazana zavisnost razdešenosti napona na gejtu NMOS tranzistora uCMOS 0.35um tehnologiji. Razdešenost se smanjuje kada je tranzistor u slaboj i umerenojinverziji jer se gm/Idsat povećava sa smanjivanjem koeficijenta inverzije.

30

Oćekivano je i da se razdešenost napona na gejtu smanjuje kada se dimenzije tranzistorapovećavaju.

•Tranzistori u kaskodnom izlaznom stepenu nemaju uticaj na naponski ofset na ulazu, anjihov doprinos ekvivalentnom šumu na ulazu se može zanemariti

Parametri dizajna diferencijalnog pojačavača su:• Transkonduktansa gm1• Napon zasićenja VDSsat1p j• Unutrašnja kapacitivnost gejt-oksid• Ukupni šum

31

Karakteristični slučajevi projektovanja diferencijalnog pojačavača

a) Kada je diferencijalni pojačavač na ulazu pojačavača sa negativnom reakcijom

•Zbog NPS diferencijalni ulazni signal je uvek mali, dok mu je srednja vrednost približno nula.Oba tranzistora imaju istu transkonduktansu i isti faktor inverzije, pa je

•Napon na sorsu diferencijalnog para tranzistora je

•Poželjno je da su sors i osnova kratkospojeni, kada je (n)=1, jer je tada overdrive manji.Takođe je dobro izolovati u posebnu oblast diferencijalni par radi izolacije od ostatkapojačavača i izvora smetnji i šuma

32

pojačavača i izvora smetnji i šuma.

Dizajn tranzistora u diferencijalnom paru se obavlja na isti način kao i dizajn jednogizolovanog tranzistora u spoju sa zajedničkim sorsom, a mogući slučajevi projektovanja su:

• transkonduktansa+napon zasićenja• transkonduktansa+napon zasićenja• transkonduktansa+napon šuma• transkonduktansa+parazitne kapacitivnosti• transkonduktansa+naponski ofset• transkonduktansa+parazitne kapacitivnosti+naponski ofset

Kada tranzistor radi u slaboj inverziji razdešenost se smanjuje, samim tim i naponski ofset,dok je transkonduktansa sa maksimalnom efikasnošću.Kada se traži brži odziv i malapotrošnja kompromisno se uzima da je faktor inverzije IF=1potrošnja, kompromisno se uzima da je faktor inverzije IF=1.

b) Diferencijalni pojačavač se nalazi u konfiguraciji jediničnog pojačavača

Tada je ulazni diferencijalni signal mali, dok je zajednički signal veliki. U ovom slučaju obatranzistora u diferencijalnom paru tranzistora rade u istoj oblasti inverzije sa strujom strujnogizvora koja se menja sa zajedničkim signalom. Ova promena je utoliko manja ukoliko je strujniizvor sa većom izlaznom otpornošćuizvor sa većom izlaznom otpornošću.

Da bi se smanjio uticaj zajedničkog signala na struju strujnog izvora, samim tim i natranskonduktansu i unutrašnje pojačanje, potrebno je ograničiti promenu zajedničkog signala,ili realizovati bolji strujni izvor. Na žalost bolji struujni izvori imaju kaskadno vezana dvatranzistora, čime se opseg zajedničkog signala smanjuje

Opseg zajedničkog signala zavisi od oblasti inverzije, kao što je prikazano na sledećoj slici

33

Najčešći slučaj projektovanja je transkonduktansa+napon zasićenja+opseg zajedničkogsignala (CMIR-Common Mode Input Range)Po sva tri parametra je najbolje da se izabere oblast umerene inverzijePo sva tri parametra je najbolje da se izabere oblast umerene inverzijeUkoliko je potreban opseg zajedničkog signala rail-to-rail onda se mogu upotrebiti dvaparalelna diferencijalna pojačavača, jedan sa NMOS i drugi sa PMOS tranzistorima.Posebnim kolima se može postići da NMOS diferencijalni pojačavač prestaje da radi priniskim naponima zajedničkog signala, PMOS diferencijalni pojačavač prestaje da radi privisokim naponima zajedničkog signala, dok su oko nulte vrednosti zajedničkog signala obadiferencijalna pojačavača aktivna. Time se postiže da je minimalna vrednost zajedničkogsignala određena ulaskom u triodnu oblast PMOS tranzistora a maksimalna vrednostsignala određena ulaskom u triodnu oblast PMOS tranzistora, a maksimalna vrednostulaskom u triodnu oblast NMOS tranzistora

34

c) Diferencijalni par u pojačavaču sa CMFB

Tada je velika varijacija diferencijalnog napona na ulazu pojačavača dok je zajedničkiTada je velika varijacija diferencijalnog napona na ulazu pojačavača, dok je zajedničkisignal praktično konstantan. U tom slučaju je potrebno da opseg napona zasićenjadiferencijalnog ulaznog napona bude što veći, što znači da je potrebno da tranzistori rade uoblasti jake inverzije

Projektovanje se obavlja prema zahtevu:Projektovanje se obavlja prema zahtevu:transkonduktansa+napon zasićenjadiferencijalnog para, a za optimalno rešenje jedobar početni uslov IF=1. Alternativna rešenjasu u dodatnim kolima koja linearizujutranskonduktansu.

35

Strukture opterećenja

Prosto strujno ogledaloProsto strujno ogledalo

a) Opterećenje je nesimetrično i služi za svođenje na jednostruki (nesimetrični) izlaz Zboga) Opterećenje je nesimetrično i služi za svođenje na jednostruki (nesimetrični) izlaz. ZbogErlijevog efekta različite su struje drejna tranzistora M1 i M2.

b) Opterećenje je simetrično ako su drejnovi tranzistora M1 i M2 na istom potencijalu.Obično se sa drejnova vraća povratna sprega CMFB, koja izjednačava napone nadrejnovima za zajednički signal.

Razdešenost strujnog ogledala:1 2 1m THI I I g V I

1 2 1

1 1

m TH

mTH

g

gI VI I

2

2 2

1 1

mTH

gI VI I

361 1

20 μm, 0.2 μm, 10 S 2.54%mg IW LI I

•Parametri dizajna strujnog ogledala:oIzlazna provodnost treba da bude što manja, ili da bude manja od izlazne provodnostitranskonduktansne struktureoNapon zasićenjaoParazitne kapacitivnosti limitiraju brzinu odzivaoEkvivalentni šum

St ti tičk d š t t joStatistička razdešenost struja

Dizajn tranzistora u strujnom ogledalu se obavlja prema sledećim parametrima:oIzlazna provodnost+napon zasićenjaoIzlazna provodnost + napon zasićenja +ekvivalentni šum

Izlazna provodnost + napon zasićenja +oIzlazna provodnost + napon zasićenja +parazitne kapacitivnostioIzlazna provodnost + napon zasićenja +razdešenost strujajBudući da je standardna devijacija razdešenostistruja direktno srazmerna sa gm/Idsat, oblast ukojoj je poželjno da rade tranzistori u strujnomogledalu je jaka inverzija Kada se želiogledalu je jaka inverzija. Kada se želiminimizirati napon zasićenja, tada se ide naIF=10, ili u umerenu inverziju sa povećanomširinom i dužinom kanala kw/kL, k>1.

37

Kada je površina čipa namenjena za strujna ogledala fiksna, razdešenost se može smanjitipovećavanjem overdrive napona, ali se tada napon zasićenja povećava Vdsat=Vov. Primer ujednom CMOS 0 18u procesu je dat na slicijednom CMOS 0.18u procesu je dat na slici

Dodatni faktor koji doprinosi razdešenosti strujastrujnog ogledala je pad napona duž linija veza

1 2 m wireI I I g V 1 2 m wireg

1 1

mwire

gI VI I

38

I ovaj efekat zahteva rad tranzistora u oblasti jakeinverzije

Razdešenost je nešto drugačija kada se strujno ogledalo koristi kao simetrično opterećenjeu drejnovima transkonduktansne strukture

Kaskodno strujno ogledaloo Obezbeđuje bolje preslikavanje struje, zahteva dodatna kola za polarizaciju i ima većij j p j j , p jnapon zasićenja u odnosu na prosto strujno ogledalo.o Šum i uticaj na razdešenost diferencijalnog para treba da bude što manji

Parametri dizajna su:Parametri dizajna su:o Izlazna provodnost (otpornost)o napon zasićenja, minimalno Vdsat1+Vdsat2o Parazitne kapacitivnosti gejt-oksid

39

p g joekvivalentni šumo razdešenost

• Projektovanje tranzistora M1 i M2 se izvodi na isti način kao i u prostom strujnomogledalu, dok se tranzistori M3 i M4 (u spoju sa zajedničkim gejtom) izabiraju na istinačin kao i u kaskodnim transkonduktansnim strukturama.način kao i u kaskodnim transkonduktansnim strukturama.

Strukture za polarizaciju pojačavača

U integrisanim kolima se koristi jedan izvor referentne struje koji je temeperaturno stabilan i• U integrisanim kolima se koristi jedan izvor referentne struje, koji je temeperaturno stabilan i,u određenom opsegu,nezavisan od napona napajanja, za napajanje svih drugih kola. Ovajstrujni izvor se koristi za naponsku i strujnu polarizaciju svih ostalih kola.

Polarizacija naponomSe uglavnom obavlja pomoću MOS tranzistora u diodnim spojevima kao što je prikazano naSe uglavnom obavlja pomoću MOS tranzistora u diodnim spojevima, kao što je prikazano naslici. Pomoću struje glavnog strujnog izvora se dobijaju struje za polarizaciju MOS tranzistora

40

a)

b) 1 2 02BIAS GS GS TV V V V

c) M2 i M1 čine jedan ekvivalentni tranzistorkod koga je

Kada su potrebni mali naponi za polarizaciju kola koristi se kolo prikazano na sledećoj slici

Polarizacija strujom•Obavlja se pomoću strujnih•Obavlja se pomoću strujnihogledala

•Prosto strujno ogledalo

41

•Kaskodno strujno ogledalo

•Strujna polarizacija u jednom integrisanom kolu pomoću spoljašnjeg strujnog izvora•Strujna polarizacija u jednom integrisanom kolu pomoću spoljašnjeg strujnog izvora

42

•Strujna polarizacija u jednom integrisanom kolu pomoću unutrašnjeg strujnog izvora

43

44