of 174/174
Operationsliste S7-300 CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPU Diese Operationsliste ist Bestandteil der Dokumentationspakete mit den Bestellnummern: 6ES7398-8FA10-8AA0 6ES7198-8FA01-8AA0 06/2008 A5E00105516-10

Operationsliste S7-300 CPU 31xC, CPU 31x, IM 151-7 CPU, IM ... · Operationsliste S7-300 CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPU Diese

  • View
    32

  • Download
    0

Embed Size (px)

Text of Operationsliste S7-300 CPU 31xC, CPU 31x, IM 151-7 CPU, IM ... · Operationsliste S7-300 CPU 31xC,...

  • Operationsliste S7-300

    CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPU

    Diese Operationsliste ist Bestandteil derDokumentationspakete mit den Bestellnummern:

    6ES7398-8FA10-8AA06ES7198-8FA01-8AA0

    06/2008A5E00105516-10

  • Wir haben den Inhalt der Druckschrift auf Übereinstimmung mit derbeschriebenen Hard-und Software geprüft. Dennoch können Ab-weichungen nicht ausgeschlossen werden, so dass wir für die voll-ständige Übereinstimmung keine Gewähr übernehmen. Die Anga-ben in dieser Druckschrift werden regelmäßig überprüft, und not-wendige Korrekturen sind in den nachfolgenden Auflagen enthal-ten. Für Verbesserungsvorschläge sind wir dankbar.

    HaftungsausschlussCopyright � Siemens AG 2008 All rights reseserved

    Weitergabe sowie Vervielfältigung dieser Unterlage, Verwertungund Mitteilung ihres Inhalts ist nicht gestattet, soweit nichtausdrücklich zugestanden. Zuwiderhandlungen verpflichten zuSchadenersatz. Alle Rechte vorbehalten, insbesondere für denFall der Patenterteilung oder GM-Eintragung

    Siemens AGIndustry SectorPostfach 484890437 NÜRNBERG / DEUTSCHLAND

    © Siemens AG 2008Technische Änderungen vorbehalten.

    A5E00105516-10

  • Teillisten für PROFIBUS DP

    1Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Inhaltsverzeichnis

    Gültigkeitsbereich der Operationsliste 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Operanden und Parameterbereiche 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Abkürzungen 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Register 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Adressierungsbeispiele 18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Beispiel zur Pointerberechnung 21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Ausführungszeiten bei indirekter Adressierung 22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP 25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Operationsliste 30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Verknüpfungsoperationen mit Bitoperanden 31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Verknüpfungsoperationen von Klammerausdrücken 37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    ODER-Verknüpfung von UND-Funktionen 39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Verknüpfungsoperationen mit Timern und Zählern 40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Verknüpfungsoperationen mit dem Inhalt von AKKU1 45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Verknüpfungsoperationen mit Anzeigenbits 47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Flankenoperationen 50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Setzen/Rücksetzen von Bitoperanden 52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

  • Inhaltsverzeichnis

    2Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    VKE direkt beeinflussende Operationen 55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Zeitoperationen 57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Zähloperationen 59. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Ladeoperationen 61. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Ladeoperationen für Timer und Zähler 66. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Transferoperationen 67. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Lade- und Transferoperationen für Adressregister 73. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Lade- und Transferoperationen für das Statuswort 75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Ladeoperationen für DB-Nummer und DB-Länge 76. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Festpunktarithmetik (16 Bit) 77. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Festpunktarithmetik (32 Bit) 78. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Gleitpunktarithmetik (32 Bit) 79. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Quadratwurzel, Quadrat (32 Bit) 81. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Logarithmusfunktion (32 Bit) 82. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Trigonometrische Funktionen (32 Bit) 83. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Addition von Konstanten 84. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Addition über Adressregister 85. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

  • Inhaltsverzeichnis

    3Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Vergleichsoperationen mit Ganzzahl (16 Bit) 86. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Vergleichsoperationen mit Ganzzahl (32 Bit) 87. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Vergleichsoperationen (32-Bit-Realzahlen) 88. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Schiebeoperationen 89. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Rotieroperationen 92. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    AKKU-Transferoperationen, Inkrementieren, Dekrementieren 93. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Bildoperation, Nulloperation 94. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Datentyp-Umwandlungsoperationen 95. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Komplementbildung 97. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Baustein-Aufrufoperationen 98. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Baustein-Endeoperationen 100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Tausche Datenbausteine 101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Sprungoperationen 102. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Operationen für das Master Control Relay (MCR) 107. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Organisationsbausteine (OB) 108. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Funktionsbausteine (FB) 115. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Funktionen (FC) 115. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

  • Inhaltsverzeichnis

    4Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Datenbausteine 116. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Speicherbedarf der SFBs für die integrierten Ein- und Ausgänge 117. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Systemfunktionen (SFC) 118. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Systemfunktionsbausteine (SFB) 134. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Standard-Funktionsbausteine für S7-Kommunikation über CP bzw. integrierte PROFINET-Schnittstelle 140. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Funktionsbausteine für offene Kommunikation über Industrial Ethernet 142. . . . . . . . . . . . . . . . . . . . . . . . . . .

    IEC-Funktionen 143. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    SZL-Teilliste 147. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Teillisten für PROFIBUS DP 156. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Teillisten für S7-Kommunikation und PROFINET 159. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

    Alphabetisches Verzeichnis der Operationen 162. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

  • Gültigkeitsbereich der Operationsliste

    5Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Gültigkeitsbereich der Operationsliste

    CPU Bestellnummer Ab Erzeugnisstand (Version) Im Folgenden bezeichnet als

    Firmware

    CPU 312 6ES7 312-1AE13-0AB0 V2.6 312

    CPU 312C 6ES7 312-5BE03-0AB0

    CPU 313C 6ES7 313-5BF03-0AB0 V2.6 31x

    CPU 313C-2 PtP 6ES7 313-6BF03-0AB0

    CPU 313C-2 DP 6ES7 313-6CF03-0AB0

    CPU 314 6ES7 314-1AG13-0AB0

    CPU 314C-2 PtP 6ES7 314-6BG03-0AB0

    CPU 314C-2 DP 6ES7 314-6CG03-0AB0

    CPU 315-2 DP 6ES7 315-2AG10-0AB0 V2.6 31x oder 315

    CPU 315-2 PN/DP 6ES7 315-2EH13-0AB0 V2.6 315 oder 315 PN

    CPU 315T-2 DP 6ES7 315-6TG10-0AB0 V2.4 315 oder 315T

    CPU 317-2 DP 6ES7 317-2AJ10-0AB0 V2.6 31x, 317

    CPU 317-2 PN/DP 6ES7 317-2EK13-0AB0 V2.6 317 oder 317 PN

    CPU 317T-2 DP 6ES7 317-6TJ10-0AB0 V2.4 317 oder 317T

  • Gültigkeitsbereich der Operationsliste

    6Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    CPU Bestellnummer Ab Erzeugnisstand (Version) Im Folgenden bezeichnet als

    Firmware

    CPU 319-3 PN/DP 6ES7 318-3EL00-0AB0 V2.7 319 oder 319 PN

    BM 147-1 CPU 6ES7 147-1AA10-0XB0 V2.1.0 147

    BM 147-2 CPU 6ES7 147-2AA00-0XB0 V2.1.0 147

    IM 151-7 CPU 6ES7 151-7AA20-0AB0 V2.6 151-7 1)

    IM 151-8 CPU 6ES7 151-8AB00-0AB0 V2.7 151-8 1)

    IM 154-8 CPU 6ES7 154-8AB00-0AB0 V2.5 154

    1) wenn die Werte für die IM151-7 CPU und die IM 151-8 CPU gelten, dann steht in der Operationsliste nur “151”

  • Operanden und Parameterbereiche

    7Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Operanden und Parameterbereiche

    OperandParameterbereiche

    BeschreibungOperand31x, 147, 151, 154 317 319

    Beschreibung

    A 0.0 bis 127.7 (einstellbar bis 2047.71))

    0.0 bis 255.7 (einstellbar bis 2047.71))

    0.0 bis 255.7 (einstellbar bis 4095.7)

    Ausgang (im PAA)

    AB 0 bis 127 (einstellbar bis 20471))

    0 bis 255 (einstellbar bis 20471))

    0 bis 255 (einstellbar bis 4095)

    Ausgangsbyte (im PAA)

    AW 0 bis 126 (einstellbar bis 20461))

    0 bis 254 (einstellbar bis 20461))

    0 bis 254 (einstellbar bis 4094)

    Ausgangswort (im PAA)

    AD 0 bis 124 (einstellbar bis 20441))

    0 bis 252 (einstellbar bis 20441))

    0 bis 252 (einstellbar bis 4092)

    Ausgangsdoppelwort (im PAA)

    1) nur CPU 315-2 PN/DP, CPU 317-2 DP, CPU 317-2 PN/DP, IM 151-8 CPU und IM 154-8 CPU

  • Operanden und Parameterbereiche

    8Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    ParameterbereicheParameterbereiche

    Operand 31xC, 312, 314,147, 151-7

    315, 154 151-8 317 319Beschreibung

    DBX 0.0 bis 16383.7 0.0 bis16383.7

    0.0 bis65535.7

    0.0 bis65535.7

    0.0 bis65535.7

    Datenbit im Datenbaustein

    DB 1 bis 511 1 bis 1023 1 bis 511 1 bis 2047 1 bis 4095 Datenbaustein

    DBB 0 bis 16383 0 bis 16383 0 bis 65535 0 bis 65535 0 bis 65535 Datenbyte im DB

    DBW 0 bis 16382 0 bis 16382 0 bis 65534 0 bis 65534 0 bis 65534 Datenwort im DB

    DBD 0 bis 16380 0 bis 16380 0 bis 65532 0 bis 65532 0 bis 65532 Datendoppelwort im DB

    DIX 0.0 bis 16383.7 0.0 bis16383.7

    0.0 bis65535.7

    0.0 bis65535.7

    0.0 bis65535.7

    Datenbit im Instanz-Datenbaustein

    DI 1 bis 511 1 bis 1023 1 bis 511 1 bis 2047 1 bis 4095 Instanz-DB

    DIB 0 bis 16383 0 bis 16383 0 bis 65535 0 bis 65535 0 bis 65535 Datenbyte im Instanz-DB

    DIW 0 bis 16382 0 bis 16382 0 bis 65534 0 bis 65534 0 bis 65534 Datenwort im Instanz-DB

    DID 0 bis 16380 0 bis 16380 0 bis 65532 0 bis 65532 0 bis 65532 Datendoppelwort im Instanz-DB

  • Operanden und Parameterbereiche

    9Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    OperandParameterbereiche

    BeschreibungOperand31x, 147, 151, 154 317 319

    Beschreibung

    E 0.0 bis 127.7 (einstellbar bis 2047.71))

    0.0 bis 255.7 (einstellbar bis 2047.71))

    0.0 bis 255.7 (einstellbar bis 4095.7)

    Eingang (im PAE)

    EB 0 bis 127 (einstellbar bis 20471))

    0 bis 255 (einstellbar bis 20471))

    0.0 bis 255.7 (einstellbar bis 4095)

    Eingangsbyte (im PAE)

    EW 0 bis 126 (einstellbar bis 20461))

    0 bis 254 (einstellbar bis 20461))

    0.0 bis 255.7 (einstellbar bis 4094)

    Eingangswort (im PAE)

    ED 0 bis 124 (einstellbar bis 20441))

    0 bis 252 (einstellbar bis 20441))

    0.0 bis 255.7 (einstellbar bis 4092)

    Eingangsdoppelwort (im PAE)

    Parameterbereiche

    Operand 312 313C, 314, 314C, 315, 147, 151-7, 151-8, 154

    317 / 319Beschreibung

    L 0.0 bis 255.7 0.0 bis 509.7 0.0 bis 1023.7 Lokaldaten

    LB 0 bis 255 0 bis 509 0 bis 1023 Lokaldatenbyte

    LW 0 bis 254 0 bis 508 0 bis 1022 Lokaldatenwort

    LD 0 bis 252 0 bis 506 0 bis 1020 Lokaldaten-Doppelwort

    1) nur CPU 315-2 PN/DP, CPU 317-2 DP, CPU 317-2 PN/DP, IM 151-8 CPU und IM 154-8 CPU

  • Operanden und Parameterbereiche

    10Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Parameterbereiche

    Operand 312 313C, 314,314C, 147, 151

    315, 154317 319

    Beschreibung

    M 0.0 bis 127.7 0.0 bis 255.7 0.0 bis 2047.7 0.0 bis 4095.7 0.0 bis 8191.7 Merker

    MB 0 bis 127 0 bis 255 0 bis 2047 0 bis 4095 0 bis 8191 Merkerbyte

    MW 0 bis 126 0 bis 254 0 bis 2046 0 bis 4094 0 bis 8190 Merkerwort

    MD 0 bis 124 0 bis 252 0 bis 2044 0 bis 4092 0 bis 8188 Merkerdoppelwort

    Operand Alle CPUs ausser 315,151-8, 154, 317 und 319

    315, 151-8,154

    317 319 Beschreibung

    PAB 0 bis 1023 0 bis 2047 0 bis 8191 0 bis 8191 Peripherieausgangsbyte (direkter Peripheriezugriff)

    PAW 0 bis 1022 0 bis 2046 0 bis 8190 0 bis 8190 Peripherieausgangswort (direkter Peripheriezugriff)

    PAD 0 bis 1020 0 bis 2044 0 bis 8188 0 bis 8188 Peripherieausgangs-Doppel-wort (direkter Peripheriezugriff)

    PEB 0 bis 1023 0 bis 2047 0 bis 8191 0 bis 8191 Peripherieeingangsbyte (direk-ter Peripheriezugriff)

    PEW 0 bis 1022 0 bis 2046 0 bis 8190 0 bis 8190 Peripherieeingangswort (direk-ter Peripheriezugriff)

    PED 0 bis 1020 0 bis 2044 0 bis 8188 0 bis 8188 Peripherieeingangs-Doppelwort(direkter Peripheriezugriff)

  • Operanden und Parameterbereiche

    11Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Parameterbereiche

    Operand 312 31x, 147, 151,154 317 319

    Beschreibung

    T 0 bis 127 0 bis 255 0 bis 511 0 bis 2047 Timer (Zeiten)

    Z 0 bis 127 0 bis 255 0 bis 511 0 bis 2047 Zähler

    Parameter – – – – Operand, über Parameter adressiert

    B#16#W#16#DW#16#

    – – – – ByteWortDoppelworthexadezimal

    D# – – – – IEC Datumkonstante

    L# – – – – Ganzzahl-Konstante (32-Bit)

    P# – – – – Pointerkonstante

    S5T#Zeitwert – – – – S5-Zeitkonstante 1) (16-Bit),T#1D_5H_3M_1S_2MS

    T#Zeitwert – – – – Zeitkonstante (16-/32-Bit),T#1D_5H_3M_1S_2MS

    TOD#Zeit-wert

    – – – – IEC-Zeitkonstante,T#1D_5H_3M_1S_2MS

    C# – – – – Zählerkonstante (BCD-codiert)

    1) dient zum Laden der S5-Timer

  • Operanden und Parameterbereiche

    12Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Operand Beschreibung

    Parameterbereiche

    Operand Beschreibung319317

    31x, 147, 151,154

    312

    2# – – – – Binärkonstante

    B (b1,b2)B(b1,b2, b3,b4)

    – – – – Konstante, 2 oder 4 Byte

  • Abkürzungen

    13Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Abkürzungen

    Folgende Abkürzungen verwenden wir in der Operationsliste:

    Abkürzung ... steht für Beispiel

    k8 Konstante (8 Bit) 32

    k16 Konstante (16 Bit) 631

    k32 Konstante (32 Bit) 1272 5624

    i8 Ganzzahl (8 Bit) –155

    i16 Ganzzahl (16 Bit) +6523

    i32 Ganzzahl (32 Bit) –2 222 222

    m Pointer-Konstante P#240.3

    n Binärkonstante 1001 1100

    p Hexadezimalkonstante EA12

    q Realzahl (32-Bit-Gleitpunktzahl) 12.34567E+5

    MARKE symbolische Sprungadresse (max. 4 Buchstaben) ZIEL

    a Byteadresse 2

    b Bitadresse x.1

    c Operandenbereich (Bit) E, A, M, L, DBX, DIX

  • Abkürzungen

    14Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Abkürzung ... steht für Beispiel

    f Timer-/Zähler-Nr. 5

    g Operandenbereich (Byte) EB, AB, PEB, MB, LB, DBB, DIB

    h Operandenbereich (Wort) EW, AW, PEW, MW, LW, DBW, DIW

    i Operandenbereich (Doppelwort) ED, AD, PED, MD, LD, DBD, DID

    r Baustein-Nr. 10

  • Register

    15Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Register

    AKKU1 und AKKU2 (32 Bit breit)

    Die AKKUs sind Register für die Verarbeitung von Bytes, Worten oder Doppelworten. Dazu werden die Operanden in die AKKUs gela-den und dort verknüpft. Das Ergebnis der Operation steht immer im AKKU1.

    Bezeichnungen:

    AKKU Bit

    AKKUx (x = 1 bis 2) Bit 0 bis 31

    AKKUx–L Bit 0 bis 15

    AKKUx–H Bit 16 bis 31

    AKKUx–LL Bit 0 bis 7

    AKKUx–LH Bit 8 bis 15

    AKKUx–HL Bit 16 bis 23

    AKKUx–HH Bit 24 bis 31

  • Register

    16Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Adressregister AR1 und AR2 (32 Bit)

    Die Adressregister enthalten die bereichsinternen oder bereichsübergreifenden Adressen für die registerindirekt adressierendenOperationen. Die Adressregister sind 32 Bit breit.

    Die bereichsinternen bzw. bereichsübergreifenden Adressen haben folgenden Aufbau:

    • bereichsinterne Adresse:

    00000000 00000bbb bbbbbbbb bbbbbxxx

    • bereichsübergreifende Adresse:

    10000yyy 00000bbb bbbbbbbb bbbbbxxx

    Legende: b Byteadressex Bitnummery Bereichskennung (siehe Kapitel Adressierungsbeispiele)

  • Register

    17Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Statuswort (16 Bit)

    Die Anzeigen werden durch die Operationen ausgewertet oder gesetzt.

    Das Statuswort ist 16 Bit breit.

    Bit Belegung Bedeutung

    0 /ER Erstabfrage, Bit kann im Anwenderprogramm nicht beschrieben und ausgewertet werden, da das Bit zur Programmlaufzeit nicht aktualisiert wird.

    1 VKE Verknüpfungsergebnis

    2 STA Status, Bit kann im Anwenderprogramm nicht beschrieben und ausgewertet werden, da das Bit zur Programmlaufzeit nicht aktualisiert wird.

    3 OR Oder, Bit kann im Anwenderprogramm nicht beschrieben und ausgewertet werden, da das Bit zur Programmlaufzeit nicht aktualisiert wird.

    4 OS Überlauf speichernd

    5 OV Überlauf

    6 A0 Ergebnisanzeige

    7 A1 Ergebnisanzeige

    8 BIE Binärergebnis

    9 bis 15 nicht belegt –

  • Adressierungsbeispiele

    18Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Adressierungsbeispiele

    Adressierungsbeispiele Beschreibung

    Unmittelbare Adressierung

    L +27 Lade 16-Bit-Ganzzahl-Konstante ”27” in AKKU1

    L L#–1 Lade 32-Bit-Ganzzahl-Konstante ”–1” in AKKU1

    L 2#1010101010101010 Lade Binärkonstante in AKKU1

    L DW#16#A0F0BCFD Lade Hexadezimalkonstante in AKKU1

    L ’ENDE’ Lade ASCII-Zeichen in AKKU1

    L T#500 ms Lade Zeitwert in AKKU1

    L C#100 Lade Zählerwert in AKKU1

    L B#(100,12) Lade Konstante als 2 Byte

    L B#(100,12,50,8) Lade Konstante als 4 Byte

    L P#10.0 Lade bereichsinternen Pointer in AKKU1

    L P#E20.6 Lade bereichsübergreifenden Pointer in AKKU1

    L –2.5 Lade Realzahl in AKKU1

    L D#1995-01-20 Lade Datum

    L TOD#13:20:33.125 Lade Uhrzeit

  • Adressierungsbeispiele

    19Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Adressierungsbeispiele Beschreibung

    Direkte Adressierung

    U E 0.0 UND-Verknüpfung des Eingangsbits 0.0

    L EB 1 Lade Eingangsbyte 1 in AKKU1

    L EW 0 Lade Eingangswort 0 in AKKU1

    L ED 0 Lade Eingangsdoppelwort 0 in AKKU1

    Indirekte Adressierung Timer/Zähler

    SI T [LW 8] Starte Timer; die Timer-Nr. steht im Lokaldatenwort 8

    ZV Z [LW 10] Starte Zähler; die Zähler-Nr. steht im Lokaldatenwort 10

    Speicherindirekte, bereichsinterne Adressierung

    U E [LD 12]Beispiel: L P#22.2

    T LD 12U E [LD 12]

    UND-Operation; die Adresse des Eingangs steht als Pointer im Lokaldaten-Doppelwort 12

    U E [DBD 1] UND-Operation; die Adresse des Eingangs steht als Pointer im Datendoppelwort 1 des DB

    U A [DID 12] UND-Operation; die Adresse des Ausgangs steht als Pointer im Datendoppelwort 12 des In-stanz-DB

    U A [MD 12] UND-Operation; die Adresse des Ausgangs steht als Pointer im Merkerdoppelwort 12

  • Adressierungsbeispiele

    20Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Adressierungsbeispiele Beschreibung

    Registerindirekte, bereichsinterne Adressierung

    U E [AR1,P#12.2] UND-Operation; die Adresse des Eingangs errechnet sich zu ”Pointerwert im Adressregister 1+PointerP#12.2”

    Registerindirekte, bereichsübergreifende Adressierung

    Für die bereichsübergreifende, registerindirekte Adressierung muß die Adresse zusätzlich eine Bereichskennung in den Bits 24 – 26enthalten. Die Adresse steht im Adressregister.

    Bereichs- Codierung Codierung Bereichkennung binär hexadezimalP 1000 0000 80 PeripheriebereichE 1000 0001 81 EingangsbereichA 1000 0010 82 AusgangsbereichM 1000 0011 83 MerkerbereichDB 1000 0100 84 DatenbereichDI 1000 0101 85 Instanz-DatenbereichL 1000 0110 86 LokaldatenbereichVL 1000 0111 87 Vorgänger-Lokaldatenbereich (Zugriff auf Lokaldaten des aufrufenden

    Bausteins)

    L B [AR1,P#8.0] Lade Byte in AKKU1; die Adresse errechnet sich aus ”Pointerwert im Adressregister 1�Pointer P#8.0”

    U [AR1,P#32.3] UND-Operation; die Adresse des Operanden errechnet sich aus ”Pointerwert im Adressregister 1 + Poin-ter P#32.3”

    Adressierung über Parameter

    U Parameter Der Operand wird über den Parameter adressiert

  • Beispiel zur Pointerberechnung

    21Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Beispiel zur Pointerberechnung

    • Beispiel bei Summe der Bitadressen�7:

    LAR1 P#8.2U E [AR1,P#10.2]

    Ergebnis: Adressiert wird Eingang 18.4 (durch jeweilige Addition der Byte- und Bitadressen)

    • Beispiel bei Summe der Bitadressen�7:

    L MD 0 beliebig berechneter Pointer, z.B. P#10.5LAR1U E [AR1,P#10.7]

    Ergebnis: Adressiert wird Eingang 21.4 (durch Addition der Byte- und Bitadressen mit Übertrag)

  • Ausführungszeiten bei indirekter Adressierung

    22Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ausführungszeiten bei indirekter Adressierung

    Die Ausführungszeiten bei indirekter Adressierung müssen Sie berechnen. Die Berechnung erklären wir Ihnen in diesem Kapitel.

    Zwei Teile einer Anweisung

    Eine Anweisung mit indirekt adressierten Operanden besteht aus zwei Teilen:

    1. Teil: Laden der Adresse des Operanden

    2. Teil: Ausführen der Operation

    Das bedeutet, Sie müssen auch die Ausführungszeit einer Anweisung mit indirekt adressiertem Operanden aus diesen beiden Teilen berechnen.

  • Ausführungszeiten bei indirekter Adressierung

    23Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ausführungszeit berechnen

    Für die Gesamt-Ausführungszeit gilt:Ausführungszeit für das Laden der Adresse

    + Ausführungszeit der Operation= Gesamt-Ausführungszeit der Operation

    Die im Kapitel ”Operationsliste” angegebenen Ausführungszeiten sind die Ausführungszeiten für den 2. Teil einer Anweisung, also fürdas eigentliche Ausführen einer Operation.

    Zu dieser Ausführungszeit müssen Sie noch die Ausführungszeit für das Laden der Adresse des Operanden hinzufügen (siehe folgende Tabelle).

  • Ausführungszeiten bei indirekter Adressierung

    24Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Die Ausführungszeit für das Laden der Adresse des Operanden aus den verschiedenen Bereichen finden Sie in der folgenden Tabelle.

    Ausführungszeit in �s

    Adresse liegt im ...312 31x, 147, 151,

    154317 319

    Merkerbereich MWort (für Zeiten, Zähler und Bausteinaufrufe)Doppelwort

    0,71,6

    0,40,9

    0,080,21

    0,020,05

    Datenbaustein DB/DIWort (für Zeiten, Zähler und Bausteinaufrufe)Doppelwort

    1,53,7

    0,82,0

    0,200,25

    0,020,05

    Lokaldatenbereich LWort (für Zeiten, Zähler und Bausteinaufrufe)Doppelwort

    0,92,2

    0,51,2

    0,080,20

    0,020,05

    AR1/AR2 (bereichsintern) 1,0 0,5 0,20 0,021)

    AR1/AR2 (bereichsübergreifend) 3,0 1,6 0,31 0,05

    Parameter (Wort) für Zeiten, Zähler undBausteinaufrufe

    2,0 1,0 0,08 0,02

    Parameter (Doppelwort) fürBit, Byte, Worte und Doppelworte

    4,0 2,0 0,26 0,01

    Auf den folgenden Seiten finden Sie Berechnungsbeispiele für die Operationslaufzeiten der verschiedenen indirekt adressierten Operanden.

    1) Für die Operandenbereiche E/A/M/L 0,05 �s

  • Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    25Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    Für die Ermittlung der Ausführungszeit finden Sie hier Berechnungsbeispiele für die verschiedenen indirekten Adressierungsarten. Es werden Ausführungszeiten für die CPU 314C-2DP berechnet.

    Ausführungszeit bei speicherindirekter, bereichsinterner Adressierung berechnen

    Beispiel: U E [DBD 12]1. Schritt: Laden des Inhalts von DBD 12 (Zeit steht in Tabelle auf Seite 24)

    Adresse liegt im ... Ausführungszeit in �s

    Merkerbereich MWortDoppelwort

    0,40,9

    Datenbaustein DB/DIWortDoppelwort 2,0

    0,8

  • Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    26Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    2. Schritt: UND-Verknüpfung des so adressierten Eingangs (Ausführungszeit: siehe Tabellen des Kapitels ”Operationsliste”)

    typische Ausführungszeit in �s

    indirekte Adressierung indirekte Adressierung

    0,1:

    1,6+:

    Zeit fürU E

    Gesamt-Ausführungszeit:2,0 �s

    + 1,6 �s3,6 �s

  • Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    27Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ausführungszeit bei registerindirekter, bereichsinterner Adressierung berechnen

    Beispiel: U E [AR1, P#34.3]

    1. Schritt: Laden des Inhalts von AR1 und Erhöhen um den Offset 34.3 (Zeit steht in Tabelle auf Seite 24)

    Adresse liegt im ... Ausführungszeit in �s

    : :

    AR1/AR2 (bereichsintern) 0,5

    : :

    2. Schritt: UND-Verknüpfung des so adressierten Eingangs (Ausführungszeit: siehe Tabellen des Kapitels ”Operationsliste”)

    typische Ausführungszeit in �s

    direkte Adressierung indirekte Adressierung

    0,1:

    1,6+:

    Zeit fürU E

    Gesamt-Ausführungszeit:0,5 �s

    + 1,6 �s2,1 �s

  • Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    28Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ausführungszeit bei registerindirekter, bereichsübergreifender Adressierung

    Beispiel: U [AR1, P#23.1] ... mit E 1.0 in AR1

    1. Schritt: Laden des Inhalts von AR1 und erhöhen um den Offset 23.1 (Zeit steht in Tabelle auf Seite 24)

    Adresse liegt im ... Ausführungszeit in �s

    : :

    AR1/AR2 (bereichsübergreifend) 1,6

    : :

    2. Schritt: UND-Verknüpfung des so adressierten Eingangs (Ausführungszeit: siehe Tabellen des Kapitels ”Operationsliste”)

    typische Ausführungszeit in �s

    direkte Adressierung indirekte Adressierung

    0,1:

    1,6,+:

    Zeit fürU E

    Gesamt-Ausführungszeit:1,6 �s

    + 1,6 �s3,2 �s

  • Berechnung der Ausführungszeit am Beispiel einer CPU 314C-2 DP

    29Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ausführungszeit bei Adressierung über Parameter

    Beispiel: U “Start” ... Der Parameter “Start” ist beim Bausteinaufruf mit E 0.5 verknüpft.

    1. Schritt: Laden des über den Parameter adressierten E 0.5 (Zeit steht in Tabelle auf Seite 24)

    Adresse liegt im ... Ausführungszeit in �s

    : :

    : :

    Parameter (Doppelwort) 2,0

    2. Schritt: UND-Verknüpfung des so adressierten Eingangs (Ausführungszeit: siehe Tabellen des Kapitels ”Operationsliste”)

    typische Ausführungszeit in �s

    direkte Adressierung indirekte Adressierung

    0,1:

    1,6+:

    Zeit fürU E

    Gesamt-Ausführungszeit:2,0 �s

    + 1,6 �s3,6 �s

  • Operationsliste

    30Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Operationsliste

    In diesem Kapitel sind die Operationen für die S7-300 aufgelistet. Die Erläuterung der Operationen beschränkt sich auf eine knappeForm. Die genaue Funktionsbeschreibung finden Sie in den STEP 7 Referenzhandbüchern.

    Beachten Sie: Bei indirekter Adressierung (Beispiele siehe Seite 19) müssen Sie zu den Ausführungszeiten noch eine Zeit für das La-den der Adresse des jeweiligen Operanden addieren (siehe Seite 24).

  • Verknüpfungsoperationen mit Bitoperanden

    31Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Verknüpfungsoperationen mit BitoperandenAbfrage des adressierten Operanden auf seinen Signalzustand und Verknüpfung des Ergebnisses mit dem VKE nach der entsprechen-den Funktion.

    typische Ausführungszeit in �s

    Ope-O d B d t

    Länge in

    direkteAdressierung

    indirekteAdressierung 1)p

    ra-tion

    Operand Bedeutungin

    Worten2)

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    UE/A a.bM a.bL a.bDBX a.bDIX a.b

    UNDEingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,20,40,72,92,9

    0,10,20,31,41,4

    0,050,050,060,170,17

    0,010,010,020,020,02

    3,0+3,2+3,7+4,5+4,5+

    1,6+1,7+2,0+2,4+2,4+

    0,09+0,09+0,07+0,08+0,07+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: U BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja ja

    Operation beeinflusst: – – – – – ja ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen mit Bitoperanden

    32Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)p

    ra-tion

    Operand Bedeutungin

    Worten2)

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    UNE/A a.bM a.bL a.bDBX a.bDIX a.b

    UND-NICHTEingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,30,40,83,03,0

    0,20,20,41,51,5

    0,050,050,060,170,17

    0,010,010,020,020,02

    3,2+3,4+3,9+4,7+4,7+

    1,7+1,8+2,1+2,5+2,5+

    0,09+0,09+0,08+0,09+0,07+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: UN BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja ja

    Operation beeinflusst: – – – – – ja ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen mit Bitoperanden

    33Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)p

    ra-tion

    Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    OE/A a.bM a.bL a.bDBX a.bDIX a.b

    ODEREingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,20,30,72,92,9

    0,10,20,31,41,4

    0,050,050,060,200,20

    0,010,010,020,020,02

    3,0+3,2+3,7+4,6+4,6+

    1,6+1,7+2,0+2,4+2,4+

    0,11+0,11+0,10+0,11+0,09+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: O BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja ja

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen mit Bitoperanden

    34Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)p

    ra-tion

    Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    ONE/A a.bM a.bL a.bDBX a.bDIX a.b

    ODER-NICHTEingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,30,40,83,03,0

    0,20,20,41,51,5

    0,050,050,060,200,20

    0,010,010,020,020,02

    3,2+3,5+3,9+4,7+4,7+

    1,7+1,8+2,1+2,5+2,5+

    0,11+0,11+0,10+0,11+0,09+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: ON BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja ja

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen mit Bitoperanden

    35Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Ope-

    ration Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    XE/A a.bM a.bL a.bDBX a.bDIX a.b

    EXKLUSIV-ODEREingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,20,30,72,92,9

    0,10,20,31,41,4

    0,050,050,060,200,20

    0,010,010,020,020,02

    2,9+3,2+3,7+4,5+4,5+

    1,6+1,7+2,0+2,4+2,4+

    0,11+0,11+0,10+0,11+0,09+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: X BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja ja

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen mit Bitoperanden

    36Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Opera-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    XNE/A a.bM a.bL a.bDBX a.bDIX a.b

    EXKLUSIV-ODER NICHTEingang/AusgangMerkerLokaldatenbitDatenbitInstanz-Datenbit

    1/21/2222

    0,30,40,83,03,0

    0,20,20,41,51,5

    0,050,050,060,200,20

    0,010,010,020,020,02

    3,2+3,5+3,9+4,7+4,7+

    1,7+1,8+2,1+2,5+2,5+

    0,11+0,11+0,10+0,11+0,10+

    0,01+0,01+0,01+0,01+0,01+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerindirekt, bereichsintern (AR1)registerindirekt, bereichsintern (AR2)registerindirekt, bereichsübergreifend (AR1)registerindirekt, bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: XN BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja ja

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Verknüpfungsoperationen von Klammerausdrücken

    37Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Verknüpfungsoperationen von Klammerausdrücken

    Retten der Bits BIE, VKE, OR und einer Funktionskennung (U, UN, ...) auf den Klammerstack. 7 Klammerebenen sind pro Baustein möglich. Die aufgeführten Ausführungszeiten gelten auch für die “Klammer zu”- Operationen.

    Operatypische Ausführungszeit in �s1)

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147,151, 154

    317 319

    U( UND-Klammer-auf 1 3,2 1,6 0,18 0,02

    UN( UND-NICHT-Klammer-auf 1 3,3 1,6 0,18 0,02

    O( ODER-Klammer-auf 1 3,0 1,5 0,11 0,02

    ON( ODER-NICHT-Klammer-auf 1 3,0 1,5 0,11 0,02

    X( EXKLUSIV-ODER-Klam-mer-auf

    1 3,0 1,5 0,11 0,02

    XN( EXKLUSIV-ODER-NICHT-Klammer-auf

    1 3,0 1,5 0,11 0,02

    Statuswort für: U(, UN(, O(, ON(, X(, XN( BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: ja – – – – ja – ja ja

    Operation beeinflusst: – – – – – 0 1 – 0

    1) gilt auch für die “Klammer zu”-Operationen

  • Verknüpfungsoperationen von Klammerausdrücken

    38Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera Opetypische Ausführungszeit in �s

    Opera-tion

    Ope-rand Bedeutung Länge in

    Worten312

    31x, 147, 151,154

    317 319

    ) Klammer zu, Entferneneines Eintrags vom Klam-merstack, Verknüpfendes VKE mit dem aktuel-len VKE im Prozessor

    1 1,0 1,0 0,1 0,02

    Statuswort für: ) BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: ja – – – – ja 1 ja 1

  • ODER-Verknüpfung von UND-Funktionen

    39Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    ODER-Verknüpfung von UND-Funktionen

    Es erfolgt die ODER-Verknüpfung von UND-Funktionen nach der Regel: UND vor ODER

    Operatypische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147, 151,154

    317 319

    O ODER-Verknüpfung vonUND-Funktionen nach derRegel: UND-vor-ODER

    1 0,2 0,1 0,04 0,01

    Statuswort für: O BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja ja

    Operation beeinflusst: – – – – – ja 1 – ja

  • Verknüpfungsoperationen mit Timern und Zählern

    40Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Verknüpfungsoperationen mit Timern und Zählern

    Abfrage des adressierten Timer/Zähler auf seinen Signalzustand und Verknüpfen des Ergebnisses mit dem VKE nach der entsprechen-den Funktion.

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Ope-

    ration Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    UT fZ f

    UNDTimerZähler

    1/21/2

    0,60,3

    0,30,2

    0,360,10

    0,130,09

    2,1+2,0+

    1,1+1,1+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zähler-para.

    Timer/Zähler (über Parameter adres-siert)

    2 ––

    ––

    ––

    ––

    ++

    ++

    ++

    ++

    Statuswort für: U BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja ja

    Operation beeinflusst: – – – – – ja ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/indirekter Adressierung

  • Verknüpfungsoperationen mit Timern und Zählern

    41Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Längetypische Ausführungszeit in �s

    Ope-

    Längein

    Worten

    direkteAdressierung

    indirekteAdressierung 1)Ope-

    ration Operand BedeutungWorten

    2)

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    UNT fZ f

    UND NICHTTimerZähler

    1/21/2

    0,80,5

    0,40,3

    0,360,10

    0,130,09

    2,3+2,2+

    1,2+1,2+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zähler-para.

    Timer/Zähler (über Parameter adressiert)

    2 ––

    ––

    ––

    ––

    ++

    ++

    ++

    ++

    Statuswort für: UN BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja ja

    Operation beeinflusst: – – – – – ja ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24) 2) Bei direkter Adressierung/indirekter Adressierung

  • Verknüpfungsoperationen mit Timern und Zählern

    42Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Längetypische Ausführungszeit in �s

    Ope-

    Längein

    Worten

    direkteAdressierung

    indirekteAdressierung 1)Ope-

    ration Operand BedeutungWorten

    2)

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    OT fZ f

    ODERTimerZähler

    1/21/2

    0,60,3

    0,30,2

    0,360,10

    0,130,09

    2,1+2,0+

    1,1+1,0+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zähler-para.

    ODER Timer/Zähler (über Parameter adressiert)

    2 ––

    ––

    ––

    --

    ++

    ++

    ++

    ++

    ONT fZ f

    ODER NICHTTimerZähler

    1/21/2

    0,80,5

    0,40,3

    0,360,10

    0,130,09

    2,3+2,2+

    1,2+1,1+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zähler-para.

    ODER NICHT Timer/Zähler (über Parameter adressiert)

    2 ––

    ––

    ––

    ––

    ++

    ++

    ++

    ++

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24) 2) Bei direkter Adressierung/indirekter Adressierung

  • Verknüpfungsoperationen mit Timern und Zählern

    43Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Längetypische Ausführungszeit in �s

    Ope-

    Längein

    Worten

    direkteAdressierung

    indirekteAdressierung 1)Ope-

    ration Operand BedeutungWorten

    2)

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    XT fZ f

    EXKLUSIV-ODERTimerZähler

    1/21/2

    0,60,4

    0,30,2

    0,360,10

    0,130,09

    2,1+2,0+

    1,1+1,1+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zählerpara

    EXKLUSIV ODER Timer/Zähler (über Parameter adressiert)

    2 ––

    ––

    ––

    ––

    ++

    ++

    ++

    ++

    Statuswort für: O, ON, X BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja ja

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24) 2) Bei direkter Adressierung/indirekter Adressierung

  • Verknüpfungsoperationen mit Timern und Zählern

    44Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Länge indirekte

    Adressierungindirekte

    Adressierung 1)

    Operation Operand BedeutungLänge inWorten

    2)312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    XN

    T fC f

    EXCLUSIVODERTimerZähler

    1/21/2

    0.80.5

    0.40.3

    0,360,10

    0,130,09

    2.3+2.2+

    1.2+1.2+

    0,42+0,13+

    0,13+0,09+

    Timerpara.Zählerpara

    EXCLUSIVODERTimer/Zähler(überParameteraddressiert)

    2 ––

    ––

    ––

    ––

    ++

    ++

    ++

    ++

    Statuswort für: XN BIE A 1 A 0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – Ja Ja

    Operation beeinflusst: – – – – – 0 Ja Ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/indirekter Adressierung

  • Verknüpfungsoperationen mit dem Inhalt von AKKU1

    45Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Verknüpfungsoperationen mit dem Inhalt von AKKU1

    Verknüpfung des Inhalts von AKKU1 bzw. AKKU1–L mit einem Wort bzw. einem Doppelwort nach der entsprechenden Funktion. DasWort bzw. Doppelwort steht entweder als Konstante in der Operation oder im AKKU2. Das Ergebnis steht im AKKU1 bzw. AKKU1–L.

    Opera-typische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147,151, 154

    317 319

    UW UND AKKU2–L 1 0,6 0,3 0,21 0,02

    UW k16 UND 16-Bit-Konstante 2 0,6 0,3 0,19 0,02

    OW ODER AKKU2–L 1 0,6 0,3 0,18 0,02

    OW k16 ODER 16-Bit-Konstante 2 0,6 0,3 0,18 0,02

    XOW EXKLUSIV ODERAKKU2–L

    1 0,6 0,3 0,21 0,02

    XOW k16 EXKLUSIV ODER 16-Bit-Konstante

    2 0,6 0,3 0,21 0,02

    UD UND AKKU2 1 1,9 1,0 0,13 0,02

    UD k32 UND 32-Bit-Konstante 3 2,1 1,0 0,18 0,02

    Statuswort für: UW, OW, XOW, UD BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – – –

    Operation beeinflusst: – ja 0 0 – – – – –

  • Verknüpfungsoperationen mit dem Inhalt von AKKU1

    46Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera-typische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147,151, 154

    317 319

    OD ODER AKKU2 1 1,9 1,0 0,13 0,02

    OD k32 ODER 32-Bit-Konstante 3 2,1 1,0 0,18 0,02

    XOD EXKLUSIV ODER AKKU2 1 1,9 1,0 0,13 0,02

    XOD k32 EXKLUSIV ODER 32-Bit-Konstante

    3 2,1 1,0 0,18 0,02

    Statuswort für: OD, XOD BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – – –

    Operation beeinflusst: – ja 0 0 – – – – –

  • Verknüpfungsoperationen mit Anzeigenbits

    47Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Verknüpfungsoperationen mit Anzeigenbits

    Abfrage der angegebenen Bedingungen auf ihren Signalzustand und Verknüpfen des Ergebnisses mit dem VKE nach der entsprechen-den Funktion.

    Opera-typische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147,151, 154

    317 319

    U, O, X==0

    UND, ODER, EXCLUSIVODERErgebnis=0 (A1=0) and (A0=0)

    1 0,3 0,2 0,03 0,03

    >0 Ergebnis>0 (A1=1) and (A0=0)

    1 0,5 0,3 0,05 0,03

  • Verknüpfungsoperationen mit Anzeigenbits

    48Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera-typische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147,151, 154

    317 319

    U, O, X OS UND OS=1 1 0,2 0,1 0,03 0,03

    BIE UND BIE=1 1 0,2 0,1 0,03 0,03

    OV UND OV=1 1 0,2 0,1 0,03 0,03Statuswort für: U, O, X BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: ja ja ja ja ja ja – ja ja

    Operation beeinflusst: – – – – – ja ja ja 1

  • Verknüpfungsoperationen mit Anzeigenbits

    49Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera-typische Ausführungszeit in �s

    Opera-tion

    Operand Bedeutung Länge inWorten

    31231x, 147,151, 154

    317 319

    UN, ON,XN ==0

    UND NICHT/ODER NICHT/EXCLUSIVODER NICHTErgebnis=0 (A1=0) and (A0=0)

    1 0,3 0,2 0,03 0,03

    >0 Ergebnis>0 (A1=1) and (A0=0) 1 0,5 0,3 0,05 0,03

  • Flankenoperationen

    50Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Flankenoperationen

    Erkennen eines Flankenwechsels. Der aktuelle Signalzustand im VKE wird verglichen mit dem Signalzustand im Operanden, dem ”Flan-kenmerker”. FP erkennt einen Flankenwechsel von ”0” nach ”1”. FN erkennt einen Flankenwechsel von ”1” nach ”0”.

    typische Ausführungszeit in �s

    Opera-Länge

    i

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungg

    inWorten

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    FP E/A a.bM a.bL a.bDBX a.bDIX a.b

    Anzeigen der steigenden Flankeim VKE. Flankenhilfsmerker istdas in der Operation adressierteBit.

    22222

    0,51,01,23,63,6

    0,30,50,61,81,8

    0,130,290,300,200,20

    0,040,040,040,040,04

    3,3+3,6+4,0+5,2+5,2+

    1,8+1,9+2,1+2,7+2,7+

    0,10+0,10+0,08+0,11+0,09+

    0,02+0,02+0,02+0,02+0,02+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: FP BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)

  • Flankenoperationen

    51Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Opera-Länge

    i

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungg

    inWorten

    312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    FN E/A a.bM a.bL a.bDBX a.bDIX a.b

    Anzeigen der fallenden Flankeim VKE. Flankenhilfsmerker istdas in der Operation adressierteBit.

    22222

    0,71,11,33,73,7

    0,30,50,71,91,9

    0,130,130,140,200,20

    0,040,040,040,040,04

    3,5+3,8+4,2+5,2+5,2+

    1,9+2,0+2,2+2,8+2,8+

    0,10+0,10+0,08+0,11+0,09+

    0,02+0,02+0,02+0,02+0,02+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: FN BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 ja ja 1

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)

  • Setzen/Rücksetzen von Bitoperanden

    52Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Setzen/Rücksetzen von BitoperandenZuweisen des Wertes ”1” oder ”0” bzw. des VKE an den adressierten Operanden. Die Operationen können vom MCR abhängig sein.

    Längetypische Ausführungszeit in �s

    Ope-ra- Operand Bedeutung

    Längein

    Worten

    direkteAdressierung

    indirekteAdressierung 1)ra

    tionOperand Bedeutung

    Worten2) 312

    31x,147,151,154

    317 319 31231x,147,151,154

    317 319

    S E/A a.b

    M a.b

    L a.b

    DBX a.b

    DIX a.b

    Setze Eingang/Ausgang auf “1”(MCR-abhängig)Setze Merker auf “1”(MCR-abhängig)Setze Lokaldatenbit auf “1(MCR-abhängig)Setze Datenbit auf “1”(MCR-abhängig)Setze Instanz-Datenbit auf “1”(MCR-abhängig)

    1/2

    1/2

    2

    2

    2

    0,20,30,41,80,92,03,43,53,43,5

    0,10,20,20,90,41,01,71,71,71,7

    0,110,130,110,130,120,140,190,190,190,19

    0,020,060,020,060,020,060,020,060,020,06

    3,1+3,3+3,4+3,7+3,8+3,9+4,8+5,0+4,8+5,0+

    1,7+1,8+1,8+2,0+2,0+2,1+2,6+2,7+2,6+2,7+

    0,08+0,10+0,11+0,12+0,07+0,09+0,10+0,11+0,09+0,11+

    0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: S BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 ja – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Setzen/Rücksetzen von Bitoperanden

    53Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-ra- Operand Bedeutung

    Längein

    W t

    direkteAdressierung

    indirekteAdressierung 1)

    ra-tion

    Operand BedeutungWorten

    2)312

    31x,147,

    151,154317 319 312

    31x,147,

    151,154317 319

    R E/A a.b

    M a.b

    L a.b

    DBX a.b

    DIX a.b

    Rücksetze Eingang/Ausgang auf “0”(MCR-abhängig)Setze Merker auf “0”(MCR-abhängig)Setze Lokaldatenbit auf “0”(MCR-abhängig)Setze Datenbit auf “0”(MCR-abhängig)Setze Instanz-Datenbit auf “0”(MCR-abhängig)

    1/2

    1/2

    2

    2

    2

    0,30,30,51,80,92,03,43,63,43,6

    0,10,20,30,90,41,01,71,81,71,8

    0,120,130,120,130,120,140,230,250,230,25

    0,020,060,020,060,020,060,020,060,020,06

    3,2+3,5+3,5+3,6+3,9+4,0+5,0+5,1+5,0+5,1+

    1,7+1,8+1,8+1,9+2,1+2,1+2,6+2,7+2,6+2,7+

    0,08+0,11+0,11+0,13+0,10+0,12+0,14+0,16+0,13+0,16+

    0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: R BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 ja – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • Setzen/Rücksetzen von Bitoperanden

    54Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)p

    ra-tion

    Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    = E/A a.b

    M a.b

    L a.b

    DBX a.b

    DIX a.b

    Zuweisen des VKE an Eingang/Ausgang(MCR-abhängig)Zuweisen des VKE an Merker(MCR-abhängig)Zuweisen des VKE an Lokaldatenbit(MCR-abhängig)Zuweisen des VKE an Datenbit(MCR-abhängig)Zuweisen des VKE an Instanz-Datenbit(MCR-abhängig)

    1/2

    1/2

    2

    2

    2

    0,20,30,61,80,82,13,43,63,43,6

    0,10,20,30,90,41,01,71,81,71,8

    0,080,100,080,100,090,110,230,230,230,23

    0,020,060,020,060,020,060,020,060,020,06

    3,2+3,4+3,5+3,7+3,9+4,1+5,0+5,1+5,0+5,1+

    1,7+1,8+1,8+2,0+2,0+2,2+2,6+2,7+2,6+2,7+

    0,10+0,11+0,13+0,13+0,12+0,12+0,16+0,16+0,15+0,16+

    0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+0,02+0,06+

    c [AR1,m]c [AR2,m][AR1,m][AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    Statuswort für: = BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 ja – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) Bei direkter Adressierung/bei indirekter Adressierung

  • VKE direkt beeinflussende Operationen

    55Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    VKE direkt beeinflussende Operationen

    Die folgenden Operationen bearbeiten direkt das VKE.

    Opera- Länge intypische Ausführungszeit in �s

    Opera-tion Operand Bedeutung

    Länge inWorten 312

    31x, 147, 151,154

    317 319

    CLR Setze VKE auf ”0” 2 0,2 0,1 0,03 0,01

    Statuswort für: CLR BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – – –

    Operation beeinflusst: – – – – – 0 0 0 0

    SET Setze VKE auf ”1” 2 0,2 0,1 0,03 0,01

    Statuswort für: SET BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – – –

    Operation beeinflusst: – – – – – 0 1 1 0

    NOT Negiere das VKE 2 0,2 0,1 0,03 0,01

    Statuswort für: NOT BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – ja – ja –

    Operation beeinflusst: – – – – – – 1 ja –

  • VKE direkt beeinflussende Operationen

    56Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera-typische Ausführungszeit in �s

    Opera-tion Operand Bedeutung Länge in

    Worten312

    31x, 147, 151,154

    317 319

    SAVE Rette das VKE indas BIE-Bit

    1 0,2 0,1 0,03 0,01

    Statuswort für: SAVE BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: ja – – – – – – – –

  • Zeitoperationen

    57Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Zeitoperationen

    Starten bzw. Rücksetzen eines Timers (direkt adressiert oder über Parameter adressiert). Die Zeitdauer muß im AKKU1–L stehen.

    typische Ausführungszeit in �s

    Opera-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    SI T f Starte Zeit als Impuls bei Flanken-h l ”0” h ”1”

    4/6 4,4 2,3 0,91 0,20 5,4+ 2,9+ 0,84+ 0,20+

    Timerpara.

    pwechsel von ”0” nach ”1” 2 – – – – + + + +

    SV T f Starte Zeit als verlängerten Impulsbei Flankenwechsel von ”0” nach

    4/6 2,2 1,1 0,91 0,18 2,2+ 1,2+ 0,84+ 0,18+

    Timerpara.bei Flankenwechsel von ”0” nach”1” 2 – – – – + + + +

    SE T f Starte Zeit als Einschaltverzöge-rung bei Flankenwechsel von ”0”

    4/6 4,6 2,4 0,91 0,23 5,5+ 3,0+ 0,85+ 0,23+

    Timerpararung bei Flankenwechsel von ”0”nach ”1” 2 – – – – + + + +

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Zeitoperationen

    58Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Opera-tion

    typische Ausführungszeit in �s

    Längein

    Worten2)

    BedeutungOperandOpera-

    tion

    indirekteAdressierung 1)

    direkteAdressierung

    Längein

    Worten2)

    BedeutungOperandOpera-

    tion

    319317

    31x,147,151,154

    312319317

    31x,147,151,154

    312

    Längein

    Worten2)

    BedeutungOperand

    SS T f Starte Zeit als speichernde Ein-schaltverzögerung bei Flanken-

    4/6 4,7 2,4 0,91 0,20 5,7+ 3,0+ 0,86+ 0,20+

    Timerpara.schaltverzögerung bei Flanken-wechsel von ”0” nach ”1” 2 – – – – + + + +

    Statuswort für: SI, SV, SE, SS BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 – – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung des Operanden

  • Zeitoperationen

    59Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Opera-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    SA T f Starte Zeit als Ausschaltver-zögerung bei Flankenwechsel

    ”1” h ”0”

    4/6 4,9 2,5 0,97 0,24 5,9+ 3,2+ 0,88+ 0,24+

    Timerpara.

    g gvon ”1” nach ”0” 2 – – – – + + + +

    FR T f Freigabe eines Timers für daserneute Starten bei Flanken-wechsel von ”0” nach ”1” (Lö-

    4/6 2,3 1,2 0,79 0,10 2,8+ 1,5+ 0,70+ 0,10+

    Timerpara.wechsel von ”0” nach ”1” (Lö-schen des Flankenmerkersfür das Starten der Zeit)

    2 – – – – + + + +

    R T f Rücksetzen einer Zeit 4/6 2,3 1,1 0,44 0,12 2,8+ 1,5+ 0,41+ 0,12+

    Timerpara. 2 – – – – + + + +

    Statuswort für: SA, FR, R BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 – – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung des Operanden

  • Zähloperationen

    60Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    ZähloperationenDer Zählwert steht im AKKU1–L bzw. in der als Parameter übergebenen Adresse.

    typische Ausführungszeit in �s

    Opera-Länge

    in

    direkteAdressierung

    indirekteAdressierung 1)Opera-

    tion Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    S Z f Vorbelegen eines Zählers beiFl k h l ”0” h ”1”

    4/6 3,3 1,7 0,33 0,14 4,5+ 2,4+ 0,29+ 0,14+

    Zählerpara.

    gFlankenwechsel v. ”0” nach ”1” 2 – – – – + + + +

    R Z f Rücksetzen des Zählers auf ”0”bei Flankenwechsel von ”0”

    4/6 1,3 0,6 0,17 0,10 2,1+ 1,1+ 0,13+ 0,10+

    Zählerpara.bei Flankenwechsel von ”0”nach ”1” 2 – – – – + + + +

    ZV Z f Zähle um 1 vorwärts bei Flan-k h l ”0” h ”1”

    4/6 1,9 1,0 0,20 0,10 2,9+ 1,6+ 0,17+ 0,10+

    Zählerpara. kenwechsel von ”0” nach ”1” 2 – – – – + + + +

    ZR Z f Zähle um 1 rückwärts bei Flan-k h l ”0” h ”1”

    4/6 1,9 0,9 0,20 0,10 2,9+ 1,5+ 0,17+ 0,10+

    Zählerpara. kenwechsel von ”0” nach ”1” 2 – – – – + + + +

    +Statuswort für: S, R, ZV, ZR BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 – – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Zähloperationen

    61Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Opera-tion

    Operand BedeutungLänge inWorten

    )

    direkteAdressierung

    indirekteAdressierung 1)

    tionp g

    2)

    31231x, 147,151, 154

    317 319 31231x, 147,151, 154

    317 319

    FR Z f Freigabe eines Zählersbei Flanken-wechsel von ”0” nach”1” (Löschen des Flan-

    2 1,6 0,8 0,20 0,10 2,6+ 1,4+ 0,17+ 0,10+

    Zählerpara.

    1 (Löschen des Flankenmerkers für Vor-wärts- und Rückwärtszählen einesZählers)

    2 – – – – + + + +

    Statuswort für: FR BIE A1 A0 OV OS OR STA VKE /ER

    Operation hängt ab von: – – – – – – – ja –

    Operation beeinflusst: – – – – – 0 – – 0

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Ladeoperationen

    62Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    LadeoperationenLaden der Operanden in AKKU1, zuvor wird der alte Inhalt von AKKU1 in AKKU2 gerettet. Das Statuswort wird nicht beeinflusst.

    Ope Längetypische Ausführungszeit in �s

    Ope-ra- Operand Bedeutung

    Längein direkte Adressierung indirekte Adressierung 1)ra-

    tionOperand Bedeutung inWor-

    ten 2) 31231x,147,151,154 317 319 312

    31x,147,151,154 317 319

    LEB aAB aPEB aPEB aPEB aPEB aPEB aPEB aPEB aPEB aPEB a

    Lade ...EingangsbyteAusgangsbytePeripherie-Eingangsbyte für 31x... für 147... für 151-7 (Busausbau 1m)... für 151-8 (Busausbau 1m)... für 154Digitale Onboard-Periph. 3)

    Analoge OnboardPeriph. 4)

    1/21/21/21/21/21/21/21/21/21/21/2

    0,40,470,2

    ––––––

    51,5–

    0,20,243,350,5104,8136,468,388,868,348,3162,1

    0,050,0515,01

    ––––––––

    0,010,0113,1

    ––––––––

    2,7+2,7+

    108,4+––––––

    65,2+–

    1,4+1,44

    44,6+51,8+105,0+138,2+69,6+90,5+69,6+55,6+169,4+

    0,14+0,14+15,08+

    ––––––––

    0,01+0,01+13,1+

    ––––––––

    MB aLB aDBB aDIB a

    MerkerbyteLokaldatenbyteDatenbyteInstanz-Datenbyte in AKKU1

    1/2222

    0,50,93,03,0

    0,20,51,51,5

    0,050,050,170,17

    0,010,020,020,02

    2,6+3,3+4,7+4,7+

    1,4+1,7+2,5+2,5+

    0,14+0,13+0,12+0,12+

    0,01+0,01+0,01+0,01+

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung3) Zugriff auf digitale Onboard-Peripherie4) Zugriff auf analoge Onboard-Peripherie

  • Ladeoperationen

    63Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ope Längetypische Ausführungszeit in �s

    Ope-ra- Operand Bedeutung

    Längein direkte Adressierung indirekte Adressierung 1)ra-

    tionOperand Bedeutung inWor-

    ten 2) 31231x,147,151,154 317 319 312

    31x,147,151,154 317 319

    L g [AR1,m]g [AR2,m]Β [AR1,m]Β [AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR1)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Ladeoperationen

    64Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Länge typische Ausführungszeit in �s

    Ope-Operand Bedeutung

    Längein direkte Adressierung indirekte Adressierung 1)Ope-

    ration Operand Bedeutungin

    Worten2) 312

    31x,147,151,154

    317 319 31231x,147,151,154

    317 319

    LEW aAW aPEW aPEW aPEW aPEW aPEW aPEW aPEW aPEW aPEW a

    Lade ...EingangswortAusgangswortPeripherie-Eingangswort für 31x... für 147... für 151-7 (Busausbau 1m)... für 151-8 (Busausbau 1m)... für 154Digitale Onboard-Peripherie 3)

    Analoge Onboard-Peripherie 4)

    1/21/2222222222

    0,60,676,7

    ––––––

    61,4–

    0,30,347,456,2105,8141,772,997,772,957,6170,5

    0,100,1020,71

    ––––––––

    0,010,0116,7

    ––––––––

    2,9+2,9+

    131,1+––––––

    77,6+–

    1,6+1,6+48,9+57,8+108,4+142,5+74,2+99,4+74,2+66,3+179,2+

    0,15+0,15+20,75+

    ––––––––

    0,01+0,01+16,7+

    ––––––––

    MW aLW a

    MerkerwortLokaldatenwort

    1/22

    0,81,1

    0,40,6

    0,100,10

    0,010,02

    3,2+3,8+

    1,7+2,0+

    0,15+0,16+

    0,01+0,01+0 01

    LW aDBW aDIW a

    LokaldatenwortDatenwortInstanz-Datenwort ... in AKKU1–L

    21/21/2

    1,13,53,5

    0,61,81,8

    0,100,240,24

    0,020,020,02

    3,8+5,6+5,6+

    2,0+3,0+3,0+

    0,16+0,16+0,16+

    0,00,01+0,01+

    h [AR1,m]h [AR2,m]W[AR1,m]W[AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung3) Zugriff auf digitale Onboard-Peripherie4) Zugriff auf analoge Onboard-Peripherie

  • Ladeoperationen

    65Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Längetypische Ausführungszeit in �s

    Ope-ra- Operand Bedeutung

    Längein

    Worten

    direkteAdressierung

    indirekteAdressierung 1)

    tionp g

    Worten2)

    31231x,147,151,154

    317 319 31231x,147,151,154

    317 319

    LED aAD aPED aPED aPED aPED aPED aPED aPED aPED a

    Lade ...EingangsdoppelwortAusgangsdoppelwortPeripherie-Eingangsdoppelwort... für 147... für 151-7 (Busausbau 1m)... für 151-8 (Busausbau 1m)... für 154Analoge Onboard-Peripherie 3)

    1/21/222222222

    0,80,895,9

    –––––––

    0,40,460,268,7120,2161,081,6109,381,6303,0

    0,200,2027,58

    –––––––

    0,020,0224,9

    –––––––

    3,1+3,1+

    150,6+–––––––

    1,6+1,6+61,9+70,8+121,8+163,6+82,9+111,1+82,9+323,0+

    0,17+0,17+27,65+

    –––––––

    0,01+0,01+24,9+

    –––––––

    MD aLD a

    MerkerdoppelwortLokaldatendoppelwort

    1/22

    1,01,5

    0,50,7

    0,190,19

    0,020,02

    3,8+4,4+

    2,0+2,3+

    0,17+0,19+

    0,01+0,01+LD a

    DBD aDID a

    LokaldatendoppelwortDatendoppelwortInstanz-Datendoppelwort in AKKU1

    222

    1,54,74,7

    0,72,32,3

    0,190,330,33

    0,020,020,02

    4,4+6,9+6,9+

    2,3+3,7+3,7+

    0,19+0,19+0,19+

    0,01+0,01+0,01+

    i [AR1,m]i [AR2,m]D[AR1,m]D[AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/ bei indirekter Adressierung3) Zugriff auf analoge Onboard-Peripherie

  • Ladeoperationen

    66Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Opera-tion

    Operand BedeutungLänge

    indirekte

    Adressierungindirekte

    Adressierung 1)tion

    p gWorten

    31231x,147,151,154

    317 319 31231x,147,151,154

    317 319

    Lk8k16k32

    Lade ...8-Bit-Konstante in AKKU1–LL16-Bit-Konstante in AKKU1–L32-Bit-Konstante in AKKU1

    123

    0,40,40,5

    0,20,20,3

    0,050,050,05

    0,010,010,01

    –––

    –––

    –––

    –––

    Parameter Lade Konstante in AKKU1 (über Parameter adressiert)

    2 – – – – + + + +

    L 2#n Lade 16-Bit-Binärkonstante inAKKU1–L

    2 0,4 0,2 0,05 0,01 – – – –

    Lade 32-Bit-Binärkonstante inAKKU1

    3 0,5 0,3 0,05 0,01 – – – –

    L B#8#p Lade 8-Bit-Hexadezimal-konstante in AKKU1–L

    1 0,4 0,2 0,05 0,01 – – – –

    W#16#p Lade 16-Bit-Hexadezimal-konstante in AKKU1–L

    2 0,4 0,2 0,05 0,01 – – – –

    DW#16#p Lade 32-Bit-Hexadezimal-konstante in AKKU1

    3 0,5 0,3 0,05 0,01 – – – –

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)

  • Ladeoperationen

    67Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �sOpera- Länge in

    typische Ausführungszeit in �sOpera-

    tion Operand BedeutungLänge inWorten 312

    31x, 147,151, 154

    317 319

    L ’x’ Lade 1 Zeichen 0,4 0,2 0,05 0,01

    L ’xx’ Lade 2 Zeichen 2 0,4 0,2 0,05 0,01

    L ’xxx’ Lade 3 Zeichen 0,5 0,3 0,08 0,01

    L ’xxxx’ Lade 4 Zeichen 3 0,5 0,3 0,08 0,01

    L D# Datum Lade IEC-Datum (BCD-co-diert)

    3 0,5 0,3 0,08 0,01

    L S5T# Zeitwert Lade S7-Zeitkonstante(16-Bit)

    2 0,5 0,3 0,05 0,01

    L TOD# Zeitwert Lade 32-Bit-ZeitkonstanteIEC-Tageszeit

    3 0,5 0,3 0,08 0,01

    L T# Zeitwert Lade 16-Bit-Zeitkonstante 2 0,4 0,2 0,05 0,01

    Lade 32-Bit-Zeitkonstante 3 0,5 0,3 0,08 0,01

    L C# Zählwert Lade 16-Bit-Zählerkon-stante

    2 0,4 0,2 0,05 0,01

    L P# Bitpointer Lade Bitpointer 3 0,5 0,3 0,08 0,01

    L L# Integer Lade 32-Bit-Ganzzahlkon-stante

    3 0,5 0,3 0,08 0,01

    L Realzahl Lade Realzahl 3 0,5 0,3 0,08 0,01

  • Ladeoperationen für Timer und Zähler

    68Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Ladeoperationen für Timer und ZählerLaden eines Zeitwertes oder Zählwertes in AKKU1. Zuvor wird der Inhalt von AKKU1 in AKKU2 gerettet. Die Anzeigen werden nicht beeinflusst.

    typische Ausführungszeit in �s

    Längei

    direkte Adressierung indirekte Adressierung 1)

    Opera-tion

    Operand Bedeutung

    gin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    L T f Lade Zeitwert 1/2 1,7 0,8 0,43 0,19 2,0+ 1,1+ 0,39+ 0,19+

    Timerpara. Lade Zeitwert (über Parameteradressiert)

    2 – – – – + + + +

    L Z f Lade Zählwert 1/2 1,4 0,7 0,14 0,08 2,3+ 1,2+ 0,11+ 0,08+

    Zähler-para.

    Lade Zählwert (über Parameteradressiert)

    2 – – – – + + + +

    LC T f Lade Zeitwert BCD-codiert 1/2 4,2 2,2 0,87 0,30 5,0+ 2,5+ 0,84+ 0,30+

    Timerpara. Lade Zeitwert BCD-codiert (über Parameter adressiert)

    2 – – – – + + + +

    LC Z f Lade Zählwert BCD-codiert 1/2 4,4 2,2 0,56 0,19 5,4+ 2,9+ 0,53+ 0,19+

    Zähler-para.

    Lade Zählwert (über Parameteradressiert)

    2 – – – – + + + +

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24) 2) bei direkter Adressierung/ bei indirekter Adressierung

  • Transferoperationen

    69Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    Transferoperationen

    Transferieren des Inhalts von AKKU1 in den adressierten Operanden. Das Statuswort wird nicht beeinflusst. Beachten Sie, daß einigeTransferoperationen vom MCR abhängen.

    typische Ausführungszeit in �s

    Ope-Länge

    idirekte Adressierung indirekte Adressierung 1)

    Ope-ra-tion

    Operand Bedeutung

    gin

    Wor-ten 2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    TEB a

    AB a

    PAB a

    PAB a

    Transferiere Inhalt von AKKU1–LL zuEingangsbyte(MCR-abhängig)Ausgangsbyte(MCR-abhängig)Peripherie-Ausgangsbyte für 31x(MCR-abhängig)

    ... für 147

    ... für 147 (MCR–abhängig)

    1/2

    1/2

    1/2

    1/2

    0,21,10,21,158,758,8

    ––

    0,10,50,10,535,936,145,145,3

    0,060,120,060,1213,1013,53

    ––

    0,010,050,010,0510,310,3

    ––

    2,4+2,7+2,4+2,7+

    104,8+105,2+

    ––

    1,3+1,5+1,3+1,5+37,5+37,8+46,6+46,8+

    0,13+0,15+0,12+0,15+13,11+13,51+

    ––

    0,01+0,05+0,01+0,05+10,3+10,3+

    ––

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Transferoperationen

    70Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Län-

    idirekte Adressierung indirekte Adressierung 1)

    Ope-ra-tion

    Operand Bedeutungge inWor-ten 2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    T PAB a

    PAB a

    PAB a

    PAB a

    PAB a

    ... für 151-7 (Busausbau 1m)

    ... für 151-7 (MCR-abhängig)

    ... für 151-8 (Busausbau 1m)

    ... für 151-8 (MCR-abhängig)

    ... für 154

    ... für 154 (MCR-abhängig)

    1/2

    1/2

    1/2

    1/2

    1/2

    ––––––––––

    93,193,6118,9119,263,764,681,482,363,764,6

    ––––––––––

    ––––––––––

    ––––––––––

    94,9+95,4+121,2+121,4+65,0+65,9+83,0+83,9+65,0+65,9+

    ––––––––––

    ––––––––––

    T PAB a

    PAB a

    Digitale Onboard-Peripherie 3)

    (MCR-abhängig)Analoge Onboard-Peripherie 4)

    (MCR-abhängig)

    1/2

    1/2

    57,358,2

    ––

    53,954,449,249,7

    ––––

    ––––

    70,6+71,2+

    ––

    61,0+61,3+56,3+56,8+

    ––––

    ––––

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung3) Zugriff auf digitale Onboard-Peripherie4) Zugriff auf analoge Onboard-Peripherie

  • Transferoperationen

    71Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-Länge

    idirekte Adressierung indirekte Adressierung 1)

    Ope-ra-tion

    Operand Bedeutung

    gin

    Wor-ten 2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    T MB a

    LB a

    DBB a

    DIB a

    Merkerbyte(MCR-abhängig)Lokaldatenbyte(MCR-abhängig)Datenbyte(MCR-abhängig)Instanz-Datenbyte(MCR-abhängig)

    1/2

    2

    2

    2

    0,21,20,41,52,72,72,42,7

    0,10,60,20,81,31,31,31,3

    0,060,120,060,140,240,160,240,16

    0,010,050,020,050,020,050,020,05

    2,4+2,7+3,3+2,9+4,1+4,5+4,1+4,5+

    1,3+1,5+1,7+1,5+2,2+2,4+2,2+2,4+

    0,13+0,15+0,11+0,16+0,13+0,16+0,14+0,16+

    0,01+0,05+0,01+0,05+0,01+0,05+0,01+0,05+

    T g[AR1,m]g[AR2,m]B[AR1,m]B[AR2,m]Parameter

    registerind., bereichsintern (AR1)registerind., bereichsintern (AR2)bereichsübergreifend (AR1)bereichsübergreifend (AR2)über Parameter

    22222

    –––––

    –––––

    –––––

    –––––

    +++++

    +++++

    +++++

    +++++

    1) +Zeit für das Laden der Adresse des Operanden (siehe Seite 24)2) bei direkter Adressierung/bei indirekter Adressierung

  • Transferoperationen

    72Operationsliste S7-300, CPU 31xC, CPU 31x, IM 151-7 CPU, IM 151-8 CPU, IM 154-8 CPU, BM 147-1 CPU, BM 147-2 CPUA5E00105516-10

    typische Ausführungszeit in �s

    Ope-O

    Längei

    direkte Adressierung indirekte Adressierung 1)Ope-ra-tion

    Ope-rand Bedeutung

    gin

    Worten2) 312

    31x,147,151,154

    317 319 312

    31x,147,151,154

    317 319

    TEW

    AW

    PAW

    PAW

    Transferiere Inhalt von AKKU1-L zu...Eingangswort(MC