Multiplex Ores

  • View
    7

  • Download
    3

Embed Size (px)

DESCRIPTION

Este documento nos explica sobre los multiplexores

Text of Multiplex Ores

  • Pgina 1

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S ARQUITECTURAS ESPECIALES

  • Pgina 2

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Qu es un Multiplexor?

    Un multiplexor o MUX es un switch digital (interruptor digital) que conecta una de las entradas con su nica salida.

    Desde el punto de vista de los sistemas digitales es un circuito combinacional con varios canales de entrada, una nica salida y una lgica de control que selecciona el canal que se debe presentar a la salida del circuito.

    Las seales de entrada pueden ser ms de una. Por lo general tambin cuenta con una seal de

    habilitacin que permite que el circuito responda una vez que se selecciona como activo.

  • Pgina 3

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Multiplexor

    Tambin se le conoce como circuito Selector.

    Para un multiplexor de 2n - a -1, hay 2n lneas para la entrada de datos, donde ncorresponde a las lneas de seleccin donde la combinacin de bits determinan la entrada a seleccionar.

  • Pgina 4

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    MULTIPLEXOR

    Es un circuito usado para el control de un flujo de informacin que equivale a un conmutador.

    En su forma ms bsica se compone de dos entradas de datos (A y B), una salida de datos y una entrada de control. Cuando la entrada de control se pone a 0 lgico, la seal de datos A es conectada a la salida; cuando la entrada de habilitacin se pone a 1 lgico, la seal de datos B es la que se conecta a la salida...

    El multiplexor es una aplicacin particular de los decodificadores, tal que existe una entrada de habilitacin (EN) por cada puerta AND y al final se hace un OR entre todas las salidas de las puertas AND.

    http://es.wikipedia.org/wiki/Multiplexor

  • Pgina 5

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Concepto de multiplexor La figura que se muestra representa

    n multiplexores. Las entradas se denotan como XD#

    donde: X representa el multiplexor, D a que la entrada corresponde a una seal de datos y # al nmero de la entrada que se discute.

    Las salidas se denotan con una Y y el nmero que la antecede al multiplexor al que pertenece.

    Entre las seales de control se encuentran SEL y EN.

    Como se indica SEL selecciona el canal de entrada que se transfiere a la salida.

    EN es una seal de control que permite seleccionar el dispositivo y que las salidas se transfieran al pin de salida.

    La seleccin del canal de entrada se puede simular como un interruptor que posiciona la entrada que se transfiere a la salida.

  • Pgina 6

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Diagrama lgico de un multiplexor

  • Pgina 7

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Multiplexores

    I 0

    A

    I 1 I 2 I 3

    B

    Z 4:1MUX

    I 0

    A

    I 1 I 2 I 3

    B

    Z 8:1 MUX

    C

    I 4 I 5 I 6 I 7

    2:1MUX

    I 0 I 1

    A

    Z

    Dependiendo de la cantidad de canales de entrada as ser la cantidad de lneas de seleccin.

    La cantidad de lneas de seleccin sern las necesarias para contar en binario la cantidad de entradas que tenga el sistema.

    As en los ejemplos que se muestran para: Dos entradas, una lnea de

    seleccin. Para cuatro entradas, dos lneas de

    seleccin Para ocho entradas, tres lneas de

    seleccin.

  • Pgina 8

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Conexin en cascada

    Para hacer un multiplexor de 8 entras a una, se podran utilizar dos multiplexores de 4 a 1 y uno de 2 a 1, tal como se muestra en la figura

    4:1 MUX

    4:1 MUX

    8:1 MUX

    2:1 MUX

    0 1 2 3

    0 1 2 3

    S

    S 1 S 0

    S 1 S 0

    Z

    A C B

    I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7

    0 1

  • Pgina 9

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Multiplexor 75LS151

    Este es un multiplexor de 8 a 1. Es muy utilizado en la seleccin

    de datos de entrada en los circuitos aritmticos.

    Consta de ocho entradas (I0, I1, I2, I3, I4, I5, I6, I7).

    La cantidad de lneas de seleccin son 3 (S0, S1, S2), ya que 2n debe corresponder a la cantidad de entradas.

    Y una lnea (E) para seleccionar el dispositivo.

    Con respecto a las salidas es solamente una (Z), sin embargo tambin se encuentra disponible su complemento.

  • Pgina 10

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Tabla de verdad del Multiplexor 74LS151

  • Pgina 11

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Diagrama lgico del 74LS151

    Salidas

    Seleccin deDispositivo(chip select)

    Selector de canal Entradas

  • Pgina 12

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Conclusin

    Como se observa del diagrama anterior un multiplexor se puede confeccionar a partir de un decodificador y agregarle una compuerta OR a la salida

  • Pgina 13

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Ejemplo

    Implementacin de un multiplexor de 16 entradas utilizando dos multiplexores 75LS151

  • Pgina 14

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Ampliacin de los canales de entrada Si se requiere de un multiplexor con

    muchos canales de entrada. Este se puede configurar utilizando varios

    multiplexores, uniendo las salidas por medio de una funcin de unin (OR)

    Y un decodificador que seleccione los diferentes selectores de dispositivos dependiendo del canal que se quiere seleccionar.

    En la figura se muestran 4 multiplexores del tipo 74LS151, para manejar 40 canales de entrada y cinco seales para seleccionar los canales.

    La seleccin de los canales se hace de la siguiente forma:

    Los tres bits menos significativos de la direccin del canal se conectan directamente a cada uno de los multiplexores.

    Los dos bits ms significativos se conectan al decodificador de seleccionador de dispositivo que en este caso es un 74LS138, las salidas Y0, Y1, Y2 y Y3 se convierten en las seales que seleccin los diferentes multiplexores

  • Pgina 15

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Mtodo eficiente para implementar funciones booleanas

    Para un funcin con n variables de entrada (por ejemplo., f(A,B,C,D)): Necesita un multiplexor con 2n-1 seales de entrada y

    con n-1 seales de seleccin. Enumere la funcin como en la tabla de verdad con el

    orden consiste de las variables (por ejemplo, A,B,C,D) Conecte las variables ms significativas, a las seales

    de seleccin de canal (por ejemplo, A,B,C) Examine las parejas de las filas adyacentes (solo las

    variables menos significativas difieren, por ejemplo, D=0 y D=1).

    Determine cuando la salida de la funcin para combinacin de (A,B,C,0) y (A,B,C,1) es (0,0), (0,1), (1,0), o (1,1).

    Conecte 0, D, D, o 1 a la entrada correspondiente de (A,B,C).

  • Pgina 16

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    EJEMPLO

    Un sistema binario con cuatro variables de entradas debe generar la funcin lgica que se muestra en la siguiente tabla de verdad.

    En la solucin de este ejercicio debe emplearse la metodologa anteriormente propuesta.

  • Pgina 17

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Tabla de verdad

    0111115

    1011114

    1101113

    0001112

    0110111

    0010110

    010019

    100018

    011107

    001106

    110105

    000104

    111003

    001002

    110001

    100000

    FDCBADECIMAL

    SALIDAENTRADAS Segn la metodologa: El nmero de variables

    es 4, entonces necesitamos un multiplexor de 8 entradas, un 74LS151, con tres entradas para seleccionar los canales de entrada.

    Las variables ms significativas se conectan a las seales de seleccin del 74LS151.

    Como se muestra en la siguiente figura.

  • Pgina 18

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Conexin de las variables ms significativas

    La salida se toma de Y.

    El dispositivo se selecciona por la seal G, si la colocamos a tierra siempre el dispositivo estarseleccionado.

    Ahora la variable menos significativa se coloca en las entradas segn la siguiente metodologa.

    U1

    74LS151

    D04

    D13

    D22

    D31

    D415

    D514

    D613

    D712

    A11

    B10

    C9

    G7

    Y6Y5

    ABC

    F

  • Pgina 19

    EL - 3307Diseo Lgico

    Ing. Jos Alberto Daz Garca

    MU

    LTIP

    LE

    XO

    RE

    S

    Variable menos significativa Si observamos las tres