Microprocesadores de las familias AMD e INTEL 2012-2013

Ms. Ing. Jairo E. Mrquez D.

Microprocesadores1

El microprocesador (o simplemente procesador) es el circuito integrado central yms complejo de un sistema informtico; a modo de ilustracin, se le suele llamarpor analoga el cerebro de un computador. Es un circuito integrado conformadopor millones de componentes electrnicos. Constituye la unidad central deprocesamiento (CPU) de un PC catalogado como microcomputador.

Es el encargado de ejecutar los programas, desde el sistema operativo hasta lasaplicaciones de usuario; slo ejecuta instrucciones programadas en lenguaje debajo nivel, realizando operaciones aritmticas y lgicas simples, tales como sumar,restar, multiplicar, dividir, las lgicas binarias y accesos a memoria.

Esta unidad central de procesamiento est constituida, esencialmente, porregistros, una unidad de control, una unidad aritmtico lgica (ALU) y una unidadde clculo en coma flotante (conocida antiguamente como co-procesadormatemtico).

El microprocesador est conectado generalmente mediante un zcalo especficode la placa base de la computadora; normalmente para su correcto y establefuncionamiento, se le incorpora un sistema de refrigeracin que consta de undisipador de calor fabricado en algn material de alta conductividad trmica, comocobre o aluminio, y de uno o ms ventiladores que eliminan el exceso del calor

1 Microprocesador. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Microprocesador

absorbido por el disipador. Entre el ventilador y la cpsula del microprocesadorusualmente se coloca pasta trmica para mejorar la conductividad del calor.Existen otros mtodos ms eficaces, como la refrigeracin lquida o el uso declulas peltier para refrigeracin extrema, aunque estas tcnicas se utilizan casiexclusivamente para aplicaciones especiales, tales como en las prcticas deoverclocking.

La medicin del rendimiento de un microprocesador es una tarea compleja, dadoque existen diferentes tipos de "cargas" que pueden ser procesadas con diferenteefectividad por procesadores de la misma gama. Una mtrica del rendimiento es lafrecuencia de reloj que permite comparar procesadores con ncleos de la mismafamilia, siendo este un indicador muy limitado dada la gran variedad de diseoscon los cuales se comercializan los procesadores de una misma marca yreferencia. Un sistema informtico de alto rendimiento puede estar equipado convarios microprocesadores trabajando en paralelo, y un microprocesador puede, asu vez, estar constituido por varios ncleos fsicos o lgicos. Un ncleo fsico serefiere a una porcin interna del microprocesador cuasi-independiente que realizatodas las actividades de una CPU solitaria, un ncleo lgico es la simulacin de unncleo fsico a fin de repartir de manera ms eficiente el procesamiento. Existeuna tendencia de integrar el mayor nmero de elementos dentro del propioprocesador, aumentando as la eficiencia energtica y la miniaturizacin. Entre loselementos integrados estn las unidades de punto flotante, controladores de lamemoria RAM, controladores de buses y procesadores dedicados de video.

Desde el punto de vista lgico, singular y funcional, el microprocesador estcompuesto bsicamente por: varios registros, una unidad de control, una unidadaritmtico lgica, y dependiendo del procesador, puede contener una unidad decoma flotante.

El microprocesador ejecuta instrucciones almacenadas como nmeros binariosorganizados secuencialmente en la memoria principal. La ejecucin de lasinstrucciones se puede realizar en varias fases:

Prefetch, prelectura de la instruccin desde la memoria principal. Fetch, envo de la instruccin al decodificador Decodificacin de la instruccin, es decir, determinar qu instruccin es y

por tanto qu se debe hacer. Lectura de operandos (si los hay). Ejecucin, lanzamiento de las mquinas de estado que llevan a cabo el

procesamiento. Escritura de los resultados en la memoria principal o en los registros.

Cada una de estas fases se realiza en uno o varios ciclos de CPU, dependiendode la estructura del procesador, y concretamente de su grado de segmentacin.La duracin de estos ciclos viene determinada por la frecuencia de reloj, y nuncapodr ser inferior al tiempo requerido para realizar la tarea individual (realizada enun solo ciclo) de mayor coste temporal. El microprocesador se conecta a uncircuito PLL, normalmente basado en un cristal de cuarzo capaz de generar pulsosa un ritmo constante, de modo que genera varios ciclos (o pulsos) en un segundo.Este reloj, en la actualidad, genera miles de megahercios.

Rendimiento

El rendimiento del procesador puede ser medido de distintas maneras, hasta hacepocos aos se crea que la frecuencia de reloj era una medida precisa, pero esemito, conocido como mito de los megahertzios se ha visto desvirtuado por elhecho de que los procesadores no han requerido frecuencias ms altas paraaumentar su potencia de cmputo.

Durante los ltimos aos esa frecuencia se ha mantenido en el rango de los 1,5GHz a 4 GHz, dando como resultado procesadores con capacidades de procesomayores comparados con los primeros que alcanzaron esos valores. Adems latendencia es a incorporar ms ncleos dentro de un mismo encapsulado paraaumentar el rendimiento por medio de una computacin paralela, de manera quela velocidad de reloj es un indicador menos fiable an. De todas maneras, unaforma fiable de medir la potencia de un procesador es mediante la obtencin delas Instrucciones por ciclo

Medir el rendimiento con la frecuencia es vlido nicamente entre procesadorescon arquitecturas muy similares o iguales, de manera que su funcionamientointerno sea el mismo: en ese caso la frecuencia es un ndice de comparacinvlido. Dentro de una familia de procesadores es comn encontrar distintas

opciones en cuanto a frecuencias de reloj, debido a que no todos los chip de siliciotienen los mismos lmites de funcionamiento: son probados a distintas frecuencias,hasta que muestran signos de inestabilidad, entonces se clasifican de acuerdo alresultado de las pruebas.

Esto se podra reducir en que los procesadores son fabricados por lotes condiferentes estructuras internas atendiendo a gamas y extras como podra ser unamemoria cach de diferente tamao, aunque no siempre es as y las gamas altasdifieren muchsimo ms de las bajas que simplemente de su memoria cach.Despus de obtener los lotes segn su gama, se someten a procesos en un bancode pruebas, y segn su soporte a las temperaturas o que vaya mostrando signosde inestabilidad, se le adjudica una frecuencia, con la que vendr programada deserie, pero con prcticas de overclock se le puede incrementar.

La capacidad de un procesador depende fuertemente de los componentesrestantes del sistema, sobre todo del chipset, de la memoria RAM y del software.Pero obviando esas caractersticas puede tenerse una medida aproximada delrendimiento de un procesador por medio de indicadores como la cantidad deoperaciones de coma flotante por unidad de tiempo FLOPS, o la cantidad deinstrucciones por unidad de tiempo MIPS2.

2 MIPS es la abreviacin de las palabras "Millones de Instrucciones Por Segundo". Es una forma de medir lapotencia de los procesadores. Sin embargo, esta medida slo es til para comparar procesadores con el mismojuego de instrucciones y usando benchmarks que fueron compilados por el mismo compilador y con el mismonivel de optimizacin. Esto es debido a que la misma tarea puede necesitar un nmero de instruccionesdiferentes si los juegos de instrucciones tambin lo son; y por motivos similares en las otras dos situaciones

Una medida exacta del rendimiento de un procesador o de un sistema, es muycomplicada debido a los mltiples factores involucrados en la computacin de unproblema, por lo general las pruebas no son concluyentes entre sistemas de lamisma generacin.

Arquitectura

El microprocesador tiene una arquitectura parecida a la computadora digital. Enotras palabras, el microprocesador es como la computadora digital porque ambosrealizan clculos bajo un programa de control. Consiguientemente, la historia de lacomputadora digital ayuda a entender el microprocesador. El hizo posible lafabricacin de potentes calculadoras y de muchos otros productos. Elmicroprocesador utiliza el mismo tipo de lgica que es usado en la unidadprocesadora central (CPU) de una computadora digital. El microprocesador esalgunas veces llamado unidad microprocesadora (MPU). En otras palabras, elmicroprocesador es una unidad procesadora de datos. En un microprocesador sepuede diferenciar diversas partes:

Encapsulado: es lo que rodea a la oblea de silicio en s, para darle consistencia,impedir su deterioro (por ejemplo, por oxidacin por el aire) y permitir el enlace conlos conectores externos que lo acoplaran a su zcalo a su placa base.

Memoria cach: es una memoria ultrarrpida que emplea el procesador para teneralcance directo a ciertos datos que predeciblemente sern utilizados en lassiguientes operaciones, sin tener que acudir a la memoria RAM, reduciendo as eltiempo de espera para adquisicin de datos. Todos los micros compatibles con PCposeen la llamada cach interna de primer nivel o L1; es decir, la que est dentrodel micro, encapsulada junto a l. Los micros ms modernos (Core i3, Core i5,Core i7 de tercer generacin y prximamente de cuarta generacin.) incluyen

descritas. En las comparativas, usualmente se representan los valores de pico, por lo que la medida no es deltodo realista. La forma en que funciona la memoria que usa el procesador tambin es un factor clave para lapotencia de un procesador, algo que no suele considerarse en los clculos con MIPS. Debido a estosproblemas, los investigadores han creado pruebas estandarizadas tales como SpecInt para medir elfuncionamiento real, y las MIPS han cado en desuso.

En el mundo de GNU/Linux se suelen referir a los MIPS como 'BogoMips'.

El equivalente en la aritmtica de punto flotante de los MIPS es el flops.

Muchos microprocesadores de 8 y 16 bits han sido medidos con KIPS (kiloinstrucciones por segundo), queequivale a 0'001 MIPS. El primer microprocesador de propsito general, el Intel 8080 ejecutaba 640 KIPS. ElIntel 8086 (16 bits), el primer microprocesador usado en PC, 800 KIPS. El Pentium 4 llega aproximadamentea 1'700 MIPS.

Los PC actuales realizan un mximo de 18.000 millones de operaciones lgicas por segundo. Si se ejecutan 6instrucciones por ciclo y hay 3.000 millones de ciclos por segundo, se tienen 18.000 MIPS.

tambin en su interior otro nivel de cach, ms grande, aunque algo menos rpida,es la cach de segundo nivel o L2 e incluso los hay con memoria cach de nivel 3,o L3.

Coprocesador matemtico: unidad de coma flotante. Es la parte del microespecializada en esa clase de clculos matemticos, antiguamente estaba en elexterior del procesador en otro chip. Esta parte est considerada como una partelgica junto con los registros, la unidad de control, memoria y bus de datos.

Registros: son bsicamente un tipo de memoria pequea con fines especiales queel micro tiene disponible para algunos usos particulares. Hay varios grupos deregistros en cada procesador. Un grupo de registros est diseado para control delprogramador y hay otros que no son diseados para ser controlados por elprocesador pero que la CPU los utiliza en algunas operaciones, en total son treintay dos registros.

Memoria: es el lugar donde el procesador encuentra las instrucciones de losprogramas y sus datos. Tanto los datos como las instrucciones estnalmacenados en memoria, y el procesador las accede desde all. La memoria esuna parte interna de la computadora y su funcin esencial es proporcionar unespacio de almacenamiento para el trabajo en curso.

Puertos: es la manera en que el procesador se comunica con el mundo externo.Un puerto es anlogo a una lnea de telfono. Cualquier parte de la circuitera dela computadora con la cual el procesador necesita comunicarse, tiene asignado unnmero de puerto que el procesador utiliza como si fuera un nmero de telfonopara llamar circuitos o a partes especiales.

Buses del procesador

Todos los procesadores poseen un bus principal o de sistema por el cual seenvan y reciben todos los datos, instrucciones y direcciones desde los integradosdel chipset o desde el resto de dispositivos. Como puente de conexin entre elprocesador y el resto del sistema, define mucho del rendimiento del sistema, suvelocidad se mide en bits por segundo.

Ese bus puede ser implementado de distintas maneras, con el uso de busesseriales o paralelos y con distintos tipos de seales elctricas. La forma msantigua es el bus paralelo en el cual se definen lneas especializadas en datos,direcciones y para control.

En la arquitectura tradicional de Intel (usada hasta modelos recientes), ese bus sellama front-side bus y es de tipo paralelo con 64 lneas de datos, 32 de direccionesadems de mltiples lneas de control que permiten la transmisin de datos entre

el procesador y el resto del sistema. Este esquema se ha utilizado desde el primerprocesador de la historia, con mejoras en la sealizacin que le permite funcionarcon relojes de 333 Mhz haciendo 4 transferencias por ciclo.5

En algunos procesadores de AMD y en el Intel Core i7 se han usado otros tipospara el bus principal de tipo serial. Entre estos se encuentra el bus HyperTransportde AMD, que maneja los datos en forma de paquetes usando una cantidad menorde lneas de comunicacin, permitiendo frecuencias de funcionamiento ms altas yen el caso de Intel, Quickpath

Los microprocesadores de Intel y de AMD (desde antes) poseen adems uncontrolador de memoria de acceso aleatorio en el interior del encapsulado lo quehace necesario la implementacin de buses de memoria del procesador hacia losmdulos. Ese bus est de acuerdo a los estndares DDR de JEDEC y consistenen lneas de bus paralelo, para datos, direcciones y control. Dependiendo de lacantidad de canales pueden existir de 1 a 4 buses de memoria.

AMD Bulldozer

Es el nombre de la Arquitectura o tecnologa de cmputo que AMD hadesarrollado para implementar en sus procesadores AMD FX-Series (nombreclave Zambezi).

Esta nueva arquitectura se basa en un proceso de manufactura de 32nmproducido en las fbricas de Global Foundries bajo tecnologa SOI (Silicon OnInsulator). AMD primero ha destinado esta arquitectura a sus procesadores para elsegmento de servidores, equivalente a los procesadores Opteron6200 (Interlagos) y Opteron 4200 series (Valencia) de socket G34 socket C32respectivamente. Ahora la arquitectura finalmente llega con sus procesadoresAMD FX-series (Zambezi).

Arquitectura: En lo primero en que AMD ha hecho hincapi, es que Bulldozer estotalmente diferente en su diseo, de hecho no se basa en los principios de laactual arquitectura K10.5 (Starts generation), que a su vez es una evolucin de laanterior arquitectura K8. Bulldozer en su diseo posee diseo modular concomponentes compartidos como dedicados. El diseo modular ha hecho rediseary reacomodar los elementos de la arquitectura de Bulldozer, enfocndose enoptimizar el rendimiento, el consumo y en aprovechar al mximo el rea del siliciodonde viene integrado el procesador.

Bulldozer, por lo tanto, ha sido diseado para brindar un balance en rendimiento,costo y consumo en aplicaciones multi-threaded. La arquitectura se enfoca enpoder suministrar altas frecuencias y recursos compartidos para lograr un ptimorendimiento y poder potenciar la prxima generacin de aplicaciones. En estesentido AMD ha indicado que mientras ms nuevas sean las aplicaciones mejoraprovecharan el rendimiento de los procesadores AMD-FX. El set de instruccionesagregado tambin apunta en este sentido.

El modelo tope de la nueva familia cuenta con 8-nucleos agrupado en cuatromdulos dual-core de diseo monoltico, est fabricado en 32nm y cuenta con un

conteo de transistores de aproximadamente 2 mil millones con un rea fsica de315mm2.

Esta arquitectura es la primera generacin de nuevos ncleos de ejecucin deAMD (La familia 15) en la que ya se ha visto en los respectivos roadmap que afuturo AMD pretende renovar sus arquitecturas, incrementando el rendimiento porncleo en cada generacin.

Dentro de los aspectos generales se tiene que Bulldozer cuenta con 128KB dememoria cache de nivel 1 (L1), 2MB de cache L2 compartido para cada ncleo ydedicado para cada mdulo (8MB L2 en total) y 2MB de memoria cache L3compartida para cada mdulo (8MB de L3 en total). El resto de los componentestenemos el bloque Fron-End y los 4 mdulos Bulldozer (dual-core), controladorde memoria DDR3 de doble canal de 72-bits y 4 enlaces HyperTransport.

Diseo de Arquitectura Modular: Los procesadores basados en estaarquitectura cuentan con un diseo modular, donde cada chip o ncleo estcompuesto por mltiples mdulos Bulldozer (4 en los modelos tope) con lo queAMD ofrecer modelos de 4, 6 y 8 ncleos.

Analizando la naturaleza de las aplicaciones actuales, AMD encontr una forma demaximizar el ancho de banda tope a travs de los diferentes ncleos y maximizarel uso de rea de silicio del chip a travs del uso de elementos o mduloscompartidos. El resultado fue entonces disear mdulos o bloques de doblencleo, que pueden efectivamente optimizar los recursos dentro del procesador.Funciones con un alto grado de uso (como la unidad de enteros y el cache L1) sondedicados en cada ncleo. Mientras que otras unidades ahora estnefectivamente compartidas entre los dos ncleos de cada mdulo, incluyendo lasunidades Fetch, Decode, los enrutamientos (pipelines) de la unidad de puntoflotante y los niveles de cache L2.

Este nuevo diseo permite a ambos ncleos de cada mdulo usar funciones msgrandes y de alto rendimiento (como la unidad de punto flotante) y al mismotiempo permite optimizar espacio en la pieza de silicio al estar en un mdulo, enlugar de estar separados.

En el diseo modular cada componente tiene elementos dedicados, tambinelementos compartidos a nivel de modulo y elementos compartidos a nivel de chip,dependiendo del orden jerrquico. Por ejemplo cada core o ncleo tiene supequeo y respectivo cache dedicado de nivel1 (L1), a su vez incorpora 4unidades de clculo de enteros, a nivel de modulo cada ncleo comparte memoriacache L2, comparte tambin las dos unidades de clculo de punto flotante, eldecode (decodificador) y la unidad Fetch.

A nivel de chips comparten la memoria cache L3 y el northbridge, que tambin seha movido dentro del procesador, especialmente para la gestin del enrutamientoPCI Express3, y el controlador de memorias que es otro componente compartido anivel de chip.

Elementos dedicados y compartidos: Los componentes internos de laarquitectura de Bulldozer pueden ser elementos compartidos (shared) que traebeneficios como: la reduccin de consumo y temperatura, reduce el espacio fsicodel ncleo, y pueden ser tambin elementos dedicados que ayuda a incrementar

3 PCI Express (anteriormente conocido por las siglas 3GIO, en el caso de las "Entradas/Salidas de TerceraGeneracin", en ingls: 3rd Generation In/Out) es un nuevo desarrollo del bus PCI que usa los conceptos deprogramacin y los estndares de comunicacin existentes, pero se basa en un sistema de comunicacin seriemucho ms rpido. Este sistema es apoyado principalmente por Intel, que empez a desarrollar el estndarcon nombre de proyecto Arapahoe despus de retirarse del sistema Infiniband.

el rendimiento y la escalabilidad. As mismo Bulldozer puede cambiardinmicamente entre los componentes compartidos como dedicados paramaximizar el rendimiento por watts.

Unidad de Punto Flotante y Enteros: La unidad de clculo de enteros y puntoflotante son dos aspectos o elementos de clculo y cmputo muy importantes quedefinen el rendimiento de un procesador en aspectos especficos, ambas sonunidades crticas en un procesador y potencian en clculos de operacionesmatemticas y operaciones de clculo propiamente dicho.

AMD con Bulldozer ha hecho hincapi en este aspecto incorporando 2 unidadesde clculo de enteros por modulo (una para cada ncleo) con 4 pipelines (8 en

total). Esta unidad tiene su propio cache L1 dedicado. Esto se contrasta con las 3unidades (pipelines) de la generacin K10. Estas dos unidades comparten unainterfaz comn de punto flotante que acta como programador. Cada mdulotambin incorpora dos unidades FMACs de 128-bit, cada uno de estos elementosposee 2 bloques de cache L1 dedicados.

Estas unidades de 128-bit permiten instrucciones de 128-bit por ncleo o instrucciones de 256-bitpor cada mdulo dual-core

Nuevas Instrucciones x86: Bulldozer a diferencia de la generacin actual deprocesadores AMD (Phenom II) tambin agrega el soporte para nuevasinstrucciones de cmputo x86, entre las que se puede mencionar SSE3, SSE4.1,SSSE4.2 y las instrucciones AVX (Advanced Vector Extensions o Extensiones de

Vector Avanzadas) las cuales AMD implementa por primera vez en sus chip. Esteset y/o sub-set de instrucciones tambin incluyendo 4 FMAC Operando, RegistrosYMM de 256-bit y AES; XSAVE e instrucciones XOP. Bulldozer tambin soportarala tecnologa LWP (Light Weight Profiling).

La adicin de estas instrucciones le permite a los procesadores AMD-FX ponersea la par con los procesadores Sandy Bridge de Intel y marcar una clara diferenciacon los Phenom II que no soportan ninguna de estas nuevas instrucciones queAMD ha agregado a Bulldozer.

Los beneficios de agregar este nuevo set de instrucciones son bien especficos,pero los beneficios ms cercanos al uso cotidiano en aplicaciones son sin lugar adudas las instrucciones SSSE3, SSE4.1, SSE4.2 y AVX, soportadas tanto porAMD como por Intel, que permiten acelerar por ejemplo las tareas de codificaciny decodificacin de video, entre otras tareas como algoritmos biomtricos yaplicaciones altamente intensivas en texto.

En la siguiente tabla se observan las aplicaciones o mbitos en los cuales se haceuso de estas instrucciones, cabe destacar que a pesar que la mayora de lasinstrucciones agregadas en Bulldozer, ya estaban presentes en Sandy Bridge,AMD se adjudica la exclusividad de dos de ellas, como las instrucciones FMA4que rinden sus beneficios en aplicaciones HTC (High-Performance Computing oComputacin de alto rendimiento) y tambin las instrucciones XOP paraaplicaciones numricas, multimedia y algoritmos utilizados en audio/radio.

Por su parte las mencionadas instrucciones AVX le permiten a los procesadoresAMD-FX poder desempear un mejor rendimiento en tareas multimedia comotambin modelado 3D dentro de lo ms cotidiano y otros beneficios a nivel msprofesional como procesado de seal, simulaciones cientficas, anlisis financiero,simulaciones cientficas.

Bloque Front-End: A nivel perifrico, dentro de la arquitectura de Bulldozertenemos el bloque Fron-End (muy similar al bloque Font-End que hemos visto enlas arquitecturas grficas). Este bloque compartido para cada uno de los mdulosde Bulldozer es el responsable de impulsar las canalizaciones de procesamiento y

fue diseado para asegurarse que siempre y todo el tiempo los ncleos deproceso estn constantemente alimentados de datos o informacin. Este bloquedebido al diseo modular, ha sido rediseado para poder trabajar con cadamdulo (dual-core), adems de asignar cada hilo de ejecucin a cada uno de losncleos.

Los mdulos Bulldozer pueden decodificar hasta 4 instrucciones por ciclo, estocomparado con las 3 instrucciones por ciclo que pueden decodificar losprocesadores AMD Phenom II. Esto incrementa la cantidad de instrucciones quepuede procesar Bulldozer por ciclo de reloj, lo que lo hace ms eficiente en cuantoal cmputo de datos.

Simultaneous MultiThreding

AMD ha implementado en sus procesadores Bulldozer su propia tecnologa SMT(Simultaneous MultiThreding), algo similar a la tecnologa Hyper-Threding de Intelen sus principios bsicos de simular ms ncleos para el sistema que losdisponibles fsicamente.

Bulldozer soporta 2 hilos de ejecucin por ncleo, as en los modelos de cuatroncleos, 8 sern los hilos de ejecucin que administrar el procesador y 8 losncleos que el sistema operativo podr ver a nivel lgico. Todo esto de unamanera mucho ms fuerte y eficiente que la implementacin de Intel ytransparente para el sistema operativo y las aplicaciones, donde no se requerirdrivers para que el software reconozca el hardware multi-hilo como tal.

El hecho de ser un diseo modular la implementacin de cada hilo de ejecucincontar con su propia unidad de clculo de enteros no teniendo que compartirla ydisputarse los recursos con otras instancias (threads), con la consiguienteganancia en la eficiencia de rendimiento que esto conlleva.

Fuente. http://www.madboxpc.com/review-amd-fx-8150-black-edition-bulldozer/2/En la actualidad, AMD FX sigue el nuevo diseo de ncleos Piledriver, unaevolucin de Bulldozer que promete entregar esta vez s el rendimientopropio de estas CPUs de alto rendimiento. Vishera, nombre en clave de la nuevaplataforma, se compone de nuevas CPUs con hasta 8 ncleos Piledriver en dos ocuatro mdulos, y est acompaada por las APU Kaveri, tanto para sistemasporttiles como desktop, con 2 o 4 ncleos Steamroller y chip grfico basado en lanueva arquitectura GCN, propia de las GPUs de alto rendimiento AMD RadeonHD7700 y superiores, lo que significa un avance considerable con respecto a supredecesora proverbial, la todava no lanzada plataforma Trinity, que tambinincluir grficos de la familia HD7000, basada en los ncleos Northern Islands(HD6000).

Lo interesante de estas unidades aceleradas es que entrarn en el nuevo estndarHSA (Heterogeneous Systems Architecture) de AMD, que permite distribuir eltrabajo de procesamiento general entre CPU y GPU de forma paralelaautomticamente, como si se tratase de dos procesadores idnticos funcionandoen el mismo sistema, lo que en teora, y siempre que el software est optimizadoayudara a aumentar de un modo significativo el rendimiento de las APU. En el

tramo ms bajo, posiblemente para sistemas econmicos se encuentra las APUKabini, con 2-4 ncleos Jaguar y grficos GCN, aunque sin optimizacin HSA,como actualizacin de prxima generacin de Brazos, la plataforma de gama bajade AMD.

Vishera, Kaveri y Kabini no es lo nico nuevo de los laboratorios de desarrollo deAMD; la compaa comprende el avance de las nuevas plataformas mviles, y poreso ha hecho un esfuerzo extra para acomodarse a la tendencia, produciendo lasAPU Tamesh ULP (Ultra Low Power), que tambin llegan este ao (2013), y queser el rival de los nuevos procesadores Intel Medfield tanto para sistemasinformticos Zero Noise HTPCs, Netbooks como para tablets de consumo.

2013 se plantea como un ao bastante interesante para la guerra deprocesadores, con unos Ivy Bridge que compiten en el terreno del consumo ytemperatura, Atoms que se centran en la autonoma y rendimiento grfico, y laspropuestas de AMD, encabezadas por una nueva generacin de procesadores FXque prometen corregir errores del pasado.4

APU Richland5

La segunda generacin de APU (Accelerated Processing Unit)6 de AMD lleg elpasado mes de Mayo, aunque en un principio llegaron solamente paraordenadores porttiles y fabricantes OEM. Ahora AMD lanza la nueva plataformaRichland que ofrece diversas mejoras para disminuir su consumo y aumentar surendimiento.

La nueva plataforma de APU Richland para ordenadores porttiles estar formadaen principio por cuatro modelos, A10-5750M, A8-5550M, A6-5350M y A4-5150M.Estas APU Richland consiguen mejorar el rendimiento de la anterior generacin, laduracin de la batera tambin aumenta, han sido pensadas para ser montadas enultrathins, los grficos de esta nueva generacin de APU pertenecen a laserie AMD Radeon HD 8000.

AMD ha incorporado varias caractersticas para mejora la experiencia de losusuarios. En primer lugar vamos a hablar de la funcin AMD Gesture Control,gracias a ella el usuario puede realizar gestos con las manos para controlar el

4 2013 es el ao de AMD. Recuperado el 29 de marzo de 2013http://www.taringa.net/posts/info/14395734/2013-es-el-ano-de-AMD.html

5 APU Richland: AMD anuncia la nueva generacin de APUs

6 Un Accelerated processing unit en espaol Unidad de Procesamiento Acelerado o APU, dichosmicroprocesadores combinan una CPU multincleo, una GPU adems de un bus de interconexin de altavelocidad que permite transferir informacin a mayores velocidades, debido a que se encuentran en el mismochip el CPU la GPU y controlador de memoria entre otros, esto es posible gracias a la miniaturizacin de loschips actuales procesos de fabricacin de entre 40 y 32 nm.

navegador, el reproductor multimedia y otras aplicaciones a una distancia mximade 3 metros, esta tecnologa es exclusiva de AMD, es decir, ningn fabricantedispone de esta funcin en estos momentos. Pasamos ahora a la funcin AMDFace Login, que como podemos deducir por su nombre, sirve para iniciar sesin oacceder a sitios webs mediante la identificacin de los rasgos faciales. Lafuncin AMD Screen Mirror sirve para transmitir la imagen del PC a un televisor atravs de DLNA. Para mejorar el entretenimiento multimedia incorpora lasfunciones AMD Quick Stream, AMD Steady Video y AMD Perfect Picture HD.

Veamos las especificaciones de las primeras cuatro APU que AMD va a lanzar.Empezamos por la de menor rendimiento, la A4-5150M, esta APU cuenta con 2ncleos que funcionan a una frecuencia base de 2,7 GHz, pudiendo aumentarhasta 3,3 GHz, cuenta con los grficos integrados HD 8350G que tienen 128Cores y funcionan a 514/720MHz (base, mxima) incorpora 1 MB de cach L2 ysu TDP es de 35W.

Comparativa de consumo de Richland y Trinity.

La APU A6-5350M tambin incorpora 2 ncleos pero funcionan a 200 MHz ms,los grficos son los HD 8450G que incluyen 192 Cores funcionando a unafrecuencia que va desde los 533 MHz a los 720 MHz, el TDP es de 35W y tiene 1MB de cach L2.

Los otros dos modelos, la A8-5550M y la A10-5750M, cuentan con 4 ncleosfuncionando a una velocidad base de 2,1 GHz y 2,5 GHz, pudiendo alcanzar unmximo de 3,1 GHz y 3,5 GHz, respectivamente. La A8-5550M est equipada conlos grficos HD 8550G que tienen 256 Cores con unas frecuencias de 515/720MHz y la A10-5750M cuenta con los grficos HD 8650G que tienen 384 Cores yfuncionan a 533/720 MHz, ambos cuentan con 4 MB de cach L2 y su TDP es de35W.

Procesadores Intel 20137

El ao es importante por la llegada de la nueva arquitectura Haswell, tambinconocidos como Intel Core de Cuarta Generacin. Se esperan mejoras en elconsumo y en las prestaciones de su tarjeta grfica integrada.

La siguiente es la lista de los procesadores aparecidos hasta la fecha:

Familia Celeron

Empezamos por los menos poderosos, los Celeron. En este caso estarn basadosen Ivy Bridge, al igual que ocurre con los Core de Tercera Generacin, pero conalgunas de sus funcionalidades capadas.

Como caractersticas comunes te encontraras que tienen 2 MB de cache de niveltres y dos ncleos de su interior. Por supuesto no soportan Turbo Boost.

Consumo normal

Celeron G1610. Tienen una frecuencia de funcionamiento de 2.6 GHz. SuTDP, o consumo mximo terico es de 55 Watios.

Celeron G1620. Es 100 MHz ms rpido que su hermano menor. Por lodems comparten las mismas caractersticas.

Bajo consumo

Celeron G1610T. Se baja su frecuencia a 2.3 GHz. Su TDP se disminuye a 35Watios.

Familia Pentium

Los Pentium son esos procesadores perfectos para ser usados en una oficina, yaque combinan bajo precio y prestaciones ms que suficientes para ello. Al igualque ocurre con los anteriores estn basados en Ivy Bridge y por lo tanto sonparecidos a los Intel Core de Tercera Generacin pero con varias caractersticasreducidas.

Todos tienen en comn 3 MB de cache de nivel tres y el doble ncleo. Porsupuesto tampoco soportan Turbo Boost.

Consumo normal

Tienen todos un TDP de 55 Watios.

7 Snchez Iglesias ngel Luis. Procesadores Intel 2013 para PCs de escritorio. Gua de About.com.Consultado el 29 de marzo de 2013. http://computadoras.about.com/od/modelos/a/Procesadores-Intel-2013-Para-Pcs-De-Escritorio.htm

Pentium G2010. Tiene una frecuencia de funcionamiento de 2.8 GHz. Pentium G2020. Aumenta la frecuencia de funcionamiento a 2.9GHz. Pentium G2130. Llegamos a los 3.2 GHz. Por lo dems es igual que su

hermano menor.

Bajo consumo

Pasamos a los 35 Watios de TDP.

Pentium G2020T. Se baja la frecuencia de funcionamiento a 2.5GHz.

Familia i3

Intel no ha querido dejar pasar la oportunidad de actualizar su gama media bajacon un nuevo procesador i3 basado como no poda ser de otra forma en IvyBridge.

i3-3210. 3.2 Ghz de frecuencia de funcionamiento. 3 Megas de cache de nivel tres.Dos ncleos con hyperthread.

Futuros procesadores Haswell

Se espera que vayan apareciendo a partir de Mayo.

Familia i5

Empezamos con lo interesante. Tanto para los procesadores i5 como los i7 elfabricante nos va a traer su nueva arquitectura Haswell. Seguramente serncomercializados como Intel Core de Cuarta Generacin.

Vienen con un nuevo socket, con lo cual tendrs que adquirir al menos la placabase para disfrutar de ellos.

A excepcin del 4550T todos los dems son procesadores con cuatro ncleos, 6MB de cache de nivel tres e incorporan la tarjeta grfica integrada modelo HD4600.

Consumo normal

Todos tienen 84 Watios de TDP.

Core i5-4670K. Su frecuencia de funcionamiento es de 3.4GHz, pudiendollegar a 3.8 GHz gracias a Turbo Boost. La frecuencia de la tarjeta de latarjeta grfica es de 1200 MHz. Puede usarse para overclocking.

Core i5-4670. Igual que el anterior pero su capacidad de jugar con lafrecuencia est ms limitada.

Core i5-4570. Se baja la frecuencia base a 3.2GHz, siendo 3.6 GHz graciasa Turbo Boost. La frecuencia de la tarjeta grfica es de 1150 MHZ.

Core i5-4430. En este caso tenemos 3 GHz de frecuencia base, 3.2 graciasa Turbo Boost. La frecuencia de funcionamiento de la tarjeta es igual que elmodelo anterior.

Bajo consumo

Estos tienen un consumo de 65 Watios

Core i5-4430S. Tiene 2.7GHz de frecuencia base, pudiendo llegar a3.2GHz. La frecuencia de su tarjeta integrada es de 1100 MHz.

Core i5-4670S. Funciona a 3.1GHz, pudiendo llegar a 3.8 GHz. Lafrecuencia de la tarjeta es de 1200 MHz.

Core i5-4570S. Funciona a 2.9GHz, alcanzando los 3.6 GHz. La frecuenciade la tarjeta es de 1150MHz.

Ultra bajo consumo

Core i5-4570T. Estamos ante un micro de 2.9GHz, que puede llegar a 3.6GHz. 4MB de cache de nivel tres y dos ncleos con hyperthread. Su TDPes de 35 Watios.

Core i5-4670T. Funciona a 2.3GHz, pudiendo llegar a 3.3 GHz en caso deusar el modo turbo. La frecuencia de la tarjeta 1200 y su TDP es de 45Watios.

Familia i7

Todos tienen 4 ncleos e hyperthread. 8 megas de cache de nivel tres.

Consumo normal

Todos tienen 84 Watios de TDP.

Core i7-4770. Funciona a 3.4GHz de velocidad base y a 3.9GHz gracias almodo turbo. Frecuencia de la tarjeta 1200 MHz.

Core i7-4770K. Funciona a 3.5GHz y 3.9 GHz en modo turbo. Pensadopara hacer overclocking la frecuencia de la tarjeta es de 1250 MHz.

Bajo consumo

Core i7-4770S. 3.1GHz en modo normal y 3.9GHz en modo turbo. 65w de TDP.Tambin tiene una tarjeta funcionando a 1200 MHz.

Ultra bajo consumo

Todos vienen con la tarjeta a 1200MHz.

Core i7-4765T. 2GHz en modo normal y 3 GHz en modo turbo. 35w de TDP Core i7-4770T. Pasamos a 2.5GHz en modo normal y a 3.7Ghz en modo

turbo. 45w de TDP.

Procesadores Intel Core de cuarta generacin con chipset Intel Q87(Anteriormente Shark Bay Desktop (Haswell + Lynx Point))

Los nuevos microprocesadores Intel Core de cuartageneracin Haswell ofrecen arquitecturas CPU y GPU msrefinadas, un rendimiento por ciclo algo superior, mejorescaractersticas de overclock, tecnologa HyperThreading msinteligente, nuevos y modernos juegos de instrucciones, yuna arquitectura grfica ms slida, compatible y optimizadapara el cmputo acelerado por GPU (API OpenCL),caractersticas superiores a las presentes en los ahora viejospero an efectivos Core de tercera generacin Ivy Bridge.

Estos procesadores se fabrican con tecnologa de procesamiento de 22 nm contransistores 3-D Tri-Gate. Con un total de 1.400 millones de transistores en unasuperficie de encapsulado de tan solo 177mm2.Los desarrolladores tambinpueden utilizar la memoria del cdigo de correccin de errores (ECC) cuandociertos procesadores se usan con el chipset Intel C226.

Grficos HD Intel 4600: Entrega capacidades de medios y grficos de altorango para dispositivos de visualizacin de videos, grficos en 2D y 3D ycontenido interactivo.

Extensiones vectoriales avanzadas Intel 2: Acelera el desempeoinformtico de nmero entero y matriz para las aplicaciones de procesamientode seales e imgenes.

Nuevas instrucciones del estndar de encriptacin avanzada Intel (IntelAES-NI): Compatible con la aceleracin de hardware para la encriptacin ydesencriptacin de datos.

Intel Flex E/S: Permite al usuario asignar de cuatro a seis puertos SATA de6,0 Gbps, de seis a ocho puertos PCI Express* generacin 2.0 y de cuatro aseis puertos USB 3.0, en base a las necesidades de configuracin.

Tecnologa Intel vPro: Ofrece compatibilidad de hardware sin precedentespara funciones fundamentales de seguridad y administracin.

Plataforma basada en el procesador Intel Core y el chipset Intel Q87 parasistemas inteligentes. Puede consultar el datasheeten: http://www.intel.la/content/www/xl/es/intelligent-systems/shark-bay/core-q87-chipset-is-brief.html

Hoja de datos de la familia Core de cuarta generacin para equipos deescritorio, Vol. 1: http://www.intel.la/content/www/xl/es/processors/core/4th-gen-core-family-desktop-vol-1-datasheet.html

Hoja de datos de la familia Core de cuarta generacin para equipos deescritorio, Vol. 2: http://www.intel.la/content/www/xl/es/processors/core/4th-gen-core-family-desktop-vol-2-datasheet.html

Especificaciones

Procesadores1, 2, 3, 4, 5, 6

Nmero deprocesador

Cdigo depedido

Velocidadde reloj decach

Alimentacin Memoria Tecnologasdelproducto

ProcesadorIntelCore i7-4770S

CM8064601465504 Cach de 8M,hasta 3,90GHz

65 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Nuevasinstruccionesde AESIntel(Intel AES-NI), IntelAVX,tecnologaIntel TurboBoost,

tecnologaIntel HT,tecnologaIntelvPro

ProcesadorIntelCore i7-4770TE

CM8064601538900 Cach de 8M,hasta 3,30GHz

45 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologaIntel TurboBoost,tecnologaIntel HT,tecnologaIntel vPro

ProcesadorIntelCore i5-4570S

CM8064601465605 Cach de 6M,hasta 3,60GHz

65 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologaIntel TurboBoost,tecnologaIntel HT,tecnologaIntel vPro

ProcesadorIntelCore i5-4570TE

CM8064601484301 Cach de 4M,hasta 3,30GHz

35 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologaIntel TurboBoost,tecnologaIntel HT,tecnologaIntel vPro,ECC opcional

Chipsets

Producto Cdigo depedido

Encapsulado Alimentacin Caractersticas

ChipsetIntel Q87

DH82Q87 FCBGA 708 4,1W De cuatro a seis puertos SATA(de dos a cuatro SATA de 6,0Gbps); 14 puertos USB en total(de cuatro a seis USB 3.0); deseis a ocho puertos PCIExpress* generacin 2.0;compatibilidad con la tecnologa

Intel vPro

ChipsetIntel C226

DH82C226 FCBGA 708 4,1W Compatible con ECC e IntelAMT 9.0; de cuatro a seispuertos SATA de 6,0 Gbps; 14puertos USB en total (de cuatroa seis USB 3.0); de seis a ochopuertos PCI Express*ggeneracin 2.0

En el mercado de sobremesa se encuentran tambin series de cuatro y dosncleos convencionales, todos dentro de las gamas Core i3 y Core i5, convariantes T y S con bajo consumo.

El rendimiento de Haswell

Las aplicaciones actuales no son capaces de aprovechar el potencial del nuevomicroprocesador, pero aun as consigue resultados ligeramente superiores a losde Ivy Bridge. Futuras aplicaciones optimizadas para los nuevos juegos deinstrucciones AVX 2.0 y FMA3 impulsaran el rendimiento del nuevo chip en hastaun 70%; factor que sumado a su mayor rendimiento en aplicaciones actuales,convierten a esta nueva generacin de microprocesadores en una mejor eleccinque Ivy Bridge.

El socket LGA 1150

Todas las mejoras introducidas en Haswell requieren de cambios fsicos yelctricos, introducidos por Intel en el nuevo socket LGA 1150 que estrenan estosnuevos microprocesadores.

El nuevo socket LGA 1150 a diferencia de los anteriores y efmeros sockets LGA1155 (Ivy Bridge y Sandy Bridge) y LGA 1156 (Nehalem), tendr un largo tiempode vigencia (hasta el 2016).

Diagrama en bloques

Este diagrama de bloque proporciona una descripcin de las funciones,prestaciones y conectividad dentro de la plataforma de procesador Intel indicada.Estos procesadores se basan en la microarquitectura de Intel anteriormente

conocida como Haswell, fabricada en tecnologa de procesamiento de 22 nm contransistores 3-D Tri-Gate.

Esta plataforma brinda excelente CPU, grficos, desempeo de medios,flexibilidad y mejor seguridad que los procesadores Intel Core de tercerageneracin, lo que la hace ideal para una amplia gama de sistemas inteligentes.Los desarrolladores tambin pueden utilizar la memoria de ECC cuando ciertosprocesadores se usan con el chipset Intel C226.

Nota: Luego de esta familia de cuarta generacin, se pasa a la arquitectura"Skylake (Skymont)" de 14 y 10nm, en la que aparecer la PCI Express 4.0 quepermitir un flojo de informacin a una velocidad de 100 Gbps a partir de fines de2016.

De los procesadores de 22nm se sabe que su performance se incrementar en un37% y su consumo se reducir ms del 50%. Los 10nm del Skymont que esmenos de la mitad de tamao consumirn la mitad tambin.

Otro dato interesante es que los actuales "Gulftown" de 32nm (entre ellos lasediciones extreme de i7) poseen 1170 millones de transistores. Los 22nmsuperarn los 2000 millones.

Aparte de PCI Express 4.0, otra tecnologa que est por cumplir una nueva versines DDR, que a partir de 2012 tiene la versin 4. DDR4 corre a 2.133 y 2.667 MHzde forma estndar, y versiones especiales a los 3.200 MHz. Todo estoconsumiendo menos energa ya que necesitarn 1.2 voltios (DDR3 1.5v)

HyperTransport8

HyperTransport (HT), tambin conocido como Lightning Data Transport (LDT) esuna tecnologa de comunicaciones bidireccional, que funciona tanto en serie comoen paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto debaja latencia. Se public el 2 de abril de 2001. Esta tecnologa se aplica en lacomunicacin entre chips de un circuito integrado ofreciendo un enlace ( bus)avanzado de alta velocidad y alto desempeo; es una conexin universal que estdiseada para reducir el nmero de buses dentro de un sistema, suministrando unenlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemasde multiprocesamiento altamente escalables.

El HyperTransport Consortium es quien est llevando a cabo el desarrollo ypromocin de la tecnologa HyperTransport. Esta tecnologa es ampliamenteusada por las empresas AMD en procesadores x86 y chipsets; PMC-Sierra,Broadcom y Raza Microelectronics en microprocesadores; MIPS, NVIDIA, VIATechnologies y Silicon Integrated Systems en chipsets; HP, Sun Microsystems,IBM y Flextronics en servidores; Cray, Newisys, QLogic y XtremeData en sistemasinformticos de alto rendimiento, y Cisco Systems en routers.

8 HyperTransport. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/HyperTransport

Existen cuatro versiones de HyperTransport -- 1.x, 2.0, 3.0 y 3.1 -- que puedefuncionar desde los 200MHz hasta 3.2GHz (mientras el bus PCI corre a 33 o 66MHz). Tambin soporta tecnologa DDR (o Double Data Rate), lo cual permitealcanzar un mximo de 5200 MT/s (2600MHz hacia cada direccin: entrada ysalida) funcionando a su mxima velocidad (2.6GHz).

Soporta conexiones auto-negociadas para determinar la velocidad. Su velocidadde transferencia mxima, utilizando lneas de 32 bits, tiene por cada uno de sus 2

buses un total de 20.8 GB/s (2.6GHz * (32bits / 8)), lo que supone la suma de41.6 GB/s en ambas direcciones, superando con creces cualquier otro estndar.Se pueden mezclar tambin enlaces de varios anchos en una sola aplicacin (porejemplo 2x8 en vez de 1x16). Esto permite una velocidad de interconexin mayorentre la memoria principal y la CPU y una menor entre los perifricos que loprecisen. Adems esta tecnologa tiene mucho menos latencia que otrassoluciones.

HyperTransport est basada en paquetes. Cada uno de ellos consiste en unconjunto de palabras de 32 bits independientemente del ancho fsico de laconexin. La primera palabra de un paquete es siempre una palabra de comando.Si un paquete contiene una direccin los ltimos 8 bits de la palabra de comandoestarn enlazados con la siguiente palabra de 32 bits para formar una direccin de40 bits. Adems se permite anteponer otra palabra de control de 32 bits cuando senecesite una direccin de 64 bits. Las restantes palabras de 32 bits en un paqueteformarn la informacin til. Las transferencias, independientemente de sulongitud actual, estarn formadas siempre por mltiplos de 32 bits.

Los paquetes de HyperTransport entran en segmentos conocidos como tiemposbit. El nmero de tiempos bit necesarios depende del ancho de la interconexin.HyperTransport puede usarse para generar mensajes de gestin de sistemas,seales de interrupciones, expedir sondas a dispositivos adyacentes oprocesadores y E/S en general y hacer transacciones de datos. Normalmente sepueden usar dos tipos diferentes de comandos de escritura: avisados y no-avisados. Las escrituras avisadas no precisan una respuesta del destino. Sonusadas primordialmente para dispositivos con un gran ancho de banda comotrfico a Uniform Memory Access o transferencias de Acceso directo a memoria.Las escrituras no-avisadas precisan una respuesta del tipo "destino hecho". Lalectura tambin puede provocar que el receptor genere una respuesta.

Aplicaciones

El desarrollo de HyperTransport se hizo sobre la base de querer eliminar el FrontSide Bus (FSB). No fue hasta la versin 3.0 cuando varios fabricantes de chipsets

decidieron utilizar HyperTransport para sustituir el FSB con excelentes resultados.sta ha sido su implementacin ms famosa.

Tambin ha dado grandes resultados en otras implantaciones, tales comointerconexiones entre microprocesadores MIPS, servidores, sistemas informticosde alto rendimiento, y en routers y switches.

Implementaciones

AMD AMD64 y CPUs basadas en Direct Connect Architecture. SiByte CPUs MIPS de Broadcom CPUs MIPS de PMC-Sierra RM9000X2 ht_tunnel del proyecto OpenCores (licencia MPL) ATI Radeon Xpress 200 para el procesador AMD Chipsets NVIDIA nForce nForce Professional MCPs (Media and Communication Processor) Serie nForce 4 Serie nForce 500 Serie nForce 600 Serie nForce 700 Controlador de E/S HyperTransport ServerWorks (ahora Broadcom) HT-

2000 El Puente norte del IBM PowerPC G5 CPC925 y CPC945 Los procesadores multihilo Raza

HyperTransport e HyperThreading

El uso de las mismas siglas para su denominacin (HT) ha llevado a generarconfusiones entre el pblico. No se deben confundir ya que ambas tecnologasson completamente distintas. Muchas veces para referirse al HyperTransporttambin se utilizan las siglas HTT.

Especificaciones de frecuencias de HyperTransport

HyperThreading9

La tecnologa HyperThreading tiene grandes capacidades de procesamiento yrapidez. Algunas de sus ventajas son: mejora el apoyo de cdigo multi-hilos, quepermite ejecutar mltiples hilos simultneamente, mejora de la reaccin y eltiempo de respuesta.

De acuerdo con el primer informe de Intel, los Pentium 4 que incorporan estatecnologa tienen un rendimiento entre un 15% y un 30% superior al de losprocesadores sin HyperThreading, y utilizan slo un 5% ms de recursos.

9 HyperThreading. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/HyperThreading

La tecnologa HyperThreading tiene grandes capacidades de procesamiento yrapidez. Algunas de sus ventajas son: mejora el apoyo de cdigo multi-hilos, quepermite ejecutar mltiples hilos simultneamente, mejora de la reaccin y eltiempo de respuesta.

De acuerdo con el primer informe de Intel, los Pentium 4 que incorporan estatecnologa tienen un rendimiento entre un 15% y un 30% superior al de losprocesadores sin HyperThreading, y utilizan slo un 5% ms de recursos.

Criticas

ARM10 critic la tecnologa SMP por no ser eficiente energticamente. Intel retirtemporalmente el hyperthreading de sus nuevos diseos pero los ltimosprocesadores i3 e i7 la incorporan de nuevo.

Familias de procesadores Intel que incorporan la tecnologa Hyper Threading:

Intel Pentium 4 Intel Pentium 4 Extreme Edition Intel Pentium D Extreme Edition Intel Pentium G400 (Algunos modelos) Intel Pentium G600 (Algunos modelos) Intel Celeron G400 Intel Celeron C800 Intel Core i3 Intel Core i3 Sandy Bridge Intel Core i5 Intel Core i5 Sandy Bridge Intel Core i5 Ivy Bridge Intel Core i7 Intel Core i7 Sandy Bridge Intel Core i7 Ivy Bridge Intel Core i7 Extreme Edition Intel Atom N270 Intel Atom N450 Intel Atom N550 Intel Atom N570 Intel Xeon MP Intel Xeon E3

10 ARM es una arquitectura RISC (Reduced Instruction Set Computer=Ordenador con Conjunto deInstrucciones Reducidas) de 32 bits desarrollada por ARM Holdings. Se llam Advanced RISC Machine, yanteriormente Acorn RISC Machine. La arquitectura ARM es el conjunto de instrucciones de 32 bits msampliamente utilizado en unidades producidas. Fuente. ARM Cores Climb Into 3G Territory. MarkHachman, 2002.

Intel Xeon E5Se pueden consultar todos los procesadores con HT en el enlace.http://ark.intel.com/search/advanced/?s=t&HyperThreading=true

Multiprocesamiento simtrico11

En computacin, SMP (del ingls Symmetric Multi-Processing, en espaol"multiproceso simtrico") es un tipo de arquitectura de computadores en la quedos o ms unidades de procesamiento comparten una nica memoria central.

La arquitectura SMP (tambin llamada UMA, del ingls Uniform Memory Access,en espaol "acceso uniforme a memoria") se caracteriza por el hecho de quevarias unidades de procesamiento comparten el acceso a la memoria, compitiendoen igualdad de condiciones por dicho acceso, de ah la denominacin "simtrico".

Los sistemas SMP permiten que cualquier procesador trabaje en cualquier tareasin importar su localizacin en memoria; con un propicio soporte del sistemaoperativo, estos sistemas pueden mover fcilmente tareas entre los procesadorespara garantizar eficientemente el trabajo.

Una computadora SMP se compone de microprocesadores independientes que secomunican con la memoria a travs de un bus compartido. Dicho bus es unrecurso de uso comn. Por tanto, debe ser arbitrado para que solamente unmicroprocesador lo use en cada instante de tiempo. Si las computadoras con unnico microprocesador tienden a gastar considerable tiempo esperando a quelleguen los datos desde la memoria, SMP empeora esta situacin, ya que hayvarios parados en espera de datos.

11 Multiprocesamiento simtrico. Recuperado el 29 de marzo de 2013.http://es.wikipedia.org/wiki/Multiprocesamiento_sim%C3%A9trico

Conceptos relacionados

Arquitectura NUMA

NUMA (Non-Uniform Memory Access, "acceso a memoria no uniforme") es undiseo de memoria utilizado en multiprocesamiento donde la memoria se accedeen posiciones relativas de otro proceso o memoria compartida entre procesos.Bajo NUMA, un procesador puede acceder a su propia memoria local de formams rpida que a la memoria no local (memoria local de otro procesador omemoria compartida entre procesadores).

Limitar el nmero de accesos a memoria es la clave de un alto rendimiento en unordenador moderno. Para los procesadores esto significa el incremento de altavelocidad de la memoria cach y el uso de algoritmos ms sofisticados para evitarlos errores de cach. Aunque el drstico aumento del tamao de los sistemasoperativos y las aplicaciones que se ejecutan en ellos han abrumado las mejorasdel procesamiento de la cach. Los sistemas de multiprocesamiento12 hacen que

12 Multiprocesamiento o multiproceso es tradicionalmente conocido como el uso de mltiples procesosconcurrentes en un sistema en lugar de un nico proceso en un instante determinado. Como la multitarea quepermite a mltiples procesos compartir una nica CPU, mltiples CPUs pueden ser utilizados para ejecutarmltiples hilos dentro de un nico proceso.

El multiproceso para tareas generales es bastante difcil de conseguir debido a que puede haber variosprogramas manejando datos internos (conocido como estado o contexto) a la vez. Los programas tpicamentese escriben asumiendo que sus datos son incorruptibles. Sin embargo, si otra copia del programa se ejecuta enotro procesador, las dos copias pueden interferir entre s intentando ambas leer o escribir su estado al mismotiempo. Para evitar este problema se usa una variedad de tcnicas de programacin incluyendo semforos y

el problema sea peor. Ahora el sistema debe bloquear varios procesadores a lavez, porque solo un procesador puede acceder a la memoria a la vez.

NUMA intenta resolver este problema ofreciendo memoria distribuida para cadaprocesador, evitando as que afecte al rendimiento del sistema cuando variosprocesadores intentan acceder a la misma memoria. Para los problemas de lapropagacin de datos (comunes en servidores y aplicaciones similares), NUMApuede mejorar el rendimiento utilizando una nica memoria compartida por unfactor de aproximadamente el nmero de procesadores (o separando bancos dememoria).13

Multiproceso simtrico, una de las formas ms fciles y baratas de aumentar elrendimiento del hardware es poner ms de una CPU en la placa. Esto se puederealizar haciendo que CPUs diferentes tengan trabajos diferentes (multiprocesoasimtrico) o haciendo que todos se ejecuten en paralelo, realizando el mismotrabajo (multiproceso simtrico o SMP). El hacer multiproceso asimtrico requiereun conocimiento especializado sobre las tareas que la computadora debe ejecutar,que no es fcilmente discernible en un sistema operativo de propsito generalcomo Linux. En cambio el multiproceso simtrico es relativamente fcil deimplementar.

En un entorno de multiproceso simtrico, las CPU comparten la misma memoria, ycomo resultado, el cdigo que corre en una CPU puede afectar a la memoriausada por otra. No se puede estar seguro de que una variable que se ha

otras comprobaciones y bloqueos que permiten a una sola copia del programa cambiar de forma exclusivaciertos valores. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Multiprocesamiento

13 NUMA. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/NUMA

establecido a un cierto valor en la lnea anterior todava tenga el mismo valor; laotra CPU puede modificar el valor de la variable. No es posible programar algo deesta manera.

En la figura mostrada, sobre el tema del HSA, busca unificar el espacio de desarrollo de la CPU yla GPU, en la que ambas se puedan programar como si fuese una sola entidad a ojos delprogramador, esta transicin la empez AMD en la arquitectura GCN al hacer que soportasememoria virtual y fuese compatible con el direccionamiento de memoria de la arquitectura x86 contal de unificar el acceso a la memoria desde un mismo elemento en un futuro, por el momento setiene el espacio de direcciones unificado pero no se tiene el acceso a la memoria unificado yprecisamente, el acceso a la memoria unificado es la base para el HSA completo.

Mirando la ltima APU de AMD en el mercado, conocida como Kabini, se observa como esta utilizaarquitectura Jaguar en la CPU y arquitectura GCN en su GPU (como las APU/SoC de PS4 y XboxOne), por lo que el futuro Kaveri de AMD soportar HSA completo, pero AMD no ha dadoinformacin de la arquitectura del mismo. Fuente de consulta.http://josepjroca.wordpress.com/2013/07/01/true-lies/

En el caso de la programacin de procesos esto no suele ser un problema,porque un proceso normalmente slo se ejecutar en una CPU a la vez. El ncleo,sin embargo, podra ser llamado por diferentes procesos ejecutndose en CPUsdiferentes.

En la versin 2.0.x del ncleo de Linux, esto no es un problema porque el ncleoentero est en un gran spinlock. Esto significa que si una CPU est dentro delncleo y otra CPU quiere entrar en l, por ejemplo por una llamada al sistema,

tiene que esperar hasta que la primera CPU haya acabado. Esto es lo que hace elSMP en Linux; es seguro, pero ineficiente.14

Latencia15

En redes informticas de datos se denomina latencia a la suma de retardostemporales dentro de una red. Un retardo es producido por la demora en lapropagacin y transmisin de paquetes dentro de la red.

Otros factores que influyen en la latencia de una red son:

El tamao de los paquetes transmitidos. El tamao de los buffers dentro de los equipos de conectividad. Ellos

pueden producir un Retardo Medio de Encolado.

Hay latencia en tecnologas de uso musical, como los transformadores de mp3 avinilos analgicos. Siempre el traspaso de informacin de un mecanismo a otro vaa sufrir este retardo, que normalmente est estimado en milisegundos (1/1,000 s)en algunos casos pequeo, en otro ms notorio. La latencia en el sentido del audiodigital est directamente relacionada con la tarjeta de audio, esto se debe a quedicha tarjeta no es compatible con ASIO (Audio Stream Input Output).

Un punto muy importante es que siempre va a haber cierta latencia, aun cuandose hable de latencia cero, la cuestin es que esta es imperceptible (3 ms aprox.)En general se refiere al tiempo que dura en llegar una accin desde su punto deinicio hasta su "punto de fuga", es decir cuando la accin se consuma.

Se denominan latencias de una memoria RAM a los diferentes retardosproducidos en el acceso a los distintos componentes de esta ltima. Estosretardos influyen en el tiempo de acceso de la memoria por parte de la CPU, elcual se mide en nanosegundos (10-9 s).

Resulta de particular inters en el mundo del overclocking el poder ajustar estosvalores de manera de obtener el menor tiempo de acceso posible.

Estructura fsica de la memoria

La memoria est compuesta por un determinado nmero de celdas, capaces dealmacenar un dato o una instruccin y colocadas en forma de tablero de ajedrez.En lugar de tener 64 posibles posiciones donde colocar piezas, tienen n

14 Multiprocesamiento simtrico. Recuperado el 29 de marzo de 2013.http://es.wikipedia.org/wiki/Multiprocesamiento_sim%C3%A9trico

15 Latencia. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Latencia

posiciones. No solo existe un "tablero" sino que existen varios, de esta forma laestructura queda en forma de tablero de ajedrez tridimensional.

Acceso a memoria

Cuando se desea acceder a la memoria, es imprescindible indicar el nmero detablero, el nmero de fila dentro del tablero, y el nmero de columna o celdadentro de esa fila, en ese orden.

El tiempo que tarda la memoria en colocarse en la posicin necesaria esrelativamente pequeo, sin embargo son tantos los datos e instrucciones que sealmacenan en la memoria, que al final el proceso puede llegar a hacerse lento.

Debido al que se van a leer/escribir muchas cosas de/en la memoria, se necesitaun sistema que lea muchas celdas al mismo tiempo, sin transportar los datos dedichas celdas y a continuacin, transportar todos los datos a la vez (dato oinstruccin ya que es lo nico que se almacena en la memoria). Este sistema deleer muchas celdas y despus transportar es conocido como bus a rfagas oburst.

Si por cada celda que se leyese, el dato/instruccin se transportara a su destino, lalectura/escritura de memoria sera un proceso demasiado lento.

Tipos de latencia

Existen varios tipos de latencias en las memorias, sin embargo, las msimportantes son:

CAS: indica el tiempo que tarda la memoria en colocarse sobre una columna ocelda.

RAS: indica el tiempo que tarda la memoria en colocarse sobre una fila. ACTIVE: indica el tiempo que tarda la memoria en activar un tablero.

PRECHARGE: indica el tiempo que tarda la memoria en desactivar un tablero.

Lectura o escritura de memoria

El proceso a seguir cuando se desea leer o escribir en la memoria ser elsiguiente:

Mandar una seal para activar el tablero y esperar a que termine el tiempode activacin (latencia ACTIVE).

Mandar una seal para saber cul es la fila en la que se debe posicionar yesperar a su latencia (latencia RAS).

Mandar una seal para saber cul es la columna o celda donde se debeposicionar y esperar (latencia CAS).

Tiempo de espera

El tiempo que tarda la memoria en proporcionar el dato, es la suma de las treslatencias: ACTIVE, RAS y CAS.

Como se comenta anteriormente, antes de enviar el dato/instruccin a donde debair, se deben leer varias celdas de memoria, por lo tanto hay que pasar de unacelda a otra, e ir esperando su correspondiente latencia CAS.Si cada tablero tiene, por ejemplo 64 celdas, y se van a leer 20 posiciones, laslatencias totales a esperar son:

1 X ACTIVE (ya que se leen menos de 64 celdas, que son las que tiene eltablero completo)

3 X RAS (ya que cada fila tiene 8 posiciones) 20 X CAS (ya que se van a leer 20 celdas)La latencia ms importante, como queda patente, es la latencia CAS, y cuantomenor sea esta, mejor rendimiento tendr el ordenador en general.

Tiempo real

Sea una placa base con Front Side Bus16 o FSB a 200 MHz. El tiempo de cadaciclo de reloj es:

F = 1 / T --> 200 * 106 = 1 / T -->

16 El front-side bus, tambin conocido por su acrnimo FSB (del ingls literalmente "bus de la parte frontal"),es el tipo de bus usado como bus principal en algunos de los antiguos microprocesadores de la marca Intelpara hablar con el circuito integrado auxiliar o chipset. Ese bus incluye seales de datos, direcciones ycontrol, as como seales de reloj que sincronizan su funcionamiento. En los nuevos procesadores de Intel,desde Nehalem, y hace tiempo en los de AMD se usan otros tipos de buses como el Intel QuickPathInterconnect y el HyperTransport respectivamente.

Fuente Front-side bus. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Front_Side_Bus

T = 1 / 200 * 106 --> T = 5 * 10-9s = 5ns= 5 nanosegundos

NOTA: las antiguas memorias RAM que empleaban los Pentium I eran de 70 ns,las EDO que eran las mismas un poco evolucionadas eran de 60 ns, as se puedecalcular bastante fcilmente el fsb de aquellos sistemas. Las primeras SDRAMque aparecieron, las PC 100, eran de 10 ns, evidentemente el fsb de aquellossistemas era de 100 MHz.

En funcin de la calidad de las memorias, sus latencias sern mejores o peores.

En la imagen se ve que la memoria tarda 12.5 ns en hacer el CAS, si se cogen 3ciclos (latencia CAS 3) sobran 2.5 ns 2.5 en 15 es mucho el 16.6%, y ms aunteniendo en cuenta que se hacen muchsimos accesos a memoria, por lo tanto,cuanto ms tiempo se ahorre mejor.

Al hacer uso de la memoria DDR, se puede emplear tanto el flanco de subidacomo el de bajada para terminar la latencia, de modo que empleando CAS 2.5este ejemplo sera ptimo.

Latencias vs FSB (caso prctico)

La diferencia de latencia es algo muy apreciable (en especial la latencia CAS) a lahora de medir el rendimiento del ordenador, ya que cuando se accede a memoriatanto para leer como para escribir se tiene que esperar por ella. Por cada celda deltablero que se lea, hay que esperar la latencia CAS, por cada fila completa alRAS, y por cada tablero diferente las ACTIVE y PRECHARGE (a veces sesolapan). Se lee/escribe por rfagas, pero en cada rfaga se espera x veces aCAS, y veces RAS, siendo X = Y2, ACTIVE, PRECHARGE, etc.

Por otra parte cuanto ms alto sea el FSB, ms rendimiento se obtiene. Aunque esuna verdad a medias. Las latencias son inversamente proporcionales a lavelocidad del bus FSB/HTT, es decir, cuanto mayor FSB maneje el sistema, peorlatencia manejar y viceversa.

En la figura se observan dos sistemas: uno con un FSB de 100 MHz (izquierda) yotro, con un FSB de 200 MHz (derecha), al tener el doble de frecuencia tenemosque en el mismo tiempo se hacen el doble de ciclos, de ah que a la derecha estnlas ondas mucho ms comprimidas. En ambos casos se emplea la mismamemoria, que tarda una tiempo en hacer el acceso CAS. Este tiempo estmarcado con una lnea verde. La escala de tiempo en ambos casos esexactamente la misma, as que la lnea verde ser en ambos casos exactamenteigual.

Para el sistema de la izquierda, se puede ver que el CAS de la memoria es de casi2 ciclos, para redondear, hay que redondear hacia arriba para darle tiempo a que

termine, sobrar un poco, sin embargo, para el caso de la derecha, el CAS serade 3.

En el ltimo dibujo se ve que en la parte de la izquierda se pierde un poco detiempo desde que se termina el CAS hasta que termina su latencia. Se ve eltiempo desperdiciado abajo a la derecha en color azul claro. Lo mismo pasa en elsistema del dibujo de la derecha. Pero en este caso es ms tiempo (La escalatemporal, eje de las abscisas, es el mismo en ambos casos, por lo tanto el tiempoes mayor a la derecha).

En principio se podra pensar que aunque se pierda un poco ms en un lado queen el otro, como el fsb es bastante superior en un lado que en el otro, seguro quees ms rpido aun perdiendo un poco de tiempo en el CAS. A continuacin sedemuestra que esto no es cierto en todos los casos:

Un sistema a 133 MHz y otro a 200 MHz, y empleando la misma, exactamente lamisma memoria en ambos casos. El tiempo que tarda en ejecutarse un ciclo:

1/133 * 106 = 7.5 * 10-9 = 7.5 ns 1/200 * 106 = 6 * 10-9 = 6 nsUn ciclo en el sistema con bus a 200 MHz tarda 6 nanosegundos en ejecutarse y7.5 nanosegundos en el sistema con bus a 133 MHz.

Suponiendo que la memoria funciona en ambos sistemas con las siguienteslatencias:

Sistema 133 MHz --> 2 2 2 5 --> CAS, RAS, PRECHARGE y ACTIVE Sistema 200 MHz --> 3 2 2 5 --> CAS, RAS, PRECHARGE y ACTIVE

Los tiempos que se tardara en cada caso seran los siguientes:

Sistema 133 MHz

(2 * 7.5) + (2 * 7.5) + (2 * 7.5) + (5 * 7.5) = 15 + 15 + 15 + 37.5 = 82.5 ns

Sistema 200 MHz

(3 * 6) + (2 * 6) + (2 * 6) + (5 * 6) = 18 + 12 + 12 + 30 = 72 ns

Hasta aqu parecera que salen mal las cuentas ya que el sistema con bus a 200MHz tarda menos tiempo, 72 ns frente a 82.5 nsSin embargo, suponiendo que el tablero de la memoria es de 100 filas por 100columnas las cosas cambian.

Hay que recordar que la latencia CAS se ejecuta tantas veces como columnashaya, en este caso, 100 veces por cada vez que se ejecuta cambio de fila (RAS),por lo tanto, el clculo justo, suponiendo que hay que leer en una rfaga justo unafila entera quedara de la siguiente manera:

Sistema 133 MHz

[100 * (2 * 7.5)] + (2 * 7.5) + (2 * 7.5) + (5 * 7.5) =(15 * 100) + 15 + 15 + 37.5 = 1500 ns + 67.5 ns = 1567.5 ns

Sistema 200 MHz

[100 * (3 * 6)] + (2 * 6) + (2 * 6) + (5 * 6) =(18 * 100) + 12 + 12 + 30 = 1800 ns + 54 ns = 1854 ns

Este sera un caso extremo, que justo haya que leer una fila entera y no hubieraque hacer ni un solo salto de fila (RAS) ni cambios de tablero. Aunque aun aspodra seguir siendo ptimo el caso del sistema con bus a 133.Con ese clculo queda clara la importancia de la latencia CAS con respecto a lasdems, y la importancia de las latencias con respecto al bus FSB/HTT.

Front-side bus

El front-side bus, tambin conocido por su acrnimo FSB (del ingls literalmente"bus de la parte frontal"), es el tipo de bus usado como bus principal en algunos delos antiguos microprocesadores de la marca Intel para hablar con el circuitointegrado auxiliar o chipset. Ese bus incluye seales de datos, direcciones ycontrol, as como seales de reloj que sincronizan su funcionamiento. En losnuevos procesadores de Intel, desde Nehalem, y hace tiempo en los de AMD seusan otros tipos de buses como el Intel QuickPath Interconnect y elHyperTransport respectivamente.

Velocidad de componentes relacionados

La frecuencia de trabajo del microprocesador se obtiene como resultado demultiplicar la Chancla de reloj del FSB (en megahercios, no en MT/s) por un factormultiplicador. Este factor multiplicador, as como la frecuencia pasada la media

noche de reloj del FSB pueden alterarse a travs de la configuracin de la placabase, generalmente a travs de la BIOS, permitiendo as el overclocking. El anchode banda del FSB depende de su tamao de palabra (si es de 16, 32 o 64 bits), sufrecuencia de reloj medida en megahercios y el nmero de transferencias querealiza por ciclo de reloj. Por ejemplo, un FSB de 32 bits de ancho (4 bytes),funcionando a 100 MHz y que realice 4 transferencias por cada ciclo, ofrece unmximo terico de 1600 megabytes por segundo. Dando as al bus una velocidadde 1.6Ghz p/s esto hace que el bus que va al Disco Duro sea unas 32 veces msrpido e incluso 64.

Por otra parte si se usa la tecnologa Quad Data Rate, si el bus funciona a 100MHz de seal de reloj, en cada ciclo de reloj hay cuatro transferencias de datos.Se dice entonces que el bus funciona a 400 MT/s, y su ancho de banda seexpresa mediante la siguiente frmula:

4 bytes x 100 MHz x 4 = 1600 MB/s

Back-side bus

Algunas computadoras tienen una memoria cach L2 o L3 externa a la propiaCPU conectados mediante un back side bus (literalmente bus trasero o bus de laparte de atrs). El acceso a la memoria cach, conectada a este bus, es msrpido que el acceso a la memoria de acceso aleatorio por el FSB. En laactualidad, la cach L2, ha sido directamente incluida en el chip delmicroprocesador, junto con la cach L1.

Historia y futuro

El FSB empez a formar parte de la arquitectura de computadoras estndar desdeque las aplicaciones requieren ms memoria de la que el procesador podraretener.Los ms modernos FSB se utilizan a modo de conexin exclusiva principal entre launidad central de procesamiento y el circuito integrado auxiliar. ste(generalmente compuesto por el trabajo en conjunto del puente norte onorthbridge y el puente sur o southbridge) es el encargado de interconectar elresto de buses del sistema. Los buses como PCI, PCI Express, y buses dememoria se comunican con el chipset para permitir el correcto flujo de datos entrelos diferentes dispositivos. Generalmente estos buses secundarios funcionan auna velocidad derivada de la velocidad del FSB.

Pese a la solucin que dio al problema, siempre se ha pensado en que el FSBdebera ser una tecnologa con tendencia a desaparecer. Empresas como AMD

siempre han criticado el FSB, ya que limita mucho las capacidades reales de unsistema generando mucha latencia y un tiempo de respuesta mayor, creando unautntico cuello de botella para el resto de dispositivos. No fue hasta 2001 y laaparicin de la tecnologa HyperTransport cuando se pudo disear una tecnologacapaz de reemplazar el uso del FSB. Actualmente empresas fabricantes dechipsets como NVIDIA, Silicon Integrated Systems o VIA Technologies, ya hancomenzado a eliminar el uso del FSB sustituyndolo con la versin 3.0 deHyperTransport.