Memoria y documentación de práctica - LCEL - Pareja VT1

MEMORIA Y DOCUMENTACIN DE PRCTICA - LCELAndrs Casanova Garca y Agustn Tena Garca Cdigo de pareja: VT-113 de Diciembre de 2010

ndice general1. Introduccin 2. Diagrama de mdulos 2.1. Mdulos analgicos . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2. Mdulos digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . 3. Subsistema analgico 3.1. Sistema de alimentacin del emisor 3.2. Modulador ASK . . . . . . . . . . 3.3. Emisor IR . . . . . . . . . . . . . . 3.4. Conversor I-V . . . . . . . . . . . . 3.5. Filtro paso banda . . . . . . . . . . 3.6. Amplicador . . . . . . . . . . . . 3.7. Recticador de precisin . . . . . . 3.8. Filtro paso bajo . . . . . . . . . . . 3.9. Comparador de precisin . . . . . . 4. Subsistema digital 4.1. Reloj de bit (1kHz) . . . . . . 4.2. Reloj de trama (2Hz) . . . . . 4.3. Registro de desplazamiento . 4.4. Diseo del autmata . . . . . 4.5. Comparador digital . . . . . . 4.6. Conversor BCD-7 segmentos . . . . . . . . . . . . . . . . . . . mediante diodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 4 4 9 12 12 13 14 14 16 20 21 22 26 28 28 30 32 34 39 39 41 41 42 43 43 49 54 55 58

5. Mejoras 5.1. Indicador de trama recibida . . . . . . 5.2. Indicador de trama no identicada . . 5.3. Simulacin con PSPICE . . . . . . . . 5.3.1. Anlisis transitorio . . . . . . . 5.3.2. Anlisis en frecuencia . . . . . 5.4. Montaje del emisor en circuito impreso 5.4.1. Diseo del esquemtico . . . . 5.4.2. Asignacin de mdulos . . . . .

1

NDICE GENERAL 5.4.3. Diseo de la PCB . . . . . . . . . . . . . . . . . . . . . . 6. Principales problemas encontrados 7. Bibliografa 8. ANEXO I. Mediciones adicionales 9. ANEXO II. Diagrama elctrico completo

2 60 62 63 64 67

1

IntroduccinEl desarrollo de la prctica consiste en la construccin de un mando a distancia mediante IR y el correspondiente receptor. Las seales enviadas se modulan en ASK, por lo que podemos utilizar un demodulador no coherente. En principio se pretenda alcanzar una longitud aproximada de 60 centmetros, pero con unos pequeos ajustes tanto en el mando como en el receptor, conseguimos llegar hasta un metro y medio. Hemos realizado 4 mejoras, todas ellas contempladas en el enunciado de la prctica: Indicador de trama recibida: Montado con un NE555 con conguracin de monoestable. Indicador de trama no identicada: Construido con un biestable tipo D. Simulacin en PSPICE, que incluye: anlisis transitorio de una trama a lo largo de la parte analgica del receptor y caracterizacin de los ltros, tanto en mdulo como en fase. Montaje del emisor en circuito impreso. Se ha desarrollado en una PCB a dos caras. Todos los esquemticos de la prctica han sido realizados con el editor de PSPICE, Schematics v.9.1 Studient. Como es una versin gratuita, algunos integrados, como el registro de desplazamiento 74HC165, no estaban incluidos, y los hemos tenido que disear.

3

2

Diagrama de mdulosEn este apartado mostraremos los diferentes mdulos del montaje. Para ello utilizaremos la simbologa tpica: entradas a la izquierda y salidas a la derecha de los mdulos. Representaremos los mdulos analgicos uno a uno, para facilitar la explicacin de cada uno ms adelante. Lo mismo haremos con los mdulos digitales. Todos los mdulos se han realizado con el editor de circuitos Schematics, incluido en el PSPICE.

2.1.

Mdulos analgicos

Sistema de alimentacin del emisor

Figura 2.1: Alimentacin del circuito emisor. Esquema.

4

2. DIAGRAMA DE MDULOS

5

Modulador ASK

Figura 2.2: Modulador ASK. Esquema.

Emisor IR

Figura 2.3: Emisor IR. Esquema.


6

Conversor I-V

Figura 2.4: Conversor I-V. Esquema.

Filtro paso banda

Figura 2.5: Filtro paso banda. Esquema.


7

Amplicador

Figura 2.6: Amplicador. Esquema.

Recticador de precisin

Figura 2.7: Recticador de precisin. Esquema.


8

Filtro paso bajo

Figura 2.8: Filtro paso bajo. Esquema.

Comparador

Figura 2.9: Comparador. Esquema.


9

2.2.

Mdulos digitales

Reloj de bit

Figura 2.10: Reloj de bit. Esquema.

Reloj de trama

Figura 2.11: Reloj de trama. Esquema.


10

Registro de desplazamiento

Figura 2.12: Registro de desplazamiento. Esquema.

Autmata completo

Figura 2.13: Autmata. Esquema.


11

Comparador digital

Figura 2.14: Comparador digital. Esquema.

Conversor BCD-7 segmentos/display

Figura 2.15: Conversor BCD/Decimal. Esquema.

3

Subsistema analgicoLa tecnologa empleada en la prctica es el IR. Esto nos permite un alcance de un metro y medio aproximadamente. A partir de sa distancia, la amplitud de la seal transmitida es incluso ms pequea que el ruido, y es imposible la deteccin. La modulacin utilizada, ASK, nos permite hacer un esquema de deteccin no coherente, lo que facilita mucho la construccin del receptor, pues no hay que recuperar el reloj que se us en el emisor. Ahora explicaremos cada mdulo analgico con detalle, justicando los valores elegidos y mostrando las mediciones sobre el circuito ya montado. Todas se han realizado con una distancia entre el mando y el receptor de unos 60 cm. En el apartado de mediciones adicionales vamos a mostrar la salida de cada mdulo cuando es excitado por una trama, para comprobar que el funcionamiento es el esperado e ir viendo la evolucin de la seal en el sistema. Esto tambin lo haremos en la parte digital. En todos los casos utilizaremos la misma trama, 1010010.

3.1.

Sistema de alimentacin del emisor mediante diodos

Realizamos el montaje propuesto en el enunciado de la prctica, pero el ltro de desacoplo de 100 F tuvimos que quitarlo por problemas a la salida del registro de desplazamiento. La seal espuria era detectada en el sistema digital como un pulso alto, con lo que esto conlleva. A cambio, tenemos unas seales un poco ms ruidosas. La tabla 3.1 nos muestra la tensin tras los diodos del circuito de alimentacin.

12

3. SUBSISTEMA ANALGICO Pulsador 1 2 3 Tensin (V) 5.29 5.28 5.28

13

Tabla 3.1: Tensin a la salida de los diodos.

3.2.

Modulador ASK

Para congurar el reloj de bits, utilizamos el integrado NE555, congurndolo como reloj. Las frmulas siguientes rigen el funcionamiento del NE555. DC = fo = Elegimos los siguientes valores, R1 = 7, 5 k R2 = 15 k C = 1 nF Con lo que tenemos unos resultados tericos nales, DC = 60 % fterica = 38, 4 kHz o El ciclo y la frecuencia de trabajo reales son: DC = 60 % freal = 37 kHz que cae dentro del margen de error de los componentes, 5 % en las resistencias y el condensador. R1max = 7, 875 k R2max = 15, 75 k Cmax = 1, 05 nF luego f omin = 34, 85 kHz, por lo que la frecuencia de trabajo se encuentra dentro de los lmites dados por la tolerancia.R1+2R2 R1+R2

1,44 (R1+2R2)C

3. SUBSISTEMA ANALGICO

14

3.3.

Emisor IR

Debido a problemas con el cambio de la frecuencia del reloj de bits -con una resistencia de base de 1k la frecuencia del reloj de bits nos aumentaba 500 Hz- decidimos dejar una resistencia de base de valor 4,7 k. Con este valor alcanzamos sin problemas una distancia de aproximadamente un metro y medio, y la frecuencia no sufre grandes variaciones. Medimos la tensin que cae en la resistencia de base del transistor. VRbase = 4, 48 0, 72 V = 3, 76 V . Rbase = 4, 7 k. Por lo cual, la corriente de base es 3,76 Ibase = VRbase = 4700 = 0, 8 mA. Rbase La del transistor BD139 se encuentra entre 40 y 250. Tomamos un valor intermedio, 175. Estimamos la corriente del led: Iled = Icolector = N Ibase = 1750, 8 mA = 140mA. Las gura 3.1 muestra la trama antes de resistencia de base.

Figura 3.1: Captura de trama modulada antes de la resistencia de base.

3.4.

Conversor I-V

El conversor I-V lo utilizamos para convertir la informacin sensada por el receptor IR, en forma de corriente, a una tensin proporcional a dicha corriente.


15

Un requisito de la prctica es que la tensin a la salida, cuando emisor y receptor estn separados unos 60 cm, tiene que ser, al menos, 100mV. La relacin de corriente y tensin en el montaje viene dada por Vo = ID R

Figura 3.2: Conversor I-V. Esquema.

Usamos una R = 470 k lo que nos da un alcance muy bueno, pero nos limita a corta distancia (menos de 10 cm.), pues llegamos a saturar el operacional. Sin embargo, la tecnologa IR est pensada para llegar a distancias bastante mayores de 10 cm.. A 60 cm. de distancia, la amplitud de los bits modulados a 38 KHz es 112 mV, como se puede ver en la gura 3.3.


16

Figura 3.3: Captura de la trama a la salida del conversor I-V.

3.5.

Filtro paso banda1 2 R2 R1

Tenemos las siguientes frmulas que caracterizan el ltro: Q=

R G = 2R21

fp =

1 2 R1 R2 C

Fijamos f o = 38 kHz y un condensador de valor C = 1 nF . Ahora, ajustamos R1 y R2 para que cumplan el valor de Q y la frecuencia central del ltro. Elegimos, R1 = 1147 y R2 = 15220. Con stos valores tenemos: Qter = 1, 82 o Gter = 6, 63 o f pter = 38, 092 kHz o As, el ltro cumple perfectamente las especicaciones.


17

Figura 3.4: Filtro paso banda. Esquema.

Caracterizacin del ltroCon el generador de funciones y el ltro en vaco, generamos una sinusoide de amplitud ja 0,5 V y frecuencia variable. La tabla 3.2 muestra los resultados obtenidos a la salida. Las guras 3.5 y 3.6 muestran las respuestas en mdulo y fase reales del ltro respectivamente.

3. SUBSISTEMA ANALGICO f [Hz] 100 300 600 1000 3000 6000 10000 20000 25000 30000 33000 36000 38000 40000 42000 44000 50000 53000 56000 60000 65000 70000 80000 90000 100000 300000 600000 1000000 Vo [mV] 5 18 30 46.8 147 301 500 1120 1670 2310 2605 2915 3015 3015 3015 2845 2405 2125 1965 1765 1565 1365 1125 965 845 251 148.5 112.5 -T [s] = -1/f -0,01 -0,00333333333333333 -0,00166666666666667 -0,001 -0,000333333333333333 -0,000166666666666667 -0,0001 -0,00005 -0,00004 -0,0000333333333333333 -0,0000303030303030303 -0,0000277777777777778 -0,0000263157894736842 -0,000025 -0,0000238095238095238 -0,0000227272727272727 -0,00002 -0,0000188679245283019 -0,0000178571428571429 -0,0000166666666666667 -0,0000153846153846154 -0,0000142857142857143 -0,0000125 -0,0000111111111111111 -0,00001 -0,00000333333333333333 -0,00000166666666666667 -0,000001 incr(T) [s] 0,00275 0,000903 0,000436 0,00026 0,0000863 0,0000415 0,0000285 0,0000161 0,0000136 0,0000123 0,0000124 0,0000122 0,0000127 0,0000122 0,0000121 0,0000121 0,000012 0,0000118 0,0000114 0,0000107 0,0000102 0,00000969 0,00000854 0,00000778 0,00000708 0,00000246 0,00000129 0,000000775

18 =-incr(T)*360/T -99 -97,524 -94,176 -93,6 -93,204 -89,64 -102,6 -115,92 -122,4 -132,84 -147,312 -158,112 -173,736 -175,68 -182,952 -191,664 -216 -225,144 -229,824 -231,12 -238,68 -244,188 -245,952 -252,072 -254,88 -265,68 -278,64 -279

Tabla 3.2: Medidas reales del ltro paso banda.

Figura 3.5: Respuesta en mdulo real del ltro paso banda.


19

Figura 3.6: Respuesta en fase real del ltro paso banda.

Diagrama de BodeLa funcin de transferencia viene dada por la siguiente expresin: H(jw) = el denominador, cumple:2 Im(w2 + jw R2C + 2 Re(w2 + jw R2C + 1 R1R2C 2 ) 2 = w R2C 1 R1R2C 21 jw R1C 2 w2 +jw R2C + 1 R1R2C 2

1 R1R2C 2 )

= w2 +

Ahora, buscando los polos y ceros nos damos cuenta que wo = 0 es un cero 1 de H(jw) y que wp = R1R2C 2 es un polo doble, o lo que es lo mismo, en 1 fp = 2R1R2C hay dos polos de H(jw). La ganancia del ltro es mxima justo a fp y viene dada por: |H(jwp )| = | w2 +jwp 1 jwp R1C 2 p R2C + 1 R1R2C 2

| = | R2 | = |G| = | 6, 63| = 16, 43dB y fase 2R1 180

que coincide con la G dada en el enunciado de la prctica. El diagrama de Bode resultante es el mostrado en la gura 3.7.


20

Figura 3.7: Filtro paso banda. Diagrama de Bode.

3.6.

Amplicador

Esta etapa del circuito, creemos que en nuestro caso no es necesaria: los ltros tienen ganancias de 6,63 y 1,58 (en mdulo), y el conversor I-V nos ofrece una relacin de corriente-tensin de un factor 4, 7 105 , lo que nos permite, como ya hemos indicado, tener un alcance bastante mayor que los requisitos mnimos de la prctica. Pensamos en montar un buer para no quitar la etapa, pero al nal decidimos montar un amplicador de ganancia 2. Esto nos daba un poco mas de alcance a cambio de saturar los amplicadores a una distancia muy pequea (en torno a 5 cm), donde no tiene ningn sentido la realizacin de la prctica. R2 Escogimos R1 = 1 k y R2 = 11 k ; As, G = 1 + R1 = 12.


21

Figura 3.8: Amplicador. Esquema.

3.7.

Recticador de precisin

Montamos el recticador de precisin en vez de poner un simple diodo entre los ltros pues, a determinadas distancias, las tensiones pueden ser menores de 0,7 V, por lo que el diodo no dejara pasar los bits. Por eso, montamos este recticador de precisin, que nos permite recticar la seal desde 0 V. Para no distorsionar la seal, hacemos que R1 = R2 = 10 K, as la penR2 diente de la grca tiene pendiente 1. (m = R1 ).

Figura 3.9: Respuesta en tensin del recticador.

El diseo del recticador de precisin se muestra en la gura 3.10.


22

Figura 3.10: Recticador de precisin. Esquema.

3.8.

Filtro paso bajoG=1+ Q= fp =R2 R1

Las ecuaciones del ltro de paso bajo tipo Sallen-Key de grado 2 son:

1 3G 1 2RC

= 0, 58. Usamos los siguientes valores: R1 = 11 k, R2 = 6, 8 k, C = 10 nF , R2 R = 1 k. Tenemos entonces, R1 = 0, 61, y los siguientes valores tericos: Gter = 1, 61 o Qter = o1 31,61

1 2 R2 R1

Para que en f c la ganancia del ltro caiga 3dB, es necesario que Qterica = o 1 1 = 1,414 = 3Gterica , luego Gterica = 1, 58, y R1 y R2 se relacionan mediante o o

=

1 1,39

f pter = 15, 9 kHz o La frecuencia de corte del ltro es adecuada, pues al estar modulada a 38KHz, con sa frecuencia de corte no se van a solapar los espectros. De hecho, como veremos en la simulacin mediante PSPICE, el ltro recupera casi perfectamente la seal. En esta parte veremos ms profundamente el porqu de la eleccin de esta frecuencia de corte.


23

Figura 3.11: Filtro paso bajo. Esquema.

Caracterizacin del ltroCon el generador de funciones y el ltro en vaco, generamos una sinusoide de amplitud ja 0,5 V y frecuencia variable. La tabla 3.3 muestra los resultados obtenidos a la salida. Las guras 3.12 y 3.13 muestran las respuestas en mdulo y fase reales del ltro respectivamente. A partir de 60 KHz la atenuacin a la salida del ltro es tal que el mdulo de la seal es equivalente al del ruido y no es posible medir el desfase con precisin, de ah que la tabla y grca de fase estn incompletas.

3. SUBSISTEMA ANALGICO f [Hz] -8,568 -14,76 -20,52 -37,584 -69,48 -84,24 -102,6 -109,548 -119,52 -149,04 30000 60000 100000 500000 1000000 Vo [mV] 850 845 845 845 825 725 625 520 411,5 321,5 156,5 37 15 15 15 -T [s] = -1/f -0,1 -0,01 -0,001 -0,000333333333333333 -0,000166666666666667 -0,0001 -0,0000833333333333333 -0,0000666666666666667 -0,0000588235294117647 -0,00005 -0,0000333333333333333 0,0000166666666666667 0,00001 0,000002 0,000001 incr(T) [s] 0,00295 0,000238 0,000041 0,000019 0,0000174 0,0000193 0,0000195 0,000019 0,0000179 0,0000166 0,0000138 * * * *

24 =-incr(T)*360/T -10,62 -8,568 -14,76 -20,52 -37,584 -69,48 -84,24 -102,6 -109,548 -119,52 -149,04 * * * *

Tabla 3.3: Medidas reales del ltro paso bajo.

Figura 3.12: Respuesta en mdulo real del ltro paso bajo.


25

Figura 3.13: Respuesta en fase real del ltro paso bajo.

Diagrama de BodeLa funcin de transferencia viene dada por la siguiente expresin: H(jw) = el denominador, cumple: Im(w2 + jw 3G + RC Re(w2 + jw 3G + RC1 R2 C 2 ) G1 R2 C 2 1 R2 C 2

w2 +jw 3G + RC

= w 3G RC1 R2 C 2

1 R2 C 2 )

= w2 +

1 Se cumple, wp = R1 C 2 = RC = 15, 9 kHz es un polo doble, o lo que es lo 2 1 mismo, en fp = 2RC hay dos polos de H(jw). La ganancia del ltro es mxima a frecuencia 0, y viene dada por:

|H(j0)| =

G

1 R2 C 2 1 R2 C 2

=G=1+

R2 R1

= 1, 61 = 4, 14dB y fase 0

La ganancia a fp viene dada por2 C2 |H(jwp )| = | w2 +jw R3G + p p RC

G

1 1 R2 C 2

| = | j R2 C 2 | = 3GR2 C 2

G

1

|G| |3G|

= |G||Q|

G |H(jwp )| = | j R2 C 2 | = | j(3G) | = | jGQ| = | j1, 16| = 1, 28dB y fase -90 3GR2 C 2

G

1

1 luego Q = 3G , que es el resultado que se da en el enunciado. El diagrama de bode se muestra en la gura 3.14.


26

Figura 3.14: Filtro paso bajo. Diagrama de Bode.

3.9.

Comparador de precisin

El comparador nos sirve para decidir si el bit que llega es 1 o 0. Utilizamos el integrado LM311, conectando la seal de salida del ltro paso bajo a V+ y una tensin umbral a ajustar a V- . La tensin requerida en V- es la que permite diferenciar entre bits a una distancia de 60cm. En nuestro caso la hemos ajustado para que llegue an mas lejos. El ajuste lo hemos hecho mediante un divisor de tensin entre +Vcc y masa, con resistencia variable (Rvar ) de valor nominal 20 k y una resistencia de valor R jo (R) de valor nominal 4, 7 k. Tenemos entonces que V- = V cc R+Rvar . El valor nal de V- una vez probado varios valores es V = 1 V . y Rvar = 18, 8 k. La resistencia Rp es de pull-up, pues la siguiente etapa ya es digital.


27

Figura 3.15: Comparador de precisin. Esquema.

4

Subsistema digitalAunque la transmisin y la recepcin de datos se realiza mediante circuitos analgicos, la informacin se modula y interpreta de manera digital. La modulacin ASK nos permite modular y recuperar la seal de una manera sencilla. Con un simple registro de desplazamiento y dos relojes de distinta frecuencia, el de ms baja frecuencia como modulador y el otro como seal modulada, podemos generar una seal ASK. A este sistema se aade un reloj adicional de trama para controlar el envo de tramas de bits cada 0.5 segundos. El mayor inconveniente de esta modulacin, adems de su pobre eciencia espectral, es que la seal moduladora es unipolar, lo que origina dos problemas: el nivel de continua de la seal a transmitir y la vulnerabilidad frente a canales muy ruidosos: el diagrama de ojos de una seal unipolar tiene la mitad de apertura que el de una seal bipolar a travs del mismo canal. Es decir, vamos a tener problemas en la recepcin de los bits si el canal es bastante ruidoso, o si por el contrario, la ponencia de la seal emitida es muy parecida a la del ruido, cosa que nos ocurre, en nuestro caso, cuando nos alejamos ms de un metro y medio del receptor. De la recuperacin de los bits transmitidos se ocupa el subsistema analgico del receptor, como explicamos antes. La parte digital del emisor se encargar de realizar la modulacin citada, y el subsistema digital del receptor de captar los bits de informacin recibidos, interpretarlos, comprobar si el cdigo es correcto y si lo es, mostrar nalmente la informacin en un display. Se van a ir explicando uno a uno los mdulos digitales, a la vez que se muestra la evolucin de la trama 1010010 de la misma manera que se explic en subsistema analgico. Adems vamos a mostrar la frecuencia real de los relojes utilizados para comprobar que los resultados tericos y prcticos coinciden.

4.1.

Reloj de bit (1kHz)

Para realizar el reloj de bits, utilizamos el integrado NE555, congurndolo como reloj. Tenemos las siguientes ecuaciones

28

4. SUBSISTEMA DIGITALR1+2R2 R1+R2

29 DC = fo =

1,44 (R1+2R2)C

Elegimos unos componentes de valores: R1 = 2670 R2 = 5700 C = 100 nF Con lo que tenemos unos resultados tericos nales: DC = 60 % fterica = 1, 08kHz o

Figura 4.1: Reloj de bit. Esquema.

En este caso, la gura 4.2 muestra que los clculos tericos se corresponden con el valor real.

4. SUBSISTEMA DIGITAL

30

Figura 4.2: Captura del reloj de bit.

4.2.

Reloj de trama (2Hz)

Para congurar el reloj de bits, utilizamos el integrado NE555, congurndolo como reloj. Las ecuaciones son idnticas a las del reloj de bit. Usamos los siguientes valores comerciales: R1 = 22 k R2 = 44 k C = 6, 7 nF (10 %) Con lo que tenemos unos resultados tericos nales: DC = 60 % fterica = 1, 96 Hz o


31

Figura 4.3: Reloj de trama. Esquema.

El ciclo de trabajo y la frecuencia reales que se observan en la gura 4.4 son: DC = 60 % freal = 2, 12 Hz

Figura 4.4: Captura del reloj de trama.


32

Con la tolerancia de los condensadores electrolticos utilizados (10 %) tenemos un error bastante grande. La frecuencia real del reloj est dentro del margen de la tolerancia ofrecida por los comerciantes: fmx = a1,44 (R1min +2R2min )Cmin

=

1,44 [0,95(22k+244k)][0,9(6,7)]

= 2, 28 Hz

Adems, a este reloj le tenemos que aadir un circuito de inicializacin. Para asegurarnos que los datos de entrada en paralelo del registro de desplazamiento han tenido suciente tiempo para quedar estables y cargarse en tal registro, pondremos una constante de tiempo de 4,7 ms. As, al reloj de bits tambin le ha dado tiempo a realizar 4 periodos. = RC = 4, 7 ms R = 1 k C = 4, 7 F Como veremos en el apartado de medidas adicionales, esta constante de tiempo supera ampliamente el tiempo de carga de las pilas y el retardo de los diodos. Los N4148 son diodos de alta velocidad.

4.3.

Registro de desplazamiento

El montaje realizado es el de la gura 4.3.

Figura 4.5: Registro desplazador. Esquema.

El reloj de bit Vbits, de frecuencia 1kHz, est conectado directamente al contador del programa. Ser el que rija los biestables tipo D de los que el registro 75HC165 est compuesto. CE# es el enable general activo a nivel bajo. El reloj


33

de trama, conectado a PL# es el que determina los instantes de carga en paralelo y salida en serie. Como el reloj es de frecuencia 2 Hz, se enviarn 2 tramas por segundo. Sin embargo, el DC =60 %, por lo que carga los datos durante: tload = 0, 4500 ms = 200 ms y los enva durante: tshif t = 0, 6500 ms = 300 ms Realmente slo enva 8 bits vlidos, el resto hasta completar tshif t son bits 0. Como luego veremos, esto da igual, pues el autmata del receptor slo cambia de estado ante la llegada de un 1. Las tramas, segn la conexin de la gura de arriba, tienen la estructura mostrada en la tabla 4.1. 0 1 cod1 cod2 cod3 puls1 puls2 puls3

Tabla 4.1: Trama enviada.

Las tramas duran 8 ms y se repiten cada 500 ms, si se pulsa un botn de forma continuada. Cuando decimos que enviamos la trama 1010010 realmente enviamos 01010010, sin embargo se descarta el primer bit 0. Este bit no aporta informacin til al receptor y pasa desapercibido. La gura 4.6 muestra la trama 1010010, donde se puede apreciar que cada bit tiene una duracin de aproximadamente 1ms.


34

Figura 4.6: Trama 1010010 a la salida del registro de desplazamiento.

4.4.

Diseo del autmata

El mdulo del autmata es el ilustrado en la seccin diagrama de mdulos. Aqu veremos por partes el reloj, el diseo de la mquina de Moore con 2 biestables tipo D, y el conexionado de los registros y el divisor de frecuencia

Reloj del autmataCon este reloj, 8 veces mas rpido que el reloj de bits de el emisor, nos permitir analizar los datos en el receptor segn van llegando, sin necesidad de usar ninguna memoria. Conectaremos ste a la mquina de Moore. El resto del circuito ir conectado a un reloj de frecuencia 8 veces menor, que es a la velocidad real que se transmiten los datos. Para eso usaremos un contador binario. Para congurar el reloj de bits, utilizamos el integrado NE555, congurndolo como reloj. Las ecuaciones idnticas a las del resto de relojes. Elegimos unos componentes de valores: R1 = 8, 65 k


35 R2 = 30 k C = 500 pF

Aunque para R1 emplearemos un resistor variable de valor nominal 47 k que nos permitir hacer ajustes ms nos de la frecuencia. Resultando en unos resultados tericos nales: DC = 60 % f o = 8, 76kHz La captura del reloj del autmata se puede apreciar en la gura 4.7, observndose unos valores reales muy prximos a los calculados.

Figura 4.7: Captura del reloj del autmata.

Diseo de la mquina de MooreDisponemos de dos entradas, Sin y Fin, y una seal de reloj de aproximadamente 8 KHz ( ajustada a, exactamente, ocho veces la frecuencia del emisor). Para realizar la mquina de Moore usamos 2 biestables tipo D (delay) y la lgica CMOS (serie 74HCXX) necesaria. Conseguimos las ecuaciones nales por el


36

mtodo de Karnaugh. El diagrama de estados del enunciado lo podemos expresar con las entradas, salidas, y estados actual y siguiente de los biestables, tal y como muestra la tabla 4.2. Sin 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Fin 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q1 (t) 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q0 (t) 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Q1 (t+1) 0 0 X 0 0 1 X 0 0 0 X 0 0 1 X 0 Q0 (t+1) 0 1 X 0 0 1 X 0 1 1 X 0 1 1 X 0 PL# 0 1 X 0 0 0 X 0 1 0 X 0 1 0 X 0 MR# 0 1 X 0 0 1 X 0 1 1 X 0 1 1 X 0 CAP 0 0 X 0 0 1 X 0 0 0 X 0 0 1 X 0

Tabla 4.2: Anlisis de transiciones y estados de mquina de Moore.

Por simple inspeccin de la tabla 4.2 obtenemos que:

PL# = Q1 (t)#Q0 (t) MR# = Q0 (t)

4. SUBSISTEMA DIGITAL CAP = Q1 (t) Adems, extraemos los mapas de las tablas 4.3 y 4.4. Q0 (t+1) Q1 (t)#Q0 (t)# Q1 (t)#Q0 (t) Q1 (t)Q0 (t) Q1 (t)Q0 (t)# Sin# Fin# 0 1 0 X Sin# Fin 0 1 0 X Sin Fin 1 1 0 X Sin Fin# 1 1 0 X

37

Tabla 4.3: Anlisis Q0 (t+1)

Q1 (t+1) Q1 (t)#Q0 (t)# Q1 (t)#Q0 (t) Q1 (t)Q0 (t) Q1 (t)Q0 (t)#

Sin# Fin# 0 0 0 X

Sin# Fin 0 1 0 X

Sin Fin 0 1 0 X

Sin Fin# 0 0 0 X

Tabla 4.4: Anlisis de Q1 (t+1)

Del mapa de la tabla 4.3 obtenemos que Q0 (t+1) = SinQ1 (t)# + Q1 (t)#Q0 (t). Resultando el circuito de la gura 4.8.

Figura 4.8: Circuito combinacional para Q0 (t+1). Esquema.


38

Por otro lado, de la tabla 4.4 se extrae que Q1 (t+1) = FinQ1 (t)#Q0 (t). Quedndonos el circuito lgico de la gura 4.9.

Figura 4.9: Circuito combinacional para Q1 (t+1). Esquema.

As, atendiendo a la relacin entre las salidas de los biestables y de la mquina de Moore encontrada anteriormente, el sistema completo tendra el aspecto que se muestra en la gura 4.10.

Figura 4.10: Mquina de Moore completa. Esquema.

Funcionamiento del autmataCuando el primer 1 de la trama llega al registro de desplazamiento del receptor (74HC164) la mquina de estados pasa al estado de adquisicin, donde activa el contador para dividir la frecuencia por 8 y permite que dicho registro comience a almacenar y desplazar los datos que van llegando. En el momento en que este primer 1 se ha desplazado hasta el nal del registro, la mquina de estados transita al estado captura y activa la seal CAP. Si en este momento el cdigo de emisor recibido y el del receptor coinciden, activa el registro (74HC273) que est conectado en paralelo al registro de desplazamiento y ste capturar los datos de los pulsadores. En cualquier caso, la mquina de estados pasar el estado de espera inicial hasta la llegada de una nueva trama.


39

4.5.

Comparador digital

El comparador digital de la prctica tiene la funcin de comprobar si los cdigos de emisor y receptor coinciden. Cuando llega una trama completa se comprueban ambos cdigos. Si se cumple la igualdad bit a bit, el display se actualiza con la nueva informacin recibida. Si no coinciden, el display no cambia. Esto se consigue gracias a una lgica combinacional sencilla. Este mdulo es sencillo de probar sometindolo a distintos cdigos y comprobando que el resultado de la comparacin era el adecuado. En la gura 4.11 se muestra un comparador de 4 bits con funciones de mayor que y menor que, en vez de uno de 8 bits que es el utilizado en la prctica. Esto no tiene mayor transcendencia, pues igualando un par de bits slo se comparan los 3 bits deseados. El comparador empleado en la prctica no estaba incluido en las libreras del PSPICE de las que disponamos.

Figura 4.11: Comparador digital. Esquema.

4.6.

Conversor BCD-7 segmentos

Esta parte del circuito es la que se encarga de convertir el cdigo de los pulsadores de BCD a uno vlido para el display de 7 segmentos, a la vez que le da la corriente necesaria para encender los LEDs del display, pues la salida del registro entrega una demasiado baja. Las resistencias, todas de 220, son para limitar la corriente que circula por los LEDs. Probamos esta etapa midiendo con un polmetro, las salidas del 74HC7445 y viendo que el nmero pulsado, las salidas del integrado y el nmero mostrado coincidan.


40

Figura 4.12: Conversor BCD-7 segmentos. Esquema

Puesto que no se ha empleado un teclado no matricial, en el display se mostrar, segn el botn pulsado lo indicado en la tabla 4.5. Pulsador 1 2 3 Display 1 2 4

Tabla 4.5: Asociacin pulsador-nmero en display.

5

Mejoras5.1. Indicador de trama recibida

Utilizamos un NE555 con conguracin de monoestable, como podemos ver en la gura 5.1. Decidimos usar este integrado en vez del propuesto para comprobar y demostrar la versatilidad que puede llegar a ofrecer, cambiando simplemente la conguracin de los componentes externos. Tenemos que T = Ln(3)RC 1, 1RC = 200ms. Utilizamos: C = 3, 2 F R = 56 k Con stos valores, el LED esta encendido durante T = 196, 87 ms. La seal CAP solo se activa una vez cada trama recibida, luego sta es la seal que conectamos al trigger. Cada vez que el trigger se activa a nivel alto (aproximadamente durante 1ms cada vez que se recibe una trama), la salida se mantiene a 1 durante T 200 ms. Utilizamos la seal CAP en lugar de la seal Sin como dice el enunciado para mostrar que hay multitud de posibilidades. Adems, si la trama fuese ms larga y el intervalo de tiempo durante el cual el LED se enciende ms corto, podra encenderse ms de una vez por trama.

41

5. MEJORAS

42

Figura 5.1: NE555 en conguracin de monoestable. Esquema.

Las pruebas de este modulo son muy sencillas, mandar distintas tramas, tanto con cdigos correctos como incorrectos, y comprobar que el LED se activa.

5.2.

Indicador de trama no identicada

Empleamos un biestable tipo D (74HC74). El led debe encenderse cuando llegue una seal no identicada (el cdigo del mando no coincide con el del receptor) y no se debe apagar hasta que llegue una trama correcta. Conectamos la patilla CLK del biestable a la seal CAP. esta seal slo cambia a 1 una vez por trama recibida, cuando pasa del estado adquisicin al estado captura, luego en se instante, la seal a la entrada del ip-op tiene que estar ya estable. Conectamos la salida del comparador, E=P#, a al entrada del biestable. As, cuando el cdigo de la seal recibida sea distinto al del mando, la salida del comparador, activa a nivel bajo, ser un 1 lgico, y el LED se encender.

Figura 5.2: Mdulo de led de trama errnea. Esquema.

5. MEJORAS

43

5.3.

Simulacin con PSPICE

En esta mejora, simularemos la parte analgica del receptor (exceptuando el conversor I-V), tanto el rgimen transitorio del circuito total, como la respuesta en frecuencia (mdulo y fase de los ltros). Adems, justicaremos varias decisiones tomadas, como la frecuencia de corte de del ltro paso bajo, la ganancia del amplicador, etc. Hay que destacar que la simulacin se ha hecho con amplicadores operacionales genricos, pues no disponamos de la librera que incluye al TL082, que es el realmente utilizado. De todas formas, hemos dado los parmetros de ganancia y alimentacin que tendra dicho amplicador (ganancia en lazo abierto = 106 , alimentacin simtrica entre -5V y +5V), como se puede ver en la siguiente gura 5.3.

Figura 5.3: Conguracin de los amplicadores en PSPICE.

5.3.1.

Anlisis transitorio

Con un multiplicador, un generador sinusoidal y un generador de pulsos, construimos una trama del tipo 1010, de frecuencia 1 KHz y modulada en ASK por el generador a 38 KHz. El generador de pulsos lo conguramos como se muestra en la gura 5.4.

5. MEJORAS

44

Figura 5.4: Conguracin del generador de pulsos en PSPICE.

V1 es el nivel de los 0 V2 es el voltaje de los 1 (Elegimos V2 = 100mV porque a 60 cm es el voltaje mnimo) T D es el tiempo de delay T R es el tiempo de subida de 0 a 1 T F es el tiempo de bajada de 1 a 0 P W es el tiempo durante el cual los bits 1 permanecen a V2 voltios, despus de transcurrir T R segundos. P ER es el perodo de los bits. Con la herramienta Schematics diseamos toda la parte analgica con los valores que utilizamos. El circuito listo para simular quedara como en la gura 5.5.

5. MEJORAS

45

Figura 5.5: Circuito simulado en Schematics. Esquema.

En la gura 5.6 se muestra un limitador de -5V a 0V que consigue que solo haya voltajes negativos, como los que entrega el conversor I-V.

Figura 5.6: Limitador -5V-0V en Schematics.

A partir de ahora se muestran las grcas en cada una de las salidas de las diferentes etapas.

5. MEJORAS

46

Salida del limitador

Figura 5.7: Seal a la salida del limitador en PSPICE.

Salida del ltro paso banda

Figura 5.8: Seal a la salida del ltro paso banda en PSPICE.

5. MEJORAS

47

Salida del amplicador

Figura 5.9: Seal a la salida del amplicador en PSPICE.

Salida del recticador de precisin

Figura 5.10: Seal a la salida del recticador de precisin en PSPICE.

5. MEJORAS

48

Salida del ltro paso bajo

Figura 5.11: Seal a la salida del ltro paso bajo en PSPICE.

Podemos ver que los bits se pueden recuperar perfectamente, con poner el umbral simplemente en 1V, evitando as gran cantidad de errores posibles. El rizado de los bits es muy pequeo, lo que no afecta para nada al comparador. Ahora veamos que hubiese pasado si hubisemos puesto otra frecuencia de corte del ltro paso bajo. Hay que recordar que cuanto ms brusco sea el ltro en frecuencia (menor ancho de banda y pendiente muy pronunciada), ms largo ser el transitorio. Por lo cual, si ponemos una frecuencia de corte muy pequea, el tiempo de bajada de 1 a 0 se alargar mucho. Esto podra llegar causar una fuerte interferencia entre smbolo y sera un problema en la posterior decisin entre bits. Si por el contrario, hacemos la frecuencia de corte muy alta, el transitorio ser muy corto, pero los lbulos de la sinc (cdigo unipolar) en banda base y alrededor de 38 KHz solaparn, y la seal ser irrecuperable. A continuacin estudiamos dos ejemplos. Frecuencia de corte demasiado baja Cambiamos los condensadores de C = 10 nF por unos de C = 25 nF . La nueva frecuencia de corte es f o = 6360 Hz. Podemos observar que el tiempo de bajada es aproximadamente Tdown = 200 s.

5. MEJORAS

49

Figura 5.12: Seal a la salida de un ltro paso bajo de frecuencia demasiado baja en PSPICE.

Frecuencia de corte demasiado alta Cambiamos los condensadores de C = 10 nF por unos de C = 5 nF . La nueva frecuencia de corte es f o = 31, 8 kHz. Podemos observar que la seal es irrecuperable.

Figura 5.13: Seal a la salida de un ltro paso bajo de frecuencia demasiado alta en PSPICE.

5.3.2.

Anlisis en frecuencia

En este apartado veremos la respuesta en frecuencia de los ltros, aislados del resto del circuito. Presentaremos el ltro en escala lineal, semi-logartmica y

5. MEJORAS

50

logartmica. Representaremos tanto la frecuencia como la fase. Todos los ltros los excitamos con un generador sinusoidal de amplitud 1V y fase nula. Hay que recalcar que en las grcas logartmicas, el mdulos estn expresados como y = log10 | vo |, es decir, no estn multiplicadas por 20, como sera necesario para vi mostrar el eje en dB. Filtro paso banda Conguramos el PSPICE para que calcule 1000 puntos en el intervalo de frecuencias 1kHz a 150kHz. En las guras 5.14, 5.15 y 5.16 se muestra la respuesta en mdulo del ltro en escalas lineal, semi-logartmica y logartmica respectivamente.

Figura 5.14: Respuesta en mdulo del ltro paso banda en PSPICE. Escala lineal.

Figura 5.15: Respuesta en mdulo del ltro paso banda en PSPICE. Escala semi-logartmica.

5. MEJORAS

51

Figura 5.16: Respuesta en mdulo del ltro paso banda en PSPICE. Escala logartmica.

A continuacin, en las guras 5.17 y 5.18 se representa la respuesta en fase del ltro en escalas lineal y semi-logartmica respectivamente. La fase se expresa en grados. A la frecuencia central, 38 kHz, la ganancia del ltro es 16,43dB, y la fase es 180.

Figura 5.17: Respuesta en fase del ltro paso banda en PSPICE. Escala lineal.

5. MEJORAS

52

Figura 5.18: Respuesta en fase del ltro paso banda en PSPICE. Escala semilogartmica.

Filtro paso bajo Conguramos el PSPICE para que calcule 1000 puntos en el intervalo de frecuencias 1Hz a 50kHz. No incluimos la frecuencia 0 porque da problemas a la hora de cambiar a una escala logartmica. En las guras 5.19 y 5.20 se muestra la respuesta en mdulo del ltro en escalas lineal y semi-logartmica respectivamente.

Figura 5.19: Respuesta en mdulo del ltro paso bajo en PSPICE. Escala lineal.

5. MEJORAS

53

Figura 5.20: Respuesta en mdulo del ltro paso bajo en PSPICE. Escala semilogartmica.

A continuacin, en las guras 5.21 y 5.22 se representa la respuesta en fase del ltro en escalas lineal y semi-logartmica respectivamente. La fase se expresa en grados. A 15 kHz, la frecuencia de corte del ltro, la ganancia es |H(j0)|6dB = 4, 16dB 6dB = 1, 84 dB y la fase -90, pues tiene un polo doble.

Figura 5.21: Respuesta en fase del ltro paso bajo en PSPICE. Escala lineal.

5. MEJORAS

54

Figura 5.22: Respuesta en fase del ltro paso bajo en PSPICE. Escala semilogartmica.

5.4.

Montaje del emisor en circuito impreso

Figura 5.23: Vista en 3D del diseo nal.

Puesto que la realizacin del sistema completo, emisor y receptor, en una placa PCB supona un coste demasiado alto en trminos de tiempo y dinero, nalmente optamos por implementar nicamente el emisor. Para esto hemos empleado desde los primeros pasos la aplicacin KiCad (versin 2010-05-05 BZR 2356) trabajando sobre Windows 7. Nos decantamos por esta aplicacin por lo sencillo e intuitivo de su interfaz, la enorme documentacin y soporte que existe en Internet y por ser software bajo licencia GNU. Como puntos negativos acerca

5. MEJORAS

55

de este entorno de desarrollo encontramos ciertas incompatibilidades entre versiones y plataformas, as como una robustez no comparable a otros programas ms avanzados. Males, que sin embargo, consideramos poco importantes y que no entorpeceran en gran medida nuestra tarea.

5.4.1.

Diseo del esquemtico

El primer paso para crear nuestra placa PCB sera disear el correspondiente esquemtico del circuito en la aplicacin que nos brinda KiCad para ello, llamada EeSchema. Debido a que experimentamos ciertos problemas con los integrados (NE555 y 74HC165) que encontramos en las libreras, al igual que con los microinterruptores, optamos por crear nuestros propios componentes (guras 5.24, 5.25 y 5.26) . Otros elementos como los micro-pulsadores o el transistor de potencia BD139 los obtuvimos de libreras de Internet, mientras que el resto de componentes ya estaban incluidos en las libreras por defecto de KiCad.

Figura 5.24: 74hc165. Diseo en EeSchema.

5. MEJORAS

56

Figura 5.25: NE555. Diseo en EeSchema.

Figura 5.26: Micro-interruptores. Diseo en EeSchema.

Tras disponer de todos los componentes necesarios para el diseo de nuestro emisor, crearlo en EeSchema no tena demasiadas complicaciones. El diseo nal qued as.

5. MEJORAS

57

Figura 5.27: Emisor completo. Diseo.

5. MEJORAS

58

5.4.2.

Asignacin de mdulos

Una vez diseado el circuito, el siguiente paso sera la asignacin de los mdulos o footprints a cada elemento. Para ello generamos primero una NetList con algunos parmetros de nuestro diseo que ms tarde trataremos con el programa Cvpcb, tambin incluido en la suite KiCad. Para la asignacin de mdulos/componentes no fue preciso la creacin de ningn diseo, con las libreras por defecto de KiCad y algunas otras disponibles en Internet pudimos completar satisfactoriamente este punto. Los mdulos empleados son los que se muestran en las imgenes 5.28 - 5.34.

Figura 5.28: Resistencias. Mdulo.

Figura 5.29: Condensadores no electrolticos. Mdulo.

Figura 5.30: Condensadores electrolticos. Mdulo.

5. MEJORAS

59

Figura 5.31: Fotodiodo. Mdulo.

Figura 5.32: Pulsadores. Mdulo.

Figura 5.33: NE555 y Micro-interruptores. Mdulo.

5. MEJORAS

60

Figura 5.34: 74hc165. Mdulo.

5.4.3.

Diseo de la PCB

Una vez tenemos un diseo del circuito con su correspondiente asignacin componente/mdulo utilizamos la herramienta Pcbnew para completar el diseo de la placa PCB. No fue hasta llegar a este punto que decidimos realizar el diseo a dos capas. No es que fuese imposible el diseo a una nica, pero se simplicaba enormemente la labor estableciendo las conexiones de alimentacin en una de las capas (superior en el caso que nos concierne) y el resto en la otra (la inferior). Las pistas tendran un ancho de 20 milsimas de pulgada y la distancia entre estas sera de 10 milsimas de pulgada. No emplearamos vas, pues el fabricante no nos daba soporte para implementarlas en el circuito nal; adems, su uso no nos resultaba imprescindible. Previamente a la creacin de circuito impreso comprobamos satisfactoriamente sobre la impresin en papel que las perforaciones eran sucientemente grandes como para la insercin de los componentes. Finalmente el diseo ocup un rea de 156 x 6,9 cm, habiendo dejado el correspondiente espacio para la colocacin de las pilas.

5. MEJORAS

61

Figura 5.35: Diseo PCB frontal.

Figura 5.36: Diseo PCB trasero.

6

Principales problemas encontradosAparicin de pico un pico de tensin previo a la trama en la salida del registro de desplazamiento. Solucionado con la eliminacin del condensador de 100 F . En cierta ocasin detectamos que la trama enviada tena una tensin de oset de 1 V. Fue preciso desmontar todo el emisor y volver a montarlo. Debi de ser algn problema en la placa. A menudo y de forma repentina el receptor dejaba de funcionar. Esto siempre era causado porque algn integrado se haba levantado y no haca buen contacto en la placa. El tiempo de bit en la trama enviada era de 1 ms en los 0 y de 0,7 ms en los 1. Esto pasaba por un consumo excesivo de corriente de las pilas por el fotodiodo. Se solucion cambiando la resistencia de base de 1k por una de 4.7 k. Hubo un momento en que el comparador de precisin muestreaba todo como 1. Detectamos que el resistor variable estaba deteriorado y no funcionaba correctamente. Se solucion el problema al sustituir ste. Realizando la simulacin en PSPICE tuvimos problemas congurando el generador de pulsos seal de la modulacin ASK, no sabamos qu valor asignar a algunos parmetros de ste. Finalmente lo solucionamos insistiendo y probando valores hasta conocer el signicado de cada parmetro. Sufrimos algunas incompatibilidades entre versiones y plataformas con el programa KiCad realizando la placa en PCB debiendo empezarlo desde cero en varias ocasiones.

62

7

Bibliografa[1] Memoria de prcticas de LCEL 2010/2011. [2] Sergio Franco, Design with Operational Ampliers and Analog Integrated Circuits, 2 edicin, McGraw-Hill, 1997. [3] Norbert R. Malik, Circuitos Electrnicos: Anlisis, Diseo y Simulacin, Prentice-Hall, 1996. [4] J. Ferreiros, J. Macas et al., Aspectos Prcticos de Diseo y Medida en Laboratorios de Electrnica, 2 edicin, Servicio de Publicaciones de la ETSIT (UPM), 2002. [5] John F. Wakerly, Diseo Digital: Principios y Prcticas, 3 edicin, Pearson Educacin, 2001.

63

8

ANEXO I. Mediciones adicionalesEn esta seccin mostraremos las mediciones no contempladas en el enunciado de la prctica, pero que creemos necesarias para el correcto funcionamiento del circuito.

Medida del tiempo de carga de la fuente de alimentacinHacemos esta medida para conocer la constante de tiempo mnima para el circuito de inicializacin del receptor.

64

8. ANEXO I. MEDICIONES ADICIONALES

65

Figura 8.1: Captura de la carga de la fuente de alimentacin.

Tiempo de carga de las pilasPara conocer la constante de tiempo mnima que hay que poner en la patilla reset del reloj de trama.

8. ANEXO I. MEDICIONES ADICIONALES

66

Figura 8.2: Captura de la carga de las pilas.

9

ANEXO II. Diagrama elctrico completoEmisor

Figura 9.1: Emisor. Esquema.

67

9. ANEXO II. DIAGRAMA ELCTRICO COMPLETO

68

Receptor

Figura 9.2: Receptor, parte analgica. Esquema.

9. ANEXO II. DIAGRAMA ELCTRICO COMPLETO

69

Figura 9.3: Receptor, parte digital. Esquema.

ndice de guras2.1. Alimentacin del circuito emisor. Esquema. 2.2. Modulador ASK. Esquema. . . . . . . . . . 2.3. Emisor IR. Esquema. . . . . . . . . . . . . . 2.4. Conversor I-V. Esquema. . . . . . . . . . . . 2.5. Filtro paso banda. Esquema. . . . . . . . . 2.6. Amplicador. Esquema. . . . . . . . . . . . 2.7. Recticador de precisin. Esquema. . . . . . 2.8. Filtro paso bajo. Esquema. . . . . . . . . . 2.9. Comparador. Esquema. . . . . . . . . . . . 2.10. Reloj de bit. Esquema. . . . . . . . . . . . . 2.11. Reloj de trama. Esquema. . . . . . . . . . . 2.12. Registro de desplazamiento. Esquema. . . . 2.13. Autmata. Esquema. . . . . . . . . . . . . . 2.14. Comparador digital. Esquema. . . . . . . . 2.15. Conversor BCD/Decimal. Esquema. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 14 15 16 17 18 19 20 21 21 22 23 24 25 26 27 29 30

3.1. Captura de trama modulada antes de la resistencia 3.2. Conversor I-V. Esquema. . . . . . . . . . . . . . . . 3.3. Captura de la trama a la salida del conversor I-V. 3.4. Filtro paso banda. Esquema. . . . . . . . . . . . . 3.5. Respuesta en mdulo real del ltro paso banda. . . 3.6. Respuesta en fase real del ltro paso banda. . . . . 3.7. Filtro paso banda. Diagrama de Bode. . . . . . . . 3.8. Amplicador. Esquema. . . . . . . . . . . . . . . . 3.9. Respuesta en tensin del recticador. . . . . . . . . 3.10. Recticador de precisin. Esquema. . . . . . . . . . 3.11. Filtro paso bajo. Esquema. . . . . . . . . . . . . . 3.12. Respuesta en mdulo real del ltro paso bajo. . . . 3.13. Respuesta en fase real del ltro paso bajo. . . . . . 3.14. Filtro paso bajo. Diagrama de Bode. . . . . . . . . 3.15. Comparador de precisin. Esquema. . . . . . . . .

de base. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.1. Reloj de bit. Esquema. . . . . . . . . . . . . . . . . . . . . . . . . 4.2. Captura del reloj de bit. . . . . . . . . . . . . . . . . . . . . . . . 70

NDICE DE FIGURAS 4.3. Reloj de trama. Esquema. . . . . . . . . . . . . . . . . . . . 4.4. Captura del reloj de trama. . . . . . . . . . . . . . . . . . . 4.5. Registro desplazador. Esquema. . . . . . . . . . . . . . . . . 4.6. Trama 1010010 a la salida del registro de desplazamiento. 4.7. Captura del reloj del autmata. . . . . . . . . . . . . . . . . 4.8. Circuito combinacional para Q0 (t+1). Esquema. . . . . . . 4.9. Circuito combinacional para Q1 (t+1). Esquema. . . . . . . 4.10. Mquina de Moore completa. Esquema. . . . . . . . . . . . 4.11. Comparador digital. Esquema. . . . . . . . . . . . . . . . . 4.12. Conversor BCD-7 segmentos. Esquema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

71 31 31 32 34 35 37 38 38 39 40 42 42 43 44 45 45 46 46 47 47 48 49 49 50 50 51 51 52 52 53 53 54 54 55 56 56 57

5.1. NE555 en conguracin de monoestable. Esquema. . . . . . . . . 5.2. Mdulo de led de trama errnea. Esquema. . . . . . . . . . . . . 5.3. Conguracin de los amplicadores en PSPICE. . . . . . . . . . . 5.4. Conguracin del generador de pulsos en PSPICE. . . . . . . . . 5.5. Circuito simulado en Schematics. Esquema. . . . . . . . . . . . . 5.6. Limitador -5V-0V en Schematics. . . . . . . . . . . . . . . . . . . 5.7. Seal a la salida del limitador en PSPICE. . . . . . . . . . . . . . 5.8. Seal a la salida del ltro paso banda en PSPICE. . . . . . . . . 5.9. Seal a la salida del amplicador en PSPICE. . . . . . . . . . . . 5.10. Seal a la salida del recticador de precisin en PSPICE. . . . . 5.11. Seal a la salida del ltro paso bajo en PSPICE. . . . . . . . . . 5.12. Seal a la salida de un ltro paso bajo de frecuencia demasiado baja en PSPICE. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.13. Seal a la salida de un ltro paso bajo de frecuencia demasiado alta en PSPICE. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.14. Respuesta en mdulo del ltro paso banda en PSPICE. Escala lineal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.15. Respuesta en mdulo del ltro paso banda en PSPICE. Escala semi-logartmica. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.16. Respuesta en mdulo del ltro paso banda en PSPICE. Escala logartmica. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.17. Respuesta en fase del ltro paso banda en PSPICE. Escala lineal. 5.18. Respuesta en fase del ltro paso banda en PSPICE. Escala semilogartmica. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.19. Respuesta en mdulo del ltro paso bajo en PSPICE. Escala lineal. 5.20. Respuesta en mdulo del ltro paso bajo en PSPICE. Escala semi-logartmica. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.21. Respuesta en fase del ltro paso bajo en PSPICE. Escala lineal. . 5.22. Respuesta en fase del ltro paso bajo en PSPICE. Escala semilogartmica. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.23. Vista en 3D del diseo nal. . . . . . . . . . . . . . . . . . . . . 5.24. 74hc165. Diseo en EeSchema. . . . . . . . . . . . . . . . . . . . 5.25. NE555. Diseo en EeSchema. . . . . . . . . . . . . . . . . . . . . 5.26. Micro-interruptores. Diseo en EeSchema. . . . . . . . . . . . . . 5.27. Emisor completo. Diseo. . . . . . . . . . . . . . . . . . . . . . .

NDICE DE FIGURAS 5.28. Resistencias. Mdulo. . . . . . . . . . . 5.29. Condensadores no electrolticos. Mdulo. 5.30. Condensadores electrolticos. Mdulo. . 5.31. Fotodiodo. Mdulo. . . . . . . . . . . . . 5.32. Pulsadores. Mdulo. . . . . . . . . . . . 5.33. NE555 y Micro-interruptores. Mdulo. . 5.34. 74hc165. Mdulo. . . . . . . . . . . . . . 5.35. Diseo PCB frontal. . . . . . . . . . . . 5.36. Diseo PCB trasero. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

72 58 58 58 59 59 59 60 61 61 65 66 67 68 69

8.1. Captura de la carga de la fuente de alimentacin. . . . . . . . . . 8.2. Captura de la carga de las pilas. . . . . . . . . . . . . . . . . . . 9.1. Emisor. Esquema. . . . . . . . . . . . . . . . . . . . . . . . . . . 9.2. Receptor, parte analgica. Esquema. . . . . . . . . . . . . . . . . 9.3. Receptor, parte digital. Esquema. . . . . . . . . . . . . . . . . . .

ndice de tablas3.1. Tensin a la salida de los diodos. . . . . . . . . . . . . . . . . . . 3.2. Medidas reales del ltro paso banda. . . . . . . . . . . . . . . . . 3.3. Medidas reales del ltro paso bajo. . . . . . . . . . . . . . . . . . 4.1. 4.2. 4.3. 4.4. 4.5. Trama enviada. . . . . . . . . . . . . . . . . . . . . . . . Anlisis de transiciones y estados de mquina de Moore. Anlisis Q0 (t+1) . . . . . . . . . . . . . . . . . . . . . . Anlisis de Q1 (t+1) . . . . . . . . . . . . . . . . . . . . Asociacin pulsador-nmero en display. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 18 24 33 36 37 37 40

73

Documents

Memoria y documentación de práctica - LCEL - Pareja VT1