Upload
elaborati-grf-bg
View
346
Download
4
Embed Size (px)
DESCRIPTION
Prezentacija o logickim mrezama
Citation preview
Logičke mreže
STANDARDNI KOMBINACIONI MODULI
Koderi Dekoderi Multiplekseri Demultiplekseri Sabirači Aritmetičko-logičke jedinice
STANDARDNI SEKVENCIJALNI MODULI
Registri Brojači Memorije
Logičke mreže
Pomoću logičkih ili prekidačkih mreža mogu se ispuniti najrazličitiji funkcionalni zahtevi računarskih sistema.
Često korišćene prekidačke mreže su izdvojene kao standardni moduli. Iako su postupci za njihov razvoj definisani, za njihovo korišćenje i uključivanje u složenije logičke strukture je dovoljno znati veze između ulaza i izlaza.
U zavisnosti od elemenata od kojih su napravljeni, standardni moduli mogu biti:
kombinacioni – sadrže samo logičke elemente (koderi, dekoderi, multiplekseri, demultiplekseri, sabirači, ALU itd.)
sekvencijalni – osim logičkih, sadrže i memorijske elemente (registri, brojači, memorije itd.)
Koderi
A B C
Koder je kombinaciona mreža sa više ulaza (m) i više izlaza (n) koja obavlja funkciju kodovanja informacija. Informacija je signal doveden na samo jedan od ulaza mreže. Na izlazu se dobija kodovana informacija u vidu binarnog broja sa n cifara.
Y0
Y1
...KODER
m/n
A1
A0
...
Am-1
Yn-1
U zavisnosti od broja ulaza i izlaza, koderi mogu biti:
potpuni, kod kojih važi m = 2n
ima n izlaza i 2n ulaza
nepotpuni, kod kojih je m < 2n
ima n izlaza i manje od 2n ulaza
Napomena: Ukoliko se istovremeno na dva ili više ulaza kodera dovedu signali, koder će na izlazu generisati pogrešan kod.
Potpuni koder 8/3 (1)
Potpuni koder 8/3 ima 8 ulaza i 3 izlaza.
U datom trenutku samo jedan od ulaza kodera može biti aktivan (imati signal 1).
U tom trenutku, u zavisnosti od toga koji je ulaz aktivan, na izlazu se generiše binarna kombinacija bitova koja odgovara rednom broju aktivnog ulaza.
Y0
Y1
Y2KODER
8/3
A1
A0
A2
A4
A3
A5
A7
A6
Potpuni koder 8/3 (2)
Kombinaciona tablica kodera 8/3
A7 A6 A5 A4 A3 A2 A1 A0 Y2 Y1 Y0
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1
Funkcije izlaza kodera 8/3
76542
76321
75310
AAAAYAAAAYAAAAY
Potpuni koder 8/3 (3)
Y0
Y1
Y2KODER
8/3
A1
A0
A2
A4
A3
A5
A7
A6
76542
76321
75310
AAAAYAAAAYAAAAY
Realizacija kodera 8/3
A7 A6 A5 A4 A3 A2 A1 A0
Y0
Y1
Y2
Dekoderi (1)
Dekoder je kombinaciona mreža sa više ulaza (m) i više izlaza (n) koja obavlja funkciju dekodovanja binarno kodirane informacije dovedene na ulaze mreže. Na izlazu se aktivira jedan i samo jedan izlaz koji odgovara ulaznoj kombinaciji.
Y0
Y1
...DEKODER
m/n
A1
A0
...
Am-1
Yn-1
U zavisnosti od broja ulaza i izlaza, dekoderi mogu biti:
potpuni, kod kojih važi n = 2m
ima m ulaza i 2m izlaza
nepotpuni, kod kojih je n < 2m
ima m ulaza i manje od 2m izlaza, tj. neke ulazne kombinacije se ne mogu pojaviti
Potpuni dekoder 3/8 (1)
Potpuni dekoder 3/8 ima 3 ulaza i 8 izlaza.
U datom trenutku na ulaz dekodera se dovodi binarna kombinacija od 3 bita (kôd neke informacije).
U tom trenutku, u zavisnosti od toga koja je binarna kombinacija na ulazu, aktivira se jedan i samo jedan izlaz i to onaj koji odgovara ulaznoj kombinaciji.
DEKODER 3/8
ABC
Y1
Y0
Y2
Y4
Y3
Y5
Y7
Y6
Potpuni dekoder 3/8 (2)
Kombinaciona tablica dekodera 3/8
A B C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 1 0 0 0 0 0 0 1 0 0
0 1 1 0 0 0 0 1 0 0 0
1 0 0 0 0 0 1 0 0 0 0
1 0 1 0 0 1 0 0 0 0 0
1 1 0 0 1 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0
Funkcije izlaza dekodera 3/8
ABCY
CABY
CBAY
CBAY
BCAY
CBAY
CBAY
CBAY
7
6
5
4
3
2
1
0
Potpuni dekoder 3/8 (3)
DEKODER 3/8
ABC
Y1
Y0
Y2
Y4
Y3
Y5
Y7
Y6
ABCY
CABY
CBAY
CBAY
BCAY
CBAY
CBAY
CBAY
7
6
5
4
3
2
1
0
Realizacija dekodera 3/8
A B C
CBA Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
CBA
CBA
BCA
CBA
CBA
CAB
ABC
Dekoder (2)
Primer 1
Zadatu logičku funkciju, predstavljenu sumom proizvoda, realizovati pomoću dekodera.
ABCCABCBABCAY
DEKODER 3/8
ABC
CBACBA
BCACBA
CBA
CBACAB
ABC
Y
Multiplekser (1)
Multiplekser je kombinaciona mreža sa više informacionih ulaza (n), jednim izlazom (Y) i više selekcionih ulaza (m) koja obavlja funkciju digitalnog višepoložajnog prekidača. U zavisnosti od selekcionih signala SEL, prekidač se postavlja u položaj koji odgovara jednom od informacionih ulaza, pa se izlaz direktno priključuje na selektovani ulaz.
D0
D1
D2
Dn-1
SEL(m)
Y
Za selekciju n ulaznih signala potrebno je m = log2n selekcionih signala, odnosno mora da važi n = 2m.
Multiplekser 8/1 (1)
Multiplekser 8/1 ima 8 informacionih ulaza, 1 izlaz i 3 selekciona signala.
Dovođenjem selekcionih signala S2, S1 i S0 formira se binarna kombinacija koja predstavlja redni broj ulaza na koji se postavlja prekidač, čime se vrednost sa tog ulaza direktno prosleđuje na izlaz.
S0S1
Y
MP
8/1
D1
D0
D2
D4
D3
D5
D7
D6
S2
Multiplekser 8/1 (2)
S2 S1 S0
Y
D2
D5
D0
D1
D3
D4
D6
D7
Kombinaciona tablica MP 8/1
S2 S1 S0 Y
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
1 0 0 D4
1 0 1 D5
1 1 0 D6
1 1 1 D7
Funkcija izlaza MP 8/1
0127012201210120 SSSD.....SSSDSSSDSSSDY
Multiplekser 8/1 (3)
012701210120 SSSD.....SSSDSSSDY
S0S1
Y
MP
8/1
D1
D0
D2
D4
D3
D5
D7
D6
S2
S2 S1
S0
D2
D5
D0
D1
D3
D4
D6
D7
Y
Realizacija MP 8/1
Multiplekser (2)
Primer 2
Zadatu logičku funkciju, predstavljenu sumom proizvoda, realizovati pomoću multipleksera.
A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Kom
bina
cion
a ta
blic
a
CABCBACBACBAY Realizacija logičke funkcije
CB
Y
MP
8/1
10
0
10
1
01
A
Demultiplekser (1)
Demultiplekser je kombinaciona mreža sa jednim informacionim ulazom (D), više izlaza (n) i više selekcionih ulaza (m). Njegova funkcija je inverzna funkciji multipleksera, tj. ima ulogu digitalnog višepoložajnog prekidača u obrnutom smeru. U zavisnosti od selekcionih signala SEL, prekidač se postavlja u položaj koji odgovara jednom od izlaza, pa se signal sa informacionog ulaza direktno prosleđuje na selektovani izlaz.
SEL(m)
Y0
Y1
Y2
Yn-1
D
Za selekciju n izlaznih signala potrebno je m = log2n selekcionih signala, odnosno mora da važi n = 2m.
Demultiplekser 1/8 (1) Demultiplekser 1/8 ima jedan informacioni ulaz, 8 izlaza i 3 selekciona ulaza.
Dovođenjem selekcionih signala S2, S1 i S0 formira se binarna kombinacija koja predstavlja redni broj izlaza na koji se postavlja prekidač, čime se vrednost sa informacionog ulaza direktno prosleđuje na taj izlaz.
Y0
S0S1
D
DP
1/8
Y1
Y2
Y4
Y3
Y5
Y7
Y6
S2
Demultiplekser 1/8 (2)
Kombinaciona tablica DP 1/8
S2 S1 S0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 0 0 0 0 0 0 0 0 D
0 0 1 0 0 0 0 0 0 D 0
0 1 0 0 0 0 0 0 D 0 0
0 1 1 0 0 0 0 D 0 0 0
1 0 0 0 0 0 D 0 0 0 0
1 0 1 0 0 D 0 0 0 0 0
1 1 0 0 D 0 0 0 0 0 0
1 1 1 D 0 0 0 0 0 0 0
Funkcije izlaza DP 1/8
0127
0126
0125
0124
0123
0122
0121
0120
SSDSY
SSDSY
SSDSY
SSDSY
SSSDY
SSSDY
SSSDY
SSSDY
Demultiplekser 1/8 (3)
Realizacija DP 1/8
Y0
S0S1
D
DP
1/8
Y1
Y2
Y4
Y3
Y5
Y7
Y6
S2
0127
0126
0125
0124
0123
0122
0121
0120
SSDSY
SSDSY
SSDSY
SSDSY
SSSDY
SSSDY
SSSDY
SSSDY
D S2 S1 S0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Sabirači
Sabirač je kombinaciona mreža koja omogućava sabiranje dva jednobitna binarna broja.
Vrste sabirača
polusabirač
potpuni sabirač
Polusabirač
Polusabirač ima:
dva ulazna signala koji predstavljaju binarne cifre (a i b)
dva izlazna signala od kojih jedan predstavlja rezultat sabiranja (s), a drugi prenos u stariji (viši) razred (Ciz)
ba
Ciz S
Polusabirač
S obzirom da nema prenos iz prethodnog (nižeg) razreda, polusabirač se ne može koristiti za sabiranje višecifrenih binarnih brojeva.
Potpuni sabirač (1)
Potpuni sabirač ima:
tri ulazna signala od kojih dva predstavljaju binarne cifre (a i b), a treći prenos iz prethodnog razreda (Cul)
dva izlazna signala od kojih jedan predstavlja rezultat sabiranja (s), a drugi prenos u stariji (viši) razred (Ciz)
Culba
Ciz S
Sabirač
S obzirom da potpuni sabirač kao ulazni signal ima prenos iz prethodnog razreda, može se koristiti za sabiranje višecifrenih binarnih brojeva.
Potpuni sabirač (2)
Kombinaciona tablica sabiranja
Cul a b Ciz s
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Funkcije izlaza potpunog sabirača
abb)C(aabCbaCbaCabCC
CbaabCbaCbaCbaCS
ulul ulul uliz
ululul ulul
Potpuni sabirač (3)
Culba
Ciz S
Sabirač
abb)C(aCCbaS
uliz
ul
a sb
Ciz
Cul
Realizacija potpunog sabirača
Potpuni sabirač (4)
Sabiranje višecifrenih binarnih brojeva ostvaruje se kaskadnom vezom više potpunih sabirača.
broj potpunih sabirača u kaskadnoj vezi jednak je broju cifara, odnosno bitova koje imaju brojevi koji se sabiraju (za svaki bit po jedan sabirač)
veza između sabirača se ostvaruje vezivanjem izlaznog prenosa nižeg razreda na ulazni prenos višeg razreda
Primenom potpunih sabirača mogu se sabirati kako neoznačeni brojevi, tako i označeni brojevi predstavljeni u komplementu dvojke.
Potpuni sabirač (5)
Primer 3
Četvorobitni sabirač realizovati kaskadnom vezom potpunih sabirača.
Binarni brojevi koji se sabiraju su: A = a3a2a1a0 i B = b3b2b1b0.
Culba
Ciz S
Sabirač
Culba
Ciz S
Sabirač
Culba
Ciz S
Sabirač
Culba
Ciz S
Sabirač
C S3 S2 S1 S0
a3 b3 a2 b2 a1 b1 a0 b0 0
Aritmetičko-logička jedinica (1)
Aritmetičko-logička jedinica (ALU – Arithmetic Logic Unit) je najvažniji deo svakog procesora, jer mogućnosti procesora direktno zavise od karakteristika ove jedinice. Zbog veoma česte upotrebe, ALU se obično izrađuje kao intergisana komponenta.
ALU predstavlja višefunkcionalnu kombinacionu mrežu koja može da obavlja različite aritmetičke i logičke operacije nad dva n-bitska binarna broja.
Izbor operacije koju će u datom trenutku ALU izvršiti nad binarnim brojevima koji se dovode na njen ulaz, zadaje se pomoću upravljačkih selekcionih signala. Broj selekcionih signala definiše broj mogućih operacija koje ALU može da izvrši.
Aritmetičko-logička jedinica (2)
Ulazi ALU
A i B - binarni brojevi sa n bita nad kojima se obavlja operacija
C0 – ulaz bitan za pojedine operacije
SEL – m upravljačkih signala za adresiranje 2m različitih operacija
Izlazi ALU
Cn – izlaz bitan za pojedine operacije
Y – n-bitski binarni broj koji predstavlja rezultat operacije
ALUCn
An
Yn
Bn
SEL
C0
m
Aritmetičko-logička jedinica (3) Integrisane ALU obično imaju 6 selekcionih ulaza, tako da mogu da obavljaju 64 različite operacije.
Na slici je prikazana ALU sa 5 selekcionih ulaza, koja može da obavlja 32 različite operacije. Obično se realizuju 16 logičkih i 16 aritmetičkih operacija.
ALU
SEL
C0
mnn
n
A B
Y
Cn
ALU sa 5 selekcionih ulaza
Tip operacije koja se izvršava određen je upravljačkim ulazom S4: ako je S4 = 1, obavljaju se logičke operacije ako je S4 = 0, obavljaju se aritmetičke operacije
Konkretnu operaciju (bilo logičku ili aritmetičku) određuju vrednosti ostalih upravljačkih signala S3,S2,S1 i S0.
Napomena: plus i minus u tabeli su oznake za aritmetičke operacije sabiranja, odnosno oduzimanja. 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
440123
C minus AYAY1111
C plus Aplus )B(AYBAY0111
C plus Aplus B)(AYBAY1011
C plus Aplus AY1111Y0011
C minus (AB)YABY1101
C plus (AB) plus )B(AYBY0101
C plus B plus AYBAY1001
C plus (AB) plus AYBAY0001
C minus )B(AYBAY1110
C minus B minus AYBAY0110
C plus )B(A plus B)(AYBY1010
C plus )B(A plus AYABY0010
C minus 0Y0000Y1100
C plus )B(AYBAY0100
C plus B)(AYBAY1000
C plus AYAY0000
0S1SSSSS
Operacije ALU
Realizacija aritmetičko-logičke jedinice
Primer 4
Realizovati ALU koja obavlja 4 osnovne logičke operacije (I, ILI, NE i ekskluzivno ILI) nad dva jednobitna binarna broja.
S1 S0 Y
0 0 ab
0 1 a + b
1 0 a b
1 1 ā
MP
4/1 Y
S1 S0
a
b
MP
4/1
Registri
Registri su sekvencijalne mreže koje služe za memorisanje binarnih podataka.
Vrste registara prema načinu upisa podatka
paralelni registri
serijski registri
Vrste registara prema broju bita u podatku koji se pamti
8-bitni registri
16-bitni registri
Napomena: osim ovih, postoje i druge vrste registara, ali se ove najčešće koriste.
Paralelni registar
Paralelni registar omogućava upis cele informacije od n bitova u jednom trenutku, tj. za vreme jednog takta. Koristi se znatno češće od registra sa serijskim upisom.
CLK (clock): takt za rad registra; stanje registra se može promeniti samo ako je takt na aktivnom nivou
PI (parallel input): podatak koji se upisuje
LD (load): vrši upis ulaznog podatka u registar
CL (clear): briše podatak iz registra
PO (parallel output): pročitani podatak
OE (output enable): podatak iz registra postavlja na izlazne linije
n-bitni registarCLK
CL
PIn
POn
LD
OE
Serijski registarSerijski ili pomerački registar omogućava pomeranje zapamćene informacije za jedno mesto od ulaza ka izlazu u skladu sa taktom. Koristi se u slučajevima kada je potrebno omogućiti serijski prijem ili slanje podataka (bit po bit).
SIN (serial input): jednobitni serijski ulaz
SOUT (serial output): jednobitni serijski izlaz
DOUT (data output): trenutni sadržaj registra
CLK (clock): takt za rad registra
CL (clear): briše sadržaj registra
n-bitni registar
SIN SOUT
DOUT
CLK
CLn
Brojači (1)
Brojači su sekvencijalne mreže koje, sa nailaskom impulsa takta, generišu na svom izlazu binarne brojeve u rastućem ili opadajućem redosledu.
Broj različitih brojeva koje brojač može da generiše naziva se moduo brojača.
Brojač po modulu m broji od 0 do m-1, a zatim se resetuje i ponovo počinje da broji od 0.
Vrste brojača po redosledu brojanja:
inkrementirajući (broje unapred)
dekrementirajući (broje unazad)
Brojači (2)
CLK (clock): takt za rad brojača; pri svakom taktnom impulsu, brojač menja stanje za 1
PI (parallel input): vrednost od koje počinje brojanje
LD (load): vrši upis početnog stanja brojača, tj. broja od kog počinje brojanje
CL (clear): resetuje (postavlja) brojač na 0
PO (parallel output): izlaz koji predstavlja trenutno stanje brojača
Brojač
PIn
CLK
CL
POn
LD
Brojači (3)
Primer 5
Realizovati brojač po modulu 6.
Brojač po modulu 6 broji od 0 do 5. Kada se na izlazu brojača pojavi broj 5(10) u binarnom obliku (101(2)), pri nailasku narednog taktnog impulsa potrebno je resetovati brojač na 0, što se postiže eksternom logikom prikazanom na slici.
BrojačCL
CLK
1 0 1
LD
000
3
Brojači (4)
Primer 6
Realizovati brojač po modulu 13.
Brojač po modulu 13 broji od 0 do 12. Kada se na izlazu brojača pojavi broj 12(10) u binarnom obliku (1100(2)), pri nailasku narednog taktnog impulsa potrebno je resetovati brojač na 0.
BrojačLD
4
CLK
CL
0000
b3 b2 b1 b0
1 1 0 0
Memorije (1)
Memorije služe za pamćenje veće količine binarnih informacija.
Karakteristike idealne memorije:
visoka gustina pakovanja trajnost čuvanja podataka kratko vreme upisa i čitanja podataka veliki broj upisa pre otkaza memorije niska potrošnja niska cena
Memorije (2)
S obzirom da nijedna vrsta memorije ne zadovoljava sve karakteristike idealne memorije, razvijeno je više vrsta memorija koje, prema potrebi, zadovoljavaju samo neke od navedenih karakteristika.
Osnovna podela memorija:
nepermanentne memorije
permanentne memorije
Nepermanentne memorije
Nepermanentne memorije su memorije koje gube informacije koje su u
njima zapisane ukoliko im se isključi napajanje.
Najčešće korišćena nepermanentna memorija je RAM (Random
Access Memory) – memorija sa ravnopravnim pristupom.
RAM se sastoji od memorijske matrice sa 2n ćelija (kapacitet
memorije), pri čemu se u svaku ćeliju može smestiti jedna n-bitska reč.
Svakoj ćeliji je pridružen broj, tj. adresa.
RAM (1)
Kada se na ulaz A (Address) dovede adresa, dekoder (koji se nalazi unutar bloka) selektuje odgovarajuću ćeliju.
Ukoliko u tom trenutku na ulazima WR (Write) i CS (Chip Select) postoje aktivne vrednosti signala (na primer 1), u selektovanu ćeliju se upisuje podatak koji trenutno postoji na ulazu DI (Data Input).
Ako aktivne vrednosti signala postoje na ulazima RD (Read) i CS, iz selektovane ćelije će biti pročitana binarna reč koja će se pojaviti na izlazu DO (Data Output).
Napomena: Pristup ćeliji ne menja njen sadržaj.
A
CS MWRRD
DI DO
n n
m
RAM (2)
RAM se može realizovati na različite načine. Za njihovo konstruisanje, osim logičkih i memorijskih elemenata, mogu se koristiti i elektronske komponente, na primer kondenzatori.
RAM memorije se dele na:
statičke - SRAM (Static RAM)
dinamičke – DRAM (Dynamic RAM)
Statička memorija
Statička memorija je napravljena od memorijskih elementa koji omogućavaju pamćenje sadržaja sve dok se on ne promeni, ili dok se ne isključi napajanje (nepermanentna memorija).
Osnovne karakteristike statičke memorije:
mala gustina pakovanja velika brzina rada (vreme pristupa reda ns) mala verovatnoća greške mala potrošnja električne energije loš odnos kapacitet/cena
Dinamička memorija (1)
Dinamička memorija predstavlja jedan vid elektronske tabele u kojoj se čuvaju podaci. Svaku ćeliju u tabeli čini par kondenzator-tranzistor koji pamti informaciju od jednog bita.
Pošto ćelija sadrži kondenzator, njen sadržaj se mora povremeno osvežavati. Upravo zbog stalnog osvežavanja, u naziv memorije je uveden termin “dinamička”.
Proces osvežavanja se u potpunosti obavlja u hardveru memorije na svakih par ms, vrlo je brz (reda ns) i neprimetan je za korisnika. Memorija je slobodna za upis i čitanje u preko 98% vremena.
Dinamička memorija (2)
Karakteristike dinamičke memorije:
proizvodnja je jednostavna
gustina pakovanja je velika
mala potrošnja električne energije
niska cena
mala brzina rada
manja pouzdanost, tj. veća verovatnoća greške
Uporedni pregled
Karakteristika Statička memorija Dinamička memorija
brzina znatno brža
kapacitet po čipu znatno veći
potrošnja troši manje el.energije
cena jeftinija
verovatnoća greške pouzdanija
broj upisa pre otkaza praktično beskonačan praktično beskonačan
Permanentne memorije
Permanentne memorije su memorije koje čuvaju informacije i u slučaju da ostanu bez napajanja.
Za razliku od nepermanentnih, koje su čitajuće/upisne, u permanentne memorije obično se ne može upisivati u toku rada sistema, već je moguće samo iz njih čitati sadržaj. Takve memorije se nazivaju fiksnim, ili ROM (Read Only Memory).
Način upisa podataka u ROM zavisi od tehnologije:
ROM – Read Only Memory PROM – Programmable ROM EPROM – Erasable PROM
Noviji oblik permanentne memorije:
Flash
ROM i PROM
ROM:
najjednostavniji postupak sadržaj se upisuje prilikom proizvodnje čipa upisan sadržaj se ne može menjati
PROM:
fleksibilniji korisnik može sam da upisuje sadržaj upisani sadržaj se ne može menjati
EPROM
Osim upisa, EPROM ima i mogućnost brisanja sadržaja.
Na kućištu memorije nalazi se mali stakleni prozor kroz koji se može videti unutrašnjost memorijskog čipa. Brisanje sadržaja se vrši tako što se kroz ovaj stakleni prozor ultraljubičastom svetlošću osvetli unutrašnjost čipa u trajanju od dvadesetak minuta. Nakon toga, čip je prazan i može se ponovo programirati.
Jedan čip se može izbrisati nekoliko desetina puta, nakon čega postaje neupotrebljiv.
Fleš
Fleš predstavlja najnoviji oblik permanentne poluprovodničke memorije, čije ime potiče od engleske reči flash (munja), koja treba da asocira na veliku brzinu upisa podataka u ovu memoriju (nekoliko µs po bajtu).
Fleš memorija koristi tehnologiju elektronskog upisa i brisanja podataka, pri čemu se prilikom upisa i brisanja ne može pristupati svakom bajtu pojedinačno. Bajtovi su organizovani po blokovima i prilikom promene sadržaja (upis ili brisanje podataka) moguć je pristup samo celim blokovima. Čitanje se obavlja bajt po bajt.
Karakteristike ove memorije su velika brzina čitanja, veliki kapacitet i velika pouzdanost.