ISTITUTO TECNICO INDUSTRIALE STATALE

“VITO VOLTERRA”

San Donà di Piave (VE)

DISPENSE DI ELETTRONICA E TELECOMUNICAZIONI

CLASSE: 4^ C CORSO “ABACUS”

a.s. 2006/07

ACQUISIZIONE ED ELABORAZIONE DEI SEGNALI 1.1 Generalità Un settore importante dell'elettronica è quello che si occupa dell'acquisizione e dell'elaborazione di segnali analogici dipendenti da grandezze fisiche di varia natura, al fine di effettuare il controllo della grandezza in esame o anche semplicemente la visualizzazione, la memorizzazione o la trasmissione dei valori che essa assume. I campi applicativi sono vastissimi: dalla strumentazione di laboratorio ed elettromedicale, ai sistemi di rilevamento di dati ambientali, all'automazione industriale, alla telefonia, ecc. Lo sviluppo di sofisticate tecniche di elaborazione digitale e l'uso di dispositivi programmabili nonché gli innumerevoli vantaggi associati al trattamento di segnali digitali, relativamente a complessità, immunità al rumore, versatilità e standardizzazione, fanno sì che, nella maggior parte dei casi, i segnali analogici vengano convertiti in segnali digitali per essere elaborati. I dati elaborati vengono poi eventualmente riconvertiti in forma analogica per comandare dispositivi o, comunque, per essere utilizzati. Le definizioni sulle forme principali di rappresentazione dei dati che seguono sono utili per inquadrare i vari processi di acquisizione ed distribuzione dei segnali. Segnale analogico - è un segnale che è definito in un intervallo di tempo continuo entro il quale la sua ampiezza può assumere tutti i valori compresi in un campo di variabili anch'esso continuo. Quantizzazione in ampiezza - è un procedimento che porta a rappresentare una variabile attraverso un insieme limitato di valori distinti. Quantizzazione nel tempo - e un procedimento che porta a far assumere ad una variabile solo un insieme di valori separati da un intervallo di tempo finito. Segnale discreto nel tempo - è una funzione definita solo in corrispondenza di un insieme particolare di valori del tempo. Segnale campionato - è un segnale quantizzato nel tempo la cui ampiezza può assumere valori entro un campo continuo. Un segnale campionato può essere generato campionando a valori discreti di tempo un segnale analogico. Segnale digitale - è una funzione in cui l'ampiezza e tempo sono entrambi quantizzati.. Un segnale digitale può essere rappresentato mediante una sequenza di parole (words) costituite ciascuna da un numero finito di cifre binarie o bit. 1.2 Sistema di acquisizione ed elaborazione dati Esaminiamo la struttura di un ipotetico sistema completo (vedi fig. 1) per evidenziare la funzionalità di ciascun blocco e l'interazione fra i blocchi stessi. Il primo elemento da considerare è il trasduttore, la cui funzione tipica è di fornire in uscita una grandezza elettrica di valore proporzionale all'entità o alla variazione della grandezza fisica in esame. Una termocoppia ad esempio fornisce una tensione proporzionale alla temperatura; un fotodiodo fornisce una corrente proporzionale alla luminosità; un microfono fornisce un segnale proporzionale alla pressione dell'onda sonora. I segnali dai trasduttori devono di solito essere condizionati in modo che il trasferimento dell'informazione possa avvenire con le caratteristiche di precisione, linearità, immunità al rumore, isolamento elettrico richieste per una data applicazione. Il blocco circuitale di condizionamento, che costituisce un'interfaccia fra il circuito di rilevamento e gli altri blocchi, viene generalmente realizzato mediante amplificatori, talvolta anche molto sofisticati, e filtri. L'elaborazione dei segnali può essere realizzata, tutta o in parte, in forma analogica. Ad esempio, se si vuole soltanto controllare la temperatura di un ambiente mantenendola nell'intorno di una soglia prefissata, basterà confrontare, analogicamente, il segnale fornito da un trasduttore di temperatura con una tensione di riferimento e comandare opportunamente il dispositivo riscaldatore. Tuttavia, la crescente diffusione dei microprocessori e in genere dei sistemi programmabili fa preferire nella maggior parte dei casi soluzioni di tipo digitale. Pertanto, i segnali analogici, opportunamente condizionati, vengono trattati dal convertitori analogico-digitale (ADC); essi forniscono in uscita stringhe di bit (ad esempio otto, come indicato in figura) che rappresentano numeri proporzionali al valore del segnale analogico di ingresso. Parametri assai importanti per i convertitori A/D sono, oltre al numero di bit di uscita, l'escursione massima del segnale di ingresso e il tempo di conversione, ovvero il tempo richiesto affinché ad un segnale stabile in ingresso corrisponda un valore numerico stabile in uscita. Si noti che l'elaborazione e il trasferimento di segnali digitali anziché analogici possono consentire notevoli semplificazioni circuitali anche e specialmente quando i segnali da trattare sono numerosi. Le prestazioni raggiunte sono decisamente superiori per quanto riguarda l'immunità al rumore e le derive termiche. L'impiego di dispositivi programmabili consente inoltre di effettuare in modo semplice elaborazioni anche molto sofisticate e di modificare il tipo e i parametri dell'elaborazione stessa con una certa facilità, intervenendo opportunamente sul programma. In fig. 1 il convertitore A/D è preceduto da due blocchi, il multiplatore analogico (AMUX) e il circuito di campionamento e mantenimento (S/H: sample and hold).

1

Il multiplexer seleziona, a seconda del codice presente sulle linee digitali d'indirizzo, uno solo dei segnali analogici di ingresso, trasferendolo in uscita; in tal modo è possibile, se il tempo di conversione dell'ADC e la temporizzazione globale del sistema lo consentono, trattare più segnali indipendenti impiegando lo stesso convertitore. Naturalmente dovranno essere molto precise la temporizzazione e la sequenzialità con cui ciascun segnale viene trasferito all'ADC e i corrispondenti dati digitali vengono acquisiti dal sistema di elaborazione. Il circuito sample and hold risponde alle esigenze di campionare, in un tempo relativamente breve, il segnale analogico da convertire e di mantenerlo stabile per tutta la durata della conversione. Ovviamente la presenza e la posizione reciproca di questi due elementi, AMUX e S/H, non sono affatto generali ed invarianti: infatti essi svolgono compiti ben precisi e l'opportunità del loro impiego deve essere valutata in funzione dell'applicazione specifica. Il blocco indicato in fig. 1 come elaboratore rappresenta dispositivi di varia complessità: potrebbe essere un processore che memorizza i dati o effettua elaborazioni sofisticate su di essi o ne controlla il trasferimento ad un dispositivo remoto; più semplicemente potrebbe essere un sistema visualizzatore. In ogni caso dovranno essere previste le opportune interfacce e le linee di controllo per l'acquisizione dei dati digitali. In figura sono evidenziate , oltre alle otto linee di ingresso dati, anche linee di selezione per il multiplexer e linee di controllo per il S/H e per l'ADC. Dopo che i dati analogici provenienti dal « mondo esterno » sono stati convertiti in forma digitale e sono stati memorizzati o elaborati, spesso il risultato della elaborazione deve interagire con il « mondo esterno ». I dati di uscita del sistema di elaborazione possono essere utilizzati, in forma digitale o analogica, per azionare motori, accendere lampade o riscaldatori, far suonare allarmi, visualizzare informazioni, ecc., sia localmente che a distanza. Spesso il risultato delle elaborazioni viene utilizzato proprio per influenzare la grandezza rilevata all'inizio della catena di acquisizione, realizzando in tal modo un sistema di controllo ad anello chiuso. Il trasferimento dei dati di uscita, sia digitali sia analogici, viene comunemente indicato con il termine distribuzione. La complessità del sistema di distribuzione dipende dal tipo e dal numero dei dispositivi di uscita da controllare e le scelte sull'organizzazione stessa del sistema dipendono da diversi fattori. In fig. 1 i dati digitali forniti dall'elaboratore su otto linee parallele vengono convertiti in forma analogica dal convertitore digitale -analogico (DAC). Il segnale di uscita del DAC viene mandato all'ingresso di un demultiplatore analogico (ADEMUX) che lo trasferisce all'uscita selezionata dal codice presente sulle linee di indirizzo. Naturalmente, come nel caso dell'AMUX posto a monte del convertitore A/D, dovrà essere molto precisa la

2

sincronizzazione del convertitore e del demultiplatore in modo che la distribuzione dei segnali avvenga correttamente. Inoltre potranno essere presenti dei opportuni circuiti deglitcher (essenzialmente costituti da S/H il cui scopo è quello di campionare il segnale quando la conversione D/A è terminata e il segnale è stabile eliminando in tal modo i glitch presenti nel segnale all'uscita dal convertitore dovuti alla non contemporaneità delle commutazioni che si verificano all'interno dei convertitori) e filtri che consentono un'adeguata ricostruzione dei segnali analogici dopo la conversione e la distribuzione. 1.3 Trasduttori In un sistema di acquisizione dati, i trasduttori sono dispositivi che forniscono in uscita una grandezza elettrica funzione della grandezza fisica da rilevare. La varietà di trasduttori (o sensori) è molto ampia ed eterogenea. Essi possono essere classificati considerando la grandezza fisica che sono in grado di rilevare o la grandezza elettrica che forniscono in uscita oppure il principio fisico su cui si basa il loro funzionamento. Ad esempio, una termoresistenza è un trasduttore di temperatura perché modifica il valore resistivo al variare della temperatura. Se la termoresistenza è inserita in un circuito elettrico alimentato con un generatore di tensione costante, la corrente nel dispositivo dipende dalla temperatura. Le fotoresistenze trasformano l'energia luminosa in energia elettrica, i microfoni trasformano l'energia acustica (onde di pressione) in energia elettrica, le dinamo trasformano l'energia meccanica di rotazione in energia elettrica, i potenziometri trasformano una posizione lineare o angolare in un valore resistivo e quindi in una tensione. Per la scelta e l'impiego di qualsiasi trasduttore occorre di solito tener conto di alcuni parametri e caratteristiche generali. I più importanti sono:

1) Funzione di trasferimento. Indica la relazione fra la grandezza da rilevare e la grandezza d'uscita del traduttore, tale relazione può essere descritta da un'espressione matematica, da una tabella di valori, da una curva teorica o sperimentale.

2) Linearità. Esprime la proporzionalità diretta tra la grandezza fisica e il segnale elettrico generato; nella maggior parte delle applicazioni si richiede che la funzione di trasferimento del trasduttore sia lineare per un ampio intervallo di valori della grandezza di ingresso.

3) Sensibilità. Esprime il rapporto fra la variazione della grandezza di uscita e la corrispondente variazione della grandezza fisica di ingresso.

4) Precisione. E' una grandezza che è legata all'errore di misura che rappresenta la differenza fra il valore dell'uscita teorica del trasduttore e il suo valore reale. L'errore di misura dipende: dall'errore di calibrazione, che può essere generalmente annullato con un'opportuna regolazione, dalla linearità della funzione di trasferimento, dagli errori causati da imperfezioni costruttive, da condizioni ambientali non ottimali, da variazioni termiche o di alimentazione.

5) Prontezza. Esprime la rapidità con cui il dispositivo risponde ad una variazione dell'ingresso. 6) Risoluzione. E' la minima variazione di ingresso che produce una variazione del segnale di uscita. 7) Ripetibilità. E' la capacità di fornire un identico segnale di uscita applicando il medesimo ingresso in tempi

diversi. 8) Immunità al rumore. Esprime la capacità del trasduttore a non generare rumore in uscita.

Passiamo ora ad una breve descrizione del funzionamento dei trasduttori più comuni. 1.3.1 Trasduttori di temperatura Sono dispositivi che consentono di trasformare una temperatura in un segnale elettrico spesso espresso sotto forma di variazione della resistenza elettrica. a) Termocoppia. Questo trasduttore basa il suo funzionamento sull'effetto Seebeck. Riscaldando alla temperatura

Tc la saldatura di due metalli diversi si ottiene alle due estremità libere, poste alla temperatura di riferimento Tr, una piccola f.e.m. proporzionale alla differenza tra Tc e Tr (fig. 2a):

e = c - Tr)

3

fig. 2a - Simbolo di una termocoppia

b) Termoresistenze. Sono trasduttori che alterano il loro valore resistivo al variare della temperatura secondo la legge: R = Ro (1 + T) ove : Ro è la resistenza 0 °C; è il coefficiente di temperatura (°C-1); T è la temperatura in °C. Se l'elemento resistivo è un metallo si parla di termoresistenza mentre se l'elemento resistivo è un

semiconduttore si parla di termistore. c) Termistori. I termistori sono delle resistenze con elevato coefficiente di temperatura. Se il coefficiente di

temperatura è positivo il termistore è denominato PTC ed il suo valore resistivo aumenta all'aumentare della temperatura. Se il coefficiente di temperatura è negativo il termistore è denominato NTC ed il suo valore resistivo diminuisce all'aumentare della temperatura. Rispetto le precedenti termoresistenze, i termistori presentano il vantaggio di una elevata sensibilità grazie all'elevato coefficiente di temperatura. Gli svantaggi, invece sono il comportamento non lineare ed un intervallo di funzionamento meno ampio (da -100 °C a 400 °C circa).

1.3.2 Trasduttori di luminosità Sono dispositivi che trasformano l'energia luminosa in energia elettrica. I fondamentali trasduttori di luminosità sono le fotoreristenze, i fotodiodi e i fototransistor. a) Fotoresistenze. Sono dispositivi semiconduttori che sfruttano la proprietà di aumentare la propria conducibilità

elettrica (o anche diminuire la propria resistenza) quando sono colpiti dalla luce. b) Fotodiodi. Un fotodiodo è una giunzione PN la cui conducibilità aumenta in funzione dell'aumento

dell'intensità della luce incidente. Il fotodiodo si presenta in un minuscolo contenitore munito di una finestrella trasparente attraverso cui entra la luce che colpisce la giunzione. Generalmente un fotodiodo viene inserito in un circuito polarizzato inversamente e, in assenza di luce, la corrente inversa che attraversa il dispositivo è dell'ordine di alcune decine di nA se il semiconduttore impiegato è silicio ed è dell'ordine del A se al germanio. Il principio di funzionamento è il seguente: se la giunzione PN polarizzata inversamente è colpita da un fascio di luce di opportuna lunghezza d'onda, in, essa vengono liberate nuove coppie elettroni-lacune (oltre a quelle di origine termica) che aumentano il valore della corrente del componente.

c) Fototransistor. E' un dispositivo realizzato per aumentare la sensibilità abbastanza bassa di un fotodiodo. E'

costituito da un normale transistor NPN la cui giunzione base-collettore, polarizzata inversamente, viene fatta esporre a radiazione luminosa. Nella maggior parte delle applicazioni i trasduttori ottici vengono utilizzati come interruttori. In fig. 2.b) si mostra una tipica applicazione che utilizza un fototransistor.

In assenza di luce, non si ha fotocorrente per cui, trascurando la corrente di buio si ha:

I = 0 e quindi : Vo = R · I = 0 In presenza di luce, con sufficiente luminosità, la fotocorrente assume una intensità tale da saturare

il fototransistor: Vo = RE · IE = Vcc poiché: VCEsat 0

4

fig. 2b - Fototransistor impiegato come interruttore

d) Celle fotovoltaiche. Se un diodo non viene polarizzato ed ai suoi terminali viene collegato un carico, in quest'ultimo scorre una fotocorrente se il fotodiodo è colpita da fascio di luce. In tal caso, infatti, ai capi del fotodiodo si manifesta una d.d.p. definita come f.e.m. fotovoltaica di valore intorno a 0.5 V se il semiconduttore usato è il silicio. Si definisce cella fotovoltaica un particolare fotodiodo ottimizzato per la generazione di f.e.m. fotovoltaica.

e) Fotoaccoppiatori. Sono dispositivi costituiti da un diodo LED e da un fotorivelatore assemblati in un unico

contenitore. Il fotorivelatore può essere un fotodiodo, fototransistor. Iniettando una corrente nel diodo LED, questo si illumina. La luce emessa colpisce il fotorivelatore che genera fotocorrente.

Questi dispositivi consentono di trasformare, tramite accoppiamento ottico, un segnale elettrico in un altro segnale elettrico. In fig. 2 c) si mostra i simbolo di un fotoaccoppiatore a fototransistor. I fotoaccoppiatori vengono utilizzati quando si desidera tener separati due circuiti che, comunque, sono legati tra loro grazie all'accoppiamento ottico.

fig. 2c - Simbolo di un fotoaccopiatore a fototransistor

1.3.3 Trasduttori di posizione Sono dispositivi che trasformano una posizione lineare o angolare in segnale elettrico. In seguito ci occuperemo solamente dei potenziometri. I potenziometri sono dispositivi a tre terminali costruiti da un elemento resistivo su cui è possibile far scorrere un contatto strisciante. Due terminali sono collegati agli estremi dell'elemento resistivo di resistenza R mentre il terzo terminale è collegato al contatto strisciante; la resistenza tra quest'ultimo ed uno dei due terminali estremi assume il valore Rx R. Applicando agli estremi del potenziometro una tensione Vi , si manifesta tra il terminale centrale e quello riferito a massa una d.d.p. Vo data dalla legge del partitore. Vo = Vi · Rx R ( 1 ) Se l'elemento resistivo è perfettamente omogeneo e se il legame tra resistenza e lunghezza del potenziometro è di proporzionalità si intuisce la proporzionalità tra la posizione assunta dal contato strisciante e la tensione che si ricava tra il terminale collegato a tale contatto e massa. Se il potenziometro è lineare, detta l la lunghezza dell'intera corsa del contatto strisciante cui corrisponde la resistenza totale R = k · l e detta x la quantità di sui si è spostato il cursore collegato al contatto strisciante, la resistenza Rx tra cursore e contatto di riferimento vale: Rx = k · x. Sostituendo nella (1) si ottiene: Vo = Vi · x l ( 2 ) Poiché Vi ed l sono costanti la ( 2 ) fornisce il legame di proporzionalità tra la tensione di uscita e la quantità di cui si è spostato il cursore (fig. 2d ).

5

fig. 2d - Potenziometro lineare e angolare

Se il potenziometro è angolare, detto l'angolo complessivo della corsa del contatto strisciante cui corrisponde la resistenza totale R = k · e detta la quantità angolare di cui si è spostato il cursore collegato al contatto strisciante, la resistenza R tra cursore e contatto di riferimento vale: R = k · Sostituendo nella ( 1 ) si ottiene: Vo = Vi · ( 3 ) Poiché Vi e sono costanti la ( 3 ) fornisce il legame di proporzionalità tra la tensione di uscita e la quantità di cui si è spostato il cursore ( fig. 2 d) ). In fig. 2 e) si mostrano due potenziometri a filo: il primo è lineare ed il secondo è angolare ad un solo giro.

fig. 2e - Costruzione di potenziometri a filo lineare e angolare

1.3.4 Cenni sugli altri tipi di trasduttori a) Trasduttori di velocità. Sono dispositivi che forniscono una grandezza elettrica di valore proporzionale alla

velocità lineare o di rotazione di un oggetto in movimento. Appartiene a questo tipo di trasduttore la dinamo tachimetrica.

b) Trasduttori di pressione Sono dispositivi in grado di fornire un segnale elettrico proporzionale alla pressione

esercitata su una opportuna zona del trasduttore. c) Trasduttore di livello. Sono dispositivi atti a rilevare il livello di un liquido contenuto in un recipiente. A

questa categoria di trasduttori appartengono anche i rivelatori di liquido in grado di controllare se il livello di un liquido ha raggiunto un massimo o se è compreso entro due livelli prestabiliti. In fig. 2 f) si mostra la schematizzazione di un trasduttore di livello a galleggiante. Il galleggiante è solidale con il cursore di un potenziometro la cui tensione Vo è direttamente proporzionale al livello h del liquido.

6

fig. 2f - Trasduttore di livello potenziometrico a galleggiante

1.4 Condizionamento del segnale Il termine condizionamento viene usato per indicare un'ampia gamma di operazioni che si rendono necessarie al fine di ottimizzare le prestazioni del sistema di acquisizione. L'opportunità di inserire nel circuito di condizionamento un amplificatore con determinate caratteristiche o di adottare particolari tecniche per limitare i disturbi, o di linearizzare un segnale prima di presentarlo al convertitore, deve essere valutata prendendo in considerazione diversi fattori. In seguito verranno brevemente descritti i circuiti che più comunemente vengono usati per condizionare il segnale proveniente dal trasduttore. 1.4.1 Amplificatori I segnali forniti dai trasduttori sono in genere di ampiezza modesta mentre i convertitori sono in grado di convertire tensioni dell'ordine dei volt (con valori di fondo scala VFS = ± 5, 5, 10 V); conviene pertanto provvedere un'adeguata amplificazione del segnale in modo che la sua escursione sia compatibile con i valori di tensione ammessi dal convertitore e si avvicini al valore della tensione di fondo scala. A esempio il segnale di un trasduttore con escursione 0 ÷ 100 mV, che debba essere convertito da un ADC con tensione di fondo scala VFS = 10 V, dovrà essere amplificato di un fattore 100. In questo modo si sfrutta appieno la risoluzione del convertitore e si ottiene una migliore precisione e una maggiore sensibilità del sistema di acquisizione complessivo. Normalmente l'amplificatore deve avere elevata resistenza di ingresso in modo da non caricare il circuito del trasduttore. In molti casi poi occorre traslare il livello del segnale del trasduttore, ovvero sommargli un offset positivo o negativo, per adeguare la polarità del segnale a quella ammessa dal convertitore o per compensare eventuali livelli indesiderati di tensione continua. In altri casi è necessario convertire un segnale di corrente fornito dal trasduttore in un segnale di tensione. Qualche volta infine occorre rilevare le variazioni di un segnale oppure il suo valor medio. Questi problemi possono essere risolti utilizzando gli amplificatori operazionali nelle varie configurazioni note. In fig. 3 è illustrato un circuito che, per una variazione di temperatura da 0 a 50 °C, fornisce in uscita un segnale da 0 a 5 V. Il trasduttore di temperatura eroga una corrente di 1 µA K ( 273,1 µA per T = 0 °C ) che, a causa della resistenza da 10 kOhm in serie, determina un segnale vs di 10 mV K. A 0 °C vs vale circa 2,73 V ed occorre quindi sottrargli una tensione Voff per avere un'uscita pari a 0 V. La tensione Voff si ottiene in questo caso impiegando un partitore resistivo connesso all'alimentazione di 5 V. Per T = 50 °C si ha vs - Voff = 500 mV; occorre pertanto amplificare il segnale di un fattore 10 per ottenere l'escursione desiderata. In fig. 3 è stata usata una configurazione differenziale, la cui struttura consente di mantenere entrambi gli ingressi flottanti e di amplificare la differenza fra due segnali. Idealmente il guadagno dell'amplificatore differenziale dipende solo dal rapporto (R2 + Rb) R1, che deve essere uguale a R4 R3.

fig. 3 – Condizionamento del segnale di un sensore di temperatura. Rp = 220 Ω, Ra = 1 kΩ, Ri = 10 kΩ,

R1 = R3 = 10 kΩ, R2 = 82 kΩ, R4 = 100 kΩ, Rb = 56 kΩ.

7

1.4.2 Filtri Nei sistemi di acquisizione dati i filtri sono principalmente di tipo passa-basso. Infatti, mentre i segnali forniti dai trasduttori sono di solito lentamente variabili, con larghezza di banda spesso inferiore a 10 Hz, i disturbi che ad essi si sovrappongono sono generalmente di frequenza maggiore. Inoltre, operando su segnali che dovranno essere campionati e convertiti in forma digitale, è quasi sempre necessario limitarne la banda di frequenza al valore che effettivamente interessa; la banda dovrà comunque essere limitata ad un valore inferiore alla metà della frequenza di campionamento al fine di evitare un'errata acquisizione del segnale. La scelta del filtro dovrà essere effettuata tenendo conto della risposta e della pendenza desiderata, del tipo di segnale (continuo, sinusoidale, con più armoniche) e della sua frequenza, dell'errore ( dovuto all'attenuazione e allo sfasamento delle varie armoniche) che il filtro stesso introduce nel segnale. Anche la frequenza di taglio dovrà essere scelta in modo da ottimizzare le prestazioni; in un filtro passa-basso dovrà essere più bassa possibile ma tale da consentire il trasferimento del segnale con un errore accettabile. 1.5 Conversione A/D e D/A 1.5.1 Analisi armonica delle forme d'onda L'analisi armonica si basa sul teorema di Fourier: una funzione periodica, non sinusoidale, di frequenza f, è scomponibile nella somma di un termine costante, che è il valore medio, di una funzione sinusoidale avente frequenza f, detta fondamentale, e di infinite funzioni sinusoidali aventi frequenza multipla di f, dette armoniche. L'ampiezza e la fase della fondamentale e delle armoniche ed il valore del termine costante dipendono dalle caratteristiche della forma d'onda esaminata; in particolare possono non essere presenti tutte le armoniche e può mancare il termine costante. L'espressione della forma d'onda nei termini del teorema di Fourier è detta sviluppo in serie di Fourier; esso è dato comunemente nella seguente forma:

f t A C sin n tnn

n( ) ( )

01

con

nnn

T

n

T

n

nnn

T

BAarc

dttnsintfT

B

dttntfT

A

BAC

dttfT

A

/tan

)()(2

)cos()(2

)(1

0

0

22

0

0

T = periodo della forma d'onda. Lo sviluppo in serie di Fourier di una forma d'onda viene rappresentato graficamente riportando l'ampiezza o il valore efficace della fondamentale e delle armoniche in funzione della frequenza; il diagramma ottenuto detto spettro ed un esempio è riportato in fig. 4. Quindi in definitiva si può dire che: lo spettro di un segnale è un grafico che riporta l’ampiezza della fondamentale e delle armoniche di ordine superiore del segnale in esame in funzione della frequenza. L'analisi di una forma d'onda ed in particolare l'analisi armonica, può essere effettuato con l'analizzatore di spettro. Esso ha la proprietà di visualizzare lo spettro delle forme d'onda applicate all'ingresso, cioè di rappresentare sullo schermo delle armoniche in funzione della frequenza

8

fig. 4 – Esempio di spettro di una forma d’onda

1.5.1 Quantizzazione Il processo di digitalizzazione dei segnali analogici introduce il concetto di quantizzazione. Infatti mentre un segnale analogico può assumere infiniti valori in un campo continuo, la sua rappresentazione digitale può assumere soltanto un numero finito di valori discreti. Gli infiniti valori del segnale analogico devono pertanto essere quantizzati ovvero raggruppati in un certo numero di fasce delimitate da livelli fissi detti livelli di quantizzazione; a ciascuna fascia di valori analogici corrisponderà un valore digitale. La distanza fra due livelli di quantizzazione contigui costituisce il passo di quantizzazione Q a cui corrisponde il valore del bit meno significativo ( LSB ). Un dato digitale ad n bit può esprimere 2n valori; il valore digitale 2n viene pertanto associato al valore di fondo scala ( FS ) della grandezza analogica. Conseguentemente il valore analogico corrispondente al bit meno significativo sarà FS / 2n. Ad esempio, un convertitore analogico digitale A/D con tre bit di uscita potrà quantizzare il segnale di ingresso con 23 = 8 valori, essendo solo otto le possibili combinazioni di tre bit. Se lo stesso convertitore ha un fondo scala FS = 8 V, il passo di quantizzazione, pari cioè al valore dell'LSB, è di 1V. In fig. 5 a) è illustrato un segnale a rampa va, variabile da 0 a 7,5 V, con i corrispondenti valori digitali.

fig. 5 – (a) Segnale a rampa e valori digitali corrispondenti con ε ≤ ± ½ LSB. (b) Segnale convertito

In fig. 5 b) è riportato la forma d'onda a gradinata v'a che si otterrebbe riconvertendo i valori digitali; come si vede, per tutti i valori di va compresi ad esempio fra 2,5 e 3,5 V, il valore binario corrispondente è 011 che, riconvertito, fornirebbe v'a = 3 V. Così, per tutti i valori compresi fra 0 e 0,5 V, il valore digitale corrispondente è 000. Pertanto l'errore che si commette nella quantizzazione è sempre minore o uguale a ± 0,5 V, pari cioè al valore di ½ LSB. Si noti che in fig. 5 a) gli otto livelli di quantizzazione sono disposti in modo da avere sempre ± ½ LSB. Il diagramma di fig. 6 a), in cui al valore digitale 000 è stata associata la fascia di tensione analogica 0 ÷ 1 V, evidenzia un errore di quantizzazione superiore a ± ½ LSB; ad esempio se va = 5,9 V il corrispondente valore digitale è 101; riconvertendo questo valore si otterrebbe v'a = 5 V con un errore per difetto di circa 1 V.

9

fig. 6 – (a) Segnale a rampa e valori digitali corrispondenti con ε ≤ 1 LSB. ( b) Segnale riconvertito.

In un ADC i valori digitali di uscita non riproducono dunque fedelmente il segnale di ingresso ma ne danno una rappresentazione approssimata, tanto più precisa quanto minore è il passo di quantizzazione Q cioè quanto più numerosi sono i livelli di quantizzazione. Questi ultimi, d'altra parte, sono legati al numero di bit utilizzati per la rappresentazione digitale e quindi sono necessariamente in numero limitato. Sono comuni convertitori A/D con uscite a 8, 10, 12 bit (versioni più sofisticate presentano 6, 7, 14 o 16 bit), che consentono, rispettivamente, 28 = 256, 210 = 1024, 212 = 4096 livelli di quantizzazione. Il numero di bit di uscita di un A/D, così come il numero dei bit di ingresso di un convertitore D/A, viene generalmente chiamato risoluzione poiché implicitamente indica qual'è la minima variazione del segnale di ingresso che può essere rivelata in uscita ( pari a FS / 2n per un convertitore ad n bit). 1.5.2 Campionamento Un altro concetto implicito nella conversione A/D è quello di campionamento del segnale in vari istanti successivi. Infatti la conversione consiste nel prelevamento di un campione del segnale ad un dato istante e nella determinazione del corrispondente valore digitale, che resterà fisso finché non verrà prelevato un'altro campione per una nuova conversione. La frequenza con cui il segnale viene prelevato è detta frequenza di campionamento; essa ha un'importanza fondamentale in riferimento al contenuto informativo del segnale campionato e alle possibilità di ricostruire fedelmente il segnale analogico originario. In fig. 7 a) e b) sono illustrate le forme d'onda ottenute campionando un segnale sinusoidale con due diverse frequenze di campionamento.

10

fig. 7 – seganle sinusoidale va(t) di frequenza fM e segnali ricostruiti dopo la conversione con frequenza di campionamento (a) fc = 4fM e (b) fc = 24

M. f

Il teorema del campionamento, noto come teorema di Shannon, stabilisce che la frequenza di campionamento deve essere maggiore o uguale al doppio di quella della componente di frequenza più elevata del segnale in esame. Pertanto un segnale analogico va(t), la cui componente armonica più elevata abbia frequenza fM, potrà essere determinato univocamente a partire dai valori campionati se la frequenza di campionamento fc è: fc 2 f M Per ricostruire fedelmente il segnale va(t) occorrerà trattare il segnale campionato v'a(t) con un filtro passa- basso la cui

spost

per la quale la risposta deve annullarsi è maggiore di f , il che rende possibile la

enti armoniche estranee di mpiez

invece generalmente facile evitarli se frequenza di campionamento è elevata o sincronizzata con quella del segnale.

ri a sia piatta fino alla frequenza fM e si annulli per una frequenza maggiore o uguale a fc - fM. Benché la frequenza di campionamento minima sia fc = 2fM, in pratica si preferisce campionare a frequenza maggiore per rendere possibile il filtraggio in fase di ricostruzione. Se infatti fosse fc = 2fM, la risposta del filtro dovrebbe essere piatta fino a f = fM per poi annullarsi sempre per f = fM, il che è proprio solo di un filtro ideale. Se invece fc > 2fM, la frequenza Mrealizzazione pratica del filtro. Trattando segnali non sinusoidali contenenti un numero molto elevato di armoniche, il teorema del campionamento può essere rispettato solo se il segnale viene preventivamente filtrato in modo che la più elevata tra le armoniche che lo compongono abbia frequenza fM fc 2. Diversamente, la presenza nel segnale da campionare di armoniche superiori a fc 2 determina l'insorgere, nel segnale campionato, di compona za anche elevata, che ne falsano completamente il contenuto informativo (aliasing). Si noti che anche irregolarità nella frequenza di campionamento e la mancanza sincronizzazione fra la frequenza di campionamento e il segnale da convertire provocano talvolta, nel segnale ricostruito, fenomeni di battimento e di aliasing e la comparsa di distorsione di fase. Questi errori sono particolarmente evidenti e dannosi quando la frequenza di campionamento è di poco superiore (2 8 volte ) a quella del segnale. Risultala

11

fig. 8 - Spettro in frequenza di un segnale campionato a frequenze diverse: (a) segnale originale; (b) spettro del segnale campionato con frequenza

fc > 2fM (T < ½ fM); (c) spettro del segnale campionato con frequenza fc = 2fM (T = ½ fM); (d) spettro del seganle campionato con

frequenza fc < 2fM (T > ½ fM);

La fig. 8 illustra:

a) lo spettro V(f) del segnale va(t) che si vuole campionare; b) lo spettro V'(f) del segnale campionato nel caso in cui fc > 2fM (cioè T < 1 2 fM ), come si può notare esso è

formato da successive ripetizioni dello spettro di va(t), ciascuna centrata su una frequenza multipla di fc e nella regione (0-fM) vi è ancora lo spettro del segnale originale V(f). Pertanto, il segnale originale può essere recuperato effettuando un'operazione di filtraggio passa-basso con banda passante uguale a fM.

c) lo spettro V'(f) del segnale campionato nel caso limite in cui fc = 2fM ( cioè T = 1 2 fM ); idealmente il segnale può ancora essere ricostruito in modo corretto, poiché le successive repliche dello spettro non si sovrappongono.

d) lo spettro V'(f) del segnale campionato nel caso in cui fc 2fM ( cioè T 1 2 fM ); le successive repliche dello spettro si sovrappongono e quindi non è più possibile recuperare il segnale originale filtrando il segnale V'(f). In questo caso si dice che il campionamento produce "aliasing", cioè interferenza tra le diverse repliche dello spettro.

1.5.3 Dati digitali I dati forniti dai convertitori A/D, cosi come quelli accettati in ingresso dai convertitori D/A, sono caratterizzati, oltre che dal numero di bit, da altri parametri, quali il codice, il formato, i livelli di tensione, che condizionano inevitabilmente la scelta e l'uso dei convertitori stessi. Codici. - Il codice più frequentemente utilizzato nella conversione di segnali unipolari (cioè o positivi o negativi) è il binario naturale, secondo il quale un numero intero N ad n bit è espresso dalla relazione:

N b b b bnn

nn

1

12

21

10

02 2 2....... 2 Il bit più significativo (MSB) ha peso 2n-1 e il meno significativo (LSB) ha peso 20. In questo modo, in un convertitore a 4 bit il valore binario 1111 (tutti i bit a 1) corrisponderà al numero 15 e il valore binario 0001 corrisponderà ad 1. Tuttavia il valore di tensione effettivamente corrispondente a questi numeri dipende dal fondo scala nominale fissato per il convertitore.

12

Molto spesso si fa uso della notazione binaria frazionaria, ( detta anche forma normalizzata) quella cioè che consente di esprimere un numero frazionario N, inferiore ad 1, secondo la relazione:

N b b bn nn n b

2 2 2 20

11

22

11

( ) ...... Questa notazione risulta comoda perché consente di interpretare i valori digitali dei convertitori come frazioni del fondo scala. Infatti la tensione di uscita da un convertitore con n bit di ingresso può essere scritta come:

11

22

1)1(

00 22......22

nn

nnFS bbbbVV ( 4 )

in cui VFS è definito come valore di fondo scala. In particolare dalla ( 4 ) si ricava:

a) se tutti i bit di entrata del convertitore valgono zero, risulta: Vo = 0 ; b) se tutti i bit di entrata del convertitore valgono zero escluso il bit b0 che vale1 la tensione di uscita assume il

valore minimo Q detto quanto del DAC:

n

FSo

VQV

2 ( 5 )

Tale valore rappresenta anche l'incremento tra due configurazioni binarie contigue di entrata e definisce la risoluzione del DAC;

c) se bn-1 = 1 e tutti gli altri sono uguali a zero, si ha: V0 = VFS / 2; d) se tutti i bit valgono 1 la tensione di uscita è massima e per la ( 4 ) vale:

nFSnFSn

n

FSn

n

FS VD

VVVV2

11

22

12

2

2.....22 110

max0

dove D è il numero decimale corrispondente alla cifra binaria nel caso in cui tutti i bit valgano 1. Tenendo conto della (5) si ha:

FSFSnFS V

QVVV 1

2

11max0 V V Q FS0max

Un altro codice frequentemente usato è il BCD per il quale ogni cifra del numero decimale è rappresentata da un gruppo di quattro bit codificati secondo il sistema binario naturale (cifra BCD); ogni gruppo ha a sua volta un peso: partendo dalla cifra BCD più significativa, il peso è pari a 1/10, 1/100, 1/1000,.... del fondo scala. Ovviamente il codice BCD consente, a parità di numero di bit, una risoluzione effettiva ( FS/10d per un dato in codice BCD a d cifre) inferiore a quella consentita dal codice binario naturale ( FS/2n per un dato in binario a n bit); d'altra parte esso risulta molto comodo quando i dati digitali forniti da un ADC devono essere visualizzati nella forma decimale usuale oppure quando i dati di ingresso di un DAC presentano questo codice (ad esempio in strumenti programmabili da pannello). Formato. - Generalmente i dati digitali sono disponibili all'uscita dei convertitori A/D e sono presentati all'ingresso dei convertitori D/A in formato parallelo, ovvero su n linee, una per ogni bit della parola. L'esigenza di trasmettere dati a distanza utilizzando per essi una sola linea ha portato a realizzare convertitori A/D dotati di una linea uscita seriale (di ingresso per i DAC) sulla quale i bit della parola si presentano serialmente ovvero in sequenza. In questo caso la linea dati può essere accompagnata da una linea che fornisce un clock di sincronizzazione. Talvolta infine i dati vengono forniti o acquisiti in formato byte-seriale. Ciò significa che, riferendosi ad esempio ad un ADC, se il dato digitale è costituito da 12 bit, esso può essere scomposto in due byte, uno con 8 bit e l'altro con 4 bit significativi, che vengono presentati in successione su otto linee. Questa tecnica è molto vantaggiosa quando si devono collegare le uscite di un ADC al bus dati di un microprocessore a 8 bit. Analogamente un convertitore A/D che fornisce in uscita tre cifre BCD presenta le cifre serialmente, su quattro linee parallele; si noti che questo procedimento ben si adatta ad un sistema di visualizzazione in cui le cifre dei display vengano accese e aggiornate ciclicamente. livelli elettrici. - I convertitori disponibili in commercio presentano sulle linee digitali livelli di tensione e corrente piuttosto vari, dipendenti dalla tecnologia costruttiva ( TTL, ECL, CMOS, MOS, I2L ) e dalla struttura circuitale e rispondenti a diverse esigenze di velocità, consumo, fan-out, immunità al rumore, ecc.

13

In generale si può comunque osservare che quasi tutti i convertitori sono compatibili con i livelli TTL tanto che, ad esempio, i valori di corrente di uscita degli ADC vengono sovente specificati in termini di carichi TTL pilotabili (standard TTL load: 40 A e -1,6 mA rispettivamente per i livelli 1 e 0). 1.6 Sample-Hold e Multiplexer Sample and Hold. - Dal momento che i convertitori impiegano un tempo finito (da 1ms a 1 ns per ADC ad alta velocità) per digitalizzare un segnale analogico in ingresso, eventuali variazioni del segnale durante il processo di conversione possono determinare errori significativi. Questo problema può essere risolto utilizzando circuiti di campionamento e mantenimento (S/H: sample and hold) in grado di compiere un campionamento «veloce» del segnale analogico e di mantenere stabile il valore acquisito durante tutto il processo ci conversione. In fig. 9 è illustrato un semplice circuito S/H con i relativi segnali, di ingresso va, di uscita vo e di controllo Vc.

fig. 9 – Circuito S/H e relative forma d’onda

Durante il campionamento il segnale di controllo Vc è ad 1 logico e chiude l'interruttore analogico consentendo al condensatore C di caricarsi al valore di va; la costante di tempo di carica risulta assai ridotta poiché le resistenze in gioco sono essenzialmente la resistenza di uscita del buffer (amp. op.: A1) e la ron dell'interruttore. Una limitazione può essere costituita dallo slew rate dell'operazionale di ingresso , se il segnale da campionare compie escursioni ampie e veloci. Quando Vc scende a 0, l'interruttore si apre isolando il condensatore dal circuito di ingresso; C resta carico al valore campionato per un tempo idealmente infinito, data l'elevata resistenza di ingresso del secondo buffer (amp. op.: A2) e dell'interruttore aperto. Una lieve scarica può essere in realtà determinata dalla corrente di polarizzazione di ingresso dell'operazionale e dalle correnti di perdita dell'interruttore e del condensatore; per questo motivo occorre utilizzare componenti con prestazioni adeguate, ad esempio operazionali con ingressi a FET e condensatori al teflon. La scelta del valore capacitivo sarà determinata da un compromesso fra le esigenze di un tempo di carica il più possibile ridotto in fase di campionamento e di una scarica il più possibile lenta in fase di mantenimento. La scelta dell'interruttore può accadere su un interruttore analogico a CMOS o a JFET. In commercio sono anche disponibili amplificatori S/H integrati; fra questi alcuni presentano la capacità di immagazinamento incorporata e fissa. Per altri è previsto l'inserimento del condensatore esterno, di valore opportuno per l'applicazione specifica. Esistono anche amplificatori S/H che consentono l'inserimento di resistori esterni per la regolazione del guadagno che altrimenti è pari a 1. Multiplazione. - Nei casi in cui più segnali debbano essere acquisiti da un unico sistema di elaborazione o di trasmissione, si deve ricorrere a tecniche di multiplazione per presentare ad esso, sequenzialmente o con cadenza determinata dalle esigenze applicative, i dati digitali relativi a ciascun segnale. Una prima soluzione è illustrato schematicamente in fig. 10 a) e prevede l'uso di un solo circuito S/H che ha come ingresso l'uscita del multiplatore analogico (AMUX) e come uscita il segnale da convertire che alimenta il convertitore A/D.

14

fig. 10 a) Multiplazione analogica con S/H a valle del multiplexer

Questa tecnica è adatta quando la frequenza dei segnali da trattare è ridotta e quindi anche la frequenza di campionamento di ciascun segnale può essere bassa. Tale configurazione consente un risparmio di componenti, a prezzo di un'ovvia lentezza nell'acquisizione. Il blocco di temporizzazione, eventualmente controllato dall'unità centrale del sistema, sincronizza il funzionamento del convertitore, del multiplexer e del circuito S/H in modo che, mentre il S/H è in hold e l'ADC converte il dato relativo ad un canale di ingresso, il circuito AMUX seleziona un altro canale che verrà successivamente campionato. Il circuito di un multiplexer analogico, illustrato nei suoi elementi essenziali in fig. 10 b), può essere visto come un commutatore unipolare a più vie (quattro in figura), in cui il polo comune è connesso all'ingresso di un buffer con elevata impedenza di ingresso e bassa impedenza di uscita.

fig. 10 b) – Struttura di un multiplexer analogico

Gli interruttori analogici S3.......S0 possono essere realizzati a JFET, a MOSFET o a CMOS; essi vengono chiusi uno alla volta collegando cosi il rispettivo ingresso analogico all'ingresso dell'operazionale. Un circuito logico provvede a decodificare gli indirizzi (A1 A0) provenienti dall'unità di controllo e temporizzazione e a selezionare l'ingresso desiderato chiudendo l'interruttore corrispondente. E' frequente il caso in cui i segnali da multiplare siano forniti dall'uscita di più circuiti S/H secondo lo schema di fig. 10 c); questa configurazione viene generalmente impiegata in sistemi ad alta velocità quando è necessario campionare simultaneamente, ad un dato istante in cui ad esempio si verifica un certo evento, tutti i segnali di ingresso. I circuiti S/H devono poter mantenere il valore campionato per un certo tempo sufficiente a consentire la multiplazione, generalmente sequenziale, e la conversione di tutti i segnali.

15

fig. 10 c) – Multiplazione analogica con S/H a monte del multiplexer.

In commercio sono disponibili multiplexer analogici in tecnologia CMOS a 4,8,16 canali; gli ingressi digitali sono generalmente compatibili con le famiglie TTL, DTL e CMOS. 1.7 Convertitori digitali-analogici 1.7.1 Convertitore a resistori pesati In fig. 11 è illustrata la struttura circuitale di principio del più semplice convertitore D/A.

fig. 11 - Convertitore DAC a resistori pesati.

L'ingresso è costituito da un segnale binario di n bit; ciascun bit controlla uno dei commutatori S0, S1, ......,Sn-1 in modo tale che ciascun resistore viene a trovarsi collegato alla tensione di riferimento Vref o a massa a seconda che il corrispondente bit si trovi al livello logico 1 o 0. L'altro estremo dei resistori si trova a massa virtuale per la presenza dell'operazionale. Si noti che i resistori presentano valori inversamente proporzionali ai pesi delle cifre binarie. Pertanto, a seconda del valore 0 o 1 dei bit di ingresso, nei corrispondenti resistori scorrerà una corrente nulla oppure una corrente inversamente proporzionale al valore del resistore e quindi direttamente proporzionale al peso del bit. Pertanto se il deviatore è su Vref nella resistenza circola corrente che vale, rispettivamente: In-1 = Vref 20 R se bn-1 = 1 In-2 = Vref 21 R se bn-2 = 1 In-3 = Vref 22 R se bn-3 = 1 ...... .............. .... ............. I0 = Vref 2n-1 R se b0 = 1 Per il principio di sovrapposizione degli effetti la corrente complessiva vale:

IV

Rb

V

Rb

V

Rb

V

Rbf

refn

refn

refn

ref

n 2 2 2 20 1 1 2 2 3 1 0......

16

La tensione di uscita V0 dell'amplificatore operazionale montato come convertitore corrente-tensione risulta:

nnnnfref

nnnnf

refff

bbbb

R

RVbbbb

R

RVIRV

2......

222

2

2......

2220

33

22

11

10

23

12

01

0

La relazione ottenuta coincide con la (4 ) e rappresenta l'espressione della tensione di uscita di un convertitore DAC a n bit con:

VFS = 2 Vref Rf R Valore di fondo scala del DAC

nFSVQ 2 Quanto o risoluzione del DAC

QVV FSo max Tensione massima di uscita del DAC

Il principale inconveniente di questo convertitore è costituito dal fatto che esso richiede resistori di valore estremamente disomogeneo. Ad esempio, in un convertitore a 12 bit, se il resistore corrispondente al MSB vale 2 k, il resistore corrispondente al LSB dovrà valere 4,1 M. Questo rende necessario la costruzione di resistenze molto diverse fra loro e, in particolare, di valore molto elevato, ma con egual grado di precisione e ciò è tecnologicamente difficile e quindi di non facile realizzazione, specialmente in tecnologia monolitica. 1.7.2 Convertitore con rete a scala R-2R Questo tipo di convertitore impiega resistori di due soli valori R e 2R.

fig. 12 - Convertitore a scala R2R non invertita

Un primo tipo di convertitore con rete a scala R-2R è quello illustrato in fig. 12 in cui se bi = 0 il corrispondente resistore è connesso a massa mentre quando bi = 1 il resistore viene connesso alla tensione di riferimento Vref. Si osserva che la resistenza vista da ciascuno degli ingressi bi vale sempre 3R, indipendentemente dalla configurazione dei bit di ingresso; cosi pure vale 3R la resistenza equivalente della rete a monte dell'operazionale. Considerando bn-1 = 1 e tutti gli altri commutatori a 0, la corrente nel resistore 2R collegato a bn-1 vale I = vref 3R. La particolare disposizione della rete resistiva ripartisce questa corrente in modo tale che all'operazionale perviene una corrente I 2 . Considerando invece ad 1 solo il commutatore bn-2 si ricava che la corrente che perviene all'operazionale vale I 4. Ripetendo questo procedimento per gli altri commutatori e applicando il principio degli effetti, si ottiene l'espressione generale della corrente If in funzione della posizione dei commutatori nel caso di un convertitore a n bit:

II

bI

bI

bI

bI

bf n n n n 2 2 2 2 21 1 2 2 2 2 1 1 0......

n

quindi:

nnn

nnfff

bbbbbIRIRV

222......

220

11

22

22

11

0

essendo I = Vref 3R l'espressione generale della tensione di uscita in funzione del valore dei bit di ingresso risulta:

17

nnnnnf

ref

bbbbb

R

RVV

222......

2230

11

22

22

11

0

in cui il valore di fondo scala vale VFS = Vref Rf 3R. Anche questo tipo di convertitore come quello a resistori pesati, presenta un inconveniente che limita le prestazioni alle alte velocità. In corrispondenza della variazione dello stato dei bit di ingresso bi e quindi dei commutatori, le correnti e le tensioni nei nodi della rete subiscono delle repentine variazioni; le inevitabili capacità parassite presenti devono allora caricarsi e scaricarsi rallentando cosi il funzionamento del convertitore. Tale inconveniente è notevolmente ridotto dal convertitore con rete a scala R-2R invertita di fig. 13 in cui i bit di entrata bn-1, bn-2, ...., b1, b0 comandono n deviatori analogici collegati con la massa se bi = 0 e con la massa virtuale (piedino invertente dell'amplificatore operazionale) se bi = 1. I deviatori commutano tra due punti equipotenziali, massa e massa virtuale, senza interruzione di corrente nella resistenza con conseguente miglioramento della velocità di conversione. La resistenza equivalente tra uno dei punti N1, N2, N3, ........, Nn e massa vale sempre R, infatti tra Nn e massa si ha: ReqNn = 2R 2R = R Tra Nn-1 e massa si ha: ReqNn-1 = (R + ReqNn) 2R = 2R 2R = R Analogamente per i nodi Ni . Il generatore di riferimento Vref eroga, quindi, una corrente:

I = Vref R

fig. 13 - Convertitore D/A a scala R2R invertita.

Tale corrente, si divide in parti uguali ai nodi Ni. Per il principio di sovrapposizione degli effetti la corrente di uscita della rete a scala I01 vale:

II

bI

bI

bI

bI

bn n n n n01 1 1 2 2 3 3 1 1 02 2 2 2 2 .......

Si osservi che: I02 = I I01 I 2n. Pertanto la tensione di uscita V0 di un convertitore DAC a n bit risulta:

nn

nnnfreff

bbbbb

R

RVIRV

22......

2220

11

33

22

11

010

il cui valore di fondo scala vale VFS = Vref Rf R. Nei convertitori a scala R-2R esaminati il diverso peso dei bit viene realizzato, anziché mediante l'impiego di resistori pesati, mediante opportuni percorsi resistivi che ripartiscono le correnti in modo da avere maggiore attenuazione per i bit di peso inferiore; ciò richiede però un numero di resistori elevato. 1.7.3 Caratteristiche e parametri dei convertitori D A

18

Per i convertitori D/A i valori della tensione di alimentazione e della tensione di riferimento (interna o esterna) dipendono dalla tecnologia con cui sono realizzati i circuiti e dalla polarità del segnale analogico di uscita desiderato e consentito; occorre sempre prestare molta attenzione alle configurazioni circuitali suggerite dai fogli tecnici e ai valori massimi consentiti. Per quanto riguarda la grandezza analogica di uscita, nella maggior parte dei casi i convertitori forniscono una corrente che può essere convertita in tensione mediante un operazionale esterno. In altri casi gli integrati contengono internamente un particolare amplificatore operazionale e forniscono un'uscita in tensione oppure ancora contengono uno o più resistori di precisione da collegare come elementi di retroazione ad un operazionale esterno. Un'ultimo cenno meritano gli ingressi di controllo disponibili in numerosi convertitori: ingresso dati seriali, ingresso di selezione (chip select), controllo dell'acquisizione dei dati (strobe), ecc. Essi si rivelano molto utili in applicazioni in cui la sincronizzazione e il controllo della conversione sono effettuati da un microprocessore. I principali parametri che definiscono le prestazioni dei convertitore D/A sono: Risoluzione. Rappresenta la più piccola variazione della tensione di uscita del DAC per una variazione unitaria del

numero binario di entrata. Come ricavato nelle lezioni precedenti la risoluzione Q vale: Q = VFS 2n. A volte per indicare la risoluzione di un convertitore DAC si specifica il numero dei bit digitali di ingresso e conseguentemente il numero dei valori distinti del segnale analogico di uscita; ad esempio un convertitore a 10 bit di ingresso presenta una risoluzione di 10 bit e può fornire in uscita 210 ovvero 1024 valori distinti.

Precisione. Fornisce la misura della differenza fra il valore del segnale analogico di uscita reale e quello ideale, per un dato codice; tiene conto di varie cause di errore, in particolare della non linearità del dispositivo e degli errori di guadagno e di offset della circuiteria interna.

Linearità. In un convertitore D/A ideale, incrementi uguali del dato digitale di ingresso devono produrre incrementi uguali del segnale di uscita; pertanto la curva di trasferimento ingresso-uscita ideale può essere rappresentata con una retta. L'errore di linearità esprime la massima deviazione della curva di trasferimento reale da quella ideale. In fig. 12a) è illustrata la curva di trasferimento ideale di un ipotetico convertitore a tre bit; sullo stesso grafico sono segnati i punti corrispondenti ai valori reali della tensione di uscita misurata dopo aver regolato opportunamente il guadagno e l'offset.

fig. 12 (a) - Curve di trasferimento ideale e reale di un DAC a 3 bit.

Lo scarto massimo fra i punti e la retta rappresenta l'errore di linearità, che si esprime generalmente in frazioni di Q

(1 LSB). In figura si può ad esempio vedere che l'errore di linearità è pari a ½ Q. Si noti che un errore di linearità pari a ± ½ Q è il massimo consentito affinché sia garantita la monotonicità del convertitore ovvero affinché ad ogni incremento unitario del dato binario di ingresso corrisponda un aumento del segnale di uscita.

Tempo di assestamento. E' definito come il tempo necessario affinché il segnale analogico di uscita, dopo una data commutazione degli ingressi, si assesti e si mantenga in un determinato intorno (generalmente ± ½ Q ) del valore finale. Il transitorio associato alla commutazione è causato dalle inevitabili capacità parassite presenti e dalle caratteristiche dei commutatori (fig. 12b).

19

fig. 12 (b) - Risposte di un DAC in cui si evidenziano il transitorio di uscita e con glitch pari a VFS2

In fig. 12c) è illustrato l'andamento della tensione d'uscita di un convertitore D/A in corrispondenza alla variazione

degli ingressi fra gli stati 0000 e 1111. Gli effetti delle commutazioni degli ingressi sono particolarmente evidenti quando, considerando ad esempio un

convertitore a 4 bit con tensione di uscita massima 15 V, gli ingressi passano dalla configurazione 0111, corrispondente a 7 V, alla configurazione 1000, corrispondente a 8 V: se il tempo di commutazione ON-OFF (1 0 ), dei commutatori non è esattamente uguale al tempo di commutazione OFF-ON ( 0 1 ), per un breve istante si potrà avere la combinazione 0000 oppure la combinazione 1111 che porta, per un breve istante, la tensione di uscita rispettivamente ad un valore molto inferiore ( 0 V ) o molto superiore ( 15 V ) a quello corretto. Si ha così un impulso spurio di breve durata detto glitch o spike (spillo) che può raggiungere una ampiezza pari alla metà della tensione di fondo scala come mostrato in fig. 12b). Gli impulsi di glitch sono eliminati mediante dei circuiti interni al DAC, detti di deglitcher che si basano essenzialmente, sull'uso di filtri passa-basso o sull'uso di circuiti sample-hold posti all'uscita del convertitore che mantengono costante l'uscita finché la commutazione non è terminata.

fig. 12 (c) - Andamento della tensione di uscita di un DAC vove si evidenziano i glitch nel caso in cui la commutazione da 1 a 0 avvenga più velocemente di quella da 0 a 1.

Sensibilità alla temperatura. A parità di ingresso l'uscita di un DAC presenta delle variazioni con la temperatura. Queste variazioni dipendono dalla deriva termica di molti elementi, quali le tensioni di riferimento interne, i resistori, i commutatori, l'amplificatore di uscita. Le informazioni sulla sensibilità termica vengono generalmente fornite specificando i coefficiente termici di diversi parametri (linearità, offset, guadagno, ecc.).

1.8 Convertitore analogico-digitale La conversione da analogico a digitale è il processo che converte un campione di un segnale analogico in una parola digitale, che in questo modo ne rappresenta l'ampiezza ed il segno. Il circuito che realizza tale funzione è chiamato

20

convertitore analogico digitale ( ADC). Nelle lezioni precedenti si sono considerati i convertitori D/A di uso comune. La ragione per cui tali convertitori sono stati esaminati per prima sta nel fatto che il processo di conversione D/A è notevolmente più semplice di quello opposto sia riguardo ai concetti sia riguardo alle realizzazioni circuitali. La maggior parte dei convertitori A/D, inoltre, impiega un convertitore D/A, come parte del sistema, pertanto è necessario comprendere il processo di conversione D/A prima di affrontare l'analisi dei convertitori A/D. La conversione analogica-digitale può essere realizzata mediante numerose tecniche circuitali atte a migliorare alcuni parametri del convertitore rispetto ad altri. In particolare ad un buon convertitore si richiede di avere un errore di quantizzazione e un tempo di conversione i più piccoli possibile. Queste due richieste non sono facilmente realizzabili contemporaneamente per cui ci sono tecniche che migliorano la velocità a scapito della precisione e viceversa. In seguito saranno discusse alcune delle tecniche più comuni di realizzazione di convertitori A/D. In particolare:

1. Convertitore a comparatori in parallelo. 2. Convertitori ad approssimazioni successive. 3. Convertitori a conteggio.

A causa delle complesse interazioni tra la parte analogica e quella digitale di un convertitore A/D, la trattazione sarà svolta a livello di schema a blocchi piuttosto che dettagliando le modalità operative del circuito, in quanto l'obiettivo che si vuole raggiungere è quello di condurre alla comprensione di come operano i circuiti oggi disponibili, piuttosto che fornire informazioni per la realizzazione di tali circuiti. 1.8.1 Convertitore a comparatori in parallelo ( convertitore flash) In fig. 13 è illustrato un convertitore con uscita a 3 bit costituito da sette comparatori, da un registro a latch per la sincronizzazione della conversione e da un codificatore.

fig. 13 – (a) Convertitore a comparatori in parallelo a 3 bit. (b) Livelli di quantizzazione e uscite digitali nel caso in cui Vref = 7 V.

21

Il segnale Va da convertire viene applicato agli ingressi non invertenti; l'ingresso invertente di ciascun comparatore è connesso ad una rete resistiva che ripartisce la tensione di riferimento Vref in otto fasce, così da fissare i livelli di riferimento, o di quantizzazione, ai valori 1/14Vref, 3/14Vref, ....., 13/14Vref. Ciascun comparatore commuta la sua uscita ad 1 quando Va supera il rispettivo livello di riferimento. Le uscite dei comparatori vengono memorizzati in sincronismo con il segnale di clock e codificati per fornire un dato digitale stabile. La tabella di seguito riportata sintetizza il funzionamento di un convertitore a comparatori in parallelo a 3 bit del tipo di fig. 13.

Tensione di riferimento Codice di uscita dei comparatori codice di uscita ADC Va I7 I6 I5 I4 I3 I2 I1 B2 B1 B0

Va V1 0 0 0 0 0 0 0 0 0 0 V1 Va V2 0 0 0 0 0 0 1 0 0 1 V2 Va V3 0 0 0 0 0 1 1 0 1 0 V3 Va V4 0 0 0 0 1 1 1 0 1 1 V4 Va V5 0 0 0 1 1 1 1 1 0 0 V5 Va V6 0 0 1 1 1 1 1 1 0 1 V6 Va V7 0 1 1 1 1 1 1 1 1 0 V7 Va VFS 1 1 1 1 1 1 1 1 1 1

Il codice del dato di uscita è in questo caso binario unipolare; dimensionando opportunamente la rete resistiva e il numero di comparatori, si può realizzare un convertitore per tensioni bipolari. Provvedendo un opportuno codificatore si possono avere diversi codici di uscita; ad esempio è molto usato il codice Gray. Il convertitore di fig. 13 è in grado di convertire segnali analogici con escursione da 0 a Vref con un errore di quantizzazione costante e sempre minore di ½ LSB ( ½ Q). Supponendo Vref = 7 V, si ottengono i livelli di riferimento rappresentati nella stessa figura 13. Accanto a ciascuna fascia di valori analogici sono indicate le corrispondenti configurazioni digitali all'uscita del convertitore e le tensioni che si otterrebbero riconvertendo i dati digitali in forma analogica. Per tutti i valori di Va inferiori a 1/14Vref = 0,5 V tutti i comparatori hanno l'uscita bassa e quindi il codice di uscita è 000. Per tutti i valori di Va compresi fra 0,5 V e 3/14Vref = 1,5 V, solo l'uscita di I1 si porta a livello alto e l'uscita digitale indica 001. Riconvertendo il dato digitale in forma analogica, si otterrebbe una tensione di 1 V e risulterebbe evidente un errore del convertitore A/D minore o uguale a 0,5 V che corrisponde proprio al valore di ½LSB. Questo tipo di convertitore, chiamato anche simultaneo o flash, consente elevate velocità di conversione (tc dell'ordine di 10 ns) e non richiede generalmente l'impiego di circuiti S/H. Tuttavia, poiché un convertitore con n bit di uscita necessita di 2n–1 comparatori, la realizzazione di dispositivi ad alta risoluzione comporta una notevole complessità circuitale; pertanto generalmente i convertitori a flash hanno risoluzione limitata (tipicamente 6 0 7 bit). 1.8.2 Convertitori a conteggio Convertitore A/D a rampa a gradinata. - Questo metodo di conversione A/D è anche conosciuto come metodo a rampa digitale. Per generare il valore digitale di un ingresso analogico il dispositivo impiega un convertitore D/A, un contatore binario, un comparatore e una logica di temporizzazione e controllo. La fig. 14 a) riporta lo schema di questo tipo di convertitore.

22

fig. 14 a) – Convertitore a conteggio: convertitore A/D a rampa a gradinata e relativa forma d’onda

Supponiamo che il contatore inizi nello stato di RESET e che l'uscita del convertitore D/A sia a zero.

Supponiamo ora di applicare all'ingresso una tensione analogica. Quando tale segnale supera la tensione di riferimento (cioè l'uscita del D/A), il comparatore commuta portando la propria uscita a un livello ALTO, abilitando quindi la porta AND. Gli impulsi di clock cominciano, pertanto, a far procedere il contatore nel suo conteggio, permettendo così al convertitore D/A di generare una tensione di riferimento a gradinata. Mentre infatti il convertitore va procedendo da uno stato binario al successivo, produce a ogni passo un uguale incremento nella tensione di riferimento, che, di conseguenza, cresce con un andamento a gradini. Quando la tensione di riferimento raggiunge il valore della tensione di ingresso analogica, l'uscita del comparatore, risulta forzata a livello BASSO e gli impulsi di clock non possono più giungere all'ingresso del contatore, che, quindi, viene bloccato. A questo punto lo stato del contatore è uguale al numero dei gradini della tensione di riferimento in corrispondenza della quale si è raggiunto il valore della tensione di ingresso analogica. Il numero binario che corrisponde allo stato in cui si trova il contatore rappresenta allora il valore digitale dell'ingresso analogico. La logica di controllo, in corrispondenza del livello basso in uscita dal comparatore, effettua il caricamento del conteggio binario nei latch e resetta il contatore, iniziando cosi un'altra sequenza di conteggio che permette un ulteriore conversione del valore analogico di ingresso. Questo convertitore ha come caratteristiche fondamentali la semplicità, il basso costo e una buona risoluzione dipendente dal numero di bit del contatore, ma è relativamente lento per applicazioni di carattere generale. Infatti, nella situazione peggiore, costituita dal massimo valore assumibile dall'ingresso (Vi = VFS - Q), il contatore deve percorrere tutta la propria sequenza di stati e raggiungere il suo valore massimo prima che si verifichi la conversione. Per una conversione a otto bit ciò corrisponde a un massimo di 256 stati del contatore e pertanto, il tempo di conversione sarà uguale a 256 periodi di clock. Per ogni conversione, il contatore deve contare da zero fino al punto in cui la tensione di riferimento a gradinata raggiunge la tensione analogica. Il tempo di conversione varia pertanto a seconda del valore della tensione analogica di conteggio; in ogni caso esso risulta, comunque, mediamente molto più grande di quello richiesto nei convertitori a flash. Convertitore A/D a inseguimento. - Il metodo a inseguimento (tracking), che utilizza un contatore up/down, è più rapido del metodo a rampa a gradinata perché, in questo caso, il contatore non viene resettato dopo ogni campionamento, ma tende piuttosto a inseguire l'ingresso analogico. La fig. 14b riporta un esempio di convertitore A/D a inseguimento a otto bit.

23

fig. 14 b) – Convertitore a conteggio: convertitore A/D a inseguimento e relativa forma d’onda

Fintanto che la tensione di riferimento all'uscita del D/A è inferiore all'ingresso analogico, l'uscita del

comparatore è ALTA ponendo il contatore in UP e forzandolo, quindi, a incrementare la propria sequenza di conteggio. Questa situazione di funzionamento produce, all'uscita del convertitore A/D, una tensione di riferimento a gradinata crescente, che continua a incrementarsi fino a quando la gradinata raggiunge il valore della tensione di ingresso. A questo punto, l'uscita del comparatore commuta a livello BASSO e pone il contatore in DOWN forzandolo a decrementare di uno il proprio conteggio. Se l'ingresso analogico ha andamento descrescente, il contatore continuerà a decrementare il proprio conteggio e, di fatto, inseguirà l'andamento dell'ingresso. Se, invece, l'ingresso ha andamento crescente, il contatore, dopo che si è realizzata l'uguaglianza tra l'ingresso analogico e la tensione di riferimento a gradinata, decrementerà di uno il proprio conteggio e, subito dopo, ricomincerà a incrementarlo. Infine, se l'ingresso ha andamento costante, una volta raggiunto il valore di ingresso, il contatore decrementerà di uno il proprio conteggio. Ma, come conseguenza, l'uscita di riferimento diventa minore dell'ingresso analogico e, quindi, l'uscita del comparatore diventa ALTA forzando nuovamente il contatore in UP; non appena il contatore si incrementa di uno, la tensione di riferimento diventa più grande dell'ingresso analogico facendo, quindi, commutare il comparatore nel suo stato BASSO. L'uscita BASSA del comparatore impone nuovamente al contatore di decrementare di uno il proprio conteggio. Questo andamento altalenante del conteggio effettuato dal contatore continua fino a quando l'ingresso analogico è costante provocando, pertanto, una oscillazione fra due stati binari nell'uscita dell'A/D. Tale comportamento costituisce uno svantaggio di questo tipo di convertitore. 1.8.3 Convertitore ad approssimazioni successive Il metodo di conversione ad approssimazione successive è sicuramente il più impiegato nella conversione A/D, in quanto consente un buon compromesso fra velocità di conversione e risoluzione. Il convertitore A/D è, dopo il convertitore istantaneo, quello caratterizzato dal minor tempo di conversione. Tale tempo, inoltre, è costante indipendentemente dal valore assunto dall'ingresso analogico. La fig. 15 riportata uno schema di massima a blocchi di un convertitore A/D ad approssimazione successive a quattro bit. Il dispositivo è costituito da un convertitore D/A , da un registro ad approssimazione successive (SAR), da un comparatore, da una logica di controllo e temporizzazione e da un circuito di memoria (gruppo di latch). Il funzionamento è il seguente. Dopo l'applicazione del comando di conversione (SOC: start of conversion), che azzera l'uscita e inizializza il sistema, i bit del convertitore D/A vengono abilitati uno alla volta, a partire dal bit più significativo (MSB). In corrispondenza di ogni bit, il comparatore produce un'uscita che specifica se la tensione analogica Va di ingresso è maggiore o minore dell'uscita del D/A V'a. Se l'uscita del D/A V'a è maggiore dell'ingresso analogico Va , l'uscita del comparatore è BASSA, il che RESETTA il bit corrispondente nel registro SAR; se, invece, l'uscita del D/A V'a è minore dell'ingresso analogico Va, il bit corrispondente viene mantenuto all'interno del registro SAR.

24

fig. 15 – Convertitore A/D ad approssimazione successive a 4 bit.

Il sistema realizza questo processo prima nei confronti del bit MSB, poi nei confronti del successivo bit in ordine di importanza, quindi nei confronti del bit seguente, e così via. Il ciclo di conversione ha termine quando tutti i bit del D/A sono stati testati, dopo di ché la logica di controllo effettua il caricamento del contenuto del registro SAR nei latch alle cui uscite sarà, pertanto, disponibile il dato digitale corrispondente all'ingresso analogico Va; il blocco di temporizzazione segnala la fine della conversione (EOC: end of conversion) e l'uscita digitale può essere letta. Per meglio comprendere il funzionamento di questo tipo di convertitore A/D, facciamo un esempio concreto di conversione a quattro bit. La fig. 16 dettaglia, passo per passo il procedimento di conversione di una data tensione analogica di ingresso ( in questo caso, Va = 5 V). Supponiamo che il convertitore D/A abbia le seguenti caratteristiche di uscita: VOUT = 8 V per il bit 23 (MSB), VOUT = 4 V per il bit 22, VOUT = 2 V per il bit 21 e VOUT = 1 V per il bit 20 (LSB).

Fig. 16 – Procedimento di conversione per approssimazioni successive

La fig. 16a illustra il primo passo del ciclo di conversione, in cui il MSB (23) del convertitore D/A viene posto

uguale a 1. L'uscita del D/A è V'a = 8 V. Poiché questo valore è maggiore dei 5 V dell'ingresso analogico, l'uscita del comparatore risulta BASSA, il che RESETTA a 0 il MSB nel SAR. La fig. 16b illustra il secondo passo del ciclo di conversione, in cui viene posto uguale a 1 il bit 22. L'uscita del D/A è V'a = 4 V. Poiché questo valore è minore dei 5 V dell'ingresso analogico, l'uscita del comparatore commuta a livello ALTO; tale livello impone nel SAR la memorizzazione del bit 22. La fig. 16c illustra il terzo passo del ciclo di conversione in cui viene posto uguale a 1 il bit 21. L'uscita dell'D/A vale V'a = 6 V perché è presente un 1 sia sull'ingresso del bit 22 che sull'ingresso del bit 21, per cui 4 V + 2 V = 6 V. Poiché questo valore è maggiore dei 5 V dell'ingresso analogico, l'uscita del comparatore commuta a livello BASSO: questo livello RESETTA a zero il bit 21. La fig. 16d. illustra il quarto e ultimo passo del ciclo di conversione, in cui viene posto uguale a 1 il bit 20. L'uscita del D/A è V'a = 5 V, perché è presente un 1 sia sull'ingresso del bit 22 che sull'ingresso del bit 20, per cui 4 V + 1 V = 5 V. In questa situazione il SAR memorizza il bit 20.

25

Una volta che tutti e quattro i bit sono stati testati nel modo indicato si completa il ciclo di conversione. A questo punto, nel registro SAR, è presente il codice binario 01012, che è esattamente il valore, in binario, dell'ingresso analogico Va = 5 V. Può ora iniziare un altro ciclo di conversione in cui si ripete lo stesso procedimento visto. All'inizio di ogni ciclo il SAR viene azzerato. Nel caso di n bit, utilizzando la tecnica ad approssimazioni successive si richiedono n iterazioni, e quindi n cicli di clock, per convertire una tensione di ingresso analogico in un dato digitale a n bit, indipendentemente dal valore della tensione stessa. Questo fatto, unitamente alle buone prestazioni in risoluzione, fa preferire la tecnica ad approssimazioni successive nella realizzazione di convertitori a media velocità, adatti ad esempio per applicazioni con microprocessori. 1.8.4 Specifiche dei convertitori A/D I parametri e i dati caratteristici principali che definiscono le prestazioni dei convertitori A/D sono: Dinamica della tensione di ingresso. Rappresenta il campo di valori consentiti per la tensione di ingresso: valori

tipici sono 0 ÷ 10 V, 0 ÷ 5 V, – 5 V ÷ 5 V. Questo dato è normalmente legato al valore di una o più tensione di riferimento oppure dipende dalle tensioni di alimentazione.

Impedenza di ingresso. La gamma di valori si estende da 1 k a 1 M. Configurazione dei dati di uscita. Riguarda i livelli di tensione e corrente, il codice, il formato. Tempo di conversione. I valori variano dal centinaio di ms a qualche ns per dispositivi ad altissima velocità.

Talvolta i manuali indicano anche la massima frequenza di conversione consentita e consigliano la gamma di frequenza del segnale di clock. Oltre a questi dati, i manuali riportano ampie informazioni sulla temporizzazione della conversione con particolare riferimento ai segnali di comando che occorre fornire al convertitore e ai segnali forniti dal convertitore stesso.

Risoluzione. Rappresenta il più piccolo valore del segnale analogico che può essere convertito e corrisponde al valore dell'LSB; poiché questo parametro è legato al numero di bit di uscita spesso la risoluzione è specificata indicando appunto il numero di bit.

Precisione. Fornisce la misura dello scarto massimo fra il valore di tensione analogica reale e quello ideale richiesti per ottenere un dato valore digitale in uscita. La precisione tiene conto dell'errore di quantizzazione, del rumore, delle deviazioni dalla linearità, ecc. ed espressa generalmente in % del fondo scala o in frazioni di LSB.

Errore di linearità. E' la deviazione massima della curva di trasferimento reale rispetto alla retta passante per i punti esterni 0 V e FS che interpola la curva di trasferimento ideale. In fig. 17 a) è illustrata la curva di trasferimento ideale (a gradinata) di un convertitore A/D a 3 bit insieme alla retta interpolatrice.

fig. 17a – Curva di trasferimento ideale di un ADC a 3 bit

In fig. 17 b) la retta interpolatrice ideale è posta a confronto con una curva interpolatrice reale: essa evidenzia un errore di linearità pari a circa ½LSB.

26

fig. 17b – Curva di trasferimento con errore di linearità di un ADC a 3 bit

Errore di offset. Fa si che la curva di trasferimento reale non passi per l'origine. Errore di guadagno. Corrisponde alla differenza di pendenza fra la curva di trasferimento ideale e quella reale.

In fig. 17c sono illustrate, con la retta interpolatrice ideale, due curve che evidenziano, l'errore di offset e l'errore di guadagno. Si noti che questi due errori sono generalmente eliminabili mediante taratura con trimmer esterni secondo procedimenti di solito suggeriti dal costruttore.

fig. 17c – Curva di trasferimento con errore di guadagno e offset di un ADC a 3 bit

Coefficienti di temperatura. Specificano l'instabilità dei vari parametri al variare della temperatura; i valori

vengono espressi in % °C; talvolta vengono invece indicati i valori massimi e minimi dei parametri in un dato intervallo di temperatura.

1.9 Interfacciamento fra convertitore e unità di elaborazione Le unità di elaborazione inserite in un sistema di acquisizione e trattamento dati possono presentare strutture molto varie che si differenziano per numerosi aspetti: complessità del sistema e delle funzioni da svolgere, grado di integrazione dei componenti, architettura dell'unità centrale e dell'intero sistema. Prescindendo dalle caratteristiche dell'unità di elaborazione, il primo elemento da valutare riguarda la scelta del formato, seriale o parallelo, da utilizzare per il trasferimento dei dati digitali convertiti. Normalmente quando il sistema di acquisizione è posto ad una certa distanza dall'elaboratore e la velocità di trasferimento non è un parametro critico, si sceglie una trasmissione di tipo seriale; il circuito di interfaccia comprende in tal caso dispositivi di trasmissione e ricezione opportuni il cui impiego verrà trattato in seguito. Quando invece sono richieste alte velocità di conversione e trasferimento, generalmente i sistemi di acquisizione ed elaborazione devono essere vicini e si sceglie una trasmissione di tipo parallelo. Volendo esaminare i principali metodi di interfacciamento fra sistemi di acquisizione e conversione e sistema di elaborazione digitale si può fare riferimento ad un generico microprocessore (P) con architettura e caratteristiche classiche. In particolare si può pensare che esso sia dotato di un bus dati bidirezionale, ad esempio a 8 bit, un bus indirizzi per la selezione della memoria e dei dispositivi di ingresso-uscita (I/O: input-output), un circuito di clock interno con segnale disponibile anche su terminale esterno.

27

Si può inoltre supporre che il P disponga di alcune linee di controllo per l'attivazione delle funzioni più comuni, quali la lettura-scrittura (R/W: read-write), la richiesta di interruzione (IRQ: interrup request), la sospensione temporanea dell'attività del P stesso ponendolo in uno stato di attesa e di mantenimento dello stato presente (HALT, WAIT, HOLD). Qualora l'unità di elaborazione, anziché un semplice P, sia un'apparecchiatura programmabile più complessa, occorrerà considerare i segnali disponibili sui connettori predisposti per le operazioni di I/O. Le tecniche di interfacciamento dipendono, oltre che dalla struttura hardware a disposizione, anche dalle specifiche esigenze applicative. In particolare dipendono dalla frequenza e dal numero di segnali da acquisire, dalle elaborazioni richieste sui dati acquisiti, dalla necessità di effettuare elaborazioni in tempo reale oppure dalla possibilità di acquisire semplicemente i dati differendone l'elaborazione. Si noti che le scelte circuitali e le esigenze applicative condizionano fortemente anche il software che gestisce il controllo e l'acquisizione dei dati, oltre a quello che propriamente svolge l'elaborazione di questi ultimi. Ciascuno dei metodi di interfacciamento classici offre prestazioni differenti e può essere preferibile per qualche aspetto. 1.9.1 Accesso diretto alla memoria (DMA: direct memory access) La tecnica del DMA consente di trasferire direttamente i dati di uscita del convertitore A/D a locazioni di memoria dell'elaboratore senza richiedere l'intervento dell'unità centrale (CPU: central processing unit) e quindi senza passare preventivamente attraverso i registri del P. In questo modo si ottengono due vantaggi: la velocità di trasferimento dei dati è più elevata e il P è libero di svolgere altri compiti. Le operazioni in DMA sono guidate da un apposito circuito denominato controllore di DMA (DMA controller). Le conversioni si ripetono ciclicamente e i canali, qualora siano più di uno, devono essere selezionati in ordine sequenziale predeterminato via hardware. Quando il dato digitale relativo ad un canale è pronto, il controllore di DMA deve generare l'indirizzo di memoria assegnato a quel canale e trasferirlo al bus indirizzi; in tal modo il dato viene memorizzato, attraverso il bus dati, nella locazione ad esso dedicata. I metodi per evitare conflittualità sui bus dati e indirizzi possono essere diversi. Si può ad esempio sospendere l'attività del P e isolarlo dai bus per il tempo necessario all'accesso alla memoria, sfruttando l'apposita linea di controllo generalmente disponibile. Quando viene richiesta dal convertitore A/D un'operazione di DMA il controllore di DMA abilita il trasferimento del dato non appena l'unità centrale CPU segnale di aver recepito la richiesta e di aver sospeso l'attività sui bus. In fig. 18a il segnale di fine conversione (EOC) viene interpretato dal DMA controller come richiesta di accesso alla memoria (DMA Req: DMA request); ciò determina una richiesta di sospensione dell'attività (Hold Req: hold request) del P, il quale risponde con un segnale di conferma (Hold Ack: hold acknowledge). Il DMA controller comunica a sua volta che l'accesso alla memoria è consentito (DMA Ack) e abilità le uscite del convertitore (OE: output enable). Il tempo di accesso alla RAM può essere molto ridotto ( ad esempio 500 ns) e quindi l'attività della CPU risulta sostanzialmente indisturbata. La tecnica DMA presentando una circuiteria aggiuntiva di controllo , per altro relativamente costosa, trova giustificazione solo quando è necessaria un'elevata velocità di trasferimento dei dati.

fig. 18a - Interfacciamento di un convertitore con la memoria con tecnica DMA

1.9.2 Conversione e lettura controllate da programma L'utilizzo di questa tecnica presuppone che ciascun canale analogico sia associato ad un codice, ovvero ad un indirizzo, definito via hardware in modo da poter essere selezionato dalla CPU con le stesse istruzioni usate per la lettura e la scrittura in memoria (memory mapped I/O: dispositivi di I/O inseriti nella mappa di memoria). La richiesta di conversione di un dato canale analogico connette il canale selezionata al convertitore (se sono presenti più canali multiplati su unico ADC, come illustrato in fig. 18b) e fornisce il comando di inizio conversione.

28

fig. 18b – Sistema di conversione controllato da μP.

Solitamente a questo punto il programma prevede un ciclo di ritardo in attesa che la conversione sia completa, dopodiché il dato convertito viene letto dal P e depositato in un registro o in memoria. A causa del tempo di attesa imposto alla CPU durante la conversione, il procedimento illustrato è di solito adatto in applicazioni in cui le conversioni debbano essere effettuate con frequenza relativamente bassa in modo tale che il sistema di elaborazione non venga rallentato significativamente. In fig. 18b il decodificatore degli indirizzi consente di selezionare (mediante le linee A, B, C, D) uno dei 16 canali degli ingressi Va0 ÷ Va15 associati agli indirizzi A000 ÷ A00F e di controllare il convertitore (mediante la linea CE: converter enable) quando sul bus è presente uno degli indirizzi suddetti: Il sistema di conversione e quindi visto dalla CPU come un blocco di 16 locazioni di memoria individuate dagli indirizzi A000 ÷ A00F. Un'istruzione di scrittura in una di queste locazioni permette la selezione del canale e, per il fatto che la linea

R W/ si porti ad 1 logico, la generazione dell'impulso di inizio conversione (SOC). Dopo un ciclo di attesa di 100 s, pari al tempo di conversione del convertitore, un'istruzione di lettura da una delle locazioni suddette consente l'abilitazione delle uscite dell'ADC (ingresso OE) e l'acquisizione del dato convertito. 1.9.3 Accesso con interruzione Il trasferimento dei dati digitali può essere effettuato interrompendo la regolare sequenza del programma e attivando una specifica routine di servizio dell'interruzione. La conversione può ripetersi ciclicamente ( free-running) o può essere controllata da hardware esterno, ma può anche essere attivata da un comando del P che invii il segnale di inizio conversione ed eventualmente selezioni il canale analogico da convertire. In ogni caso, la segnalazione di fine conversione proveniente dal convertitore attiva attraverso la linea IRQ una richiesta di interruzione del P. Quest'ultimo compie le necessarie operazioni di salvataggio dei registri interni ed esegue la routine di servizio, memorizzando il dato digitale in una locazione di memoria o elaborandolo in altro modo prima di tornare al programma principale. Nello schema di fig. 18c, un circuito di temporizzazione esterno da inizio alla conversione (SOC), durante la quale la CPU può eseguire indisturbata il programma principale. Alla fine della conversione, la segnalazione EOC provoca una richiesta di interruzione (IRQ).

fig 18c – Trasferimento dati con richiesta di interruzione

29

Il decodificatore è realizzato in modo che, per un dato indirizzo (ad esempio FF00) associato all'ADC, l'uscita CS vada a livello basso. Il trasferimento dei dati viene allora effettuato mediante un'istruzione di lettura all'indirizzo associato

all'ADC (ad esempio LDA FF00); infatti, essendo basse sia la linea CS che la linea R W/ , l'ingresso di abilitazione delle uscite del convertitore (OE) va alto cosicché l'ADC assume il controllo del bus e il dato viene letto dal P. Questo metodo di acquisizione comporta tempi di risposta piuttosto elevati, inaccettabili in molti casi. Si consideri che fra la segnalazione di IRQ e l'esecuzione della routine di servizio dell'interruzione possono intercorrere anche parecchi s e il ritardo al programma principale impone un ulteriore ritardo di poco inferiore al primo; ripetute richieste di interruzione degradono quindi seriamente la velocità di elaborazione della CPU. 1.9.4 Dispositivi di interfaccia programmabili l'interfacciamento fra sistemi di conversione e P può essere più flessibile e semplice se si impiegano circuiti integrati che svolgono la funzione di interfacce programmabili. Sul mercato sono disponibili vari tipi di tali componenti realizzati per essere perfettamente compatibili con alcune CPU (Motorola 6821, Intel 8255, Rockwell 6522, ecc.). Prescindendo dalla particolare funzionalità di ciascuna interfaccia programmabile, essenzialmente esse comunicano con la CPU attraverso un bus dati bidirezionale ad otto bit e presentano due o più porte ad otto linee bidirezionali, accompagnate da alcune linee di controllo, per il trasferimento dati da /a circuiti esterni e per la gestione delle interruzioni. L'uso degli integrati citati richiede istruzioni di inizializzazione per la definizione del modo di funzionamento, della direzione delle linee delle porte di I/O, della funzionalità delle linee di controllo. L'acquisizione dei dati digitali può essere effettuata con modalità diverse: alcune linee definite via software come uscite possono essere dedicate alla selezione dei canali analogici e/o al controllo della conversione; la segnalazione di fine conversione può essere rilevata attraverso una linea di controllo; l'acquisizione del dato convertito può avvenire in conseguenza di una richiesta di interruzione, generata e controllata dall'interfaccia stessa, o dopo un ciclo di attesa del segnale di fine conversione. I metodi di interfacciamento descritte si riferiscono in particolare a situazioni in cui il numero di bit di uscita dell'ADC è pari (o minore) al numero di linee del bus dati, otto negli esempi citati (parallelismo 8). L'uso del P a 16 o 32 bit, ormai molto diffusi, non pone limitazioni all'applicazione delle tecniche di interfacciamento proposte. Soluzioni più sofisticate si impongono invece per l'interfacciamento di convertitori A/D a 10, 12, 16 bit con P a 8 bit. In questi casi l'acquisizione può essere effettuata in due tempi; ad esempio si possono prelevare prima i bit più significativi e poi quelli meno significativi e si possono utilizzare due byte consecutivi per memorizzare ciascun dato digitale. Naturalmente la temporizzazione dell'acquisizione risulterà più complessa e critica. Se le linee di uscita dell'ADC possono essere abilitate a gruppi separati (ad esempio prima le più significative e poi le altre otto) il problema è relativamente semplice: basta effettuare due letture successive precedute ciascuna da un comando di abilitazione del gruppo di uscite. Se ciò non è previsto, occorrerà provvedere ad una multiplazione delle linee di uscita, eventualmente utilizzando buffer tri-state. Si può infine osservare che nelle applicazioni che prevedono l'impiego di molti dispositivi periferici di acquisizione interattivi, spesso si adottano, ad esempio la classica IEEE-488. 1.10 Distribuzione dati La struttura di un sistema di distribuzione dati dipende da numerosi fattori che condizionano le scelte di progetto a vari livelli. Si può ad esempio pensare al semplice trasferimento di dati digitali forniti da un elaboratore a dispositivi attuatori o utilizzatori di tipo digitale (visualizzatori numerici, stampanti, motori passo-passo, ecc.). Nella maggior parte dei casi però la distribuzione richiede anche un processo di conversione digitale-analogico, per il fatto che gli elementi utilizzatori sono spesso di tipo analogico, ed operazioni di filtraggio e amplificazione al fine di adattare i segnali alle caratteristiche degli utilizzatori stessi. Un altro aspetto da considerare è la distanza (breve, media, lunga) a cui devono essere trasferiti i segnali. In particolare la distribuzione a media e lunga distanza impone l'impiego di tecniche proprie della trasmissione dei segnali, che saranno trattati al 5° anno di corso. Ulteriori fattori condizionanti sono il numero dei dispositivi di uscita a cui occorre trasferire l'informazione (canali di uscita) e la velocità con cui deve essere effettuata la distribuzione Per evidenziare alcuni aspetti critici che comunemente si incontrano nel processo di distribuzione dati, verranno esaminati diverse soluzioni tipiche relative a situazioni in cui dati digitali devono essere convertiti in segnali analogici per poter pilotare i dispositivi utilizzatori. 1.10.1 Sistemi di distribuzione Il sistema di fig. 19a distribuisce i dati in forma digitale e realizza poi la conversione in forma analogica utilizzando tanti convertitori D/A quanti sono i canali di uscita. L'elaboratore fornisce il dato digitale in formato parallelo e, in sincronismo, attraverso una logica di temporizzazione, invia i segnali di abilitazione (LE: latch enable) per i registri.

30

fig. 19a – Distribuzione dati in formato parallelo con l’impiego di un DAC per ogni canale.

Questi ultimi, aggiornati sequenzialmente o con cadenza determinata dalle specifiche esigenze applicative, hanno il compito di memorizzare i dati dopo ogni aggiornamento. I segnali analogici presenti sulle uscite dei convertitori D/A rimangono stabili proprio grazie alla memorizzazione digitale effettuata dai registri. Si noti che molti dei DAC integrati disponibili in commercio contengono già al loro interno un registro di ingresso dati controllato da un proprio segnale di abilitazione (LE, LOAD). La tecnica che prevede l'impiego di un DAC per ogni canale di uscita consente una notevole velocità di trasferimento dei dati ma presenta qualche inconveniente a causa dell'elevato numero di linee di collegamento richieste. Questo problema, particolarmente sentito quando gli utilizzatori, e quindi i DAC, si trovano ad una certa distanza dall'elaboratore, può essere risolto ricorrendo al trasferimento seriale dei dati digitali. Ovviamente dovrà essere prevista una conversione parallelo-serie dei dati forniti dall'elaboratore ed eventualmente una conversione serie-parallelo in prossimità dei DAC. Il trasferimento seriale richiederà quindi tempi più lunghi e soprattutto una logica di controllo della temporizzazione molto più complessa. Nel sistema di fig. 19a, quando l'elaboratore presenta sul bus un nuovo dato digitale diretto ad un certo convertitore viene emesso anche il segnale di comando per il relativo registro di ingresso, dopodiché, quasi istantaneamente, il valore del segnale analogico di uscita del DAC selezionato risulta aggiornato. In certi casi può essere necessario l'aggiornamento simultaneo di tutti i DAC. Un metodo alternativo, che consente di impiegare un solo convertitore D/A, si basa su una distribuzione di tipo analogico realizzato mediante l'impiego di un demultiplatore analogico oppure semplicemente mediante l'impiego di più circuiti S/H opportunamente sincronizzati. Quest'ultima tecnica è illustrata in fig. 19b.

fig. 19b - Distribuzione dati realizzata impiegando un unico Dac e più circuiti S/H

Il convertitore D/A riceve i dati digitali, eventualmente in sincronismo con un segnale di abilitazione (LOAD); l'uscita analogica è connessa a diversi circuiti S/H, tanti quanti sono gli elementi utilizzatori previsti. Un circuito di temporizzazione, controllato dall'unità di elaborazione centrale, fornisce a ciascun dispositivo S/H il comando di campionamento (S1, ........, Sn) quando il rispettivo dato digitale viene convertito. Il segnale analogico campionato deve poi essere mantenuto fino al successivo aggiornamento. Si può innanzitutto osservare che con questo metodo, che affida la memorizzazione del segnale al condensatore del circuito S/H, porta inevitabilmente ad un errore dovuto ad una lieve scarica del condensatore stesso

31

durante la fase di mantenimento come già evidenziato nel paragrafo 1.6. Pertanto in molti casi può essere necessario un aggiornamento periodico dei dati digitali (refresh), anche se questi non hanno subito variazioni, onde non allungare eccessivamente il tempo di mantenimento dei dispositivi S/H. Risulta inoltre evidente che i circuiti S/H adatti per sistemi di distribuzione di questo tipo devono presentare tempi di acquisizione o di campionamento piuttosto brevi (per rendere più veloci l'aggiornamento di tutti i S/H) ma soprattutto devono consentire tempi di mantenimento il più possibile lunghi (per evitare cicli di aggiornamento aggiuntivi per il refresh). Prestazioni quasi analoghe sono offerte dalla configurazione di fig. 19c, semplice e poco costosa.

fig. 19c – Distribuzione dati realizzata impiegando un demodulatore analogico

La distribuzione dati è realizzata da un demultiplexer analogico (ADEMUX). Il mantenimento dei dati convertiti è affidato ai condensatori che, con i rispettivi interruttori del demultiplexer e i buffer di uscita, formano dei circuiti S/H. 1.10.2 Filtraggio e ricostruzione I segnali analogici forniti dai convertitori D/A presentano un andamento discontinuo a causa della quantizzazione intrinseca alla forma digitale del dato di ingresso. Inoltre talvolta presentano impulsi spuri (glitch) dovuti alla non contemporaneità delle commutazioni che si verificano all'interno dei convertitori. Quest'ultimo fenomeno indesiderato può essere eliminato solo impiegando opportuni circuiti deglitcher essenzialmente costituiti da S/H che campionano il segnale quando la conversione D/A è terminata e il segnale è stabile. Le discontinuità citate, che comportano l'aggiunta di rumore (rumore di quantizzazione) sul segnale di uscita, possono invece essere eliminati con adeguate tecniche di ricostruzione. L'implementazione di queste ultime si rende di solito necessaria quando le discontinuità, ossia i gradini presenti nella forma d'onda, sono molto pronunciate, a causa del ridotto numero di campioni per periodo o della non elevata risoluzione dei convertitori impiegati. I metodi di ricostruzione dei segnali possono essere anche molto complessi e sofisticati e costituiscono uno degli argomenti fondamentali della teoria delle comunicazioni. Essi si basano comunque principalmente, su due tecniche: filtraggio mediante filtri attivi di tipo passa-basso, che eliminano le componenti di frequenza elevata introdotte

dalla quantizzazione; interpolazione lineare, che consente la generazione di curve a spezzata che interpolino il segnale discontinuo

fornito dal convertitore D/A.

32