UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOSFACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

CURSO:MICROELECTRNICA(LABORATORIO)

PROFESOR:ALARCN MATUTTI, RUBNHORARIO:LUNES 20- 22 HRS.INFORME PREVIO 1:

ALUMNO:PREZ BREA DIEGO ENRIQUECODIGO:09190141

2015

INFORME PREVIO N1

1. Presentar en laboratorio el layout realizado del inversor (inv.msk). Considerar para el layout el esquema de la figura A y la figura B del diagrama de barras (Stick). Tratar de conseguir un layout de dimensiones mnimas.

Figura A: Layout del inversorFigura B: Diagrama de barras (Stick)

Vista en Microwind2 del Layout del inversor, realizado con las dimensiones mnimas posibles permitidas por el programa (se comprob continuamente con la herramienta DesignRulerChecker ).2. Para el layout del inversor, hallar las dimensiones (W/L) de los transistores, la frecuencia Mxima de operacin y dar respuesta escrita a todas las interrogantes de la gua que estn arriba planteadas. En laboratorio pide responder dichas preguntas.Para poder ver los parmetros de las dimensiones W/L de los transistores, utilizamos la opcin Mostlist, donde nos muestran estos parmetros en m:

Luego la frecuencia MAXIMA de operacin se obtiene resolviendo la siguiente ecuacin:

Configuracin fsica de puertas CMOS:Para poder observar la formacin de las capas de nuestro circuito diseado, utilizamos la opcin simulatesteps in 3D.La simulacin del proceso de fabricacin es mostrada paso por paso. La siguiente figura representa al nMos, pMos, la puerta comn de polysilicom.El pMos es fcil de diferenciar a simple vista del nMos. El pMos se diferencia por la pequea capa de difusin tipo n- que se coloco en parte de la capa de sustrato p.

3. Extraer la descripcin CIR (Spice) y la descripcin CIF (CaltechIntermediateForm) del inversor. En cada caso establecer las reglas principales de sintaxis.

Ubicacin del archivo.Tecnologa de fabricacin usada, reglas lambda y fuentes de alimentacin.elementos presentes en el circuito con los nodos a los cuales estn conectado, incluye nombre de los nodos, adems aparecen valores de capacitancias parasitas.Caractersticas de cada transistor MOS.

ARCHIVO .CIFEste archivo representa coordenadas cristalogrficas y permite a laboratorios especializados realizar micro circuitos.Archivos CIF (Crystallographic Information Framework):El archivo de informacin cristalogrfica (CIF) es un estndar de intercambio de archivos y la informacin para los datos de la ciencia cristalogrfica y relacionados estructural promovidos por la Unin Internacional de Cristalografa. Se trata de una aplicacin restringida de la sintaxis de la general, auto-definicin de texto de archivo y recuperacin (STAR) Formato de archivo (Hall, 1991; Hall &Spadaccini, 1994). Nombres y atributos de los elementos de datos estndar se definen en las colecciones a disposicin del pblico conocido como diccionarios de datos bajo la autoridad de un Comit de IUCr (COMCIFS).

4. Para circuitos digitales CMOS mostrados en las figuras 1,2 y 3. Analizar y determinar la funcin lgica de salida de los circuitos. Presentar el layout (manual) como mnimo de dos de ellos y corroborar su funcin lgica mediante simulacin. Medir el rea del layout y hallar la frecuencia mxima de operacin.

Circuito N1:

Se tiene el siguiente circuito a analizar:

La salida F estar dada por:

El Layout correspondiente ser. Vista en Microwind2 del Layout realizado con las dimensiones mnimas posibles permitidas por el programa (se comprob continuamente con la herramienta DesignRulerChecker ).

La simulacin ser :

Fmax=1/336ps=2.97GHz.

Las medidas de L y W son :

Circuito N2:

Se tiene el siguiente circuito a analizar:

Haciendo todos los pasos adecuados tenemos que:

BAOut

000

011

101

110

Su correspondiente Layout.

Vista en Microwind2 del Layout,realizado con las dimensiones mnimas posibles permitidas por el programa (se comprob continuamente con la herramienta DesignRulerChecker ).Simulacion:

Vemos tambin que hay un retardo de 1126ps ,Fmax=1/1126ps=0.888GHz.Archivo .CIR

Las medidas de L y W son :