II anno – Ingegneria delle telecomunicazioniriccardogalletti.com/appunti_gratis/doc/elettronica_analogica.pdf · Corso di elettronica analogica A.A. 2001/2002 II anno – Ingegneria

Corso di elettronica analogica

A.A. 2001/2002

II anno – Ingegneria delle telecomunicazioni

Prof. G. Busatto

Esercitazioni svolte durante il corso didattico

Studenti relatori: Antonio Formato, Emilio Mignanelli.

SCARICA APPUNTI GRATIS www.riccardogalletti.com/appunti_gratis


2

Esercitazione 1

Reti RLC

STRUMENTI UTILIZZATI: -Multimetro Agilent 33120 A 15 Mhz -Oscilloscopio Leader Ls 1020 20 Mhz -Cavi di collegamento vari -Basetta sperimentale di tipo Breadboard COMPONENTI UTILIZZATI: -Resistenza R=56 ohm -Induttanza L=330 uH -Capacità C=22nF L’ esercitazione è mirata alla misura della risposta armonica di una rete RLC, il cui schema è:

e di confrontare i risultati sperimentali con la previsione teorica e con una simulazione al calcolatore mediante l’uso di Spice. Prima di tutto si realizza sulla basetta sperimentale il circuito disegnato in figura collegando i componenti in serie, avendo cura di collegare a terra la capacità e il generatore di funzioni, in modo da avere un corretto riferimento. In seguito si collega il segnale d’ingresso fornito dal generatore di funzioni avvalendosi del collegamento banana-banana; si collegano le due sonde dell’oscilloscopio all’ingresso e all’uscita del circuito, rispettivamente ai nodi 1 e 3. Per ottenere la risposta armonica del


Antonio Formato – Emilio Mignanelli

3

circuito si procede con l’analisi dalle basse frequenze verso le alte, inizialmente a passi di decade intera (da 10 Hz a 1Mhz come indicato), calcolando il guadagno del circuito tramite la formula: ViVoAv

dBlog20≡ .

Il segnale d’ingresso è un segnale sinusoidale di ampiezza di 100 mV; tale segnale visualizzato sul canale 1 dell’oscilloscopio non risulta costante. Questo comportamento del circuito si verifica poiché alle basse frequenze predomina la reattanza capacitiva e quindi la corrente è piccola ed in anticipo di quasi 90° rispetto alla tensione applicata; alle alte frequenze predomina la reattanza induttiva e quindi la corrente è piccola ed è in ritardo di quasi 90° rispetto alla tensione. Esiste una frequenza intermedia, frequenza di risonanza f0, alla quale la reattanza induttiva e capacitiva si compensano; per f=f0 il circuito appare al generatore come puramente ohmico pertanto la corrente è determinata solo dal particolare valore della resistenza. Quindi avvicinandosi alla frequenza di risonanza la corrente aumenta, di conseguenza aumenta anche la caduta di tensione su Rs e quindi diminuisce la tensione V10. I dati rilevati sperimentalmente sono stati elaborati mediante il foglio elettronico di Microsoft Excel e sono i seguenti:

Analisi delle misurazioni effettuate sul circuito

Frequenza Ingresso (mV)

Uscita (mV)

t1-t2 (us) Guadagno Guadagno in

dB Sfasamento

100 Hz 100 100 0 1,00 0,00 0 200 Hz 100 100 0 1,00 0,00 0 500 Hz 100 100 0 1,00 0,00 0 1 Khz 100 100 0 1,00 0,00 0 5 Khz 100 100 1 1,00 0,00 1,8 10 Khz 100 100 1,2 1,00 0,00 4,32 20 Khz 97,5 105 1,4 1,08 0,64 10,08 30 Khz 90 115 1,6 1,28 2,13 17,28 40 Khz 80 125 2 1,56 3,88 28,8 50 Khz 68 130 2,6 1,91 5,63 46,8

57 Khz 56 120 3,4 2,14 6,62 69,77 60 Khz 58 118 3,8 2,29 6,17 82,08 70 Khz 60 100 4,6 1,67 4,44 115,92 80 Khz 68 76 4,8 1,12 0,97 138,24 90 Khz 80 60 4,6 0,75 -2,50 149,04

100 Khz 85 48 4,3 0,56 -4,96 154,8 200 Khz 100 10 2,4 0,10 -20,00 172,8

300 Khz 100 4,2 1,6 0,04 -27,54 180



4

Come riportato in tabella, le misurazioni sono state riportate a partire da 100 Hz dato che a frequenze inferiori il guadagno è pressoché unitario e lo sfasamento è nullo. Analogamente per frequenze superiori ai 300 KHz non sono state riportate misure per il motivo che non è apprezzabile la misura con l’oscilloscopio. La frequenza di taglio rilevata sperimentalmente è intorno ai 57 KHz con un guadagno di circa 6,2 dB. L’ analisi sperimentale si avvicina molto, per quanto riguarda la precisione dei risultati, all’analisi analitica riportata di seguito.

( )

sCsLR

sCsVi

sVo1

1)(

++≡ ⇔

11

)1(

1)()(

2 ++≡

++≡

sRCLCssC

sLRssVisVo

Attraverso la relazione ωjs ≡ , e sostituendo i valori numerici di R, L, C otteniamo:

61229962 1023,11026,711

11022561022103301)( −−−−− ⋅⋅+⋅⋅−

≡+⋅⋅⋅+⋅⋅⋅⋅−

≡ωωωω

ωjj

ojH

5

961071,3371134

10221033011

⋅≈≡⋅⋅⋅

≡≡−−LC

oω rad/s

59590682

00 ≈≡≡

πω

f KHz frequenza di risonanza

Per 0ωω ≡ possiamo calcolare:

456.01

456,0111

1023,11071,31026,7)1071,3(11)( 6.512250 jjj

jH ≡+−

≡⋅⋅⋅+⋅⋅⋅−

≡ −ω =

19,2208,0456,0 jj

−≡−

≡

19,219,2)( 20 ≡≡ωjH possiamo adesso calcolare il guadagno in dB dato da:

8,619,2log20 ≈≡dBvA

…e lo sfasamento:

0ReIm)( 0 ≡−≡∠ arctgjH ω

Nelle tabelle seguenti sono riportati i grafici del guadagno in dB e della fase del circuito.



5

Esercitazione 2

Amplificatore Operazionale

L’ obiettivo di quest’esercitazione è la realizzazione e l’analisi delle configurazioni invertente, non invertente e integratore dell’ amplificatore operazionale. L’ integrato utilizzato è un campione prodotto dalla ST MICROELECTRONICS. STRUMENTI UTILIZZATI: -Oscilloscopio analogico -Generatore di funzioni -Cavi di collegamento vari COMPONENTI UTILIZZATI: -Amplificatore operazionale ST LN081CN -Breadboard -Resistenze varie (10 KΏ, 100 KΏ, 1MΏ, 10 MΏ ) -Condensatore C=10µF Configurazione invertente



6

a) Si richiede la misura del guadagno dell’amplificatore in configurazione invertente ponendo

in ingresso un segnale avente ampiezza di qualche frazione di volt. Alla frequenza di 10 KHz: INGRESSO → mVVpp 300= USCITA → VVpp 3=

dBAvv

A

dBV

iV

2010log20

103,0

30

==

===

Il modulo del guadagno è di circa 10; infatti, analizzando analiticamente questa configurazione, la corrente in ingresso al morsetto negativo è trascurabile e consideriamo un corto circuito tra il morsetto A e il morsetto invertente, quindi:

id

diidid

i

vRRRA

RAv

RRRvvvAvIRvAv

RRvv

I

⋅++⋅

⋅−=⇒

+

⋅−+−=⇒−−=

+−

=

211

20

21

10010

21

0

)()(

Ad è il GUADAGNO DIFFERENZIALE o GUADAGNO AD ANELLO APERTO. Per ∞→dA si trascura R1+R2 e risulta:

1

20

RR

vv

i

−=

L’ amplificazione dipende da un rapporto tra 2 resistori che in questo caso specifico è proprio pari a 10. Inoltre è da notare che il segnale d’uscita è in controfasce con quello d’ingresso, questo spiega il segno meno nell’espressione precedente. b) La seconda richiesta è la valutazione dei limiti di linearità dell’operazionale. Gli

operazionali funzionano linearmente per un intervallo limitato delle tensioni. Aumentando l’ampiezza del segnale in ingresso l’amplificatore inizia a cimare l’uscita entrando in saturazione; ciò accade per un valore calcolato sperimentalmente pari a 0,74 Vpp.

c) Di seguito sono riportati i valori misurati per determinare la risposta in frequenza

dell’amplificatore e del relativo grafico della risposta in ampiezza su scala semilogaritmica.



7

Analisi delle misurazioni effettuate sul circuito.

Frequenza KHz Uscita Vpp Guadagno Av Guadagno Av dB

10 6 10,00 20,00 20 6 10,00 20,00 30 6 10,00 20,00

100 6 10,00 20,00 200 5,2 8,67 18,76 300 4 6,67 16,48 400 3,4 5,67 15,07 500 2,7 4,50 13,06 600 2,3 3,83 11,67 700 1,9 3,17 10,01 800 1,6 2,67 8,52 900 1,3 2,17 6,72 1000 1,16 1,93 5,73 2000 0,38 0,63 -3,97

d) Per determinare la risposta all’onda quadra, si pone il segnale in ingresso e si misura il tempo di salita, vale a dire il tempo che il segnale impiega per passare dal 10% al 90 % della sua escursione.

KHzf

sdivisionesdivisionit

dB 67,291102,135.0

2,15,04,2

63 =⋅

=

=⋅=∆

−

µµ

e) Per misurare la SLEW-RATE (velocità di variazione), fenomeno che comporta distorsioni

non lineari, si pone in ingresso un’onda quadra con ampiezza molto piccola; aumentando l’ampiezza del segnale, questo fenomeno si rileva quando non ci sono più variazioni apprezzabili della pendenza del segnale d’uscita.

VVUSCITA

VVINGRESSO

pp

pp

15

5,1

=→

=→

sVfVVRS pp

dBOUTdBOUT µππω 50,271067,2912152.. 333 =⋅⋅⋅⋅=⋅=⋅= −



8

Configurazione non invertente

a) Misura del guadagno alle medie frequenze: f=10KHz

dBAvv

A

VUSCITA

VINGRESSO

v

iv

pp

pp

7,1965,9log20

65,92.17,11

7,11

2,1

0

==

===

→

→

b) Analogamente a quanto fatto in precedenza misuriamo il tempo di salita di un’onda quadra:

KHzf

sdivisionesdivisionit

dB 4,3683684211095,0

35,0

95,05,09,1

63 ≅=⋅

=

=⋅⋅=∆

−

µµ

Configurazione integratore L’ amplificatore operazionale permette di compiere operazioni sui segnali mediante l’aggiunta di qualche componente passivo.



9

Questi sono gli schemi circuitali di un integratore. Per la configurazione 1 (integratore di Miller) e integratore reale 2, ponendo a massa il segnale d’ingresso (Vi=0), si richiede di determinare il segnale d’uscita V0. a)-b) In uscita è possibile notare la saturazione dell’amplificatore operazionale. Questo accade perché anche se in ingresso non c’ è alcun segnale, è sempre presente una piccola tensione di offset che viene amplificata con un guadagno molto alto, pari al guadagno ad anello aperto. Questa configurazione non è molto efficiente perché se viene applicato un segnale reale (che presenta un minimo di offset) in uscita è possibile rilevare un segnale che risulta essere la somma del segnale integrato più una rampa che rappresenta l’uscita di un segnale costante. Per ovviare a questo tipo d’inconveniente si può modificare il circuito come in figura 2 inserendo una resistenza in parallelo al condensatore. In questo modo la componente continua viene bloccata dal condensatore che risulta essere un circuito aperto. Essendo presente la resistenza R2 il guadagno non sarà più ad anello aperto, ma

sarà pari ad 1

2R

R , siamo quindi in presenza di una configurazione invertente.

100101101

4

6

1

2 −=⋅⋅

−=−=RRAv

c) Prendiamo in considerazione l’integratore di figura 2.

La frequenza di taglio rilevata sperimentalmente è di circa 14KHz.



10

La previsione teorica della frequenza di taglio è:

KHzf

radCR

t 9,15

sec1001

2

=

=⋅

=τω

Di seguito sono riportate le misure effettuate sul circuito per calcolare la risposta in frequenza della configurazione integratore reale:

Analisi delle misure effettuate sul circuito

Frequenza KHz Uscita Vpp Guadagno Av Guadagno Av dB

1,00 20,00 100,00 40,00 2,00 20,00 100,00 40,00 3,00 20,00 100,00 40,00 4,00 20,00 100,00 40,00 5,00 19,37 96,85 39,72 6,00 18,75 93,75 39,44 7,00 18,25 91,25 39,20 8,00 17,50 87,50 38,84 9,00 16,87 84,35 38,52

10,00 16,25 81,25 38,20 11,00 15,62 78,10 37,85 12,00 15,00 75,00 37,50 13,00 14,70 73,50 37,33 14,00 14,10 70,50 36,96 15,00 13,75 68,75 36,75 16,00 12,50 62,50 35,92

ppIN VV 2,0=



11

Esercitazione 3

Amplificatore ad emettitore comune

Lo scopo di questa esercitazione è la progettazione e la simulazione al calcolatore di un amplificatore ad emettitore comune a transistor BJT. Per far funzionare un transistor come amplificatore esso deve essere polarizzato in zona attiva (JE direttamente polarizzata e Jc inversamente polarizzata), bisogna quindi determinare il valore della corrente continua che deve scorrere nell’emettitore; essa non deve essere influenzata dalla temperatura e dal valore di β . Il circuito di polarizzazione scelto per la progettazione di questo amplificatore è a doppia alimentazione con VCC=VEE=12 V. Lo schema del circuito di polarizzazione e dell’amplificatore sono i seguenti:

Punto di lavoro a riposo Si richiede di calcolare i valori di RB, RE e RC in modo tale che risulti 500 == ViVAv e la potenza massima pari a mWIV CCE 100=× , con un segnale VS d’ampiezza di 10 mV, utilizzando i valori delle capacità riportate nella figura precedente (Ci=Cl=Ce=100 uF). Alle medie frequenze i condensatori possono essere considerati come corto circuiti, quindi:



12

( )00 //// rRRg

vv

A CLms

v −==

Se RC>>r0 ⇒ CC RrR ≅0// ⇒ Cmv RgA −= l’ amplificatore è invertente Se RC>>RL ⇒ CLC RRR ≅//

CT

Cv R

VI

A ⋅−=

Per quanto riguarda la prima richiesta:

500 == ViVAv mWIV CCE 100=× β=260

CT

C

iv R

VI

vv

A === 500 Da questa relazione possiamo calcolare Vc considerando VT≈26 mV

VRI CC 3,1102650 3 =⋅⋅=⋅ −

CECE

CCEC V

mWV

IVI 100

=⋅

= Corrente di collettore

Supponendo che la tensione d’alimentazione si ripartisca in modo uguale su RC, VBC e RE, abbiamo che:

VIR EE 82431

=⋅=⋅

CCEECE IRIRV −−= 24 ⇒ VVCE 7,143,1824 =−−=

mAAIC 8,60068,07,14

10100 3

==⋅

=−

Quindi la resistenza di collettore deve essere pari a:

CT

Cv R

VI

A = ⇒ Ω=⋅⋅⋅

=⋅

= −

−

17,191108,6

1026503

3

C

TvC I

VAR

⇒=α

CE

II CE II ≅

Ω=⋅

===⇒= − 47,1176108,68888 3

CEEEE II

RVIR Resistenza di emettitore

Per il calcolo di RB applichiamo il II principio di Kirchoff allo schema dell’amplificatore e otteniamo:

BBBBREBERbEE I

RIRVVVV 3,3087,0120 =⇒=−−−⇒=−−−

mAAI

I CB 026,0000026,0

260108,6 3

==⋅

==−

β Ω≅=

⋅= − KRB 127126923

10026,03,3

3

Si procede l’analisi con la simulazione al calcolatore con PSPICE ricordando i valori delle resistenze del circuito: RB=127KΏ, RC=191Ώ, RE=1176Ώ. Di seguito sono riportati i grafici del guadagno vA e vdBA .



13

Dinamica di uscita Applicando la “regola del pollice” (o “thumb rule”), progettando RB, RC, RE in modo tale da ottenere una ripartizione della tensione pari a1/3 su i tre componenti del ramo d’uscita (RC, Q1, RE), si vuole determinare il guadagno dell’amplificatore in questa configurazione. Si procede con l’analisi in questo modo:

mWIV CCE 100=×

AV

IVVCCE

CentazioneACE 0125,081,010100824

31

31 3

lim ==⋅

=⇒=⋅=⋅=−

VIR EE 82431

==

⇒ ECEC RRII ≅⇒≅

Ω=== 6400125,08

EC RR

VIRVVIR EEBEEEBB 3,387,012 =−−=−−=

)1()1(

+=⇒+=

ββ E

BBEIIII

Ω=⋅

=+

== 689040125,0

2613,3)1(3,33,3

EBB II

R β Resistenza di base se soddisfatta la condizione:

2646401

>>⇒+

>>β

BE

RR …che è verificata.

Il guadagno vale:

dBAV

RIA

dBv

T

CCV

7,4969,307log20

69,3071026

6400125,03

==

=⋅⋅

== −

Di seguito sono riportati i grafici del guadagno riferiti a questa configurazione.

VIR CC 82431

==



14

Stadio a singola alimentazione Mediante l’uso di un partitore resistivo sulla maglia d’ingresso, l’amplificatore ad emettitore comune può essere alimentato con un solo generatore VCC adottando quindi un circuito di polarizzazione a singola alimentazione. a) Caso 50=vA

VVRIV

RITCC

T

CC 3,11026505050 3 =⋅⋅=⋅=⇒= −

Si pone VRI EE 41231

==

7,63,1412 =−−=−−= CCEECCCE IRIRVV

Ω==⋅

=

===

66,86015,03,150

015,07.61,01,0

C

TC

CEC

IVR

AV

I

EC II ≅

Ω===⇒= 66,266015,0444

EEEE I

RIR

Ω=Ω===+⇒+=

==

KI

VRRIRRV

AII

p

CCBBpBBCC

Ep

880000015,012)()(

0015,01,0

2121

431

== CCBB VV

=+

=+

BBBB

B

BB

VRR

RRR

21

1

21 8000 Risolvendo il sistema si ha: RB1=5333,33Ώ RB2=2666,66Ώ

Ω=+

== 77,1777//21

2121

BB

BBBBB RR

RRRRR con

)1( +>>

βB

ERR

Di seguito sono riportati i grafici del guadagno per questo tipo di configurazione. b) Caso “thumb rule”

)1( ++−

=βBE

BEBBE RR

VVI con BEBB VV >>

1+>>

βB

ER

R

VVVV

VVVV

CECCCE

BBCCBB

43

1231

43

1231

==⇒=

==⇒=



15

AII

AV

IWIV

EC

CECCCE

025,0

025,041,01,01,0

=≅

===⇒=

Per calcolare RB1 e RB2 si risolve il seguente sistema:

==+

===+

4

48000025,012

21

2

21

BBCCBB

B

p

CCBB

VVRR

R

IV

RR

Ω=Ω=⇒Ω=Ω=⇒ KRKR BB 6,116002,33200 21

Ω== 66,1066// 21 BBB RRR

E

BEE

CCCC

IVR

IRIR

=

Ω===⇒= 160025,0444

Ω==⇒=−=−= 132025,03,33,37,04 EBEBBE RVVVV Resistenza di emettitore

Il guadagno dell’amplificatore è:

dBAV

RIA

dBV

T

CCv

7,438,153log20

8,1531026

160025,03

==

=⋅⋅

== −

il grafico del guadagno simulato al calcolatore è quello mostrato nelle pagine seguenti.



16

Programmi Spice

- Caso 1 Amplificatore Ad Emettitore Comune.cir

.LIB EVAL.LIB

VS 1 0 DC 0 AC 10m 0 Cb 1 2 100u Rb 0 2 127K Q1 3 2 4 Q2N2222 Rc 3 6 191.17 Vcc 6 0 12V CL 3 5 100u Rload 5 0 1meg Re 4 7 1176.47 Ce 4 7 100u Vee 7 0 -12V .AC DEC 20 100m 100G .OP .PROBE .END

- Caso 2 Amplificatore Ad Emettitore Comune.cir

.LIB EVAL.LIB

VS 1 0 DC 0 AC 10m 0 Cb 1 2 100u Rb 0 2 68904 Q1 3 2 4 Q2N2222 Rc 3 6 640 Vcc 6 0 12V CL 3 5 100u Rload 5 0 1meg Re 4 7 640 Ce 4 7 100u Vee 7 0 -12V .AC DEC 20 100m 100G .OP .PROBE .END

- Caso 3

Amplificatore Ad Emettitore Comune.cir



17

.LIB EVAL.LIB

VS 1 0 DC 0 AC 10m 0 Cb 1 2 100u R1 2 6 5400 R2 2 0 2700 Q1 3 2 4 Q2N2222 Rc 3 6 86.66 Vcc 6 0 12V CL 3 5 100u Rload 5 0 1meg Re 4 0 266.66 Ce 4 0 100u .AC DEC 20 100m 100G .OP .PROBE .END

- Caso 4

Amplificatore Ad Emettitore Comune.cir

.LIB EVAL.LIB

VS 1 0 DC 0 AC 10m 0 Cb 1 2 100u R1 2 6 3200 R2 2 0 1600 Q1 3 2 4 Q2N2222 Rc 3 6 160 Vcc 6 0 12V CL 3 5 100u Rload 5 0 1meg Re 4 0 132 Ce 4 0 100u AC DEC 20 100m 100G .OP .PROBE .END

Esercitazione 4

Alimentatore Stabilizzato



18

Lo scopo di questa esercitazione è la progettazione e la successiva simulazione SPICE di un alimentatore stabilizzato il cui schema è il seguente:

Il circuito schematizzato in figura è costituito da tre stadi: Nel primo stadio troviamo un raddrizzatore a doppia semionda, realizzato mediante un trasformatore a presa centrale. Tramite questo dispositivo il segnale di ingresso Vac, che è una sinusoide, verrà rettificato, nel senso che all’uscita di questo primo stadio troveremo un segnale unipolare ottenuto mediante l’inversione dell’onda sinusoidale nel semiperiodo in cui essa è negativa.

A questo risultato si arriva nel seguente modo: Quando il segnale al secondario del trasformatore è positivo, il diodo D1 è in conduzione, mentre il diodo D2 è interdetto. Di conseguenza, su un eventuale carico posto all’uscita di questo primo stadio, scorre una corrente che poi torna indietro alla presa centrale del trasformatore. La tensione ai capi del carico sarà uguale a quella di ingresso a meno di una caduta γV (tensione di soglia) sul diodo D1 in conduzione. Quando invece il segnale al secondario del trasformatore è negativo, il diodo D1 è interdetto, mentre il diodo D2 è in conduzione. Il carico in questo caso è attraversato da una corrente che ha lo stesso verso di circolazione del caso precedente e quindi la caduta di tensione ai suoi capi risulterà unipolare.

Vac

Rs = 0 5Ωn:1

D1

D2

C

R1 = 100MΩ

R

RL Vo

IL

7 6

5

4

3 2 1

0

. ..

Vγ Vγ Vγ



19

Nel secondo stadio troviamo un filtro capacitivo che ha lo scopo di ridurre drasticamente le variazioni della tensione all’uscita del raddrizzatore. Quando questa tensione aumenta, il condensatore si carica fino al valore di picco e quindi la tensione di uscita di questo secondo stadio raggiunge tale valore. A questo punto, la tensione all’uscita del raddrizzatore inizia a decrescere; il condensatore si carica sul carico fino a quando la tensione all’uscita del raddrizzatore non sarà maggiore della tensione ai suoi capi; si carica di nuovo fino al valore di picco e dopo il processo si ripete.

Come vediamo dal grafico, la tensione non è proprio costante, ma c’è una certa oscillazione tra il valore Vp e il valore V . Tale oscillazione viene detta tensione di ripple:

Vr = Vp – V

Abbiamo infine un terzo stadio dove c’è un circuito stabilizzatore realizzato mediante l’utilizzo di un diodo zener e serve a ridurre il ripple introdotto dal filtro capacitivo e quindi a stabilizzare il più possibile la tensione di uscita. In pratica la tensione all’uscita del filtro capacitivo sarà tale da far entrare in conduzione il diodo zener il quale fornisce una tensione pressoché costante ai capi del carico e quindi l’effetto voluto di stabilizzazione. La resistenza R serve a far in modo che la corrente circolante nello zener non vada al di sotto di un certo valore oltre il quale non è più garantito l’effetto di stabilizzazione di tale dispositivo.

Calcoli di progetto

- Calcolo del rapporto di trasformazione “n” Nel caso peggiore VVVaceff 192%20240 =−=

Vp VpVp

V V



20

3Vn

Vac picco =

1544,148.1853,2718,18

53,27121922

03

≅=⇒=⇒

=+++=

=⋅=⋅=nV

nV

VVVVVV

VVacVac

rippleRdiodo

effpicco

- Calcolo di “RLmin”

Ω== 500max

0min

LL I

VR

- Calcolo di “R”

minmax

6

ZL

Z

IIVV

R+−

=

Ω≅Ω=⇒

===

=

=−−=−−=

140145

5241,12

3,16

min

max

36

R

mAIImAI

VV

VVVn

VacVVVV

ZKZ

L

Z

ripplediodopicco

ripplediodo

- Calcolo di “C”

'* CfIV R

ripple ⋅= CC 2' =

con 2 fattore di copertura e Hzf 100* = frequenza del segnale all’uscita del raddrizzatore che è il doppio della frequenza del segnale d’ingresso Vac. Calcoliamo il valor medio della corrente IR:

RVV

RVV

I ZR

−=

−= 676

Nel caso migliore

VVVn

VacVV

nVac

VVVVac ripplediodoeff

ripplediodopiccoì

eff 35,252

288%20240 6 =−−⋅

=−−=⇒=+=

Nel caso peggiore



21

VVVn

VacVV

nVac

VVVac ripplediodoeff

ripplediodopicco

eff 3,162

192%20240 ''6 =−−=−−=⇒=−= ⋅

062,082,202

''6

'6

6 =⇒=+

= RIVVV

V

mFmFCCFVfIC

ripple

R 124,120062,0 '*

' ≅==⇒=⋅

=

Programma Spice

ALIMENTATORE STABILIZZATO.CIR .LIB EVAL.LIB .model Dfor D(Is=100E-12 n=1.679) .model Drev D(Is=100E-12 n=0.01) Vac 1 0 SIN 0V 339.41V 50Hz Rs 1 2 0.5ohm Lp 2 0 10mH Ls1 3 4 44uH Ls2 4 5 44uH K12 Lp Ls1 0.999 K13 Lp Ls2 0.999 K23 Ls1 ls2 0.999 D1 3 6 D1N4148 D2 5 6 D1N4148 R 6 7 140ohm C 6 4 1mF R1 4 0 100MEGohm Df 4 7 Dfor Dr 7 8 Drev Vzo 8 9 11.9V Rz 9 4 10ohm Rl 7 4 500ohm .TRAN 1ms 400ms 0s 1ms .PROBE .END L’analisi del circuito è stata fatta per i seguenti valori di carico:



22

min

min

min

min

75,05,225,1

lL

LL

LL

LL

RRRRRR

RR

⋅=⋅=⋅=

=

Per tali valori di carico sono stati usati i seguenti valori di tensione:

VVacVVacVVacVVacVVacVVac

240240240240

%20240%20240

====

−=+=

HzfHzfHzfHzfHzfHzf

5050

%1050%1050

5050

==

−=+=

==

*

*

5,02

CCCC⋅=

⋅=

N. B.: C* è il valore di capacità precedentemente calcolato e cioè: C* = 1mF.


Documents

II anno – Ingegneria delle telecomunicazioniriccardogalletti.com/appunti_gratis/doc/elettronica_analogica.pdf · Corso di elettronica analogica A.A. 2001/2002 II anno – Ingegneria