白皮书

利用成本 优的 FPGA 来实现 OTN 映射器解决方案

在电信传送基础结构中，光传送网 (OTN) 和千兆以太网 (GbE) 协议相结合产生了分组光传送网 (P-OTN)。电信设备生产商支持这些 P-OTN 新系统，他们很自然的希望元器件供应商提供满足这些需求的芯片。

TPACK的TPO124基于Altera低成本40-nm Arria II GX FPGA以及HardCopy ASIC技术，创新的开发人员利用它

们来提供灵活的半导体产品，成本和功耗低于基于标准单元的 ASIC 解决方案。

引言

全世界的运营商正在规划怎样将其现有电信传送基础设施从传统的SONET/SDH过渡到单位比特成本更优的

传送技术。其主要推动力量是提高宽带以及降低单位比特成本的需求。固网和无线连接用户要求带宽能够支持越来越高的数据速率。同时，他们还希望价格保持不变，甚至更低。这一两难问题迫使运营商考虑优于传统 SONET/SDH 系统的高性价比新传送设备，特别是汇集大量用户数据并传送到核心网的汇聚网络设

备。

在这些新的传送系统中，光传送网 (OTN) 替代了 SONET/SDH 而成为传送协议，千兆以太网 (GbE) 替代了

PDH E1/T1 (2 Mbps/1.5 Mbps)，成为接入汇聚网络选用的技术。由于传送的主要数据基于分组技术，而不是

传统的电路交换电话技术，因此，这类系统通常被称为分组光传送网 (P-OTN)。

OTN 是由 ITU-T 定义的标准，20 年前，该组织还对 SDH ( 基于 SONET) 进行了标准化。目前，OTN 主要用于

光纤波长点对点链接。而 OTN 可以通过光数据单元 (ODU) 容器在子波长级提供链接。例如，一个 10-Gbps光波长 (OTU2) 可以承载 4 个 ODU1 容器，每个是 2.5 Gbps。 2009 年 4 月， ITU-T 通过了 G.709 标准

(17.7.1 部分 ) 附录 3，它定义了新的 ODU 容器， ODU0，容量为 ODU1 的一半，可以透明承载 GbE 流。

阿尔卡特朗讯、华为、富士通、 Tellabs、诺基亚西门子网络和爱立信等电信设备生产商提供这类 P-OTN 新

系统，自然希望元器件供应商能够提供芯片，支持 GbE 映射至 ODU0 和 ODU0/ODU1 层交叉连接等 P-OTN需求。

虽然经济不景气， Infonetics 还是预测全世界 P-OTN 设备市场将从 2008 年的 15 亿美元翻倍到 2011 年的 30亿美元。面对未来的大批量 P-OTN 系统需求，电信设备生产商实现 OTN 映射解决方案的传统方法是开发

基于标准单元 ASIC 的专用标准产品 (ASSP) 。然而，更具创新的实现方法能够在更短的时间内提供所需要

的功能，具有更好的特性，而且价格更低。本白皮书讨论这样的一种实现策略，首先了解所需要的功能，然后，对比基于传统标准单元 ASIC 的 ASSP 实现方法。

OTN 映射需求

芯片级 OTN 映射解决方案的关键特性包括：

■ 动态配置和重新配置客户端口，以支持任意数据速率和任意协议

■ 将低于 2.5 Gbps 的客户侧业务高效映射至 OTN■ 支持 ODU0/ODU1 层的交叉连接

支持任意速率和任意协议是降低 P-OTN 设备资金投入和运营投入的一种方法。这样，可以配置任意硬件电

路板，支持各种协议，例如 OC-12、光纤通道和 GbE 端口。对于通过单片硬件支持不同协议的运营网络节

点，几乎可以满足任何地方的运营商客户需要的任意接入类型。此外，如果客户决定从 OC-12 更新到

GbE，那么只需要重新配置硬件即可。

作为对比， SONET/SDH 综合业务平台 (MSPP) 为每一类客户侧业务 ( 例如， GbE 和 OC-12) 提供对应的支

路卡。因此，某一站点同时支持 GbE 和 OC-12，那么至少需要两种支路卡。图 1显示了传统的 MSPP 和

2009 年 10 月， 1.0 版 1 WP-01114-1.0

利用成本 优的 FPGA 来实现 OTN 映射器解决方案 Altera 公司

P-OTN 新设备是怎样支持各种 OC-3、OC-12、OC-48 和 GbE 链接的。这一例子显示了 P-OTN 系统需要很少

的支路卡，因此，安装和管理成本非常低。

图 1. P-OTN 设备 ( 左侧 ) 和 MSPP ( 右侧 ) 支持的多速率和多种协议客户侧业务

直到 近， OTN 低速率是 2.5 Gbps (ODU1)。这一速率并不能很好的满足典型 OTN 客户侧业务的需求，

例如 OC-3/OC-12 SONET (155 Mbps/622 Mbps) 和 GbE (1.25 Gbps) 等。如果这些客户侧业务直接映射到

ODU1 容器，那么，将浪费 50% 到 90% 的带宽。因此，需要支持效率更高的子速率映射。

而且，支持 新的标准化 GbE 至 ODU0 映射非常关键，因为，它是以全透明方式传送的 重要的接口速率

和协议 (GbE)，在 OTN 上实现了 100% 的带宽利用率。为构建高性价比而且宜于运营的汇聚网，系统必须

能够以更低的速率进行解复用和交叉连接。这通过建立 P-OTN 节点的 ODU 上下 / 交叉连接功能来实现。

OTN 映射器件解决方案

直到今年，还是以直接映射的方法实现 OTN 映射芯片级解决方案，通常是 10-Gbps 客户侧业务 ( 例如，

OC-192或者 10 GbE)映射至相同速率的OTN传送容器，例如OTU2。以前，采用了专用增强前向纠错 (EFEC)算法的成帧器芯片以及 “自制” ASIC/FPGA 解决方案是市场的主流。可是，这些器件都不支持子速率客

户侧端口，也不能高效映射前面章节中介绍的 ODU0 。因此， 2009 年引入了新器件，以完善简单的

10-Gbps 成帧器器件。

图 2 显示了 OTN 映射基于新的标准单元 ASIC 的一种 ASSP 结构。它支持 8 个客户侧端口，一个 OTU2 线

路侧端口，以及一系列用于连接中心分组或者 SONET/SDH 交换机的背板端口。和大部分 ASSP 一样，图 2

中的器件功能试图包括各种不同设备体系结构。这意味着，在大部分应用中，只使用了一部分器件功能，而没有使用的部分是增加了功耗和成本的 “死”硬件。例如，如果网络设备是将各种低速客户侧业务复用到 OTU2 的基本转换器，那么，不会使用任何一个背板端口。而且，在更大的 OTN 交叉连接设备中，机架

上会有中心分组交换机或者中心 SONET/SDH 交换机。很多 P-OTN 新设备产品围绕分组交换而开发，容量

比 SONET/SDH 老交换机更大。因此，在大部分情况下，不太可能使用规模较大的 VCAT 和 SONET/SDH背板端口。

2

Altera 公司 利用成本 优的 FPGA 来实现 OTN 映射器解决方案

图 2. OTN 映射基于标准单元 ASIC 的 ASSP 结构图

另一 新的 OTN 映射器是 TPACK 开发的 TPO124。图 3 所示为 TPO124 结构图，它是一个 2.5-10G OTN映射器。图中显示了能够支持高效的子速率映射、 ODU 上下 / 交叉连接功能，以及对 GbE 映射至 ODU0的支持。左侧显示的是 8 个基于 SERDES 的客户侧端口，可以对其进行动态配置以支持任意速率和协议。

客户侧连接至多种映射功能，实际的映射选择取决于客户侧业务和速率。这样，支持 ODU0 映射以及映射

至多个 155-Mbps 时隙中，从而能够高效的使用带宽。 TPO124 的中心是 ODU0 和 ODU1 层上的两个交叉

连接 (XC)。这样，可以上 / 下 / 直通 / 保护每个 ODU0/ODU1 容器。

图 3. TPO124 结构图：任意客户侧业务至 10G OTN 映射器

表 1 对比了所介绍的两种解决方案的特性。 TPO124 基于构建 OTU1/OTU2 转换器所需要的目标功能。在

这一应用中， TPO124 采用了 Altera® 低成本 40-nm Arria® II GX FPGA， TPO124 是成本和功耗 低的解决

方案。如果还需要其他功能 ( 例如，分组接口或者特殊的增强 FEC)， TPO124 能够适应这些新功能。

TPACK在开发这类客户专业应用上具有多年的经验，典型的周转时间为3到6个月。与TPO124相比，对于某

一应用，基于标准单元的 ASSP 解决方案包括了需要和不需要的各种功能。目前开发的大部分 ASSP 都是基

8x anyclient mapper

ODU1 toODU2 mux OTU2 framer OTU2 port

8x client ports

Backplane ports

Switch/XC

Packet buffer

Packet Packetized OTN

SONET/SDH

VCAT

8x SoftPort

OTU2 port

Mate port

8x anyclient mapper

ODU0 XC ODU1 XC

ODU0/ODU1to ODU2 mux OTU2 framer

Mate mux

3

利用成本 优的 FPGA 来实现 OTN 映射器解决方案 Altera 公司

于 65-nm ASIC 技术。出现任何变化，例如，标准改变，或者客户要求有特殊功能，都需要进行昂贵的

ASIC 重制，这大概要 9 到 12 个月的时间才能完成。

TPACK TPO124 之所以非常灵活，具有高级功能，是因为采用了 TPACK 的 SOFTSILICON 方法来实现器件解

决方案，它是 Arria II GX FPGA 中可以下载的标准功能全包镜像。

OTN 映射解决方案实现选择

解决方案供应商为此提供的传统方法是采用基于标准单元 ASIC 的 ASSP。这些 ASSP 通常基于老的半导体工

艺，包括 65 nm 以及更大的工艺尺寸，非常稳定，而且成本结构非常低。但是，通过可编程逻辑器件

(PLD) 等其他解决方案可以实现更具创新的方法。这些器件生产商能够从更多的客户中收回成本，因此可以

采用更高级的半导体工艺。例如， Altera 提供 先进的 40-nm 工艺节点 FPGA 和 HardCopy® ASIC。同以前

的工艺节点相比，生产商能够尽早帮助客户降低成本和功耗。

表 2 列出了 2002 年至 2011 年，每一工艺节点设计启动时采用 ASIC 的比例。如红色框所示， 2003 年，

130-nm 节点是设计启动时采用 ASIC 多的节点，预计会持续到 2010 年。作为对比，前沿的 FPGA 工艺 ( 以Altera 为代表，蓝色框表示 ) 在 2005 年出现了变化，并且在不断继续，目前，Altera 的 40-nm FPGA 比 流行

的 ASIC 设计启动工艺领先 4 个工艺节点，比所有的 ASIC 设计启动至少领先一个工艺节点。这意味着，同

基于标准单元 ASIC 方法的 ASSP 相比，基于 Altera 40-nm FPGA 和 HardCopy 器件的 ASSP 解决方案采用

了更高级的工艺节点，获得了所有相关的成本、性能和低功耗优势。

表 1. 基于 PLD 的 OTN 映射 ASSP 和基于定制 ASIC 的 OTN 映射 ASSP 功能对比

特性 TPACK TPO124 基于标准单元 ASIC 的 ASSP工艺技术 40 nm 65 nm ( 或者以前的 / 尺寸更大的工艺 )

客户侧端口 8 8

线路侧端口 1 1

FEC 标准 FEC，可以灵活加入专用增强 FEC 标准 FEC，以及两个固定专用增强 FEC

ODU0 支持 是 否

SONET 承载以太网和 VCAT 支持 标准器件不包括，但可以根据需要增加。 是

分组以太网和 OTN 支持 标准器件不包括，但可以根据需要增加。 是

功耗 7–10 W 未定义

相关 ASP 2X–4X 4X–5X

标准通过后的未来更新 ITU-T 标准化 OC-3/OC-12 映射至 OTN 不重制 ASIC 则无法实现

4

Altera 公司 利用成本 优的 FPGA 来实现 OTN 映射器解决方案

注释：

(1) 来源：Gartner， 2009 年 3 月公布的信息

(2) 2002 至 2004 列显示了美国的设计启动的情况， 2005 至 2011 列显示了全世界设计启动的情况。

与标准单元 ASIC 相比，虽然 PLD 单位逻辑成本较高，但是，采用基于 PLD 的标准产品会带来成本更低的

解决方案。基于 PLD 的方法之所以能够降低成本主要有两方面的原因。工艺节点优势 ( 表 2 所示 ) 使基于

PLD 的解决方案能够在 小的管芯面积上实现每一功能。此外，可以定制基于 PLD 的解决方案，只含有应用

所需要的某些功能，而基于标准单元 ASIC 的 ASSP 包括了客户解决方案可能要求的所有功能。考虑这两方

面的因素，基于 PLD 的解决方案价格更低，能够与基于标准单元 ASIC 的 ASSP 相竞争，甚至更低。而

且，与老节点相比，高级工艺节点芯片成本很有可能大幅度降低，今后有助于减小 PLD 产品的生产成本。

以后，高级工艺节点的开发成本会继续增加，如图 4 所示。成本的增加使得很多元器件和设备供应商无法再承受这类半导体器件的开发。元器件更加专业化，开发成本必须从更少的客户那里收回，难度更大。这些变化导致基于标准单元 ASIC 的 ASSP 产品价格会越来越高。

图 4. 各个半导体工艺节点的开发成本

表 2. 每一工艺节点 ASIC 设计启动 ( 红色 ) 比例与 Altera 前沿 FPGA 工艺技术 ( 蓝色 ) 对比 (1)(2)

工艺节点 2002 2003 2004 2005 2006 2007 2008 2009 2010 20110.022 µm 0 0 0 0 0 0 0 0 0 0

0.032 µm 0 0 0 0 0 0 0 0 0 1

0.040 µm 0 0 0 0 0 0 0 2 4 5

0.045 µm 0 0 0 0 0 1 1 2 4 5

0.065 µm 0 0 0 1 2 5 9 10 13 15

0.09 µm 0 1 8 13 18 23 24 25 24 24

0.13 µm 18 37 42 29 29 27 25 25 24 23

0.18 µm 38 27 23 20 17 14 12 10 10 8

0.25 µm 16 15 12 12 11 9 9 8 7 5

0.35 µm 21 16 12 12 11 10 9 8 6 5

0.5 µm 5 4 3 7 7 6 6 5 4 4

L> 0.5 µm 1 1 0 6 6 6 5 5 5 5

总计 100 100 100 100 100 100 100 100 100 100

$45M

$20M

$40M

$35M

$30M

$25M

$15M

00.18 µm 0.15 µm 0.13 µm 90 nm 65 nm 45 nm

Masks and wafers

Test and productengineering

Software

Design,verification,and layout

5

利用成本 优的 FPGA 来实现 OTN 映射器解决方案 Altera 公司

版权 © 2009 Altera 公司。保留所有版权。Altera、可编程解决方案公司、程式化 Altera 标识、专用器件名称和所有其他专有商标或者服务标记，除非特别声明，均为 Altera 公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。 Altera 产品受美国和其他国家多种专利、未决应用、模板著作权和版权的保护。 Altera 保证当前规范下的半导体产品性能与 Altera 标准质保一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与Altera 公司的书面条款完全一致，否则 Altera 不承担由此处所述信息、产品或者服务导致的责任。Altera 建议客户在决定购买产品或者服务，以及确信任何公开信息之前，阅读 Altera 新版的器件规范说明。

101 Innovation DriveSan Jose, CA 95134www.altera.com

对 PLD 解决方案有利的另一方面是产品及时面市问题。例如， TPO124 支持 新的标准化 ODU0，而这是

目前基于标准单元 ASIC 的 ASSP 所不支持的。这表明，采用基于 FPGA 的方法能够比基于标准单元 ASIC的方法更迅速的将新功能推向市场。

TPACK使用其SOFTSILICON方法，提供标准芯片产品 (与ASSP相似 )，发挥了FPGA的优势。通过某些配置

选项预先定义产品功能，以新功能不断更新产品，从而跟上市场的发展。对于 TPO124 OTN 映射器产品，

TPACK 采用了业界成本 低的 40-nm FPGA——Arria II GX 系列，价格足以和 ASSP 供应商的标准单元 ASIC解决方案产品相竞争，甚至更低。

总结

采用 Arria II GX FPGA， Altera 合作伙伴 TPACK 开发实现了 OTN 映射器芯片解决方案，在成本、功耗和

功能上足以和标准单元 ASIC 解决方案相竞争。 Arria II GX FPGA 的存储器逻辑密度优势满足了应用需求，

使得 Arria II GX 系列成为高性价比选择。此外， Arria II GX FPGA 中的 3.75-Gbps 收发器通道非常适合关

键的客户侧端口速率，例如 GbE、 OC-12/OC-3 和光纤通道等。 TPO124 等产品采用基于低成本 40-nm FPGA或者HardCopy ASIC技术，创新的开发人员能够灵活的提供成本和功耗低于标准单元ASIC解决方案的

半导体产品。

详细信息

■ Arria II GX FPGA 系列：www.altera.com/products/devices/arria-fpgas/arria-ii-gx/aiigx-index.jsp

■ TPACK OTN 映射器：www.tpack.com/solutions-and-products/smartpack-products/p-ocket-otn-mappers.html

■ 理解 SOFTSILICON：www.tpack.com/products/softsilicon.html

致谢

■ Thomas P. Rasmussen，产品线管理副总裁， TPACK。

■ Martin S. Won，技术组资深成员， Altera 公司。

6