IR3M92N4

Attachment-1

Sheet No.: OP13026JP

IR3M92N4

アプリケーションノート

目次

１. 概要 P１

２. パッケージ P１

３. 端子配置 P２

４. 絶対最大定格 P２

５. 電気的特性 P３

６. 基本動作 P４

６.１ 電流臨界動作 P４

６.２ 力率改善動作 P５

６.３ 擬似共振動作 P５

６.４ 定電流出力動作 P６

７. ＩＣ各ブロック説明 P７

７.１ 起動回路（ＶＣＣ） P７

７.２ スイッチング回路（ＯＵＴ） P９

７.３ オンタイミング検出回路（ＶＳＥ） P１０

７.４ ピーク電流検出回路（ＩＳＥ） P１２

７.５ 乗算回路（ＦＬ１） P１３

７.６ 誤差増幅回路（ＦＬ２） P１４

７.７ モード判定回路（ＦＵＮＣ） P１５

８ 動作モード設定 P１６

８.１ フライバック動作モード P１７

８.２ 非絶縁動作モード（ステップアップ） P１７

８.３ 非絶縁動作モード（ステップダウン） P１７

８.４ ＰＷＭ調光機能 P１８

９. 保護機能 P１９

９.１ ソフトスタート機能 P１９

９.２ 過熱検出機能 P２０

９.３ ＶＣＣ電源電圧低下検出機能 P２１

９.４ 出力電圧の過電圧検出 P２１

９.５ ＦＥＴ過電流検出機能 P２２

１０. 外付け回路設計例 P２３

１０.１ トランス P２３

１０.２ ＦＥＴ P２４

１０.３ スナバ回路 P２５

１０.４ フィルタ回路 P２６

１０.５ 出力コンデンサ P２６

IR3M92N4

Attachment-1

Sheet No.: OP13026JP

1. 概要

ＩＲ３Ｍ９２Ｎ４は、ＬＥＤ照明に適した定電流出力制御御が実現できます。

動作モードは電流臨界モード制御であり、オン時間一定制御による力率改善機能と、

擬似共振スイッチによる高効率およびＥＭＩ低減が実現できます。

目的に応じて絶縁方式・非絶縁方式のどちらの構成でも使用可能です。

絶縁方式はフライバック方式の構成であり、高力率、高精度な制御が可能です。

非絶縁方式は定電流出力制御の場合、トランスを用いたステップアップ方式もしくは

ステップダウン方式の構成であり、高力率、高精度、高効率な制御が可能であり、

また絶縁タイプに比べ外付け部品の削減によるセットの小型化、低価格化が可能です。

２. パッケージ

① ＯＵＴ

② ＧＮＤ

③ ＩＳＥ

④ ＶＳＥ

⑤ ＦＬ１

⑥ ＦＬ２

⑦ ＦＵＮＣ

⑧ ＶＣＣ

IR3M92N4

Attachment-2

Sheet No.: OP13026JP

３. 端子配置

端子名 説明

１.ＯＵＴ ＭＯＳＦＥＴのゲート制御信号端子

２.ＧＮＤ ＧＮＤ端子

３.ＩＳＥ １次電流検出端子

４.ＶＳＥ 補助巻線電圧検出端子

５.ＦＬ１ エラーアンプ入力端子

６.ＦＬ２ エラーアンプ出力端子

７.ＦＵＮＣ モード設定端子、ＰＷＭ信号入力端子

８.ＶＣＣ ＶＣＣ電源端子

４. 絶対最大定格

電源投入、遮断時を含めていかなる場合も以下の数値を超えないようにして下さい。

以下の数値はＧＮＤを基準とします。Ｔａ＝２５℃

Ｐａｒａｍｅｔｅｒ Ｓｙｍｂｏｌ Ｒａｔｉｎｇ Ｕｎｉｔ Ａｐｐｌｉｅｄ

ｔｅｒｍｉｎａｌ

ＰｏｗｅｒＳｕｐｐｌｙ

Ｖｏｌｔａｇｅ Ｖｃｃ －０．３ ～ ２８．０ Ｖ ＶＣＣ

Ｉｎｐｕｔ Ｔｅｒｍｉｎａｌ

Ｖｏｌｔａｇｅ ＶＩ１ －０．３ ～ ６．０ Ｖ

ＩＳＥ, ＶＳＥ,

ＦＬ１,ＦＬ２,

ＦＵＮＣ

Ｏｕｔｐｕｔ Ｔｅｒｍｉｎａｌ

Ｖｏｌｔａｇｅ ＶＯ１ －０．３ ～ ２８．０ Ｖ ＯＵＴ

Ｏｐｅｒａｔｉｎｇ

Ｔｅｍｐｅｒａｔｕｒｅ ＴＯＰＲ －３０ ～ １００ ℃

Ｓｔｏｒａｇｅ

Ｔｅｍｐｅｒａｔｕｒｅ ＴＳＴＧ －４０ ～ １５０ ℃

IR3M92N4

Attachment-3

Sheet No.: OP13026JP

５. 電気的特性

特に指定の無い場合はＧＮＤ＝ＩＳＥ＝ＶＳＥ＝０Ⅴ、ＶＣＣ＝１６Ⅴ、Ｔａ＝２５℃

(※)設計で保障されており、テストは行われておりません。

Parameter Symbol Min. Typ. Max. Unit Conditions

VCC section

VCC Input Voltage VCC1 10 12 18 V

VCC Startup Current ICC1 ― 30 80 uA VCC=Startup voltage-0.1V

VCC Operating supply current ICC2 ― 1.0 2.0 mA

VCC Turn on threshold Vst 15.5 18.0 20.0 V

VCC Turn off threshold Vuvlo 5.0 6.0 7.5 V

Gate driver section

Output Low Resistance RL ― ― 15 Ω OUT-0.1V

Output High Current IOH 40 ― ― mA OUT<8V

Oscillator section

Frequency fosc 135 210 300 kHz FL2=2.5V

Error Amplifier Section

Reference Voltage VREF 2.94 3.00 3.06 V (※)

Feedback Voltage VFB 873 900 927 mV VSE=1V,ISE=0.3V,FL2=2.5V

Transconductance Gm ― 43 ― uA/V FL1=0.9V

FL2 Operating range Vfl2 0.5 ― 4.0 V

Zero Cross Detect Section

VSE Threshold Voltage VVSE 0.2 0.3 0.4 V FL2=2.5V

FUNC section

Threshold Voltage of Flyback mode VFLY 3.2 ― 4.5 V

Threshold Voltage of StepDown mode VStepD 1.45 ― 2.85 V

Threshold Voltage of Stanby mode Vstby ― ― 0.8 V

Threshold High Voltage of PWM VPWMH 1.45 ― 4.50 V

Threshold Low Voltage of PWM VPWML ― ― 0.8 V

FUNC Bias Current IFUNC 8.7 10.0 12.5 uA

Over Current Protection Section

Threshold Voltage of Flyback VOCP_FLY 1.45 1.60 1.75 V FL2=2.5V

Threshold Voltage of StepDown VOCP_StepD 0.65 0.80 0.95 V FL2=2.5V

Minimum Off Time in OCP tmin 40 70 120 us

Leading edge blanking time tleb1 ― 200 ― ns

Over Voltage Protection Section

Threshold Voltage of VSE VOVP_VSE 1.9 2.1 2.3 V

Threshold Voltage of VCC VOVP_VCC 22 23 24 V

Leading edge blanking time tleb2 ― 600 ― ns

Over Temperature Protection Section

Threshold Temperature TSD 135 150 165 ℃ Junction temperature,(※)

IR3M92N4

Attachment-4

Sheet No.: OP13026JP

６. 動作モード説明

６.１ 電流臨界動作

絶縁フライバック方式の構成を用いた場合、２次側インダクタに流れる電流がゼロになる

タイミングを検出し、ＦＥＴをオンする電流臨界モードで動作します。

非絶縁ステップアップ方式、ステップダウン方式あるいはチョークコイル方式の構成を

用いた場合、１次側インダクタに流れる電流がゼロになるタイミングを検出し、ＦＥＴを

オンする電流臨界モードで動作します。

Primary current

Secondary current

None current

FET ON OFF ON OFF

Fig.1　Critical Current Mode operation

IR3M92N4

Attachment-5

Sheet No.: OP13026JP

６.２ 力率改善動作

誤差増幅回路を用いた制御によって、定常動作ではオン時間がほぼ一定となります。

オン時間が一定であることから、入力電圧に比例してインダクタ電流のピーク値が変化します。

これにより、入力電圧に応じた入力電流波形を得ることができ、力率が改善されます。

di(t) = v(t)* dt／L ・・・同一オン時間では、インダクタのピーク電流は入力電圧に比例します。

ON OFFFET

ＶＩＮ（ＡＣ）

Primary current

ＩＩＮ（ＡＣ）

Fig.2 Improvement of power factor by constant ON time operation.

６.３ 擬似共振動作

インダクタの電流がゼロになるタイミングを検出してＦＥＴをオンする電流臨界モードにて

ＦＥＴを駆動しています。

電流臨界モードで駆動しない場合は、図３の様にインダクタンスのエネルギーを全て放出すると、

ＦＥＴのドレイン電圧にトランス１次側のインダクタンスと寄生容量によるリンギングが発生し、

ＥＭＩとして外部に放出します。

電流臨界モードで動作させる場合は、トランスのエネルギーを全て放出したタイミングを

ＶＳＥ端子にてモニターしており、リンギング波形のほぼ谷でＦＥＴをオン（擬似共振）する

ように動作します。（図４）

そのため、ＥＭＩとして外部放出されるノイズを最小限に抑えることが可能です。

Fig.3 Waveform of FET drain (Not Critical Current Mode)

FET ON FET OFF FET ON FET OFF

Ringing period

FET OFF FET ON FET OFF FET ON FET OFF

Fig.4 Waveform of FET drain (Critical Current Mode)

IR3M92N4

Attachment-6

Sheet No.: OP13026JP

６.４ 定電流出力動作

絶縁フライバック方式の構成の場合、フォトカプラによる２次側（ＬＥＤ）のフィードバックを

用いずに１次側の制御のみで定電流出力が可能です。

図５に示す通り、出力電流の平均値（Ｉｏｕｔ）は２次電流のピーク値（Ｉｐｋ２）と２次側に

電流が流れている時間（Ｔｒｅｓ）によって、表すことができます。

Ｉｏｕｔ＝１／２＊Ｉｐｋ２＊Ｔｒｅｓ／Ｔｃ （１）

ここで、１次電流のピーク値と２次電流のピーク値の関係はトランス巻き線比の関係にあるので、

Ｉｐｋ２＝Ｎｐ／Ｎｓ＊Ｉｐｋ１ （２）

（Ｎｐ＝１次巻き線数、Ｎｓ＝２次巻き線数）

また、Ｔｒｅｓ／Ｔｃは、１次側トランス側に設置された補助巻き線を用いることで、

検出することが可能です。

Ｉｏｕｔ＝１／２＊Ｎｐ／Ｎｓ＊Ｉｐｋ１＊Ｔｒｅｓ／Ｔｃ （３）

非絶縁ステップアップ方式の構成においても、同様にして定電流出力が可能です。

この場合、Ｉｐｋ２＝Ｉｐｋ１となるため、

Ｉｏｕｔ＝１／２＊Ｉｐｋ１＊Ｔｒｅｓ／Ｔｃ （４）

となります。

Fig.5　Constant current output control

Ｉｐｋ１

Ｉｐｋ２

Ｔｒｅｓ

Ｔｃ

Ｉｏｕｔ

Ｉｏｕｔ＝１／２＊Ｉｐｋ２＊Ｔｒｅｓ／Ｔｃ

Primary current

Secondary current

また非絶縁ステップダウン方式の構成においては、ステップアップ方式と同様に

Ｉｐｋ２＝Ｉｐｋ１であり、Ｔｒｅｓ／Ｔｃ＝１となる様に設定を行うと、

Ｉｏｕｔ＝１／２＊Ｉｐｋ１ （５）

となります。（図６）

Fig.6 Constant current output control

Primary current(Secondary current)

Ｉｐｋ１=Ipk2

Ｉｏｕｔ＝１／２＊Ｉｐｋ1

Ｉｏｕｔ

IR3M92N4

Attachment-7

Sheet No.: OP13026JP

７. ＩＣ各ブロック説明

７.１ 起動回路（ＶＣＣ）

ＶＣＣの電圧が起動電圧Ｖｓｔａｒｔ１８Ｖ（ｔｙｐ）に達すると、ＦＥＴをスイッチングする

動作が開始します。

ＡＣ電圧投入後、ＶＩＮからＲｓｔａｒｔを介して、Ｃｖｃｃに電流が供給されＶＣＣの電圧が

上昇します。

ＶＣＣが起動電圧に達するまでの時間Ｔｓｔａｒｔは、下記の通りとなります。

Ｔｓｔａｒｔ＝Ｃｖｃｃ＊Ｖｓｔａｒｔ／（Ｉ１－Ｉ２） （６）

ここで、Ｉ２はＩＣ側で消費される電流、Ｉ１はＶＩＮからＲｓｔａｒｔを介して供給される

電流であり、

Ｉ２＝（ＶＩＮ－ＶＣＣ）／Ｒｓｔａｒｔとなります。

式をまとめると下記の通りになります。

Ｔｓｔａｒｔ＝Ｃｖｃｃ＊Ｖｓｔａｒｔ／（（ＶＩＮ－ＶＣＣ）／Ｒｓｔａｒｔ－Ｉ２） （７）

また、Ｒｓｔａｒｔにおける損失は下記の通りとなります。

Ｒｓｔａｒｔの損失＝（ＶＩＮ－ＶＣＣ）＾２／Ｒｓｔａｒｔ （８）

ここで具体的な数値を当てはまると、 Ｖｓｔａｒｔ＝１８Ｖ、ＶＣＣ＝１８Ｖ、Ｉ２＝３０ｕＡ、

Ｃ２＝１０ｕＦ、Ｒｓｔａｒｔ＝２５０ｋΩ、ＶＣＣ＝２０Ｖ、ＶＩＮ＝１００Ｖとした場合、

Ｔ＝１０ｕＦ＊１８Ｖ／（（１００Ｖ－１８Ｖ）／３００ｋΩ－３０ｕＡ）

＝０．７４ｓ

Ｒｓｔａｒｔの損失＝（１００－１８）＾２／３００ｋΩ

＝２３ｍＷ

起動を高速化するためには、Ｒｓｔａｒｔを小さくする必要がありますが、損失が大きくなる

デメリットがあります。

VCC

Ｒｓｔａｒｔ

Ｃ２

L1

FET

Ｒ１３Ｃ４

Ｄ４

ＣｖｃｃLeak current before start-up

Ｉ２＝30uA（typ）

VIN

Ｉ１＝（ＶＩＮ－ＶＣＣ)／Ｒｓｔａｒｔ

Fig.7 Start-up time

Start-up timel ＝

ＣＶｃｃ＊Ｖｓｔａｒｔ／（（ＶＩＮ－ＶＣＣ）／ＲＳｔａｒｔ―Ｉ２）

ＢＤ

Ｒｃｓ

Ｌｐ LED

Ｄ３

ＬｓＲ２０ Ｃｏｕｔ

18V

+

-ＳｔａｒｔＵｐ

6V

-

+ＵＶＬＯ

5V

Regulator

IR3M92N4

Attachment-8

Sheet No.: OP13026JP

ＶＣＣに接続された容量（Ｃｖｃｃ）は、ＩＣが起動しＦＥＴのスイッチングが開始してから、

補助巻き線からのフィードバック電圧（ＶＡＵＸ）がＵＶＬＯ電圧６Ｖ（ｔｙｐ）を超えるまで、

ＶＣＣ電圧がＵＶＬＯ電圧を下回らないように保持するために、十分な値を設定する必要があります。

ＵＶＬＯ６＝（ＶＡＵＸ－ＶＤ２）＝（Ｎａ／Ｎｓ）＊（ＶＬＥＤ－ＶＤ３） （９）

ここでは、ＶＤ２はＤ２ダイオードの電圧降下、ＶＤ３はＤ３ダイオードの降下電圧です。

RｓｔａｒｔC２

L1

FET

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

Ｃｖｃｃ

VIN

Fig.8 VCC power supply circuit from auxiliary winding

AUX

ＢＤ

Ｌｐ ＬｓＲ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３ＶＡＵＸ

ＶＬＥＤ

ＶＤ２

ＶＤ３

VCC

18V

+

-ＳｔａｒｔＵｐ

6V

-

+ＵＶＬＯ

5V

Regulator

Ｎａ／Ｎｓ

IR3M92N4

Attachment-9

Sheet No.: OP13026JP

７.２ スイッチング回路（ＯＵＴ）

ＦＥＴのゲートにＯＵＴ端子を接続します。

ＶＳＥが０．３Ｖを下回ると、遅延時間２００ｎｓ（ｔｙｐ）後に、ＯＵＴがＨｉになり、

ＦＥＴをオンします。

そして、誤差増幅器（ＥＡＭＰ）の出力電圧（ＦＬ２の電圧値）に応じた時間と遅延時間

２００ｎｓ（ｔｙｐ）とを足し合わせた時間がＦＥＴのオン時間となります。

OUT

ISE

VSE

DRV

VCC

VCC

5V

Regulator

3V

Regulator

Multiplier

+

-

-

+

0.3V

-

+5V

Ibias

2.66pF

S

R

QDelay

-

+

0.9V 2.1V

+

-OVP

1.6V

+

-OCP

EAMP

FL2 FL1GND

CFL2 CFL1

Peak Hold

AMP

Logic signal

Analog signal

RｓｔａｒｔC２

L1

FET

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

VIN

Fig.9 FET switching circuit (OUT)

ＢＤ

Ｌｐ ＬｓＲ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３

CFL2 CFL1

Ｃｖｃｃ

VCC

200ns

Voltage of FL2 set

ON period

Detect VSE goes

down below 0.3V.

Ramp up

Turn on ＦＥＴ

Turn off ＦＥＴ

ＦＥＴのオンタイミング＝ＶＳＥが０．３Ｖ以下を検出してから遅延２００ｎｓ後

ＦＥＴのオン時間＝ＦＬ２の電圧値に応じた時間＋遅延２００ｎｓ

※ＦＬ２の電圧に応じた時間は７．６ＦＬ２の項目を参照

IR3M92N4

Attachment-10

Sheet No.: OP13026JP

７.３ オンタイミング検出回路（ＶＳＥ）

ＦＥＴがオフすると、ＦＥＴのドレイン電圧が上昇し、巻き線比に応じた電圧が２次側および

補助側に発生します。

２次側電圧がＶＬＥＤ＋ＶＤ３を超えると、ＬＥＤ側に電流が流れ始め、補助巻き線には

（ＶＬＥＤ＋ＶＤ３）＊Ｎａ／Ｎｐの電圧が発生します。

２次側に流れる電流がゼロになると、２次側の電圧が低下するとともに補助側の電圧が低下します。

ＶＳＥ端子は、補助側の電圧低下を検出して次のオンタイミングを検出することと、

２次側に電流が流れている期間（Ｔｒｅs）を検出することを目的としています。

ＦＥＴのオフタイミングから６００ｎｓ（ｔｙｐ）のリーディング・エッジ・ブランキング時間を

経過した後、ＶＳＥの電圧が０．３Ｖを下回るとＦＥＴのオンタイミング動作になります。

ここでのリーディング・エッジ・ブランキングは、ＦＥＴオフタイミングからＶＳＥ電圧が

安定するまでの期間をマスクすることを目的としています。

実際には、２次側電流がゼロになり、ＶＳＥ端子が減少し始めてからＶＳＥが０．３Ｖ以下を

検出するまでの誤差時間が発生します（ΔＴ）。それによって、出力電流の制御において誤差が

生じる可能性があります。

Ｉｏｕｔ＝１／２＊Ｎｐ／Ｎｓ＊Ｉｐｋ1＊（Ｔｒｅｓ＋ΔＴ）／Ｔｃ （１０）

Fig.10 VSE waveform

Primary curent

Secondary current

OUT

VSE 0.3V

ＬＥＢ（ＶＳＥ）600ns 600ns

Tres

Ｔｃ

ΔTError of Tres

IR3M92N4

Attachment-11

Sheet No.: OP13026JP

ＦＥＴがオンすると１次側の両端電圧の巻き線比に応じた電圧が２次側および補助側で発生します。

その際の補助側電圧は-ＶＩＮ*Ｎｓ／Ｎｐの負電圧が発生し、ＶＳＥ端子には

－ＶＩＮ*Ｎｓ／Ｎｐ＊Ｒｏｖｐ２／（Ｒｏｖｐ１＋Ｒｏｖｐ２）の負電圧が発生しますが、

負電圧が発生する期間において、ＶＳＥとＧＮＤをショートされるスイッチがオンして負電圧の

発生を抑制する機能を持っています。

ＶＳＥ－ＧＮＤショートＳＷがオンになる条件は、①ＯＵＴ=Ｈｉもしくは

②リーディング・エッジ・ブランキング（ＬＥＢ）＝ＬｏおよびＶＳＥ＜０．３Ｖです。

また、ＶＳＥ－ＧＮＤショートＳＷがオフになる条件は、

ＯＵＴ＝ＬｏおよびＶＳＥ＞０．３Ｖです。

ＶＳＥ-

+

０．３Ｖ

Fig.11 VSE-GND short SW

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３ＶＣＣ

Short VSE-GND by SW and minimize the negative voltage of VSE

ON：ＯＵＴ＝Ｈｉ　ｏｒ　（ＶＳＥ＜０．３Ｖ　＆　ＬＥＢ＝Ｌｏ）

OFF：ＯＵＴ＝Ｌｏ　＆　ＶＳＥ＞０．３Ｖ

Ｌｏｇｉｃ

ＬｓＬｐ

ＦＥＴ

Ｒｃｓ

Turn ON FET

ＶＩＮ

ＶＩＮ

ーＶＩＮ＊Ｎｓ／Ｎｐ

ーＶＩＮ＊Ｎａ／Ｎｐ

ーＶＩＮ＊Ｎａ／Ｎｐ＊Ｒｏｖｐ２／（Ｒｏｖｐ１＋Ｒｏｖｐ２）

ＳＷ（ＶＳＥ－ＧＮＤ）

ＯＵＴ

ＯＵＴ

ＶＳＥ

ＳＷ（ＶＳＥ－ＧＮＤ）

２００ｎｓ ２００ｎｓ

0.3V

ＬＥＢ（ＶＳＥ）600ns 600ns

Fig.12 Waveform of VSE – GND short SW

OFF ON OFF ON

IR3M92N4

Attachment-12

Sheet No.: OP13026JP

７.４ ピーク電流検出回路（ＩＳＥ）

ＩＳＥ端子は、ＦＥＴがオンしている期間において発生する１次側電流のピーク値を

検出することを目的としています。

ＦＥＴのソースにＩＳＥ端子を接続し、ＦＥＴのソースとＧＮＤ間に電流検出抵抗Ｒｃｓを

接続します。

ＩＳＥのピーク値を検出するタイミングはＯＵＴがオフになる２００ｎｓ手前からＯＵＴが

オフになるタイミングまでの期間となります。ＦＥＴがオフしている期間はピーク値を保持します。

ISE+

-

Sampling

AMP(x3) FET

Ｌｐ

ＲｃｓPeak Hold

circuit output

Fig.13 Peak detecting circuit of primary current

Primary current（ISE）

Sampling period

Peak Hold circuit output

Fig.14 Peak detecting waveform of primary current

200ns 200ns

OUT

IR3M92N4

Attachment-13

Sheet No.: OP13026JP

７.５ 乗算回路（ＦＬ１）

ＦＬ１は乗算回路（Ｍｕｌｔｉｐｌｉｅｒ）の出力端子であり、誤差増幅回路（ＥＡＭＰ）の

非反転入力端子となります。

ピークホールド回路の出力値 ＶＨＯＬＤ＝Ｉｐｋ１＊Ｒｃｓとなり、乗算回路において

ＶＨＯＬＤの値はＴｒｅｓ／Ｔｃの比に分圧されます。

ＶＦＬ１＝Ｉｐｋ１＊Ｒｃｓ＊Ｔｒｅｓ／Ｔｃ （１１）

ＶＦＬ１＜Ｖｒｅｆの場合、ＥＡＭＰの出力を増加させ、ＦＥＴのオン時間を増加することで、

Ｉｐｋ１が増加し、ＶＦＬ１がＶｒｅｆに近づきます。

また、ＶＦＬ１＞Ｖｒｅｆの場合、ＥＡＭＰの出力を減少させＦＥＴのオン時間を

減少することで、Ｉｐｋ１が減少し、ＶＦＬ１がＶｒｅｆに近づきます。

つまり、誤差増幅器回路（ＥＡＭＰ）によりＶＦＬ１がＶｒｅｆになるように制御され、

ＶＦＬ１＝Ｖｒｅｆ＝Ｉｐｋ１＊Ｒｃｓ＊Ｔｒｅｓ／Ｔｃとなり、

Ｉｏｕｔ＝１／２＊Ｎｐ／Ｎｓ＊Ｉｐｋ１＊Ｔｒｅｓ／Ｔｃ

＝１／２＊Ｎｐ／Ｎｓ＊Ｖｒｅｆ／Ｒｃｓ （１２）

この式より回路定数（Ｎｐ、Ｎｓ、Ｒｃｓ）によってＬＥＤ出力電流が決まります。

ISE+

-

AMP

FET

Ｌｐ

Ｒｃｓ

Multiplier-

+

0.3V

-

+

ＶＲＥＦ＝0.9V

EAMP

FL1

ＶＳＥ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

ＶＨＯＬＤ＝3*(Ｉｐｋ１＊Ｒｃｓ)

Ｄｕｔｙ＝Ｔｒｅｓ／ＴＣ

Ｉｐｋ１＊Ｒｃｓ＊Ｔｒｅｓ／Ｔｃ

CFL1

Fig.15 Multiplier (FL1)

また、非絶縁ステップアップ構成の場合は、Ｎｐ＝Ｎｓ＝１となるため下記の様になります。

Ｉｏｕｔ＝１／２＊Ｖｒｅf／Ｒｃｓ （１３）

ＣＦＬ１はある程度大きいと安定した制御が可能です。

ＣＦＬ１が大きすぎると、起動時のＦＬ２オーバーシュートが大きくなり、

出力電流のオーバーシュートが大きくなります。

以下の推奨条件にてご使用下さい。

推奨：０．１ｕＦ≦ＣＦＬ１≦０．４７ｕＦ、ＣＦＬ１≦ＣＦＬ2

IR3M92N4

Attachment-14

Sheet No.: OP13026JP

７.６ 誤差増幅回路（ＦＬ２）

ＦＬ２は誤差増幅器（ＥＡＭＰ）の出力端子です。

ＦＬ２端子の電圧値がＦＥＴのオン時間を決定します。オン時間は図１７に示すように、

オン時間＝２．６６ｐＦ＊ＶＦＬ２／Ｉｂｉａｓ （１４）

Ｉｂｉａｓは２ｕＡとなり、ＶＦＬ２の変動範囲は０．５Ｖから４．５Ｖですので、オン時間は

０．６６ｕｓ～６．００ｕｓとなります。

-

+5V

ibias

2.66pF

-

+

0.9V

EAMP

FL2

CFL2

Voltage of FL2 sets FET ON period.

ON period = 2.66pF * VFL2 / Ibias

Ramp up from FET

ON timing

FL1

CFL1

Voltage range of FL2

0.5V – 4.5V

Fig.16 FET ON period control by error amplifier

FL2 (voltage)

FET o

n pe

riod

0.5V 4.5V

6.00us

0.66us control range

Fig.17 Relation between FL2 voltage and FET on period

ＦＬ２出力は上限電圧４．５Ｖでクランプされ、そのためオン時間はそれ以上にならないため、

電源電圧が急激に低下した場合の入力電流を抑えることでブラウンアウト機能を実現します。

ＡＣ周期に対してオン時間が一定となるように、ＣＦＬ２を決定します。

ＣＦＬ２はある程度、大きいと安定した制御が可能です。

ＣＦＬ２が大きすぎると、起動時にＬＥＤ電流が流れるまでに必要な時間が多くなります。

IR3M92N4

Attachment-15

Sheet No.: OP13026JP

７.７ モード判定回路（ＦＵＮＣ）

ＦＵＮＣ端子によって、動作モードを判定することが出来ます。

ＦＵＮＣ端子が３．２Ｖ以上にてフライバック動作モードになります。

ＦＵＮＣ端子は１０ｕＡの定電流によってプルアップされていますので、端子をオープンに

することでフライバックモードになります。

ステップダウンモードとして使用する場合は、端子とＧＮＤとの間に２００ｋΩを接続して

下さい。

接続される抵抗は、ばらつき５％以内、温度特性１００ｐｐｍ／℃以内の精度を許容しますが、

ばらつき１％以内、温度特性１００ｐｐｍ／℃以内の精度を推奨します。

スタンバイモードとして使用する場合は、端子をＧＮＤに設定して下さい。

ここでスタンバイモードは、ＶＣＣ電圧が起動電圧まで達すれば動作開始しますが、

スイッチング動作を行わないため、ＶＣＣ電圧が低下します。ＶＣＣ電圧がＵＶＬＯまで

低下すると再起動するシーケンスを繰り返します。

ＦＵＮＣ端子電圧 端子設定 動作モード

４．５Ｖ＞ＦＵＮＣ＞３．２Ｖ

２．８５Ｖ＞ＦＵＮＣ＞１．４５Ｖ

０．８Ｖ＞ＦＵＮＣ

オープン

２００ｋΩ

ＧＮＤ

フライバック

ステップダウン

スタンバイ

3V

FUNCTION

+

-

Fig.18　Mode detection by FUNCTION pin

10uA

1V/1.3V

-

+

Mode detection time

S

R

QFlyBack

mode

Stanby

mode

IR3M92N4

Attachment-16

Sheet No.: OP13026JP

８. 動作モード設定

様々な動作モードに対応しており、下記の端子設定によりモード設定が可能となります。

絶縁方式・非絶縁方式のどちらの構成でも使用可能です。

絶縁方式はフライバック方式の構成であり、非絶縁方式はトランスを用いたステップアップ方式

もしくはステップダウン方式の構成にも対応しています。

絶縁／非絶縁 モード 端子設定

ＦＬ１ ＦＬ２ ＦＵＮＣ

絶縁 フライバック ０．１～１ｕＦ ０．２～２ｕＦ ＯＰＥＮ

非絶縁 ステップアップ ０．１～１ｕＦ ０．２～２ｕＦ ＯＰＥＮ

非絶縁 ステップダウン ０．１～１ｕＦ ０．２～２ｕＦ ２００kΩ

絶縁／非絶縁 スタンバイ － － ０Ｖ

IR3M92N4

Attachment-17

Sheet No.: OP13026JP

８.１ フライバック方式

絶縁方式のフライバック方式を用いる場合は、図１９の構成となります。

ＲｓｔａｒｔC２

Ｌ１

ＦＥＴ

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

Ｃｖｃｃ

ＶＩＮ

ＶＣＣＡＵＸ

ＢＤ

Ｌｐ Ｌｓ

Ｒ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３ＯＵＴ

ＩＳＥＶＳＥ

～ＡＣ

Ｃ１

Fig.19　ＦＬＹＢＡＣＫ

８.２ 非絶縁方式（トランス：ステップアップ方式）

非絶縁方式のステップアップ方式を用いる場合は、図２０の構成となります。

フライバック方式と比べ、スナバ回路が不要となり、Ｌｐのリーケージインダクタンスによる

損失が無くなります。

ＲｓｔａｒｔC２

Ｌ１

ＦＥＴ

ＬＥＤ

Ｄ３

Ｃｖｃｃ

ＶＩＮ

ＶＣＣＡＵＸ

ＢＤ

Ｌｐ

Ｒ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３ＯＵＴ

ＩＳＥＶＳＥ

～ＡＣ

Ｃ１

Fig.20 Step-up（non-insulated)

８.３ 非絶縁方式（トランス：ステップダウン方式）

非絶縁方式のステップダウン方式を用いる場合は、図２１の構成となります。

ステップアップ方式と比べ、ＬＥＤに流れるピーク電流を抑えることができます。

ＲｓｔａｒｔC２

Ｌ１

ＦＥＴ

ＬＥＤ

Ｄ３

Ｃｖｃｃ

ＶＩＮ

ＶＣＣＡＵＸ

ＢＤ

Ｌｐ

Ｒ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３ＯＵＴ

ＩＳＥＶＳＥ

～ＡＣ

Ｃ１

Fig.21 step-down(non-insulated)

IR3M92N4

Attachment-18

Sheet No.: OP13026JP

８.４ ＰＷＭ調光機能

ＩＲ３Ｍ９２Ｎ４では、ＦＵＮＣ端子に入力されるＰＷＭ信号に応じて、ＬＥＤ出力電流を

調整できます。

７．７モード判定に示すモード判定シーケンスの後にＰＷＭ制御信号を入力して下さい。

ＦＵＮＣ端子のＰＷＭ信号の入力条件は下記の通りとなります。

ＦＵＮＣ ＰＩＮ ｓｅｔｔｉｎｇ （＠１ｋＨｚ） Ｄｉｍｍｉｎｇ ｒｅｓｕｌｔ

４．５Ｖ＞Ｆｕｎｃｔｉｏｎ＞1.４５Ｖ

０．８Ｖ＞Ｆｕｎｃｔｉｏｎ

Ｏｕｔ ｐｉｎ: ｓｗｉｔｃｈｉｎｇ

Ｏｕｔ ｐｉｎ: ＯＦＦ（※２）

（※２）ＯＵＴ：Ｌの期間はＦＬ１、ＦＬ２の値を保持し、

ＰＷＭ調光時のスイッチングオンパルスを一定に保ちます。

ＰＷＭ調光機能を用いる場合、トランスやコイルなどから音鳴りが発生する可能性が

ありますので、十分注意して下さい。

2 5 W 　 P W M D i m m e r 　 ＠ 1 ｋ H ｚ

0 . 0 %

1 0 . 0 %

2 0 . 0 %

3 0 . 0 %

4 0 . 0 %

5 0 . 0 %

6 0 . 0 %

7 0 . 0 %

8 0 . 0 %

9 0 . 0 %

1 0 0 . 0 %

0 10 20 30 40 50 60 70 80 90 100

D u t y ( % ) @ 1 k H Z

Io

r

at

io

(％

)

A C 1 0 0 V

A C 2 3 0 V

PWM

PWM

(@1kHz)

AC

H : More than 2.0V

OUT

（FET gate)

ISE

（FET current)

OUT

（FET gate)

L : Less than 1.0V

IR3M92N4

Attachment-19

Sheet No.: OP13026JP

９. 保護機能

９.１ ソフトスタート機能

起動時において、ソフトスタート動作に従ってスイッチング動作を行います。

下記に示すオン時間、オフ時間の動作をＳｔａｒｔｕｐＯＫ判定されるまで継続します。

オン時間：ＩＳＥ＝０．６ＶもしくはＴｏｎ（ｍａｘ）＝６ｕｓ

オフ時間：ＶＳＥ＞２０ｍＶ（臨界動作）、Ｔｏｆｆ（ｍｉｎ）＝１２ｕｓ以上

ＳｔａｒｔｕｐＯＫ判定条件：ＶＳＥ＞０．８Ｖ

また、非絶縁ステップダウンモードの場合にソフトスタート条件を下記の通りとなります。

オン時間：ＩＳＥ＝０．３ＶもしくはＴｏｎ（ｍａｘ）＝６ｕｓ

オフ時間：ＶＳＥ＝２０ｍＶ（臨界動作）、Ｔｏｆｆ（ｍｉｎ）＝１２ｕｓ以上

ＳｔａｒｔｕｐＯＫ判定条件：ＶＳＥ＞０．８Ｖ

ソフトスタート ＳｔａｒｔｕｐＯＫ判定

フライバックモード、

ステップアップモード

オン：ＩＳＥ＝０．６Ｖ、

Ｔｏｎ（ｍａｘ）＝６ｕｓ

オフ：ＶＳＥ＝２０ｍＶ（臨界動作）、

Ｔｏｆｆ（ｍｉｎ）＝１２ｕｓ

ＶＳＥ＝０．８Ｖ

ステップダウンモード

オン：ＩＳＥ＝０．３Ｖ、

Ｔｏｎ（ｍａｘ）＝６ｕｓ

オフ：ＶＳＥ＝２０ｍＶ（臨界動作）、

Ｔｏｆｆ（ｍｉｎ）＝１２ｕｓ

ＶＳＥ＝０．８Ｖ

Fig.22 Softstart

OUT

ISE

VSE

STARTUPOK detectinVSE >0.8V

ISE = 0.6Vor Ton=6us

Toff > 12us

FET ON detection voltageVSE < 20mV

IR3M92N4

Attachment-20

Sheet No.: OP13026JP

９.２ 過熱検出機能

ジャンクション温度が１５０℃を超えた場合、過熱検出保護（ＯＨＰ）機能が働き、

下記の動作を行います。

・ＩＣシャットダウン（ＯＵＴをＬｏ、制御回路を停止）

・ＦＬ２に接続される容量（ＣＦＬ２）を放電

・ＶＣＣに接続されるＣｖｃｃ容量を放電

・ＶＣＣ電圧がＵＶＬＯ（６Ｖ）まで下がると、ＶＣＣ容量の放電が停止します。

回路ブロックにおいて、フェイルセーフの動作順序を図２３に示します。

OUT

ISE

VSE

DRV

VCC

VCC

5V

Regulator

3V

Regulator

Multiplier

+

-

-

+

0.3V

-

+5V

2uA

2.66pF

S

R

QDelay

-

+

0.9V

2.1V

+

-OVP_VSE

1.6V

+

-

③OCP

(OFF time > 60us）

EAMP

FL2 FL1GND

CFL2 CFL1

Peak Hold

AMP

Logic signal

Analog signal

RｓｔａｒｔC２

L1

FET

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

VINＢＤ

Ｌｐ ＬｓＲ２０ Ｃｏｕｔ

Ｒｃｓ

Ｌａ

Ｒｏｖｐ１

Ｒｏｖｐ２

Ｄ２Ｒ３

Ｃｖｃｃ

VCC

２００ｎｓ

②ＯＨＰFail Safe

Logic

①OVP_VCC&VSE

ＬＥＢ

２００ｎｓ

ＬＥＢ

６００ｎｓ

3kΩ

1kΩ

23V：OVP_VCC

18V：Startup

6V：UVLO

+

-

OUT turn off

VCC discharg

FL2 discharge

VCC discharge until VCC

reach UVLO voltage

Ｒ

２Ｒ

Fig.23　FailSafe

IR3M92N4

Attachment-21

Sheet No.: OP13026JP

９.３ ＶＣＣ電源電圧低下検出機能

ＶＣＣ電圧の低下や、ＶＣＣ端子のＧＮＤショート等が原因で、ＶＣＣ電圧が

６Ｖ（ｔｙｐ）以下となった場合にＩＣの動作を停止します。

ＶＣＣが起動電圧１８Ｖ以上になるとＩＣの動作を再開します。

Fig.24 UVLO detection sequence

ＶＣＣ

ＯＵＴ

ＵＶＬＯ（6V）

ＳｔａｒｔＵｐ（18Ｖ）

Stop operationLeak of IC（30uA)

Start operation

Current supplies from VIN and VCC arise

９.４ 出力電圧の過電圧検出

過電圧判定電圧（Ｖｏｖｐ）を判定した場合、下記の動作を行います。

・ＩＣシャットダウン（ＯＵＴをＬｏ、制御回路を停止）

・ＦＬ２に接続される容量（ＣＦＬ２）を放電

・ＶＣＣに接続されるＣｖｃｃ容量を放電

・ＶＣＣ電圧がＵＶＬＯ（６Ｖ）まで下がると、ＶＣＣ容量の放電が停止します。

フェイルセーフ回路を図２３に示します。

過電圧検出はＶＣＣ（２２．７Ｖ（ｔｙｐ））以上（式１５）かつ

ＶＳＥ（２．１Ｖ（ｔｙｐ））以上（式１６）を満たす必要があります。

V S EO V PV S EO V P VR o v pR o v pR o v pNaNsV __ *2/)21(*/ （１５）

V C CO V PV C CO V P VNaNsV __ */ （１６）

ＶＳＥによる過電圧検出条件はＯＵＴがＬｏになるタイミングから

リーディング・エッジ・ブランキング（ＬＥＢ）６００ｎｓ（ｔｙｐ）の期間、

ＯＶＰ検出がマスクされます。（図２５） ※Ｖｏｖｐ＿ｖｓｅはＶＳＥの過電圧判定値、Ｖｏｖｐ＿ｖｃｃはＶＣＣの過電圧判定値

Fig.25　ＯＶＰ detection

ＯＵＴ

ＶＳＥ

2.1V

ＬＥＢ（ＶＳＥ） ６００ｎｓ ６００ｎｓ

ＯＶＰ(VSE)detection

OVP is not detected because it is LEB period

Shut down

ＶＣＣ22.7V

ＯＶＰ(VCC) detection

IR3M92N4

Attachment-22

Sheet No.: OP13026JP

９.５ ＦＥＴ過電流検出機能

ＦＥＴのオン時電流を観測し、過電流判定電圧（Ｖｏｃｐ）以上に上昇すると過電流と判定し、

下記の動作を行います。

・ＯＵＴをＬにして、ＦＥＴのスイッチングを停止します

・ＩＣはシャットダウンしません

・オフ時間を強制的に６７ｕｓ（ｔｙｐ）とします

過電流検出はＩＳＥ端子の電圧１．６Ｖ（ｔｙｐ）によって判定されます。

また、ＯＵＴがＨｉになるタイミングからリーディング・エッジ・ブランキング（ＬＥＢ）

２００ｎｓ（ｔｙｐ）の期間、ＯＣＰ検出がマスクされます。（図２６）

Fig.26 OCP detection

ＩＳＥ

ＬＥＢ（ＩＳＥ）

ＯＵＴ

200ns 200ns 200ns

ＯＣＰ is detected

OFF period more than 67us

200ns

OCP is not detected because it is LEB period

IR3M92N4

Attachment-23

Sheet No.: OP13026JP

１０. 外付け回路設計例

１０.１ トランス

外付け回路設計において、第１にＡＣ電源の入力仕様を決めます

ＶＡＣ：８５Ｖ（ｍｉｎ）～２６５Ｖ（ｍａｘ）

ＶＡＣ（ｍｉｎ）においてオン時間が６ｕｓになるように、トランス１次側の

インダクタンス値（Ｌｐ）を決めます。

Ｌｐ＝ＶＡＣ（ｍｉｎ）＊Ｔｏｎ／Ｉｐ （１７）

ここで、Ｄｕｔｙを５０％とした場合、ＡＣ入力電流ＩＡＣ＝Ｉｐ／４になるので、

Ｉｐ＝４＊Ｐｉｎ／ＶＡＣ（ｍｉｎ） （１８）

ＩＡＣ＝Ｉｐ／４ （１９）

OnDuty = 50%

Fig.27

Ip IpIAC = Io/4

変換効率ηとすると、Ｐｉｎ＝Ｐｏｕｔ／η （２０）

ＶＡＣ（ｍｉｎ）＝８５Ｖ、Ｔｏｎ＝６ｕｓ、Ｐｏｕｔ＝６．４Ｗ，

変換効率η＝８５％とした場合、

Ｐｉｎ＝６．４Ｗ／８５％＝７．４３Ｗ

Ｉｐ＝４＊７．４３Ｗ／８５Ｖ＝０．３５Ａ

Ｌｐ＝８５Ｖ＊６ｕｓ／０．３５Ａ＝１．３７㎡Ｈ

・１次巻き線

Ｎｐ＝ＶＡＣ（ｍｉｎ）＊Ｔｏｎ（ｍａｘ）／（Ａｅ＊ＢＴ） （２１）

ここで、Ｖｉｎ（ｍｉｎ）＊Ｔｏｎ（ｍａｘ）かＶｉｎ（ｍａｘ）＊Ｔｏｎ（ｍｉｎ）の

大きい値を使用する。

ここでのＡｅはトランスコアの実効面積、ＢＴは飽和磁束密度です。

ＥＥ1５ コアを使用(Ａｅ＝１５ｍｍ２)し、飽和磁束密度ＢＴ＝３２０ｍＴ として計算すると

Ｎｐ＝８５Ｖ＊√２＊６ｕｓ／（１５ｍｍ２＊３２０ｍＴ）

＝１５０．３

Ｎｐは上記以上の値を設定する。

・Ｎｓ（２次巻き線）

Ｎｓ＝Ｎｐ＊Ｖｏｕｔ／ＶＡＣ（ｍｉｎ） （２２）

Ｎｐ＝１５０、Ｖｏｕｔ＝３５．５Ｖ、ＶＡＣ（ｍｉｎ）＝８５Ｖとすると、

Ｎｓ＝１５０＊３５．５Ｖ／８５Ｖ＝６２．６

Ｎｓ＝６３とする。

・Ｎａ（補助巻き線）

ＶＣＣ電圧が約１６Ｖとなるように設定する。

Ｎａ＝Ｎｓ＊ＶＣＣ／Ｖｏｕｔ （２３）

＝６３＊１６Ｖ／３５．５Ｖ＝２８．４

Ｎａ＝２８とする。

IR3M92N4

Attachment-24

Sheet No.: OP13026JP

・巻き形状

１次側トランスと補助側トランスの結合の度合いによって、１次側の電圧変動が補助側に

影響を及ぼします。

気になるようでしたら、結合を弱める巻き方で対応することも可能です。

Fig.27 Strengh of coupling between primary winding and auxiliary winding for each winding form of auxiliary winding.

Winding in center Winding on one side

Strength of coupling

Winding in whole(in same intervals)

１０.２ ＦＥＴ

トランス１次側のピーク電流および、ＦＥＴオフ時のドレイン電圧の上昇値に対して、

十分マージンを持つＦＥＴを使用下さい。

ＦＥＴのゲートがＨｉからＬｏに遷移した際に、ＦＥＴのゲートとソース間の寄生容量により

ソースにマイナスサージが入りますが、ＩＣ回路にて対策しています。

OUT

ISE+

-

Peak Hold

AMP

FET

Ｒｃｓ

ＯＵＴ：Ｈｉ→Ｌｏ

Negative surge occurs

Leak occurs and

malfunction

occurs.

C13 conpensate charge

corresponding to negative surge

Fig.28 Counter measure against negative surge

IR3M92N4

Attachment-25

Sheet No.: OP13026JP

１０.３ スナバ回路

絶縁フライバックの構成の場合、トランスの未結合による漏れインダクタンス

（リーケージインダクタンス）によるエネルギーを１次側で消費する必要があります。

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

Ｌｐ ＬｓＲ２０ Ｃｏｕｔ

Ｌｌ

Inductance of imperfect

magnetic coupling

The energy is

consumed at

snubber circuit

Fig.29 Snubber circuit

トランス１次側でためたエネルギーが放出されない、ドレイン電圧の跳ね上がりのピーク値を

抑えるために、最適なＣ４とＲ１３を設定します。

Primary current

ＯＵＴ

Secondary current

Drain of FET

Current of snubber circuit

ＬＥＤＲ１３C４

Ｄ４

Ｄ３

Ｌｐ ＬｓＲ２０ Ｃｏｕｔ

Ｌｌ

Inductance of imperfect

magnetic coupling

Current of

snubber circuit

Fig.30 Drain voltage rising caused by leakage inductance

ISE

ＲｃｓPrimary

current

Secondary

current

Drain voltage rising

Current of leakage inductance flows in to

snubber circuit and the drain voltage rises.

IR3M92N4

Attachment-26

Sheet No.: OP13026JP

１０.４ フィルタ回路

ＥＭＩを確認しながら、Ｌ１、Ｃ２の定数を決めます。

Ｌ１とＣ２によるローパスフィルタのカットオフ周波数は、

ｆｃ＝１／（２π√（Ｌ１＊Ｃ２）） （２４）

C２

L1

ＢＤC１

Fig.31 LC filter

１０.５ 出力コンデンサ

出力電流リップルを抑えるために、大きな出力コンデンサ容量（Ｃｏｕｔ）が必要となります。

力率が０．９以上の条件において、下記の式に近い値が出力リップル値となります。

出力リップル率＝Ｉｏｕｔ／３＊Ｃｏｕｔ＾－０．９ （２５）

ここで、Ｉｏｕｔは出力電流です。

Ｉ ｏ ｕ ｔ ＝ 1 8 0 m A 、 Ｖ ｏ ｕ ｔ ＝ 3 5 . 5 V 、 P F > 0 . 9

10%

100%

1000%

10 100 1000

C o u t ( u F )

リッ

プル

計 算 値

実 測 値

Ｉ ｏ ｕ ｔ ＝ 7 0 0 m A 、 Ｖ ｏ ｕ ｔ ＝ 3 5 . 5 V 、 P F > 0 . 9

10%

100%

1000%

10 100 1000 10000

C o u t ( u F )

リッ

プル

計 算 値

実 測 値