Fakulta biomedicı́nského inženýrstvı́

Elektronické obvody

2019

prof. Ing. Jan Uhlı́ř, CSc.

1

4. Elektronické logické členy

Kombinačnı́ a sekvenčnı́ logické funkce a logické členy

Elektronické obvody pro logické členy

Polovodičové paměti

2

Kombinačnı́ logické obvody

Způsoby zápisu logických funkcı́:

• Pravdivostnı́ tabulka

• Graficky v rovině

• Matematický aparátBooleova algebra – nauka o operacı́ch na množině 0,1

Booleova algebra užı́vá tři základnı́ operace:

• Logický (Booleův) součin AND .

• Logický (Booleův) součet OR +

• Negace NOT

3

Pravdivostnı́ tabulka

a b a + b a . b NOT a

0 0 0 0 1

0 1 1 0 1

1 0 1 0 0

1 1 1 1 0

4

Pravdivostnı́ tabulka – obecná funkce třı́ proměnných

a b yc

0

0

0 0 1

0 1 0

0

0

1 0 1

1 1 1

1

1

0 0 0

0 1 0

1

1

1 0 1

1 1 0

5

Karnaughova mapa

6

Zápis obecné funkce v Karnaughově mapě

a

a

b

b

ycc0

0

0 0 1

0 1 0

0

0

1 0 1

1 1 1

1

1

0 0 0

0 1 0

1

1

1 0 1

1 1 0

1 1

0 1

0

00

1

7

Zákony Booleovy algebry

komutativnı́ a+ b = b+ a, a.b = b.a

asociativnı́ (a+ b) + c = a+ (b+ c), (a.b).c = a.(b.c)

distributivnı́ (a+ b).c = a.c+ b.c, a.b+ c = (a+ c).(b+ c)

o vyloučeném třetı́m a+ a = 1, a.a = 0

o neutrálnosti nuly a+0 = a

o neutrálnosti jedničky a.1 = a

agresivity nuly a.0 = 0

agresivity jedničky a+1 = 1

8

Zákony Booleovy algebry

o idempotenci prvků a+ a = a, a.a = a

absorpce a+ a.b = a

absorpce negace a+ a.b = a+ b, a.(a+ b) = a.b

dvojité negace a = a

De Morganovy zákony a.b = a+ b, a+ b = (a.b)

9

Rovnice Booleovy algebry

a b yc0

0

0 0 1

0 1 0

0

0

1 0 1

1 1 1

1

1

0 0 0

0 1 0

1

1

1 0 1

1 1 0

y = a.b.c+a.b.c+a.b.c+a.b.c = (a+a).b.c+(b+b).a.c+(c+c).a.b =

= b.c+ a.b+ a.c

10

Logické členy

AND NAND

OR NOR EXOR EXNOR

aa a

a

a

aaa

y = a y = a y = a.b

bb b

b

b

b

y = a.b

y = a+ b y = a+ b y = a.b+ a.b y = a.b+ a.b

11

Realizace obecné funkce negacemi, součty a součiny, resp. podle DeMorganových zákonů – pouze obvody NAND

y = a.b.c+a.b.c+a.bc+a.b.c = (a+a).b.c+(b+b).a.c+(c+c).a.b =

= b.c+ a.b+ a.c

a a

b b

c cy

b

c

b.c

a.c

a.b

12

Integrované kombinačnı́ logické funkce

ABCD

O0O1O2O3O4O5O6O7O8O9

ABCD

OAOBOCODOEOFOG

A1A2A3A4B1B2B3B4C0

S1

Y0

S2

Y1

S3

Y2

S4

Y3

C4

A0

LP

A1

RP

A2

EN

A3B0

X

B1

OE

B2B3

ABCD

O0O1O2O3O4O5O6O7O8O9

ABCD

OAOBOCODOEOFOG

A1A2A3A4B1B2B3B4C0

S1S2S3S4

C4

Binární sčítačka Dekodér 1 z 10

Dekodér 7segmentového displeje Multiplexer

13

Činnost dekodéru 1 z 10 (s aktivnı́ nulou na výstupu)

A

B

C

D

O0

O1

O2

O3

O4

O5

O6

O7

O8

O9

A

B

C

D

O0

O1

O2

O3

O4

O5

O6

O7

O8

O9

14

Činnost úplné dvojkové sčı́tačky (jeden bit ve čtyřbitovém členu)

A1A2A3A4B1B2B3B4C0

S1S2S3S4

C4

A1A2A3A4B1B2B3B4C0

=0

S1S2S3S4

C4

15

Sekvenčnı́ logické obvody

• Vlastnosti sekvenčnı́ funkce

• Elementárnı́ struktury sekvenčnı́ch obvodů

• Registry dat

• Dvojčinné klopné obvody

• Synchronnı́ sekvenčnı́ obvody

17

Kombinačnı́ a sekvenčnı́ funkce a obvod

aa aa

bb bb

cc cc

dd dd

ee ee

ff ff

gg gg

hh hh

yy yy

t taktcnı́

ykomb(t) = f(a(t), . . . h(t)

ysekv(t) = f(a(t), . . . h(t), y(t− 1), a(t− 1), . . . h(t− 1), . . . //. . . y(t− i), a(t− i), . . . h(t− i))

18

Struktura sekvenčnı́ho obvodu

PAMÌ

VSTUP

VÝSTUP

KOMBINAÈNÍOBVOD

t, t+1, t+2, . . .

19

Pamět’ový element – klopný obvod RS sestavený z logických členů NAND(aktivnı́ logická nula na vstupu)

X1

X2

R

R

SS

Q

QQ

Q

Q

Q 00

00

00

11

11

11

11

20

Registr dat – klopný obvod D řı́zený logickou úrovnı́

Q

Q

QQ

Q

Q

Q

Q

T

T

D

D

0

0

00

00

111

1

11

21

Dvojčinný registr dat se zápisem v okamžiku hrany taktovacı́ho impulsu

S1

S2

S3

S4T

DQ

T

DQ

22

Dvojčinný registr dat SR se zápisem v okamžiku hrany taktovacı́ho impulsusložený ze standardnı́ch NAND členů

S

R

Cl

Q

Q

23

Dvojčinný registr dat D

D

CL

Q

Q

24

Dvojčinný registr dat J-K se zápisem v okamžiku hrany taktovacı́ho impulsu

J

K

Q

Q

CP

25

Zápisy do registrů dat

D

T

D

T

Q

Taktování úrovní Taktování hranou

26

Schématické značky klopných obvodů D

QQ

QQ

SS

RR

TT

DD

Řı́zený hranouúrovnı́

27

Posuvný registr

..

QA

QA

QA

QA

QA

QA

QB

QB

QB

QB

QB

QB

QC

QC

QC

QC

QC

QC

QD

QD

QD

QD

QD

QD

CLK

CLK

CLK

CLK

CLK

CLK

SI

SISI

SI

SISI

28

Čı́tače

* binárnı́ dělič mod 2 (elementárnı́ dělič s obvodem D a JK)- binárnı́ asynchronnı́- binárnı́ synchronnı́

* s volitelným cyklem- s plným počtem binárnı́ch stavů- s volitelným počtem stavů

– dekadické– obecně zadané

* up/down

29

Asynchronnı́ 4bitový čı́tač (15.....0)

hex(10,8,6,4)

d(4)

d(6)

d(8)

d(10)

d(1)

0 1 3 7 f e f d c d f b a b 9 8 9 b f 7 6 7 5 4 5 7 3 2 3 1 0 1 3 7 f e fd c

D Q D Q D Q D QQ Q Q Q

1

oo

oo

oo

oo

o o o od(4) d(6) d(8) d(10)

d(1)

30

Synchronnı́ 4bitový čı́tač (0.....15)s binárnı́ sčı́tačkou pro nastavenı́ sekvence přechodů

A1A2A3A4B1B2B3B4C0

S1S2S3S4

C4

A1A2A3A4B1B2B3B4C0

S1S2S3S4

C4

1

0

T

T

T

T

D1

D2

D3

D4 Q4

Q3

Q2

Q1

0 1 2 3 4 5 6 7 8 9 a b c d e f 0 1 2 3 4

T

HEX(Q4Q1)

31

Generátor třı́bitové sekvence kódů Q odpovı́dajı́cı́ch Grayově posloupnostia následujı́cı́ stavy určené vstupy D

Q1 Q2 Q3 D1 D2 D3

0 0 0 1 0 0

1 0 0 1 1 0

1 1 0 0 1 0

0 1 0 0 1 1

0 1 1 1 1 1

1 1 1 1 0 1

1 0 1 0 0 1

0 0 1 0 0 0

32

Funkce pro vstupy D odvozené ze stavů Q

0 0 1 0 Q31 1 1 0

Q1

Q2

D2

0 1 1 0 Q31 0 0 1

Q1

Q2

D1

Q3Q1

Q2

D3

1 1 1 00 0 1 0

D1 = Q2Q3+Q2Q3 D2 = Q1Q3+Q1Q2

D3 = Q1Q3+Q1Q2

33

Generátor Grayovy sekvence

1CLK

1D 1Q

1CLK

1D 1Q

1CLK

1D 1Q

X11CLK

1Q

1CLK

1D 1Q

1CLK

1D 1Q

U1

U2

U3

U4

U5

U6

U7

U8

U9

1

D1 D2 D3

Q1 Q2 Q3

34

Grayova sekvence stavů pro tři bity – simulace MicroCap

d(1)

d(4)

d(7)

d(10)

Counter_gray.cir

CLK

Q1

Q2

Q3

35

Obecný synchronnı́ obvod s klopnými obvody D (generátor třı́ fázı́ pro střı́dač)

Zadánı́

CLK

Q1

Q2

Q3

36

Obecný synchronnı́ obvod s klopnými obvody D (generátor třı́ fázı́ pro střı́dač)

Tabulka přechodů – předpis pro vstupy D

Q1 Q2 Q3 D1 D2 D3

1 0 1 1 0 0

1 0 0 1 1 0

1 1 0 0 1 0

0 1 0 0 1 1

0 1 1 0 0 1

0 0 1 1 0 1

stav t stav 1t+

D1 = Q1.Q2.Q3+Q1.Q2.Q3+Q1.Q2.Q3 = Q2.(Q1+Q3)

D2 = Q3.(Q2+Q1), D3 = Q1.(Q2+Q3)

37

Obecný synchronnı́ obvod s klopnými obvody D (generátor třı́ fázı́ pro střı́dač)

Obvod s klopnými obvody D

RESET 0-> 1

TAKT

LOG1

Q1 Q2 Q3

D D DS S S

R R R

Q Q Q

38

3. Elektronické integrovené obvody pro logické členy

Parametry integrovaných obvodů

• napájecı́ napětı́, proudová spotřeba ze zdroje napájenı́

• napětı́ logických stavů na vstupu a výstupu obvodu

• proudová zatı́žitelnost výstupů

• elektrické parametry vstupů

• dynamické parametry – zpožděnı́

40

Požadované základnı́ vlastnosti elektronických logických členů:

Větvenı́ výstupů – připojenı́ vı́ce logických vstupů k výstupu.Regenerace napět’ových úrovnı́ reprezentujı́cı́ch logické stavy při průchodu lo-gických signálů vı́cestupňovou strukturou.Odolnost vzájemných spojenı́ proti rušenı́, včetně odrazů na vedenı́.

Technologické rodiny – principy polovodičových struktur

Bipolárnı́ technologie.Unipolárnı́ technologie s komplementárnı́mi MOS FETy (CMOS).Kombinovaná bipolárnı́ a unipolárnı́ technologie (BiCMOS).

41

Veličiny charakteristické pro integrované obvody

• VCC – napájecı́ napětı́ a jeho tolerance,

• VIH – minimálnı́ napětı́ logické jedničky na vstupu,

• VIL – maximálnı́ napětı́ logické nuly na vstupu,

• IOH – maximálnı́ proud z výstupu logického členu do zátěže při výstupuv logické jedničce,

• IOL – maximálnı́ proud ze zátěže do výstupu logického členu v logické nule,

• VOH – minimálnı́ napětı́ logické jedničky na výstupu,

• VOL – maximálnı́ napětı́ logické nuly na výstupu,

• Ci – vstupnı́ kapacita jednoho vstupu,

• tpd – doba zpožděnı́ při přechodu z nuly do jedničky a naopak.

42

Napět’ové úrovně pro logické stavy v logických členech (TTL s napájenı́m 5 V,CMOS 5 V a CMOS 1,8 V)

5V 5V

4,44

3,5

1,5

0,5

0

0,4

0,8

2,0

2,41,8V

1,2

1,17

0,7

0,45

00

TTL CMOS

.

.

VCC

VCCVCC

VIH

VIH

VIH

VILVIL

VIL VOH

VOH

VOH

VOLVOLVOL

43

Rodiny logických obvodů

44

Schéma dvouvstupového hradla NAND v bipolárnı́ technologii

UY

T1

UA

UB

4k

T2

T4

D

T3

R 1

+5V

1k6R 2

130R 3

1kR 4

T1 – logický součin vytvořený emitorovými přechodyT2 – invertor a budič výstupnı́ho obvoduT3, T4 – výstupnı́ dvojčinný obvod

45

Vstupnı́ V-A charakteristika hradla TTL v bipolárnı́ technologii

1,1mA

40 uA

0,2V

4,3V1,4V

u1

i1

napětí nezapojenéhovstupu

proud nutný pro logickou nulu

proud nutný pro logickou jedničku

46

Výstupnı́ V-A charakteristika hradla TTL v bipolárnı́ technologii

47

Princip komplementárnı́ho MOS logického členu

0 1 1 0

+5V

P

N

+5V

p

48

Vztah proudové spotřeby struktury CMOS a frekvence přechodů

49

Schéma dvouvstupového hradla NAND v technologii CMOS

o

N

P

indukovaný kanál

indukovaný kanál

50

Výstupnı́ V-A charakteristika hradla CMOS

51

Schéma dvouvstupového hradla NAND v bipolárnı́ technologii s třı́stavovýmvýstupem

52

Schéma dvouvstupového hradla NAND v bipolárnı́ technologii s hysterezı́

53

Schéma invertoru v technologii BiCMOS

54

Konflikt paralelně spojených výstupů – řešenı́ obvody s třı́stavovým výstupem

L1

L2

L3

L4

O1

O2

???

L1

L2

L3

L4

O1

O2

EN O1 EN O2

55

Zpožděnı́ výstupu logického členu

74HC00 74HC00

20ns 40ns 60ns 80ns0 100ns

tpdLH tpdHL

56

Zpožděnı́ odezvy tpd

57

Vývoj napájecı́ch napětı́

3.3 V Logic

5 V Logic

0.8 V Logic

2.5 V Logic

1.5 V Logic

1.8 V Logic

1.2 V Logic

1964

2008

1997

2003

2000

58

Kompatibilita technologiı́

5-V TTL 5-V CMOS 2.5-V CMOS 1.8-V CMOS3.3-V LVTTL

5V VCC

4.44 VOH

3.5 VIH

3.3V VCC

1.5 Vt

2.4 VOH

0.8 VIL

2.0 VIH

0.4 VOLO.5 VOL

1.5 VIL

2.5 Vt

0 GND 0 GND 0 GND 0 GND

0.45 VOL

1.17 VIH

1.2 VOH

1.8V VCC

0.0 VIL0.9 Vt

0.2 VOL

0.7 VIL

1.7 VIH

2.3 VOH

1.2 Vt

2.5V VCC

5V VCC

2.0 VIH

0.4 VOL

0.8 VIL

2.4 VOH

1.5 Vt

0 GND

59

Kompatibilita technologiı́

Is VOH higher than VIH?Is VOL less than VIL?

D R

D

5 TTL

5 CMOS

3LVTTL

2.5 CMOS

1.8 CMOS

R 5 TTL

Yes

Yes

Yes

Yes

No

* Requires VIH Tolerance

No

Yes

No

No

No

Yes*

Yes*

Yes

Yes

No

Yes*

Yes*

Yes*

Yes

No

Yes*

Yes*

Yes*

Yes*

Yes*

5 CMOS 3 LVTTL 2.5 CMOS 1.8 CMOS

60

Důsledky zpožděnı́ v kombinačnı́m obvodu

a

b

c

a.b

a.b

a.b+ c

y = a.b+ c

y

61

4. Polovodičové paměti s adresovým přı́stupem

• Permanentnı́ paměti ROM, PROM, EPROM, EEPROM, Flash

• Statické paměti RAM

• Dynamické paměti RAM

Polovodičové paměti s časovým přı́stupem

• LIFO

• FIFO

62

63

Výběr pamět’ového mı́sta binárnı́ adresou

SLOUPCE (BITOVÉ VODIČE)

ŘÁD

KO

VÉ

VO

DIČ

E (v

ýběr

řád

ku)

ZESILOVAČE

ADRESAMULTIPLEX

VÝSTUP DAT

PRVN

Í ČÁST

DRUHÁ ČÁST

64

Výběr řádku a sloupce

65

66

ROM (PROM) a EPROM

U+ U+

x

x

adre

sa

adre

sa

plovoucı́ hradlo

RR RR

datadata

67

Konstrukce MOS struktury s plovoucı́m hradlem

68

Čtenı́ dat z permanentnı́ paměti

tAXQX

tEHQZ

DATA OUT

A0-A10

EP

G

Q0-Q7

tAVQV

tGHQZ

tGLQV

tELQV

VALID

Hi-Z

11

A0-A10

Q0-Q7

VCC

M2716

G

EP

VSS

8

VPP

69

PAMĚTI RAM – RWM

Adresový přı́stup (RAM – Random = nahodilý, libovolný, Access = přı́stup, Me-mory = pamět’)Zápis a čtenı́ v elektronické pamět’ové buňce (RWM – Read, Write, Memory )Pamět’ závislá na napájecı́m napětı́ (volatile data = prchavá data:-)

PRINCIP ULOŽENÍ DAT

statická RAM – bistabilnı́ klopný obvoddynamická RAM – pamět’ový kondenzátor

70

Pamět’ová buňka statické paměti RAM – bistabilnı́ klopný obvod

UDD

bitbit

T5

T1 T3

T2 T4

T6Q

Q

W

71

Pamět’ová buňka dynamické paměti RAM – pamět’ový kondenzátor se spı́načem

C

T

výběr

data

72

Paměti s časovým (neadresovým) přı́stupem k datům

73