Embed Size (px)
Citation preview
ESCUELA POLITÉCNICA NACIONAL
FACULTAD DE INGENIERÍA ELÉCTRICA
ESPECIALIZACION DE ELECTRÓNICA Y TELECOMUNICACIONES
UTILIZACIÓN DEL COMPUTADOR COMO UN OSCILOSCOPIO DE DOS
CANALES
TESIS PREVIA A LA OBTENCIÓN DEL TITULO DE INGENIERO EN
ELECTRÓNICA Y TELECOMUNICACIONES
HÉCTOR LÓPEZ MONTENEGRO
QUITO, MARZO DE 1999
C-—
o~i
M
07
v\ú
CERTIFICACIÓN:
CERTIFICO QUE LA PRESENTE TESIS
HA SIDO DESARROLLADA POR EL
Sr. HÉCTOR ANÍBAL LÓPEZ MONTENEGRO
'* \. CARLOS-ISQYELLO
AGRADECIMIENTO
A Dios por ser el pilar de mis creencias y un apoyo en los buenos y malos
momentos.
A los señores directivos, profesores y personal administrativo de la Facultad
de Ingeniería Eléctrica de la Escuela Politécnica Nacional
Al Señor Director de Tesis, Ingeniero Carlos Novillo, quien con su
profesionalismo hizo posible el desarrollo de la presente tesis.
A la señorita Soraya Sinche por las facilidades prestadas para el desarrollo
del presente trabajo.
A todos mis amigos y amigas que directa o indirectamente impulsaron el
desarrollo de la tesis.
DEDICATORIA
Con cariño a mi Padre, con amor a mi
Madre y como un estímulo para mi
hermano/ quienes han constituido un
apoyo incondicional durante mi vida
estudiantil.
ÍNDICE
UTILIZACIÓN DEL COMPUTADOR COMO UN OSCILOSCOPIO DE
DOS CANALES
PAG. N°
1. INTRODUCCIÓN 1
1.1 Objetivo 4
1.2 Técnicas del Osciloscopio 5
1.2.1 Determinación de Frecuencia 5
1.2.2 Medición de Retardo de Tiempo y Ángulo
de Fase 7
1.2.3 Figuras de Lissajous 9
2. DISEÑO DE LA CIRCUTTERÍA 12
2.1 Diagrama de Bloques 12
2.2 Circuito de Recorte y Comparación 19
2.2.1 Circuito Recortador de Señal 19
2.2.2 Circuito Fijador de Señal 25
2.2.3 Circuito de Comparación 27
2.2.4 Circuito de Normalización a valores TJL'L 37
2.3 Circuito Decodificador 40
2.4 Circuito de Atenuación 43
2.4.1 Multiplexación de la Ganancia del Atenuador... 44
2.5 Circuito de Amplificación 48
2.6 Circuito de Conversión 49
2.6.1 Circuito de Protección para el Convertidor 50
ADC0820.
2.6.2 Reloj de 580kHz 54
2.6.3 Convertidor ADC0820 56
2.6.3.1 Descripción 56
2.6.3.2 Diagrama de Conexión 57
2.7 Circuito de Acoplamiento 58
3. COMUNICACIÓN CON LA COMPUTADORA 60
3.1 Buses Internos 60
3.2 Buses Externos 61
3.2.1 Puerto Serial 61
3.2.2 Puerto Paralelo 62
3.2.2.1 Localidades de Memoria del Puerto
Paralelo 64
3.2.2.2 Relación Localidad de Memoria - Terminales
(pines) del Conector DB-25 66
3.2.2.3 Construcción del Cable de Comunicación 68
4. DESARROLLO DEL PROGRAMA COMPUTACIONAL 71
4.1 Requerimientos del Programa Computacional 71
4.2 Programa Computacional LabView 72
4.2.1 Características del Programa Computacional
LabView 73
4.2.2 Explicación de la Programación con LabView.... 73
4.3 Desarrollo del Programa de Adquisición de Datos 75
4.3.1 Circuito de Pruebas del Programa de
Adquisición de Datos 82
4.4 Desarrollo del Programa de Interfaz de Usuario 83
5. COMPROBACIÓN DEL FUNCIONAMIENTO DEL
PROTOTIPO 92
5.1 Pruebas y Resultados 92
5.2 Costos del Prototipo 96
5.3 Conclusiones y recomendaciones 97
BIBLIOGRAFÍA
ANEXOS
A) Hojas de datos técnicos para el Convertidor ADC0820.
B) Hojas de datos técnicos para el Multiplexer 4051.
C) Diagramas de los Circuitos Impresos,
D) Listado de los Programas.
E) Manual de Usuario.
CAPITULO 1
1. INTRODUCCIÓN.
Durante los últimos años, muchas compañías dedicadas a la
fabricación de osciloscopios han contribuido a la transición entre
osciloscopios análogos/ en los que se ve la forma de onda verdadera de la
señal/ con los osciloscopios digitales que son más poderosos pero también
más complejos/ estos osciloscopios son conocidos como Digital Storage
Oscüloscope(DSO).
Muchas aplicaciones pueden beneficiarse con esta transición pero no
todas/ la razón de esto es que no todas las señales análogas pueden ser
maestreadas y transformadas a señales digitales.
Cada técnica/ entiéndase como análoga o digital/ tienen sus ventajas/
la capacidad de ver la señal en tiempo real como en el caso de osciloscopios
análogos no se compara con los osciloscopios digitales que carecen de la
misma/ al contrario/ los osciloscopios digitales no tienen rival al tener la
capacidad de observar señales guardadas o señales que ocurren en instantes
muy cortos de tiempo/ que al ser analizadas con osciloscopios análogos
pasarían desapercibidas/ estos últimos presentan la ventaja de permitir
visualizar los cambios rápidos de la señal en estudio con una intensidad
increíble en la pantalla.
En un inicio se pretendía obtener osciloscopios de almacenamiento
Capítulo 1. Introducción
utilizando el tubo de rayos catódicos y sustancias especiales que rellenaban
la pantalla del osciloscopio con el fin de mantener la onda analógica
almacenada, sin embargo el tiempo por el cual se mantenía la onda
"almacenada" era finito por lo que la onda se perdía/ además la potencia
para el funcionamiento del tubo de rayos catódicos debía estar presente el
tiempo que la onda se "almacenaba".
El trazo que se almacenaba no era tan fino como el de los osciloscopios
convencionales.
La razón de escritura del tubo de almacenamiento es menor que la del
tubo de rayos catódicos convencional, lo cual limita la velocidad del
osciloscopio de almacenamiento.
Los costos del tubo de almacenamiento son superiores al costo del
tubo de rayos catódicos convencional y requiere fuentes adicionales de
alimentación.
Para terminar/ con el tubo de almacenamiento sólo se puede proyectar
una imagen almacenada/ lo que es un problema en el momento de comparar
dos ondas.
Un mejor método para el almacenamiento de ondas es el osciloscopio
digital/ con esta técnica/ las ondas se digitalizan y son guardadas en memoria
para luego presentarlas en un computador o en un osciloscopio digital. La
onda almacenada se despliega continuamente por un barrido repetitivo de
la onda/ lo que facilita el análisis de la onda durante el tiempo en que la
Capítulo 1. Introducción
memoria se encuentre con energía.
En el mercado existen los denominados Combiscopes que utilizan las
ventajas de ambas técnicas: análoga y digital, sin embargo/ el presente
estudio trata de impulsar el uso del osciloscopio digital para aplicaciones
experimentales en cada hogar a precios bajos especialmente para los amantes
de la electrónica.
El osciloscopio digital utiliza para su trazado digital la técnica del
muestreo repetitivo, el cual es un método empleado por casi todos los
osciloscopios digitales del mercado para poder monitorear señales rápidas,
ya que la construcción del trazo depende de las ocurrencias repetitivas de la
forma de onda con cada adquisición progresiva de datos usada para
modificar el trazo previo.
Como consecuencia, si la señal cambia, se puede demorar algunos
segundos antes de que un suficiente número de muestras pueda reconstruir
la forma de onda. Esto crea un tiempo de retraso entre el ajuste de la señal
y el trazado de la misma en la pantalla.
El osciloscopio análogo, de otra manera, trabaja a tiempo real; si la
señal cambia, el display responde instantáneamente. Por todo esto, para
cambios frecuentes de la señal es preferible la utilización de los osciloscopios
análogos.
Al tomar como ejemplo las señales complejas de video que utiliza
algún tipo de modulación, la intensidad de los varios elementos de señal que
Capítulo 1. Introducción
lo conforman y que se observan con gran facilidad utilizando un
osciloscopio análogo, provee muchos detalles sobre la naturaleza de la forma
de onda y el rendimiento del sistema para un ojo entrenado, el color de la
modulación puede ser claramente identificado, y la distribución en el tiempo
de la forma de onda es evidente.
Al hacer un muestreo la señal compleja de video, no brinda ni
remotamente, la misma información como en el sistema análogo, los
osciloscopios digitales presentan dos o más niveles de intensidad, así como
una limitación en la resolución de la pantalla.
Para analizar partes específicas de la forma de onda es preferible la
utilización de osciloscopios digitales.
1.1. Objetivo.
El presente tema de tesis que lleva como título : "Utilización del
computador como un osciloscopio de dos canales77 presenta como objetivo
principal, la utilización de un computador personal como un osciloscopio de
las siguientes características:
- 2 canales multiplexados de entrada análogos de 10 V cada uno.
» 1 entrada de referencia externa denominada entrada para el eje Z.
> Rango de la señal de entrada 0.1 V -10 V,
» Ancho de banda mayor que 50 kHz.
» 8 bits de resolución.
Capítulo 1. Introducción
> Presentación simultánea de las ondas de los dos canales analógicos.
*- Posibilidad de guardar la forma de onda en un archivo binario.
*- Comunicación con la computadora por el pórtico paralelo.
> Interfaz amigable para el usuario.
* Bajo costo.
Su implementación es rápida y fácil sin necesidad de abrir la
computadora.
La explicación del diseño se la hará por circuitos, además/ se incluirá
en cada uno de ellos,, el diagrama esquemático correspondiente.
1.2. Técnicas del Osciloscopio.
El osciloscopio es un instrumento muy versátil con una utilidad
limitada únicamente por la habilidad del operador, si bien hay instrumentos
más sofisticados, la mayoría de las mediciones oscilográfícas se practican con
un osciloscopio de trazo doble con capacidad de barrido retardado, por lo
tanto, el estudio de las técnicas del osciloscopio considera el uso de un
instrumento de este tipo.
1.2.1. Determinación de Frecuencia.
Para determinar la frecuencia de una señal utilizando el osciloscopio,
es necesario medir el período. Para medir la frecuencia, la onda vista en el
osciloscopio debe ser periódica, lo cual parece sencillo, pero pueden
Capítulo 1. Introducción
presentarse algunas dificultades que conduzcan a errores de la medición.
Fig. 1.1. Onda senoidal sencilla
Fig. 1.2. Onda de ocho ciclos
Considérese por ejemplo la sencilla función senoidal de la Fig. 1.1, el
período puede medirse entre cualquiera de dos picos positivos o negativos
o, en su defecto, tornando consecutivamente tres cruces por cero de la señal.
Un ejemplo más complicado aparece en la Fig. 1.2. En este caso, el
período no puede determinarse de pico a pico ni desde cualquier otro cruce
por cero, debido a que para cada cuatro ciclos de la función senoidal se
cambia la fase 180°. La forma de onda completa de este ejemplo es de ocho
ciclos completos de la onda senoidal, cuatro de una fase y cuatro adicionales
Capítulo 1. Introducción _____ 7
de fase opuesta. Cuando se determina el período, se debe estar seguro de que
el ciclo está completo y que el siguiente es el mismo. Para la frecuencia, se
toma el recíproco del período:
ifrecuencia -
período
El osciloscopio no es tina herramienta precisa para medición de
frecuencia ya que la exactitud de la medición depende directamente de la
exactitud de la base de tiempo del osciloscopio lo cual, en el mejor de los
casos, es un porcentaje pequeño. El osciloscopio debe utilizarse para
medición aproximada de frecuencias o cuando la onda es tan compleja que
un contador de frecuencia no operaría confiablemente.
1.2.2. Medición de Retardo de Tiempo y Ángulo de Fase.
Para medir variables de señales eléctricas como el retardo de tiempo
y de fase, no hay mejor aparato que el osciloscopio, como se puede ver en la
J?ig. 1.3, las dos señales senoidales presentadas como dos trazos separados en
un osciloscopio de dos canales, la medición se la realiza directamente en la
pantalla del osciloscopio.
Capítulo 1. Introducción
Diferencia de fase
Fig. 1.3. Dos funciones senoidales con la misma frecuencia pero distintafase
Al utilizar esta técnica es absolutamente necesario que el osciloscopio
se dispare únicamente con una de las señales de onda. Esto es viable fijando
el control de la fuente de disparo para los canales 1 o 2 o aplicando un pulso
externo de disparo externo al osciloscopio.
La entrada de disparo externa permite utilizar el osciloscopio en
mediciones complejas de retardo de tiempo y de fase. Un pulso de entrada
inicia varios pulsos de salida que se controlan en tiempo para que ocurran en
tiempos específicos. Al disparar el osciloscopio con el reloj de entrada/ la
punta de prueba del osciloscopio se puede cambiar a cualquiera de las salidas
y leer el retardo de tiempo. Esta técnica es útil cuando se cuenta con un
osciloscopio de un solo canal ya que no se hace necesario observar, al mismo
tiempo/ la señal de referencia y la señal a prueba, sin embargo se debe
conocer el retardo del disparo para que esta técnica sea exacta.
Capítulo 1. Introducción
1.2.3. Figuras de Lissajous.
Otro método para medir desplazamiento de fase entre dos señales
sinusoidales o la frecuencia desconocida es la utilización de las figuras de
Lissajous. La técnica puede aplicarse a un osciloscopio de un solo canal y no
requiere de las escalas de calibración. Las señales bajo estudio se conectan a
la entrada vertical y a la entrada horizontal del osciloscopio/ es decir, no se
utiliza el barrido de tiempo interno del osciloscopio. Se observa en la pantalla
un patrón o figura de Lissajous la que es utilizada para determinar la
cantidad de desplazamiento de fase o frecuencia de la señal desconocida.
Un ejemplo de aplicación de este método/ se observa en la Fig. 1.4, la
cual muestra un arreglo circuital con dos señales sinusoidales diferentes
conectadas a las entradas horizontal y vertical del osciloscopio/
respectivamente. El patrón resultante en la pantalla es una línea recta/ un
círculo o una elipse. Para entender la relación entre la figura resultante y las
entradas aplicadas debemos investigar una variedad de señales que tienen
diferentes ángulos de fase y determinar los patrones resultantes de Lissajous.
Capítulo 1. Introducción JÍL
can
0 5 C I L 0 5 C O P I O
' . • " . - • ",.:-:;.v-,:-:-.>^'\- • - • • '. - - , • - . . ; ' • ; • /.;' v y , / ' ' • -'.
Yv:-^/^:-;:/r:
•:--í¿^n-::^r;;il dé íntradi cana] de entftda
vwticd hofÍEontaJ
• Vin Hin *
-9- -9-
Fig. 1.4. Conexión de la señal deentrada para medir el ángulo defase por medio de las figuras de
Lissajous
El procedimiento para medir la diferencia de fase entre dos señales
sinusoidales es simplemente aplicar las dos señales a las entradas vertical y
horizontal para realizar las dos medidas de la figura resultante. Se debe notar
que las dos señales, tanto la de la entrada vertical, como la de la horizontal/
deben tener la misma frecuencia para que el desplazamiento de fase tenga
sentido.
El patrón resultante es una elipse (a 45 ° si las dos amplitudes son las
mismas). El ángulo al que la elipse se genera no es de importancia para el
cálculo de fase. La señal de amplitud vertical en el instante de tiempo 1 es
V=Vm seno 0 con lo cual se puede calcular el ángulo de 0.
Capítulo 1. Introducción
V=Vmsen8
Uin
uí(rad)
Fig. 1.5. Fonna de onda resultante para dos entradas que tienenun desplazamiento de fase entre 0° y 90°
Los valores de V y Vm se pueden obtener midiendo directamente los
cruces de la elipse con los ejes de referencia.
CAPITULO 2
2. DISEÑO DE LA CIRCUITERÍA
La circuitería diseñada se la ha dividido en los siguientes 6 circuitos:
Circuito de recorte y comparación.
Circuito de codificación.
Circuito de atenuación.
Circuito de amplificación.
Circuito de conversión.
Circuito de acoplamiento.
Estos circuitos se visualizan en forma general en el diagrama de
bloques de la Pig 2.1.
2.1. Diagrama de Bloques.
El diagrama de bloques presentado en la Pig. 2.1. es la base para el
diseño de los circuitos y subcircuitos empleados para los canales A y B del
osciloscopio digital.
A continuación se realiza una explicación breve de las razones por las
que los circuitos son diseñados y las funciones que realizan, cada uno de ellos.
Capítulo 2. Diseño de la Circuitería
stñ¿ át entradaCIRCUITO DERECORTE YCOMPARACIÓN
CIRCUITODECOÜIFICADOR
CIRCUITO DEATENUACIÓN
CIRCUITO DEAMPLIFICACIÓN
CIRCUITO DECONVERSIÓN YCOPLAMIENTO
l 03]
Fig. 2.1. Diagrama de bloques para el canal A del osciloscopio digital
A) El circuito de recorte y comparación se diseña con los siguientes objetivos:
i) Procesar la forma de onda de la señal de entrada/ con el fin de cuantificar
la amplitud de esta señal.
Capítulo 2. Diseño de la Circuitería 14
ii) Comparar el valor de amplitud de la señal con los diferentes niveles de
voltaje/ los cuales representan los distintos factores de escala de amplitud
que disponen los osciloscopios digitales.
La señal de entrada se la procesa mediante la utilización de los
siguientes subcircuitos:
- recortador de señal, el cual recorta en onda completa a la señal de entrada
para obtener el valor máximo de amplitud, aunque este valor se encuentre
en el semiciclo negativo de la señal, está realizado con componentes activos
para facilitar el recorte de señales de amplitud pequeña.
- ñjador de señal, el cual toma el valor pico de la señal recortada en onda
completa y la sujeta por un tiempo dado por la constante de descarga del
capacitor presente en su diseño, esta señal sujetada es de tipo continuo y
sirve como señal de entrada para el subcircuito de comparación.
La comparación de la señal proveniente del fijador se la realiza
mediante la utilización de los siguientes subcircuitos:
- comparadores, compuestos por amplificadores operacionales, tienen como
señales de entrada la señal proveniente del subcircuito fijador de señal y un
voltaje determinado por la red divisora que se encuentra presente en el
diseño. Los amplificadores operacionales trabajan en corte y saturación
dependiendo del nivel de la señal del circuito fijador.
- normalización a valores TIL, se utiliza este subcircuito ya que las salidas de
los amplificadores operacionales en el estado de saturación/ no están en
Capítulo 2. Diseño de la Circuitería 1 5
niveles adecuados para el formato TIL, la normalización se la realiza
mediante la implementación de una red recortadora de señal compuesta por
una resistencia y un zener de 5.IV.
B) El circuito decodificador se diseña para el siguiente objetivo:
- reducción del número de lineas provenientes de los comparadores para
simplificación de la circuitería.
Este objetivo se consigue mediante la implementación de varias
funciones booleanas representadas con compuertas TTL.
C) El circuito de atenuación, se diseña para los siguientes objetivos:
- Atenuar la señal de entrada para ser digitalizada por el convertidor
analógico digital.
- Incrementar la sensibilidad del convertidor analógico digital.
Debido a que la señal de entrada puede presentar un máximo nivel
de 10 voltios/ es necesario atenuar este nivel para que el convertidor pueda
realizar la digitalización y evitar el daño del convertidor. La atenuación se la
realiza mediante la implementación de un amplificador operacional en
configuración del amplificador inversor pero con un factor de ganancia
menor que la unidad.
El incremento de la sensibilidad del convertidor se la realiza mediante
la multiplexación de ganancia del atenuador, es decir, se tendrá distintos
Capítulo 2. Diseño de la Circuítería 16
factores de atenuación para los distintos valores de amplitud de la señal de
entrada/ de manera que a la salida de este circuito siempre se obtendrá una
señal máxima de 250 milivoltios pico, sin importar el rango de variación de
la señal de entrada. La multiplexación se la realiza mediante la utilización
de un multiplexer, el cual tendrá como señales de control las señales
provenientes del circuito decodificador.
D) El circuito de amplificación se diseña para el siguiente objetivo:
- Amplificar la señal proveniente del circuito de atenuación para facilitar el
funcionamiento del convertidor analógico digital.
El convertidor analógico digital requiere una señal de entrada de 5
voltios pico para su funcionamiento a escala completa/ por lo que es
necesaria la amplificación de la señal proveniente del atenuador/ además/ el
fabricante del convertidor recomienda la implementación de una etapa
previa de amplificación/ para el correcto funcionamiento del convertidor.
Esta amplificación se la realiza con la utilización de un amplificador
operacional en configuración amplificador inversor.
E) Los circuitos de conversión y acoplamiento se los diseña para los
siguientes objetivos:
- Convertir la señal analógica proveniente del circuito amplificador/ en
señales digitales para que puedan ser procesadas por el computador.
Capítulo 2. Piseiio de la Circuitería 17
- Acoplar las señales digitales para que el computador pueda reconocerlas.
La conversión de la señal analógica proveniente del circuito
amplificador se la realiza mediante la utilización, del convertidor ADC0820/
este convertidor necesita una señal de reloj para su funcionamiento.
Debido a que el convertidor es un dispositivo muy delicado/ es
necesario el diseño previo de un circuito de protección. Este circuito de
protección limitará la señal de entrada a valores admitidos por el convertidor
para que este no sufra daño alguno.
El computador no puede reconocer directamente las señales digitales
provenientes del convertidor por lo que es necesario el diseño del subcircuito
de acoplamiento/ el cual amplificará la corriente de las señales digitales para
que el computador pueda reconocerlas.
Este subcircuito es utilizado además para multiplexar las señales de
los canales A, B y las señales provenientes del circuito decodificador que
determinan las distintas escalas de amplitud del osciloscopio.
Las señales de control para el proceso de multiplexación provienen del
computador y son controladas mediante el programa computacional/ estas
señales comandarán la habilitación o deshabilitación de las salidas de los
amplificadores de comente conocidos comobuffers.
Los colores de las líneas dibujadas señalan el tipo de datos que
ingresan a cada subcircuito/ el color negro indica que la señal de entrada
Capítulo 2. Diseño de la Circuitería 18
analógica se encuentra presente en esa línea/ existe además una línea color
naranja que indica la presencia de datos lógicos que no están en formato
TJL'L, estos datos son los que salen del circuito de comparación.
La línea roja indica la presencia de datos digitales en formato TTL.
El grosor de las líneas está en relación directa al número de datos que
por estas circula, por ejemplo, a la salida del reloj 580kHz, la línea es más
delgada que a la salida del circuito de acoplamiento/ debido a que en la
salida del reloj se tiene una sola línea de datos/ mientras que en la salida del
circuito de acoplamiento se tienen 8 líneas de datos.
Los rectángulos azules resaltan los seis circuitos en los que se divide
la tarjeta de adquisición de datos para el canal A y por consecuencia para el
canal B, a estos circuitos se los ha dividido en subcircuitos para facilitar el
diseño. La explicación detallada del diseño se la realiza a continuación.
Capítulo 2. Diseño de ia Ctrcuitería 19
2.2 Circuito de recorte y comparación.
El circuito de recorte y comparación consta de los siguientes
subcircuitos:
2.2.1. Circuito recortador de señal.
2.2.2. Circuito fijador de señal.
2.2.3. Circuito de comparación.
2.2.4. Circuito de normalización a valores TTL.
2.2.1. Circuito recortador de señal.
Al circuito recortador de señal/ se lo diseña para que funcione como
un recortador de onda completa de la señal de entrada al osciloscopio digital.
Este circuito está compuesto por componentes activos como el
amplificador operacional, diodos de disparo rápido y algunas resistencias;
el esquemático se lo representa en la Fig. 2.2.
Capítulo 2. Diseño déla Circuí tena 20
Vin
R26
^V\
-10V
O D9 Í2k
I2k
*U7ft
DS
+10V
R28
I2kR29
A/V-+
Señal de entrada.
R27^vV^-
12k
Al sujetador de señal
R30V\
Í2k
U7D
12
Fig. 2.2. Recortador de señal en onda completa
Se utiliza esta configuración de rectificador de media onda7
principalmente/ porque la señal de entrada al equipo, puede ser de valores
muy bajos/ por lo que la polarización del diodo impide la entrada de señales
menores a su voltaje de polarización/ es decir/ voltajes menores a 0.6 VDC/
con esta configuración lo que se consigue es que el diodo trabaje casi en
forma ideal/ ya que el voltaje de salida no depende del voltaje de
polarización del diodo/ por lo que no tendrá la caída de voltaje/ que se
obtendría en configuraciones de puente de diodo como se demuestra a
continuación:
Capítulo 2. Pisen o de la Circuitería 21
Para A.O. U7A
Tv
V, - V V.-V-LJL 1 + _4 1 = O
5 2 6
reemplazando V_ ~ O se tiene
ÁA
pero R26 = R25 = Rentonces V. = - V.
A i n
Para A.O. U7D
R R R2
reemplazando V_ - O se tiene
De esta manera se puede observar que para el cálculo del voltaje de
salida, no interviene para nada el voltaje de polarización de los diodos de
disparo rápido que se utilizan, por lo que el circuito es una aproximación al
funcionamiento ideal del diodo.
Una explicación granea del comportamiento del circuito recortador
de señal en onda completa se la presenta a continuación (Fig. 2.3.); en la que
se analiza una forma de onda arbitraria:
Capítulo 2. Diseño de la Ctrcuitería .22.
Vln -f
Vp
-Vp
-VO " 2'VA-l-Vln
Vo = - C2"VA + Vin)
\ 2 Vontrado
rectificada on tnedlet
- Ventradiarectificada ysumado ^
+ Vontrode»
Fig. 2.3, Análisis gráfico del rectificador de onda completa
Como se puede ver claramente en la Fig. 2.3, se utiliza una señal (Vin)
que primero es rectificada/ luego amplificada en un factor de dos y por
último desfasada 180° (-2VA)/ a esta señal se le suma la señal de entrada y se
obtiene una señal rectificada pero negativa (-Vo)/ la cual se hace positiva
mediante el amplificador operacional U7D/ dando como resultado un voltaje
Capítulo 2. Diseño de la Circuitería
Vo que corresponde al voltaje rectificado en onda completa de la señal de
entrada, esto se puede resumir con la siguiente ecuación:
Una explicación de la función que cumplen los elementos del circuito
de la Fig. 2.3 se da a continuación:
- U7A: amplificador operacional utilizado como rectificador de media onda
semiciclo positivo y amplificador de ganancia unitaria; mediante la
utilización de las resistencias R^ = R^ = 12 kQ, se obtiene la ganancia unitaria
del amplificador operacional/ se escoge un valor de 12 kQ para estas
resistencias por estar dentro de los rangos recomendados por el fabricante
para un desempeño óptimo del amplificador operacional.
- Diodos: son utilizados para recortar la señal de entrada, estos diodos son
de disparo rápido y trabajan como interruptores, dependiendo del nivel del
voltaje de entrada.
La forma de accionamiento de los diodos se explica a continuación:
i) Considerando que D8 y D9 están inicialmente abiertos y durante el
semiciclo positivo de la señal de entrada, se obtiene una disminución del
voltaje de salida del amplificador operacional, pin 1 del elemento U7A.
Por lo tanto, D8 se encuentra en polarización directa y D9 se encuentra en
polarización inversa; obteniéndose una ganancia de -1 por efecto de las
resistencias externas al amplificador operacional.
Capítulo 2. Diseño de la Circuitería 24
ii) Durante el semiciclo negativo de la señal de entrada/ se
obtiene un aumento del voltaje a la salida del amplificador operacional.
Por lo tanto/ D8 se encuentra en polarización inversa (abierto) y D9 se
encuentra en polarización directa; obteniéndose una ganancia de 0.
" &28 y &29: resistencias que se encuentran a la entrada de la señal VA/ en una
configuración tipo paralelo/ reduciendo el valor total de resistencia a la
mitad/ en este caso 6kQ.
Esta resistencia de 6kD/ la resistencia R^ y el amplificador operacional U7D/
generan la ganancia de -2 requerida para la señal de entrada VA.
-R : Resistencia que utiliza la señal de entrada en conjunto con la resistencia
Rgo/ y el amplificador operacional U7D/ para obtener una ganancia de -1.
- U7D: amplificador operacional utilizado como sumador de las señales VA
y Vin/ con factores de amplificación -2 y -1 respectivamente.
Este amplificador se encuentra polarizado con fuentes de +10 VDC y -10
VDC/ debido a esto/ señales mayores a los 10 voltios pico son distorsionadas
por el amplificador operacional. La señal 2VA ingresa a este amplificador
alcanzando 20 voltios pico como valor límite/ esta señal se distorsiona en el
amplificador operacional/ sin embargo, esta distorsión no produce efectos
negativos al propósito del circuito debido a que será utilizada para la
determinación del valor correcto de la escala de amplitud/ sin ser necesaria
para otros circuitos del prototipo.
A la salida de este amplificador operacional/ pin 14, se obtiene el
Capítulo 2. Diseño de la Circuítería
voltaje Vo, que se expresa mediante relación matemática:
2.2.2. Circuito ñjador de señal.
El circuito ñjador de señal se lo representa en el siguiente
esquemático:
a la entrada positiva delos comparadores
ci
DJL0
R46S20
U7C
3
10LM32*
del recortadoronda completa
de señal
Fig. 2.4. Circuito sujetador de señal
La señal Vo, obtenida del circuito recortador de señal onda completa/
ingresa a este circuito con el fin de detectar su pico máximo. Para cuantificar
este valor se utiliza una red RC/ compuesta por el capacitor Cl y una
resistencia R^ los cuales se presentan en la Fig. 2.4.
El capacitor Cl sigue las variaciones del voltaje Vo/ el mismo que
tiene una rango dinámico de O a 10 voltios. Cuando Vo alcanza su valor pico/
el capacitor Cl se quedará cargado el tiempo que la constante de descarga (T)
Capítulo 2. Diseño de la Circuitería _ 26
que la red RC lo permita/ en este caso T viene representado por la siguiente
expresión;
T = R * C
Mediante pruebas realizadas en el laboratorio, se pudo determinar
que el tiempo T adecuado para evitar cambios bruscos de la amplitud de la
señal de entrada debe ser 0/82 segundos aproximadamente, de esta manera
se determina que el valor del capacitor Cl debe ser alto para que la descarga
sea lenta, aún para señales de frecuencia muy baja, por lo que se escoge
Cl=1000uP, por lo tanto, el valor de la resistencia R46= 820 Q.
Con estos valores de Cl y £45, reemplazando en la relación de T se
obtiene:
Este valor de voltaje de Cl, determina el rango adecuado de la escala
de amplitud de la señal que el osciloscopio utilizará para la representación
de la forma de onda de la señal de entrada; gracias a la elevada constante de
tiempo de la red RC, se garantiza que los cambios bruscos de amplitud de la
señal de entrada no afecten la representación de dicha señal en la pantalla del
computador.
En este circuito, el amplificador operacional U7C, está actuando como
seguidor unitario; el diodo DIO impide que la corriente de descarga del
Capítulo 2. Diseño de la Gire latería
capacitor ingrese al amplificador operaáLonal.
2.2.3. Circuito de comparación.
El circuito de comparación, que se presenta en la Fig. 2.5 corista de 7
amplificadores operacionales con polarización simple de O a 10 VDC/ los
cuales están funcionando como comparadores de voltaje y de un juego de 7
potenciómetros con los valores indicados en el esquemático.
— Yj
R3ifY~~ "i
M 5
Y'i
R32
/y— -
1
IPR i
?
Y 1i
R33
Y-L
i
3 3
v i
R34
Y— -L
2
i
2
Y 1i
R35
Y~L
3í
3
Y!J
R36
•v —i
5
V " Y^
R37
IIIR3
ECGS59
i 17 4 u i/ii \nj
, Preferencia
Fig. 2.5. Circuito de comparación.
La finalidad de este circuito es proporcionar al osciloscopio digital la
condición de auto escala/ para lograr este objetivo/ los comparadores toman
el pico de la señal analógica de entrada (Venteada) y lo comparan con los
niveles de voltaje (Vrefi) correspondientes/ los cuales dependerán del voltaje
Capítulo 2. Diseño de la Circuitería
de referencia (Vreferencia) que se indica en la misma figura.
Para el presente diseño/ el voltaje de referencia (Vreferencia) es de 5
VDQ se escoge este valor para evitar que la distorsión de la señal que llega
del circuito de recorte y sujeción interfiera en el normal comportamiento de
los comparadores.
El voltaje de referencia/ mediante la red divisora de voltaje/ produce
los siguientes valores:
Componente
U2B
U2D
U2A
U1D
U1C
U1B
U1A
Voltaje en la entrada inversora
(VrefJ
0.05 V
0.1 V
0.3 V
0.6 V
1.2 V
2.5 V
5 V
Escala
V/D
0.05
0.1
0.2
0.5
1
2
5
Tabla 2.1. Voltajes de comparación
La columna Vrefi, corresponde a los valores de voltaje medidos en el
circuito de comparación. La columna Escala/ corresponde a los valores de
voltaje calculados para Vrefi; se observa una variación en algunos de estos
Capítulo 2. Diseño de la Circuitería _ 29
valores debido a que Vreñ es utilizado para facilitar el cálculo de las
resistencias R31 a R37, se observa además que el valor de Vref(i) =2* Vref(i-l).
Las resistencias R31 a R37 se consideran parte del circuito divisor de
voltaje/ debido a que están conectadas a un elemento que en su entrada
presenta impedanda muy alta/ teóricamente infinita/ como es el amplificador
operacional/ estas resistencias se encuentran conectadas a las entradas
inversoras de los amplificadores operacionales/ por las cuales no circula
corriente/ este hecho permite considerar a las resistencias R31 a R37 como
divisoras de voltaje.
Estas resistencias/ están calculadas para obtener los valores de voltaje
de referencia (Vrefi) indicados en la tabla 2.1 mediante la utilización de las
siguientes ecuaciones:
Cálculo R37:
n /V, = • - - - - * V , .1 / re/erencja
-ÍV-J !-[ ' J-\.
donde R/ = R3 6 + R3 . + .... + R3 2 + R3 l
Voy r/ — referencia~ "~
V , K1referencia _ J\ y~2 ^ 3 7 + ^ '
R^1 + R' = 2 * R'
J\V rj ~ R
Capítulo 2. Diseño de la Circuitería 3Q
Cálculo R36:
n/ /
V = _ — _ * V2 a referenciaK + R
donde R11 = R, , + R, , + ... +3 5 o 4
c*y TA
2
_ referencia
referencia _ f\-
5
* V5 R+R»
R + R11 = 5 * R11
? = 4 * J R ' ' = 4 * J R / - 4 * J R 3 6
£3? = RI = 4 * j?/ - 5 * ^36
n /± D / „ c ^ p ....n _ o ^ n* xv — J * xv-> ¿ :=='/\. x- — j ^
J O J O r-
Capítulo 2. Diseño de la Circlatería 31
Cálculo de R35 :
•pinV =— _ *7
3 R+Rf// rcjerencia
donde: R111^1-^ 6~R3 5
Sea: y^3 1 O
V f .referencia--R+R//f referencia
}^\ * Rl{!
R = 9 * £;//
reemplazando con los valores obtenidos de R3 7 y R 3 6
R3 5
Capítulo 2. Diseño de la Ctrcuitería 37
Cálculo de R34:
nWV, = - - - * V , -
n , n/F referencia
donde : Rw = R f - R36 - R35 - R34
R =
Sea V -,4 2 0
, . P-referencia _ -t\-
2 O-rr
reemplazando adecuadamente se tiene :
R = —3 4 1 0
Capítulo 2. Diseño de la Clrcuitcría 33
Cálculo de R33 :
Y referencia\.~rj,\.
donde : R v = Rl ~ IL , - IL , - R^ , - .R,0 6 j 5 3 4 j
Sea V. =.5 O
referencia _ J\
5 O Y rtferenaa
reemplazando adecuadamente se tiene
R,, = ~*R'J J 5 0
Capitulo 2. Diseño de la Círcuitería 34
Cálculo de R32:
6 T/T referenciaR+R
db/wfe Rn = R} - R. , - R, , - £, , - £,, - & 9jo J 3 34 33 32
37 36 35 34 33 32
,Sfefl V, - ^6 1 0 0
V E>Wreferencia JK. , rr-=^í J ~í- I/
1 0 0
.R = 9 9 * ^
reemplazando adecuadamente se tiene :
5 O
Cálculo de R31:
_ D— /v —
3 R' _ R¿ _ J^_ _ 3 R' _ R1
"31 5 5 10 50 50
R =3 1 5 0
Capítulo 2. Diseño de la Circuitería 35
Resumiendo/ se obtienen los siguientes valores de resistencias:
R37 = R'
L , = - * R-3 6 5
R = — * Rf
35 5
34 = - * R!3 4 1 O
* R ', -,^ 5 O
R32 = — * R'32 5 0
, , = — *3 1 5 0
Observando detenidamente los valores de R31 a R37, se deduce que la
resistencia R' debe ser múltiplo de 5 para facilitar el cálculo matemático y
que además debe producir una relación tal que el resultado obtenido como
valores de resistencias sea factible encontrarlas en el mercado.
En base a las anteriores consideraciones se acepta el valor de
/ obtiéndose los siguientes valores normalizados de resistencias:
Capítulo 2. Diseño de ia Circuí tería _ _______ _ 36
R3 7 = 5 O O k Q FOT = 1 M Q
#3 6 = 3 O O k Q . POT = 5 O O k Q
P3 5 = 1 O O A Q PO71 = 5 O O k Q
P3 4 = 5 O A: Q POT = 1 O O A: Q
.#3 3 = 3 O A: Q POr - 5 O £ Q
R3 2 = 1 O ¿ Q P07' = 2 O ¿ Q
O >fc Q P071 = 2 O K Q
Una vez obtenidos los valores de resistencias con los que se consigue
los voltajes de comparación requeridos, se procede a las pruebas
correspondientes para la obtención de los voltajes de comparación dados en
la tabla 2.1.
Ya que es muy difícil encontrar valores exactos de resistencias, es
recomendable utilizar potenciómetros para esta red divisora de voltaje, de
esta manera se pueden conseguir con mayor precisión los voltajes de
comparación indicados en la tabla 2.1.
Los amplificadores operacionales que se encuentran en los elementos
Ul y U2, se diseñan para que tengan polarización simple, con el fin de que
en el momento de realizar la comparación, estos se saturen a O o a +Vcc
según el caso y en forma teórica.
Sin embargo al realizar las pruebas correspondientes, se observa que
Capítulo 2. Diseño de la Circuitería 37
el voltaje de salida de los comparadores no corresponden a los valores
teóricamente supuestos/ para el caso de el corte a O voltios/ la salida presenta
valores alrededor de 1.5 voltios/ mientras que para el caso de la saturación
a +Vcc/ la salida presenta valores alrededor de +Vcc-3 voltios/ por lo que la
polarización de los amplificadores operacionales deben compensar este
voltaje indeseado. Para ello se utiliza dos fuentes, una negativa de un valor
de aproximadamente -1 voltios/ y la fuente positiva de +10 voltios/ con estos
valores de fuentes/ los voltajes para corte y saturación están alrededor de 0.5
voltios y 7 voltios respectivamente.
Para el caso de el estado de corte/ el voltaje de 0.5 voltios puede ser
manejado por la tecnología TIL considerándolo como O lógico/ sin embargo,
los 7 voltios obtenidos en el estado de saturación no pueden ser manejados
directamente por la tecnología TTL, por lo que se hace necesario una etapa
de acoplamiento/ la cual es analizada en el siguiente literal.
2.2.4. Circuito de normalización a valores TTL.
El circuito de normalización a valores TTL/ se lo implementa para
convertir el código lógico generado en el circuito de comparación en un
código binario de ceros y unos.
El diagrama esquemático se lo presenta a continuación:
Capítulo 2. Diseño de la Círcuitería 38
Ría100
R19100
R20 R2Í100
R22100
R23100
R24100
DikTB
S.1V
D2.III IkT''I B
S.iV
D3
• illl fi" ,'¡1 B
S.iV/
14r.ll U i'1 BS.1V
DB.ll! kf i''! B
5. IV
DG
. .il W i'I BS.1V
.ii! 12" ,'II B (
S.1V
Fig. 2.6,Circuito de normalización a valores TTL.
Este circuito se lo realiza con una red recortadora de nivel, formada
por un diodo zener y una resistencia limitadora de corriente/ el diodo zenej
se escoge de 5.1V debido a que se requiere a la salida valores TTL, por lo que
un valor de 5.1 es aceptable.
El cálculo de la resistencia se la realiza de la siguiente manera:
R1S100
Fig. 2.7. Circuito recortadorde señal, red resistencia zener
VI = 7 voltios/ salida del amplificador operacional.
V2 = 5/1 voltios/ salida del circuito normalizador.
Iz = corriente de 20 rnA que circulará por el zener.
Capítulo 2. Diseño de la Circuí tería _ 39
Realizando las operaciones se obtiene:
R - l a = ~ ' ^ 9 5 QIz 2 0 E -3 A
S/ £ = 1 O O Q
Vl - V2 1 V - 5 ,\ - 0/ = - = - » - = 1 9 777 ^
£ 1 O O Q
Con 19 mA de corriente que circula por el zener/ este puede trabajar
adecuadamente, por lo tanto, la resistencia R = 100 Q se considera adecuada.
Capítulo 2. Diseño de la Circuitería
2.3. Circuito decodificador.
A la salida del circuito de normalización a valores TJL'L, se obtienen 7
salidas binarias que son necesarias para controlar la escala adecuada de
amplitud del osciloscopio, sin embargo, resulta un número muy grande de
salidas para controlar 7 escalas, por lo que se hace necesario un circuito
decodificador, el cual toma las 7 salidas del circuito normalizador y las
transforma en 3, logrando de esta manera simplificar el circuito y abaratar
costos de diseño.
Para el diseño de este circuito, se utilizó la siguiente tabla con los
valores que se indican en la misma.
Rangos de voltaje de entrada
0.05<Vin<0.10.1<Vin<0.30.3<Vin<0.60.6<Vin<1.2l,2<Vin<2.52.5<Vin<5
Vin>5
EntradasMSB
I
0
0
0
0
0
0
1
u0
0
0
0
0
11
m0
0
0
0
111
IV
0
0
0
1111
V
0
0
11111
VI
0
111111
LSB
vniiiiiii
Salidas
C
1
1
1
0
0
0
0
B
1
0
0
110
0
A
0
1
0
10
10
Tabla 2.2. Tabla de verdad de las entradas decodificadas.
El número 1 que aparece en la tabla, indica el estado 1 lógico TTL,
correspondiente al valor de voltaje de +2VDC a +5 VDC, de la misma manera
Capítulo 2. Diseño de la Circuitería __ 41
que para el estado 1 lógico, se indica el estado O lógico/ que equivale a un
rango de voltaje entre O y +0.8 VDC.
Las 7 señales de entrada toman los valores lógicos indicados en la
tabla 2.2 dependiendo del voltaje que se encuentra a la entrada del
osciloscopio/ mientras más alto es el voltaje de entrada/ mayores
comparadores se encuentran saturados (Fig. 2.5).
Las 3 salidas indicadas en la misma tabla son las señales decodificadas
que se utilizan para la selección adecuada de la escala de amplitud/ los
valores lógicos para estas señales se justificarán más adelante al analizar el
literal 2.4. Circuito de atenuación.
Mediante simple inspección de la tabla 2.2/ se realiza el diseño del
circuito combinacional y se obtiene las siguientes funciones booleanas:
C=VII _ _B=(VTJ * VI) + (IV * 77)A=(7I * V) + (IV * IH) + (II * I)
A continuación se presenta el diagrama código del circuito
decodificador, obteniéndose mediante la utilización de compuertas tipo
AND/ compuertas tipo OR y compuertas tipo NOT, todas de tecnología TTL.
Las salidas A/ B y C serán utilizadas por el programa computacional
para la selección adecuada de la escala de amplitud/ y de esta manera
generar la característica de autoescala al prototipo.
Capítulo 2. Diseño de la Circuitería j42
MSB
LWD
UBC
Fig. 2.8. Circuito Decodiflcador
Capítulo 2. Diseño de la Circuítería
2.4. Circuito de atenuación.
El circuito de atenuación está conformado por un amplificador de
ganancia negativa, en este caso/ el factor de ganancia debe ser menor a la
unidad para tener el efecto de amplificación/ el amplificador operacional
utilizado en este circuito es el TL082 que posee un ancho de banda, en el
punto -3 dB7 superior a los 100 kHz, esto permite el ingreso de señales
mayores a 50 kHz sin que se atenúen por efecto de la construcción interna
del amplificador.
La configuración básica del circuito atenuador se presenta en el
siguiente esquemático:
RF
Rft
i Ven i: .nada...al ampj j-ficradon
LF35Í
Fig. 2.9. Amplificador operacional funcionando como atenuador
La señal que se encuentra a la entrada de este circuito/ presenta una
variación máxima de 10 V, por lo que debe ser atenuada para que pueda ser
convertida a señal digital.
Este circuito no presenta un factor de atenuación fijo, sino que
depende del valor de resistencia RF y del rango de variación de la señal de
Capítulo 2. Diseño de la Circuitería 44
entrada.
Las señales obtenidas del circuito decodificador de la Fig. 2.8/ se
utilizan en este circuito para escoger, de forma adecuada/ el valor de la
resistencia RF y de esta manera obtener un factor de atenuación variable y
dependiente del rango de la señal de entrada.
En total se tienen 7 rangos de variación de la señal de entrada, por
consiguiente se tienen también 7 factores de escala/ uno para cada rango/ con
esto se logra que la señal en la salida sea independiente del rango de
variación de la señal en la entrada/ este hecho aumenta la sensibilidad del
equipo ya que para cualquier rango de variación de voltaje de la señal de
entrada se tendrá una sola variación de voltaje en la señal de salida la cual
ingresará al circuito de conversión.
A la salida del atenuador se requiere una señal cuyo rango de
variación sea de 100 mV - 250 mV para que pueda ser utilizado por un
amplificador operacional en una etapa previa a la de conversión.
2.4.1. Multiplexación de la ganancia del atenuador.
La multiplexación de la ganancia del atenuador se logra utilizando un
MÜX 4051 el cual presenta en su diseño 1 entrada con 8 salidas/ controladas
por 3 señales de selección.
Este integrado se encarga de escoger la resistencia RF que permite
obtener factores de atenuación diferentes.
Capítulo 2. Diseño de la Circuitería 45
La tabla de verdad del criip 4051 se presenta a continuación:
INH
0
0
0
0
0
0
0
0
1
c0
0
0
0
1111X
B
0
0
110
0
11X
A
0
10
10
10
1X
SALIDA 4051
0
1
2
3 '
4
5
6
7
Tabla 2.3. Tabla de función del multiplexer 4051
Estos valores son los que se utilizaron en la tabla 2.2 para indicar las
salidas del circuito decodificador.
La señal de INH propia del mux debe estar en nivel bajo para el
funcionamiento permanente del integrado/ es decir/ las salidas del chip 4051
están habilitadas permanentemente.
Las resistencias EP adecuadas para obtener los factores de atenuación
utilizan la relación:
RFV - - — * Vin
RA
donde RA es la resistencia de entrada al amplificador/ el valor de esta
resistencia debe estar dentro del rango permitido por el fabricante y debe
Capítulo 2. Diseño de la Circuítería
permitir que KF presente valores comerciales/ se ha escogido una resistencia
KA= 27KQ porque cumple con las condiciones anteriores.
Los valores de las resistencias KF con su correspondiente factor de
atenuación se presenta a continuación:
Voltaje de entrada
0.05<Vin<0.1
0.1<Vin<0.2
0.2<Vin<0.5
0.5<Vin<l
KVin<2
2<Vin<5
Vin>5
RA
Q
27k
27k
27k
27k
27k
27k
27k
KFi
Q
54k
27k
13.5k
5.4k
2.7k
13k
540
Factor de
Atenuación
xl
x2
x5
xlO
x20
x50
Amplificación
x2
Tabla 2.4. Valores de resistencias de atenuación.
Debido a que los valores KF calculados no se consiguen en el mercado,
es necesario utilizar potenciómetros para obtener los valores de atenuación
exactos.
Cabe anotar además que los interruptores del mux tienen su propia
resistencia/ cuando el interruptor se encuentra abierto/ la salida presenta alta
impedancia/ por lo que no afecta al funcionamiento de las otras salidas/
Capítulo 2. Diseño de la Circuiteiia 47
cuando el interruptor se encuentra cerrado/ este presenta una impedancia de
aproximadamente 150 ohmios/ estos datos se encuentran en las hojas de
especificaciones del circuito integrado que proporciona el fabricante/ y estos
valores deben ser tornados en cuenta al momento de utilizar las resistencias
calculadas para obtener la atenuación adecuada/ además/ la tolerancia de la
resistencia RA debe ser compensada mediante la calibración de los
potenciómetros RFi.
La configuración final del circuito de atenuación se presenta a
continuación:
-K3VO0VO
100mV—SS0mV
Fig. 2.10. Circuito de atenuación.
Capítulo 2. Diseño de la Circuitería _áS
Cabe anotar que el mux 4051 (tecnología CMOS), se encuentra
polarizado por una fuente de +3 voltios/ este hecho no afecta a la señal de
entrada ya que los voltajes que pasan por los interruptores del chip tienen
un rango de variación de 100 mV a 250mV.
2.5. Circuito de amplificación.
El circuito de amplificación se lo diseña para amplificar la señal que
ingresa al convertidor.
A la entrada del circuito de amplificación se tiene un rango de voltaje
de lOOmV a 250mV, esta señal será amplificada en un factor de 107
obteniéndose valores de 2.5 voltios pico, esto se consigue mediante la
utilización de un amplificador operacional con ganancia negativa tal como
se indica en la Fig. 2.11
del circuitoatenuador Al convertidor ADC0820
a 2.Sv
Fig. 2.11. Circuito Amplificador
Utilizando las resistencias R9 = 100Q y RIO = 1000Q, se consigue el
Capítulo 2. Diseño de la Círcuíteiia 49
factor de ganancia requerido con la relación:
RFy = - — * yinRA
Estos valores de resistencias se encuentran dentro del rango sugerido
por el fabricante para el correcto funcionameinto del operacional.
El signo negativo de la ganancia de este circuito se compensa con el
signo negativo del circuito de atenuación, de manera que se restituye la fase
de la señal original.
A la salida del circuito de amplificación se obtiene una señal que varía
en el rango de -2.5 V a 2.5 V y que ingresa a la etapa de conversión que se
explica más adelante.
Debido a que la señal de salida de este circuito tiene un rango
dinámico de -2.5V a 2.5 V, se requiere polarizar el amplificador operacional
con dos fuentes, estas fuentes se han escogido de +10V y -10 V por ser los
valores que se encuentran disponibles en la tarjeta del circuito.
2.6. Circuito de Conversión.
El circuito de conversión presenta tres subcircuitos:
2.6.1.- Circuito de protección del convertidor ADC0820.
2.6.2.-Reloj de 580KHz.
2.6,3.- Convertidor ADC0820.
Capítulo 2. Diseño de Ja Circuitería 50
2.6.1. Circuito de protección del convertidor ADC0820.
El circuito de protección se lo ha diseñado con la finalidad de proteger
al convertidor ADC0820 en el caso que ingrese una señal analógica con
valores pico superiores a los admitidos por el fabricante.
El circuito en el momento que detecta un voltaje mayor a 5 voltios o
un voltaje menor a O voltios, recorta inmediatamente la señal analógica/ estos
valores límites de la señal se obtienen calibrando los potenciómetros de
precisión de 5kQ que el circuito de protección dispone.
El límite inferior de la señal es O voltios y el límite superior es 5
voltios.
El circuito de protección es un limitador de amplitud simétrico/
presenta en su configuración un amplificador operacional con ganancia
negativa y los diodos Dll y D12 cuyo funcionamiento se lo explica a
continuación:
i) Cuando el voltaje de entrada analógico es 0:
El voltaje VI es positivo e igual a:
^ * V C CVI =
R4 2 + R4 4
donde +V c c - 1 O voltios
Con este voltaje/ el diodo Dll se polariza inversamente por lo que se
encuentra en estado abierto.
De la misma manera/ el diodo D12 se polariza inversamente ya que V2
Capítulo 2. Diseño de la Circuitería 51
es negativo e igual a :
R. . * V c c72 = - -^
donde V c c = 1 O voltios
Debido a que ambos diodos se encuentra en en estado abierto, el
circuito es un amplificador inversor con una salida igual a:
V o = - V analógico * •—-
ii) Cuando el voltaje de entrada analógico es distinto de 0:
Si el voltaje de entrada analógico se incrementa, entonces Vo se hace
negativo, por lo que el voltaje V2 es más negativo, con lo que el diodo D12
se mantiene polarizado inversamente.
Por su parte, VI disminuye, por lo que el diodo Dll conduce,
poniendo a RMy R41 en paralelo, VI se estabiliza a O por concepto de tierra
virtual del amplificador operacional, por lo que no circulará corriente por el
diodo Dll (Id = 0).
Capítulo 2. Diseño de la Circuitería -52
Vcc=10V
011
R41^s/"\A-
10K
LÚA
*\
Eig. 2.12. Análisis del circuito deprotección
La corriente II que circula por R42 es igual a
y i = V C C
R,tv o
RM 2 -1 4 4 " "'M
donde V c c - I O voltios
Considerando R44 « R41 se obtiene la expresión final de Vo:
^4 4 T/K O = * V C C
^4 2
Una consideración similar se realiza para el caso en que el voltaje de
entrada analógico disminuya, obteniendo la siguiente expresión para Vo:
V o = - -ü * 7 ccR
'A 3
Los valores de resistencias R417 R38, R39 se escogen de 10 KQ debido
Capítulo 2. Diseño de la Circuiterfa
a que se requiere obtener un factor de ganancia igual a uno, con este valor de
resistencia se cumple tal condición, además/ este valor se encuentra dentro
del rango que el fabricante sugiere para el correcto funcionamiento del
amplificador operacional.
Las resistencias R42 y R43 son de Ikü y los potenciómetros R44 y R45
son de 5kÜ/ estos valores se escogen para que cumplan la condición:
y para facilitar el cálculo en la relación R44/R42 y R45/R43/ estas relaciones
deben ser aproximadamente de 0.25, es por esta razón que las resistencias
R44 y R45 se reemplazan por potenciómetros para obtener un valor
aproximado a la anterior relación.
Esta configuración también es utilizada para aumentar el voltaje offset
a la señal analógica/ este voltaje ingresa por una resistencia R38 de 10 kQ a la
entrada inversora del amplificador operacional este valor es para obtener
ganacia unitaria del amplificador/ recuérdese que la señal obtenida a la
salida del circuito de*amplificación varía en el rango de -2.5V a 2.5V/ esta
señal no puede ingresar directamente al convertidor ADC0820, por lo que la
implementación del voltaje offset es necesaria.
El valor del voltaje offset es de -2.5VDC/ este valor se escoge para
permitir el trabajo del convertidor a escala completa/ con esto/ la señal
analógica que ingresa al convertidor tiene un rango dinámico de OVDC a 5
Capítulo 2. Diseño de la Circuitería 54
VDC.
El valor negativo del voltaje offset cambia por la acción inversora del
amplificador operacLonal, con esto se asegura que la señal a la salida de este
circuito sea de OVDC a 5VDC.
1GV
Olí
ikwR42
-2.5V
IQkV análogo -2.SV 2,5 V
10k
10kR33
Ulft
1
V1
/o= Vanálogo DV-5V. al convertidor
LF353
R404.5k
ADC0820
oíaV2 < R4S
K5k
-10VR43
Fig. 2.13. Circuito de Protección al Convertidor
2.6.2.- Reloj de 580KHz.
Para el correcto funcionamiento del convertidor/ se hace necesaria la
implementación de un reloj, el cual servirá para realizar el proceso de
conversión.
Se realizaron pruebas con la frecuencia del reloj y se ha determinado
que el convertidor funciona correctamente con un reloj de 580kHzv con esta
frecuencia de reloj/ se pueden obtener 600kHz/50KHz =12 muestras para
Capítulo 2. Diseño de la Circuitería 55
una señal de SOkHz, con este número de muestras, la señal puede ser
graneada correctamente.
Para general' la señal de reloj que el convertidor ADC0820 requiere
con una frecuencia menor o igual a 580 KHz se ha utilizado un sencillo pero
ingenioso oscilador cuya frecuencia está determinada por las resistencias Rl
y R2 y el capacitor Cl. El circuito integrado 74HC04 tiene las tres compuertas
NOT que el oscilador requiere/ el esquemático de este reloj se lo presenta en
laFig.2.14.
El capacitor de l.lnF no es de valor fijo, está compuesto por dos
U-?B
7404
Rl
/\k
U7C
7404
R£
^^V
120K
7404
SSQKHal
U?D
g 1 oJ comp 1 gmen
7404
l.lnF
Fig. 2.14. Reloj de 580kHz, con su complemento.
capacitores uno de tipo cerámico de 1 nF y el otro es un trimmer con rango
de variación de 2.5pF- 5pF, esto es útil para poder calibrar la frecuencia
adecuada a la cual el convertidor puede trabajar.
Para lograr un mejor desempeño de la compuerta NOT/ es decir/ para
suprimir el ruido indeseable en la señal de salida de la compuerta, se conecta
un capacitor de lOuF en la polarización de integrado/ esto es lo que
Capítulo 2. Diseño de la Círcuitería
recomienda el fabricante de este tipo de compuerta en las hojas de datos.
2.6.3.- Convertidor ADC0820.
2.6.3.1.- Descripción.
El convertidor ADC0820, utiliza una técnica de conversión semi-ílash,
presenta una resolución de 8 bits/ los cuales ingresan al pórtico paralelo,
ofrece además un tiempo de conversión de 1.5 us en el modo WR/RD y
disipa 75 mW de potencia, a la entrada del convertidor existe un circuito de
rastreo y retención, el cual elimina la necesidad de un circuito externo para
señales que presentan una relación lenta de lOOmV/us. Además, el
conversor ha sido diseñado para que funcione como una localidad de
memoria, eliminando así la necesidad de una interfaz externa lógica.
Una característica importante de este conversor es que el circuito de
reloj lo tiene incluido, es decir, no se necesita una señal de reloj externa, sin
embargo en párrafos anteriores se menciona la construcción de un reloj para
el funcionamiento del conversor, el reloj de 580KHz y su complemento
ingresan por los pines WR e INT y son señales necesarias para el
funcionamiento del conversor.
A más de estas características, el conversor se polariza con una fuente
de 5 VDC y presenta a la salida niveles TTL de voltaje con opción de 3 -
estados. Presenta un rango dinámico de entrada de señal analógica de OV a
5 V pico.
Capítulo 2. Diseño de la Círcuitería 57
Por todas estas características, se escoge el conversor ADC0820 como
el más óptimo para cumplir las condiciones mínimas que el Osciloscopio
Digital del presente estudio requiere.
2.6.3.2.- Diagrama de conexión.
Para conectar correctamente el conversor/ se toma como referencia las
hojas de datos que el fabricante proporciona/ la información completa del
conversor ADC0820 se encuentra en los anexos al final del presente trabajo.
El diagrama de conexión se presenta en la Big. 2.15.
RELOJ 580kHs -,
AL PUERTO PARALELO—
13Ca63C2^
/ 3/ A/ 5/ 14/ 15/ ie/ 1-7/ iac
RD
TNJT
DBi
OFL GND
ftDC0S20
20
7
1
12
11
10
P
P w. lu —,— 47u
+5V- v •=•
b 0. iu
Fig. 2.15.Convertidor ADC0820
Capítulo 2. Diseño de la Circuitería
2.7. Circuito de acoplamiento.
Al circuito de acoplamiento se lo utiliza para dos objetivos:
- Multiplexar los tres conjuntos de señales que deben ingresar por el pórtico
paralelo, las señales del canal A, las del canal B y las señales que poseen la
información de la escala de amplitud óptima.
- Protección del pórtico paralelo.
El esquemático se presenta en la Fig. 2.16.
•NNECTOR D&ZS
Fig. 2.16. Circuito de acoplamiento
Capítulo 2. Diseño de la Círcuitería 59
Está conformado por tres amplificadores de corriente de ocho canales
cada uno con opción de habilitación de salidas como es el integrado 74LS244,
gracias a la opción de habilitación/deshabilitación/ se puede escoger el
tiempo que cada conjunto de señales tendrá para acceder al pórtico paralelo.
En la Fig. 2.16, se indica las señales de control provenientes del
computador, y que están conectadas a los pines de habilitación de los
amplificadores de corriente, el pin número 2 correspondiente al bit menos
síginifcativo (bit 0) del registro 378H, controla la habilitación del buffer de
amplitud; el pin 3 correspondiente al bit 1 del registro 378H, controla el
buffer del canal A; el pin 4 correspondiente al bit 2 del registro 378H,
controla el buffer del canal B.
Todos estos pines de control son generados desde el programa
computacional.
Las resistencias sirven para protejer al pórtico paralelo de una
sobrecorriente y todas son de 100 Ü.
CAPÍTULOS
3. COMULGACIÓN CON LA COMPUTADORA
Una vez construida la circuitería que nos permitirá convertir las
señales analógicas de los circuitos eléctricos en señales digitales/ para que
puedan ser leídas por el computador, es necesario establecer la interfaz de
entrada entre el periférico y el computador.
Un microcomputador tipo Personal Computer (PC) tiene tres
conjuntos de líneas que transportan la información en formato binario, con
los cuales se puede extraer o introducir datos digitales para realizar el
análisis de los datos. Además/ se cuenta con dos tipos de buses de
comunicación, a saber: internos y externos.
3.1. Buses internos.
Estos buses se dividen principalmente en tres conjuntos de líneas de
datos: dirección, datos y control del microprocesador y algunas señales
generadas por otros circuitos del PC.
La conexión de tarjetas, en nuestro caso de adquisición de datos,
directamente a este bus presenta algunas ventajas como:
• Alta velocidad de muestreo.
• Tamaño reducido.
• Bajo costo.
Capítulo 3. Comunicación con la Computadora 51
• La fuente de polarización se obtiene directamente del bus.
Los tipos de buses internos más comunes para PC compatibles son del
tipo ISA/ EISA, PCI, microcanal/ etc.
3.2. Buses externos.
En las PC compatibles existen principalmente dos buses externos
llamados puertos: el paralelo y el serial a través de ellos se conectan los
periféricos como impresoras.
3.2.1. Puerto serial
El puerto serial cuyas especificaciones están basadas en la interf az tipo
EIA-RS-232-C considera las recomendaciones V.24 (descripción funcional) y
V.28 (especificaciones eléctricas)/ está diseñado para transmisiones de hasta
19200 bps a una distancia de 15 metros.
Presenta físicamente un conector DB-25 macho en el PC o un conector
DB-9 macho igualmente.
Es especialmente útil para transmisiones asincronas/ es decir no
requiere señal de reloj, aunque también se lo utiliza para transmisiones
síncronas/ los datos digitales se transportan en forma serial.
Entre las ventajas más sobresalientes al utilizar este pórtico se
encuentran las siguientes:
• Utilización de pocas líneas
Capítulo 3. Comunicación con la Computadora 62
• Se puede configurar sistemas de cualquier tamaño.
• El hardware asociado a este pórtico se puede ubicar a cualquier
distancia del PC.
• Son compatibles con casi todo tipo de computadoras e instrumentos.
Ya que se utilizará el puerto paralelo para la conexión del hardware
implementado/ se lo estudiará a este con mayor detalle.
3.2.1. Puerto Paralelo.
El puerto paralelo o de impresora dispone de 8 líneas de datos/ cada
una de ellas con su respectiva señal de referencia/ las líneas de datos trabajan
con lógica positiva.
Cuenta con tres señales de handshake, necesarias para la transmisión
de datos especialmente entre el PC y la impresora.
• Strobe: señal generada por el PC que indica que las líneas de datos
contienen información. Esta señal se activa en bajo.
• Acknowledge: señal generada por el periférico la cual/ mediante un
pulso en bajo/ indica que los datos han sido recibidos.
• Busy: señal generada por el periférico/ la cual mediante un pulso en
alto/ indica que no puede recibir más datos.
Todas las condiciones de la interfaz presentan niveles TTL (transistor
transistor logic)/ en los que el tiempo de subida y de bajada debe ser menor
a 2 [is.
Capítulo 3. Comunicación con la Computadora 63
El computador presenta físicamente un conector DB-25 hembra, que
se lo puede usar para conectar una impresora paralela o como un puerto
genérico de entrada/salida.
•••o O •••••••:5O O O O O O O O • • O *w,
• salida de datos
O entrada de datos
Fig.3.1. Conector DB-25
Las señales del puerto se pueden clasificar en cuatro grupos:
• salida de datos
• tierras
entrada de protocolo
• salida de protocolo
El conector físico, con sus respectivas líneas de entrada y salida, se
describe a continuación:
Pin 1 corresponde a strobe (STB)
Fines 2 ..9 corresponden a DO..D9 (datos de salida)
Pin 10 corresponde a acknowledge (ACK)
Pin 11 corresponde a busy
Pin 12 corresponde a paper empry (PE)
Pin 13 corresponde a select
Capítulo 3. Comunicación con la Computadora
Pin 14 corresponde a autofeed (AUTO FD)
Pin 15 corresponde a error (FAULT)
Pin 16 corresponde a initialize (IP)
Pin 17 corresponde a select in
Pines 18 a 25 corresponde a señales de tierra.
3.2.2.1. Localidades de memoria del puerto paralelo.
Cada puerto paralelo de un computador está conformado por 8 líneas
de salida de información hacia el exterior, 5 lineas de entrada y 4 líneas
bidireccionales, por lo que se requiere de tres bytes (tres palabras de ocho
bits) para manejar esta información. Por lo tanto, el puerto paralelo ofrece
3 registros que poseen las siguientes características:
Dirección
378H379H37AH
Número de bits
854
Tabla 3.1. Localidades de memoria del puerto paralelo
En la dirección 378H existe un registro de 8 bits, usado para salida o
para lectura de los datos; en la dirección 379H existe una entrada de 5 bits la
cual será utilizada para ingresar los datos de la tarjeta de adquisición
Capítulo 3. Comunicación con la Computadora (jg
construida para el efecto. En la dirección 37AH existe un registro de 4 bits,
que puede servir como entrada o salida de datos digitales (colector abierto),
en la presente tesis algunos bits serán utilizados como entrada de datos. Una
de las entradas de la dirección 379H, puede provocar una interrupción, cuya
habilitación se puede controlar mediante software.
El puerto paralelo se encuentra normalmente en la dirección 378H, sin
embargo, puede ser configurado para ocupar la dirección 278H; además,
existen tarjetas principales de las PC especialmente antiguas que ofrecen un
adaptador de video monocromático y puerto paralelo denominado
"Monochrome DisplayandPrwterAdapterllQfiD&PP¿)/ en la cual el puerto
paralelo se encuentra en la dirección 3BCH a pesar de que es muy rara de
encontrar, la dirección para el puerto paralelo sigue siendo usada por IBM,
COMPAQ en algunos de sus modelos y algunos otros fabricantes no tan
conocidos en nuestro medio. El presente estudio utilizará la dirección 378H
para el puerto paralelo.
La tabla 3.2 es un resumen de las posibles direcciones para el pórtico
paralelo, el número que corresponde a cada terminal en el conector DB-25
hembra del PC y la función de cada bit de los tres bytes en el puerto.
Capítulo 3. Comunicación con la Computadora .fia.
Dirección del
Puerto Paralelo3BCH
3BDH
3BEH
378H
379H
37AH
27 8H
279H
27 AH
Bits en Byte
(N)0123456701234567*0*
1*23*4567
DB-25F
Pin23456789
NANANA15131210111141617
HabIRQ7NANANA
Entrada o
SalidaSalidaSalidaSalidaSalida
SalidaSalidaSalidaSalida
---
Entrada
EntradaEntradaEntradaEntrada
Entrada/ salida
Entrada/ salida
Entrada/ salidaEntrada/salida
-
-
-
-
Tabla 3.2. Bits del puerto paralelo
3.2.2.2. Relación localidades de memoria - terminales (pines) del conector
DB-25.
Se analizará el puerto de entrada de 5 bits ubicado en la localidad
379H y el puerto de entrada de 4 bits ubicado en la localidad 37AH.
Capítulo 3. Comunicación con la Computadora
El puerto de entrada con dirección 379H tiene la siguiente relación con
los pines del conector DB-25:
Pines
Bit7
11*
Bité
10
Bit5
12
Bit4
13
Bit3
15
Bit2
-
Bitl_
BitO
-
donde el pin 11 indica una inversión.
El pin 10 puede ser utilizado para provocar una interrupción IRQ7/
con una transición de bajo para alto ( \ pero para su correcto
funcionamiento/ el bit 4 del registro 37AH debe estar en 1 lógico.
El puerto bidireccional de 4 bits ubicado en la localidad 37AH presenta
la siguiente relación con los pines del conector DB-25:
Pines
Inicio
Bit7
-
-
Bit6
-
-
Bit5
-
-
Bit4
HabIRQ7
0
BÜ3
17*
1
Bit2
16
0
Bitl
14*
1
BitO
1*
1
En este registro/ para controlar la habilitación IRQ7 se utiliza el bit 4.
Cuando se coloca 1 lógico al bit/ la interrupción podría ocurrir
dependiendo del bit 6 en el registro 379H. Estas salidas se activan por
colector abierto. Esto les permite trabajar o como entrada o como salida; se
encuentran conectadas a Vcc por resistencias pulí up de 4/7 kQ , pueden
recibir hasta 7mA y todavía mantener un nivel bajo de 0.8V.
Como en el prototipo se requiere utilizar este registro como entrada
Capítulo 3. Comunicación con la Computadora 68
de datos, es necesario iniciarlo colocando los valores que se indican en la
tabla/ además/ se debe tomar en cuenta que los bits con asterisco (por ejemplo
17*) se activan con nivel bajo (O lógico).
Cuando trabajan como salida/ y debido a que el colector está abierto/
presentan una demora en las transiciones de bajo para alto/ pues toda la
carga es hecha por el pulí up pasivo de 4,7kQ por lo que es más conveniente
utilizar este puerto como entrada.
3.2.2.3. Construcción del cable de comunicación.
Una vez analizados los registros asignados para el pórtico paralelo/ se
procede a escoger los pines que se utilizarán para ingresar los datos al
computador/ provenientes de la conversión analógica - digital.
Las localidades de memoria a utilizarse son: la 379H y 37AH/ se
escogen estas localidades de memoria debido a que son las únicas que
permiten el ingreso de datos por el pórtico paralelo hacia el computador/ la
localidad 378H en la mayoría de computadores sirve solamente para
escritura y podrá ser utilizada para efectos de control del ingreso de datos
por programa computacional.
Debido a que no se dispone de una localidad de lectura de 8 bits/ es
necesario utilizar las localidades 379H y 37AH simultáneamente/ además/ no
todos los bits de estas localidades pueden ser utilizados/ es por eso que se
escogen los siguientes bits:
Capítulo 3. Comunicación con la Computadora
Localidad de Memoria
379H
37AH
Bits utilizados
3
0
4
1
5
2
6
****
7
****
Como se puede observar/ se obtiene los 8 bits de lectura necesarios
para el ingreso de datos al computador.
Para formar el código de entrada correcto, cada bit anterior/ debe ser
colocado en una posición dentro del byte que ingresa al computador. Las
posiciones de los bits son las siguientes:
Ponderación
del byte
bit
Localidad de
memoria
7
6
379H
6
2
37AH
5
1
37AH
4
0
37AH
3
7
379H
2
5
379H
1
4
379H
0
3
379H
Una vez definidos los bits/ se procede a su localización física dentro del
conector DB-25, a continuación se presenta la relación de los bits con los
pines del conector.
Capitulo 3. Comunicación con ia Computadora 70
MSB LSB
bits
pines
6
10
2
16
1
14*
0
1*
7
11*
5
12
4
13
3
15
Los pines marcados con asterisco (*) indican que son de lógica
negativa, esto se debe tener en cuenta en el momento de agrupar los registros
para formar el byte. Con el fin de obtener el código correcto, se debe invertir
estos bits por medio del programa computacional.
Para la fabricación del cable paralelo, se necesita 1,5 metros de cable
multipar de 6 pares, 2 conectores DB-25 machos que servirán para conectar
el computador y el prototipo, 1 conector hembra, que se ubicará en el
circuito impreso del prototipo.
No se recomienda exceder la longitud del cable para evitar las
capacidades parásitas que generan las 8 líneas de datos.
CAPITULO 4
4. DESARROLLO DEL PROGRAMA COMPUTACIONAL.
4.1. Requerimientos del programa computacional.
Una vez obtenida la circuiteria correspondiente para la adquisición de
datos y ubicados convenientemente los registros a utilizarse para la
comunicación con el pórtico paralelo de cualquier computador, se hace
necesario implementar un programa computacional para presentar en el
computador, los códigos obtenidos de la tarjeta de adquisición de datos.
Este programa computacional debe tener las siguientes características:
Interfaz de usuario manejable por cualquier persona.
El menor tiempo de procesamiento del programa/ con el fin de granear
los datos obtenidos del pórtico paralelo en tiempo real (condición ideal).
Posibilidad de realizar copias del programa desarrollado.
Utilización del sistema operativo Windows 95 o superior.
Programación sencilla y explícita.
Por todas estas razones, se ha decidido utilizar, para el desarrollo del
programa, el paquete de programación distribuido por National Instruments
conocido como LabVIEW.
Capítulo 4. Desarrollo del Programa Computacíoiial. 72
4.2. Programa computacional LabVIEW.
4.2.1. Características del programa computacional.
LabVIEW presenta las siguientes características:
No utiliza programación por código como los lenguajes de programación
Visual Basic o Quick Basic, reduciendo de esta manera el tiempo de ejecución
del programa,
LabVIEW utiliza un lenguaje de programación gráfica/ denominado
lenguaje G, para crear programas utilizando diagramas de bloques e
instrumentos virtuales.
Al utilizar un lenguaje de programación gráfica, LabVIEW utiliza
subrutinas que están representadas por iconos; estructuras como DO LOOP
UNTEL, FOR...NEXT, SELECT CASE, se encuentran en forma gráfica dentro del
paquete de programación; las subrutinas utilizan cables para su interconexión,
y la interfaz de usuario se presenta con indicadores, controladores, gráficos,
interruptores, leds, formando prácticamente un instrumento dentro de la
pantalla del computador.
LabVIEW cuenta, además, con librerías de funciones y subrutinas que se
pueden utilizar para el desarrollo de programas tales como análisis estadístico
de datos, regresiones, álgebra lineal, generación de señales, algoritmos en los
dominios de la frecuencia y tiempo, filtros digitales, manejo de archivos, acceso
Capítulo 4. Desarrollo del Programa Computacional. 73
a registros de memoria/ etc.
Los programas desarrollados en LabVIEW toman el nombre de
Instrumentos Virtuales, con sus siglas en inglés VI, porque estos funcionan y
tienen una interfaz gráfica similar a un instrumento real.
Cada instrumento virtual presenta dos pantallas, una de ellas es el
"diagrama de bloques", donde se ubican todos los bloques de programación que
se requieran; la otra pantalla es el "panel frontal", donde se ubican los
indicadores, gráficos y controles que serán utilizados por el usuario (interfaz de
usuario).
El ensamblador de aplicaciones de LabVIEW presenta la facilidad para
crear y distribuir aplicaciones independientes, las que se ejecutan a velocidades
de programas compilados y no requieren un sistema separado de "tiempo de
ejecución", puede distribuirse libremente con controladores básicos de National
Instruments.
4.2.2. Explicación de la programación con LabVIEW.
LabVIEW no requiere mucha experiencia en programación ya que utiliza
terminología e iconos que permiten al programador tener una idea general de
la acción de programación que realiza cada símbolo gráfico.
El paquete utiliza el concepto de programación modular, es decir, una
Capítulo 4. Desarrollo del Programa Computacional. 74
aplicación o programa puede ser desarrollado en una serie de tareas facilitando
de esta manera el desarrollo de programas complicados, cada tarea representa
un instrumento virtual que puede ser ejecutado independientemente, esto
facilita al proceso de depuración del programa. La aplicación final será un
conjunto de instrumentos virtuales similares a las subrutinas generadas en los
paquetes de programación por código.
iconos que representanswitches en el entornode interfaz de usuario
iconos que representan leds enel entorno de interfaz deusuario
4.0 6.0 4.0 6.0
2-°-/llBfir-ao z°-«lBr-8-0><®í< >SKT
0.0 10,0 o.o 10.0
ipaii5'°
iconos que representan controlesnu|T|érlcos en el entorno de interfaz deusuario.
HT iconos que representan los distintos tipos de lazos deprogramación por ejemplo, FOR...LOOP; DO...WHILE y elcondicionador IF...THEN respectivamente
O iconos que representan las distintas operaciones algebraicas ybooieanas, que se utilizan en el bloque de programación.
Bloque de5HGE1I programación
Resultadodesplegado en lainterfaz de usuario
. .,Sencillo ejemplo de programación; se ejecuta laoperación 3*15 en el bloque de programación ye' resu^ac*°j 15J se despliega en la interfaz deusuario-
Fig. 4.1. Ejemplos de iconos utilizados por LabVIBW para su interfaz de usuario ypara el diagrama de programación
Capítulo 4. Desarrollo del Programa Computacional. 75
La Fig. 4.1, contiene algunos ejemplos de los iconos que LabVIEW
utiliza tanto en su interfaz de usuario corno en su bloque de programación.
4.3. Desarrollo del programa de adquisición de datos,
Se realizaron pruebas con el paquete LabVIEWpara la adquisición de
datos desde el puerto paralelo/ estas pruebas indicaron que LabVIEW toma
datos correctos desde el puerto paralelo de señales con baja frecuencia en el
orden de los 100 Hz.
Ya que se tiene una frecuencia de reloj para el conversor de 580kHz/ es
necesaria la utilización de un programa en otro lenguaje que realice la función
de tomar los datos del puerto paralelo y procesarlos, se realizó algunos
programas en distintos lenguajes de programación/ el primero se desarrolló en
el lenguaje Quick Basic y se comprobó que el tiempo de ejecución de este
lenguaje es muy alto, por lo que los datos provenientes del conversor para
señales de 50 kHz no podían ser graneados correctamente.
El segundo lenguaje de programación utilizado es Borland C++/ en el cual
el tiempo de programación es muchísimo menor/ por lo que las señales de
501<Hz. se pueden graficar correctamente.
A continuación se desglosa el programa computacional realizado en
lenguaje Borland C++/ con una breve explicación del mismo:
Capítulo 4. Desarrollo del Programa Computacíonal. 76
/ /La cabecera del programa incluye varias funciones propias del lenguaje
//Borland C++, tales como stdio.h, conio.lv etc7 además se definen las
//direcciones de los registros del pórtico paralelo.
#include <stdio.h>
#include <conio.h>
#include <dos.h>
#include <string.h>
#include <iostream.h>
#defineport378 0x378
Mefine port379 0x379
^define port37A Ox37A
//A continuación se procede al borrado de la pantalla y a la definición de los
//archivos que se crearán par a guardar los datos obtenidos de cada uno de los
//canales.
void main(void){
clrscrQ;
FILE *DSOAMP/ *DSO1/ *DSQ2/ *DSCHB/ *DSO2B;
urvsigned char result/ resTilt2;
//El circhivo DSOAMP.TXT será el archivo designado para guardar los datos
provenientes del decodificadoiv este archivo se utiliza para la opción de
Capítulo 4. Desarrollo del Programa Computacional. 77
multiescala del osciloscopio.
/*Los archivos DSO1.TXTYDSO2.TXT, son archivos designados para guardar
los dos nibbles obtenidos del pórtico paralelo para el canal A, estos rdbbles serán
reconstruidos por el programa LabVIEWy formarán la palabra de ocho bits
necesaria para graficar la forma de onda en el computador.
Los archivos DSO1B.TXT Y DSO2B.TXT, son los archivos que guardarán los
nibbles del canal B.*/
inta;
//inicialización del pórtico 378H.
outportb(port378/0);
/*lectura escala de voltaje*/
//habilitación del buffer de amplitud, la habilitación de las salidas del buffer
//es controlado por un bit perteneciente al registro 378H
outportb(port378/l);
//Crear y abrir el archivo DSOAMP.TXT, para escritura en formato binario,
if ((DSOAMP - fopenC'crXDSOAMP.txt", nwb"))== NULL)
{
fprintf(stderr, "Cannot open output £üe.\n!I);
Capítulo 4. Desarrollo del Programa Computacional.
// Almacenamiento del dato de amplitud, se almacenan 5 datos para que pueda
//ser leído correctamente por el programa LabVIEW.
while (a<5){
result = inportb(port379);
fputc(result, DSOAMP);
fputcCXn1, DSOAMP);
fclose(DSOAMP);
//inicialización pórtico 378H.
outportb(port378,0);
//ADQUISICIÓN DE DATOS PARA EL CANAL A
//habilitación del buffer de datos del canal A.
//Crear y abrir el archivo DSO1.TXT para escritura en formato binario.
if (PSOI = fopen(nc:\DSOl.txt", "wb"))== NULL)
{
íprintf(stderr, "Caitnot open outputfile-Xn11);
Capítulo 4. Desarrollo del Programa Computacional. __ 79
//Crear y abrir el archivo DSO2.TXT para escritura en formato binario.
if ((DSO2 - fopen("c:\DSO2.txt"/ "wb"))== NTJLL)
{
fprintf (stderr, "Cannot open output füe.\n");
}//Crear y abrir el archivo DSO1B.TXT para escritura en formato binario.
if ((DS01B = fopen("c:\DS01B.txt'V "wb"))== NULL)
{
fprintf(stderr/ "Cannot open output file. \nn);
}
//Crear y abrir el archivo DSO2B.TXT para escritura en formato binario.
if ((DS02B = fopen("c:\DSO2B.txt1I/ "wb"))== NULL)
{
fprintf(stderr/ "Cannot open output file. \n");
a=0;
result =0;
result2 =0;
//Almacenamiento de los datos obtenidos para el canal A y para el canal B; se
Capítulo 4. Desarrollo del Programa Computación al. _ gQ
/ / almacena 1 dato del canal A y un dato del canal B, este proceso se repite 3000
//veces.
while (b<3000){
while (a<l){
result = inport(port379);
result2 = inport(port37A);
fputc(result, DSO1);
fputc('\n'/ DS01);
fputc(result2, DSO2);
fputc('\n', DSO2);
//Inicialización del pórtico 378H.
outportb(port378,0);
//ADQUISICIÓN DE DATOS PARA EL CANAL B
//habilitación del buffer de datos del canal B.
outportb(port378/4);
a=0;
result =0;
resúh2 =0;
Capítulo 4. PesarroUo del Programa Computación»).
// Almacenamiento de los datos obtenidos para el canal B, se almacenan 5000
//datos en cada archivo.
while (a<l){
result = inportb(port379);
result2 = inportb(port37A);
fputc(result, DSO1B);
fputc('\n'/ DSO1B);
fputc(result2, DSO2B);
fputc('\n'/ DS02B);
// Cerrar los archivos anteriormente abiertos.
fclose(DSOl);
fclose(DSO2);
fclose(DSOlB);
fclose(DSO2B);
outportb(port378,0);
Capítulo 4. Desarrollo del Programa Computacional.
El programa crea, para el canal A, dos archivos denominados DSO1.TXT
Y DSO2.TXT, y para el canal B los archivos DSO1B.TXT Y DSO2B.TXT, en estos
archivos se almacenan 3000 datos provenientes de las direcciones de memoria
379H y 37AH, se utiliza el formato binario para grabar estos datos.
En el programa se implementa el control para la activación de las salidas
del buffer de amplitud, de las salidas del buffer del canal A y las salidas del
buffer del canal B, en ese mismo orden; las señales de control se graban en la
dirección 378H mediante la utilización del los bits O, 1 y 2 respectivamente,
estos bits ingresan directamente al pin de habilitación decada uno de los buffers.
4.3.1. Circuito de pruebas del programa de adquisición de datos.
El circuito implementado para realizar las pruebas del programa de
COM-CCTOR ceas
Fig. 4.2. Circuito de pruebas del pórtico paralelo.
Capítulo 4. Desarrollo del Programa Computadonal. 83
adquisición de datos, es un circuito contador módulo 256, es decir, el contador
empieza la cuenta desde O y llega hasta un máximo de 255, para luego reiniciar
su cuenta, depende de un reloj de entrada de 580 kHz, igual al reloj utilizado en
el convertidor.
El esquemático de la figura 4.2, indica la forma de conexión del contador
módulo 256 y las líneas del conector DB-25 que se utilizan para la entrada de
datos por el pórtico paralelo.
Con este circuito es rnás fácil la comprobación del programa
computacionalya que los valores que ingresan al computador son previamente
conocidos.
4.4. Desarrollo del programa de interfaz de usuario.
El programa de interfaz de usuario debe tener las siguientes
características:
- Fácil manejo para el usuario.
- Apariencia a los osciloscopios utilizados en los laboratorios;
Para que el programa sea de fácil manejo para los usuarios finales, se
utiliza el programa computacional LabVIEW, este programa facilita la
presentación de los datos en forma gráfica, similar a los osciloscopios comunes,
por lo que el usuario estará familiarizado con este tipo de representación.
Capítulo 4. Desarrollo del Programa Computacional. 84
Gracias a la utilización de los iconos de LabVIEW, el usuario puede
manipular las de escalas de tiempo y de amplitud como lo haría en un
osciloscopio común pero con la diferencia de que lo manejará todo por medio
del computador/ esto incluye, selección del canal a visualizar, encendido y
apagado del programa.
A continuación se explica la forma en que el programa computacional
utiliza los datos guardados en archivos para granearlos.
Tomando el caso del canal A, los datos de los nibbles obtenidos para este
canal se encuentran grabados en los archivos DSO1.TXT y DSO2.XXT, se
desarrolló una subrutina llamada NIBBLE 1Y 2 que utiliza estos archivos, los
abre y lee el contenido de cada uno de ellos mediante la utilización de la función
de lectura de archivos binarios propia de LabVIEW, las salidas de esta subrutina
son los valores de los nibbles para el canal A.
níbbleluí
Fig. 4.3. Icono de la subrutina nibble 1 y 2.
El contenido de esta subrutina se lo presenta en la figura 4.4.
Cabe anotar que este contenido se encuentra desarrollado en el diagrama de
bloques que LabVIEW dispone para la programación.
Capítulo 4. Pesarrolio del Programa Computacional.
control del lazo WH1 LE I
segundo nibble
Fig. 4.4. Programa contenido en la subrutina nibble 1 y 2
Obtenidos los nibbles, se los une en una palabra de ocho bits/ para esto,
se manipula los nibbles separándolos en bits, esto se lo realiza mediante la
subrutina llamada 8 bits canal A, cuyo icono se lo representa de la siguiente
manera:
Fig. 4.5. Icono de la subrutina 8 bits canA.
En esta subrutina se ponderan los bits correctamente para que la
Capítulo 4. Desarrollo del Programa Computacional. 86
representación gráfica sea la adecuada, el desarrollo de la programación de esta
subrutina se la presenta en la Fig. 4.6.
La subrutina transforma los nibbles de entrada provenientes de los
registros 379H y 37AH, en una palabra binaria de 8 dígitos, además, se ubican
los bits que contienen información del convertidor y se los invierte si el dato ha
ingresado por uno de los pines con lógica negativa que presenta el pórtico
paralelo en su circuitería.
Una vez obtenidos los bits correctos, se procede a unir la información en
una sola palabra de 8 bits para luego transformarla a valor decimal, este dato
decimal es el que será visualizado por el programa previo a la atenuación
producida por la escala de amplitud.
Este proceso se realiza para los canales A, B y para la opción de la
presentación simultánea de los canales A y B.
En el caso de la opción X via B, los datos decimales que se obtienen son
guardados en una matriz, la cual se crea utilizando el lazo POR...LOOP, este lazo
utiliza su contador como un índice de matriz, una vez que la cuenta del lazo
POR...LOOP termina, los datos son visualizados en la pantalla mediante la
utilización de un gráfico tipo XY, este proceso de autoindexación provoca una
demora de la visualización en la pantalla del gráfico, esta demora depende del
contador del lazo POR.
jDife
ccio
n de
mem
oria
379
H|
iDife
cció
n d
e m
emor
ia 3
7AH
J
«W
A>
~W
««.W
WW
JV
W*«W
*ím
VH
4
ptt
tffH
Íttf
Hff
n •o ? •u b í? o ra T £0 5 - n o 5 tí o I
Fig.
-4.
6. P
rogr
ama
desa
rroñ
ado
en la
sub
rutín
a Sb
its c
anA
.
X
Capítulo 4. Desarrollo del Programa Computacional.
Debido a que la escala de amplitud depende de las 3 señales introducidas por
la circuitería del osciloscopio/ se pueden obtiener 8 escalas de amplitud/ sin
embargo/ el presente diseño cuenta con 7 escalas de amplitud como se menciona
en el Capítulo 2, tabla 2.1.
Como ejemplo se analiza el factor de escala correspondiente a 0.5 V/Div de la
Fig. 4.7.
indicador de las distintas escalas de amplituddatos decimalesprovenientes dela subrutinaSbits canA
datos de amplitudprovenientes delarchivoDSOAMP.TXT
salida de datos en forma gráfica, lü^NAL A|i i- 1 • ' -—en el diagrama de programación.
Fig. 4.7. Escala 0.5 V/div
Analizando el caso particular de que la señal de entrada al osciloscopio tenga un
voltaje pico igual a 0.5 voltios para el semiciclo positivo de la señal y un voltaje pico
de -0.5 voltios para el semiciclo negativo de la señal, el equipo automáticamente escoge
el factor de escala presentado en la Fig. 4.7.
Capítulo 4. Desarrollo del Programa Computacional. 89
Los datos provenientes de la subrutina 8 bits canA son valores decimales enteros
y están comprendidos en el rango de O a 255, donde O indica ei nivel más bajo de la
señal de entrada, que para el ejemplo analizado es de -0.5 voltios y 255 representa el
valor de 0.5 voltios,
Estos datos decimales, se dividen por un factor tal que permita obtener el doble
de la señal de entrada, para este caso particular de 0.5 voltios., los datos decimales se
dividen por 255, obteniendo un máximo de 1 voltio que es el doble de la señal de
entrada.
A continuación se resta el valor de la señal de entrada con el objeto de grafícar
los datos en forma simétrica, para el caso analizado $Q resta 0.5 voltios a 1 voltio,
obteniéndose el valor real de voltaje pico que la señal de entrada presenta que es de 0.5
voltios.
Las operaciones anteriormente descritas se pueden visualizar fácilmente en la
Fig. 4.7.
Las escalas de amplitud restantes se presentan en el Anexo A.
El control del eje de tiempo, se lo realiza utilizando un control numérico en la
interfaz de usuario, el cual escoge, con el ratón del computador, la escala de tiempo
adecuada para la visualización de la forma de onda.
El proceso de calibración de esta escala se la realizó mediante la utilización de
una señal patrón de 1 kHz, la cual se gráfica utilizando la escala de tiempo de Ims/div;
se varía la escala máxima del gráfico hasta obtener la señal dibujada en una sola división
Capítulo 4. Desarrollo del Programa Computacionai. 90
de pantalla, esto permite encontrar los factores de división y de máximo rango que la
pantalla del osciloscopio empleará; para cada factor de escala de tiempo, se tendrán 10
divisiones de pantalla.
La Fig. 4,8 indica una de las escalas de tiempo disponibles en el osciloscopio, se
observa que el factor de máximo rango, el factor de división y el inicio de rango son
Datos provenientes delcontrol de la interfaz deusuario
inicio de escala
factor de escala máxima
factor de división
Fig. 4.8. Escala de tiempo de lOus/div
valores fijos y calibrados previamente, estos valores no deben ser modificados porque
se corre el riesgo de descalibración del equipo. El interfaz de usuario se presenta en la
Fig. 4.9.
ES
CU
ELA
PO
LITÉ
CN
ICA
NA
CIO
NA
LFA
CU
LTA
D D
E IN
GE
NIE
RÍA
ELÉ
CTR
ICA
ÁR
EA
DE
ELE
CTR
ÓN
ICA
Y T
ELE
CO
MU
NIC
AC
ION
ES
RE
ALI
ZAD
O P
OR
: H
écto
r Ló
pez
Mon
tene
gro.
Mar
zo 1
999
O
200
400
600
800
1000
p o s? í? o SÍ 3 n o a •o o D P
EN
CE
ND
IDO
H
VO
LTA
JE
DA
TOS
:j-
,99
PR
OC
ES
AD
OS
TIE
MP
O/D
IV
0.2
°-5
1
US
SE
LEC
CIÓ
N D
EF
UN
CIÓ
N
I AB
A
&B
X
VIA
B
Fig,
4.9
. In
terf
az d
e U
suar
io d
el O
sciio
copi
o D
igita
l
CAPÍTULOS
5. COMPROBACIÓN DEL FUNCIONAMIENTO DEL PROTOTIPO.
5.1. Pruebas y Resultados.
Para comprobar el correcto funcionamiento del prototipo se realizaron
las siguientes pruebas:
- Prueba del programa computacional de adquisición de datos.
- Prueba del Programa de interfaz de usuario.
La prueba del programa computacional de adquisición de datos se la
realiza conectando una drcuitería de pruebas/ en este estudio se utilizó un
circuito contador módulo 256, tal como se presenta en el literal 4.3.1. Circuito
de pruebas del programa, de adquisición de datos.
Al conectar este contador módulo 256 al pórtico paralelo del
computador, debe esperarse que el programa computacional desarrollado/
presente los datos en un graneo con formato decimal y con valores
comprendidos entre O y 256 en orden ascendente/ el reloj del convertidor
analógico digital es el mismo que se utiliza en el circuito de pruebas con el
contador.
Los resultados obtenidos son los siguientes:
Capitulo 5. Comprobación del funcionamiento del prototipo 93
Fig. 5.1. Respuesta del programa de adquisición de datos
En la Fig. 5.1, se puede observar la respuesta del programa de
adquisición de datos/ la gráfica corresponde a valores consecutivos que
varían en el rango de O a 255, con lo que se demuestra que los datos
provenientes del pórtico paralelo son correctos.
La prueba del programa de interfaz de usuario se la realiza utilizando
distintas formas de onda provenientes de un generador de señal; la Fig. 5.2
indica la forma de onda de tina señal sinusoidal a 1 kHz graficada en el
osciloscopio digital y en un osciloscopio analógico/ la anterior figura sirve
además para comprobar la escala de tiempo del osciloscopio digital/ para
ello se colocan las escalas de tiempo de los dos osciloscopio en el mismo valor
y se procede a la comparación. Observando deterúdamente las líneas de
división/ se puede demostrar que la frecuencia indicada en el osciloscopio
Capitulo 5. Comprobación del funcionamiento del prototipo -2a.
digital se aproxima bastante a la frecuencia medida con el osciloscopio
analógico.
Fig. 5.2a. Señal de llcHz, escala de tiempo0.2ms/div
2CO 400 1000
5.2b. Señal de IkHz en el osciloscopio digital, escala Ims/div
Las figuras de lissajous obtenidas en el osciloscopio analógico y en el
digital se muestran a continuación en la Pig. 5.3.
Capitulo 5. Comprobación del funcionamiento del prototipo
Fig. 5.3a. Figura deLissajous
Fig. 5.3b. Figura deLissajous vista desde el osciloscopio digital
Capítulo 5. Comprobación del funcionamiento del prototipo.
5.2. Costos del prototipo.
La lista de los componentes utilizados en el prototipo desarrollado se presenta
a continuación:
Lista de precios de los componentes del
osciloscopio digital
ÍTEM
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
ELEMENTO
Amplificadores operacionales LM324 (ECG859)
baquelíta
borne ra
Buffer 74244
cable 12 hilos (m)
cable de poder
capacitor 470u
capacitores 1000u
capacitores 0.1 u
Compuertas AND 7408
Compuertas NOT7404
Compuertas OR 7432
conector completo
conector DB25 hembra
conector DB25 macho
conversor Analógíco-Digital ADC0820
diodos de alta velocidad 1 N4148F
diodos zener5.1V
Interruptor
Multilplexer4051
Potenciómetros pequeños
potenciómetros precisión
regulador 7805
regulador 7810
regulador 7905
reguiador 791 2
Regulador LM317
resistencias
CANTIDAD
2
2
1
3
1
1
3
4
22
4
3
2
1
. 1
2
2
10
14
1
2
19
2
3
1
1
1
3
26
VALOR
UNITARIO
$0.25
$10.00
$0.50
$0.80
$0.50
$1.20
$0.15
$0.40
$0.10
$0.45
$0.45
$0.45
$0.89
$1.20
$1.20
$8.00
$0.10
$0.20
$0.30
$0,80
$0.12
$0.50
$0.80
$0.80
$0.80
$0.80
$0,80
$0.03
VALOR
TOTAL
$0.50
$20.00
$0,50
$2.40
$0.50
$1.20
$0.45
$1.60
$2.20
$1.80
$1.35
$0.90
$0.89
$1.20
$2.40
$16.00
$1.00
$2.80
$0.30
$1.60
$2.28
$1.00
$2.40
$0.80
$0.80
$0.80
$2.40
$0.65
Capítulo 5. Comprobación del funcionamiento del prototipo.
29
30
31
32
33
TL082
zócalos de 14 pines
zócalos de 16 pines
zócalos de 20 pines
zócalos de 8 pines
5
15
3
3
4
$0,59
$0.10
$0.15
$0.12
$0.10
$2.95
$1,50
$0.45
$0.36
$0.40
TOTAL
La cotización del dólar en el momento de la presentación del presente
trabajo es de 10.000 sucres por 1 dólar/ lo que equivale a un costo del
prototipo de 763.000 sucres.
Uno de los objetivos propuestos al inicio del trabajo se refiere al costo
reducido del prototipo, debe tomarse en cuenta que el costo del prototipo
aumenta debido a que se trata de un equipo de prueba/ por lo que los
componentes del mismo se consiguen en el mercado nacional y de forma
separada, esto incrementa los costos de los componentes por consiguiente
incrementa el costo del prototipo.
La lista de precios no incluye el costo del ensamblaje del programa
computacional de interfaz de usuario, ya que por tratarse de un prototipo/
el precio que implica ensamblar esta aplicación no es económicamente
factible.
5.3. Conclusiones y Recomendaciones.
Conclusiones.
Luego del desarrollo del presente tema se concluye lo siguiente:
Capítulo 5. Comprobación del funcionamiento del prototipo. 98
a) El presente diseño se elaboró previa a la necesidad de disponer de un
osciloscopio de bajo costo y para aplicaciones de baja frecuencia, utilizando
un computador personal.
b) Existen en el mercado algunos modelos de osciloscopios digitales que
utilizan un computador personal/ sin embargo el precio de estos triplica el
precio del prototipo desarrollado.
c) Las señales grafícadas en el osciloscopio suelen presentar puntos de error
debido a que existen limitaciones de velocidad en las transiciones de los bits
del pórtico paralelo.
d) Para la correcta utilización de la opción X VIA B, se debe graficar no más
de tres ciclos de la señal de entrada, caso contrario/ el resultado que la opción
X VIA B despliega no se podrá visualizar de forma correcta/ como es el caso
de las figuras de Lissajous/ un ejemplo de estas figuras/ visualizadas por el
osciloscopio digital se encuentra en la Fig. 5.3b.
e) Debido a las limitaciones de componentes electrónicos de alta velocidad
como son los multiplexers analógicos/ los convertidores analógico-digitales
y los amplificadores operacionales/ en el mercado nacional/ no se pudo
optimizar la crrcuitería del equipo/ con el consiguiente incremento en el
costo/ estos componentes mencionados permitirían la disminución de una
tarjeta completa de adquisición de datos/ por lo que la circuitería se
simplifica y el costo del prototipo disminuye.
f) Las señales de SOkHz se grafican con pocos puntos por la limitación de la
Capítulo 5. Comprobación del funcionamiento del prototipo. 9Q
velocidad de conversión del convertidor analógico digital, sin embargo con
un experiencia en el uso del equipo se pueden determinar los distintos
parámetros de medida.
Recomendaciones
a) Se recomienda realizar un estudio de demanda del producto desarrollado
para analizar la factibilidad de producción en masa, con la consiguiente
reducción de precios en el producto final.
b) Para mejorar las características del equipo, se recomienda importar
elementos de mayor ancho de banda como los amplificadores operacionales
de gran ancho de banda que fabrica la casa Burr-Brown y los conversores
analógico digital de la casa Texas Instruments; mayor información se
encuentra en las direcciones de internet listadas al final de la tesis .
c) Para obtener un mayor ancho de banda del equipo, se recomienda
desarrollar una circuitería que se conecte directamente con los buses que los
computadores disponen en su interior, de esta manera se accede con mayor
velocidad a las localidades de memoria del CPU.
BIBLIOGRAFÍA
1.- LabView Tutorial Manual, January 1996 edition.
2.- LabView Function and VI Refernce Manual, January 1996 edition.
3.- Electrónica y Computadores, Publicaciones Cekit, año I N°l.
4.- Electrónica y Computadores, Publicaciones Cekit, año I N°3,
5.- Electrónica y Computadores, Publicaciones Cekit, año I N°4
6.- Saber Electrónica, Edición Andina, año 8 N°5
7.- Curso Práctico de Electrónica Digital y Circuitos Integrados, edicionesCekit,
N°28.
8.- Burr-Brown Produc Guide, Fall 1997.
9.- Burr-Brown Integrated Circuits Data Book, Linear Products, 1996.
10.- Jameco Electronic Components, CatalogN°982, May-Iuly 1998.
11.- Jameco Electronic Components, CatalogN°983, August-October 1998.
12.- Teoría Electrmoagnética WILLIAMHAYT Ir., Quinta edición, editorial
Mac Graw Huí, Febrero 1994.
13.- Maxim Integrated Products , Product Selector Guide, Abril 1998.
14.- Instrumentation Reference and Catalogue, NATIONAL INSTRUMENTS,
1997.
15.- Test & Measurement Catalog, FLUKE, 1994.
16.- Electrónica, Teoría de Circuitos. ROBERT BOYLESTAD, LOUIS
NASHELSKY, editorial Prentice Hall, cuarta edición, 1989.
17.- Selection Guide andDatabook, TEXAS INSTRUMENTS, CD-ROM
second edition, september 1997.
18.- Full Line Data Catalog, MAXIM, CD-ROM, 1998 Edition.
19.-1998 CD-ROM Catalog, Burr Brown Corporation.
20.- Designéis Guide and Databook InfoNavigator, TEXAS INSTRUMENTS,
CD-ROOM, July 1997.
DIRECCIONES DE INTERNET.
1.- Texas Instruments: www.ti.com
2.-National Semiconductor: www.national.com
3.-National Instruments: www.natinst.com
4.-Maxim: www.maxim-ic.com
5.-Burr-brown: www.burr-brown.com
6,- Jameco: www.jameco.com
ANEXOS
AD
C08
20 8
-Bit
Hig
h S
pee
d ju
P C
om
pat
ible
A/D
Co
nve
rter
wit
h T
rack
/Ho
ld F
unct
ion
co
<oO S
>•
I
J
f§
- o ^
_
^ C
o u-
«
02
£
a o
«> I
E S
g-
:
11
-¥ 1
g 1
S
llft
i
S
oo
Ste
«
J-
0 =E
-
o O
9a
w
raü
i;
rao
_
mfl
) ,c
oj
2 «
_CT
- "1l
C3
D>
CO (D C c
2
C c O O
1 1
t I
SBQ
-
«-
-,»_
-rea
Absolute Máximum Ratings (Notes 1*2)If Mllltary/Aerospace speclfled devlces are requlred,please contact the National Semiconductor SalesOffice/Distributor» for avallablllty and speclflcatlona.
Supply Voltage (Vcc)Logic Control InputsVollage at Olher Inpuls and OulpulStorage Temperature RangaPackage Disslpatlon aÍTA = 25"CInpul Current at Any Pin (Note 5)Package Input Current (Nole 5)ESD Susceptabllity (Note 9)
10V
-0.2VtoVcc H-0.2V-0.2VtoVcc-l-0.2V
-65'Clo -H50°C875 mW
ImA4 mA
1200V
Lead Ternp. (Solderlng, 10 sea)DuaMn-LIne Packaga (plástic)Dual-ín-LIne Package (ceramlc)Surface Mount Package
Vapor Phase (60 sec.)Infrared (15 sec.)
250DC300- C
21 5° C220'C
Operating Ratings (Notes i& 2)Temperalure Range . .
ADC0820CCJADC0820CIWMADC0820BCN, ADCOB20CCNADC0820BCV, ADC0820CCVADC0820BCWM, ADC0820CCWMADC0820CCMSA OeC£TA.<70*C
Vcc Range 4.5V to 8V
Con Verter CharaCterIstiCS Thefollowingspeclficat¡onsapplyforRDmode(p¡n7 = 0)lVCc=5V,VREF(-i-)and VflEF(~)™GND unless olherwlse speclfied. Boldface limite apply from TMJH to T^AX! a" olher Ilmlts Tfí=*'Ti=*
Parametcr Condltlon»
ADC0820CCJ
TVP(Note 6)
DeslgnLlmlt
(Note 8)
ADCpBZOBCN, ADC0820CCNADC.0820BCV, ADC0820CCV
ADC0820BCWM, ADC0820CCWMADC0820CCMSA, ADC0820CIWM
Typ(Note 6)
TestedUmlt
(Nole 7)
DeslgnUmlt
(Note 8)
UmltUnlts
ResoluUon e Bits
Total UnadjustedError(Nole 3)
ADC0820BCN, BCWMADCOB20CCXJADC0820CCN, CCWM, CIWM,ADC0820CCMSA
±1
±1±1
±1±1
LSBLSBLSBtSB
Mínimum ReíerenceReslslance
2.3 1.00 2.3 1.2 kíl
Máximum ReferenceResistance
2.3 2,3 5,3
Máximum VREF(+).Inpul Voltage
Vcc Vcc
Mínimum VREF(-)Input Voltage
OND GND GND
Mínimum VRÉp(-t-)Inpul Vollage
VREFÍ-) VREFÍ-) VREF(-)
Máximum VREF(-)Input Vollage
VREFÍ+) VHEFÍ+)
Máximum VIM InpulVoítage
Vcc+0.1 Vcc H-0.1
Mínimum VIN 'nPul
VottogeGND-0.1 GND-0.1 GND-0.1
Máximum AnalogInpulLeakage /Current
VIN"VCC 0.3-0,3
3-3
Power SupplySensltíyity
±% LSB
DC Eléctrica! CharaCterlstlCS ThafollowingspecincatÍonsapplyforVcc«5V,unIessotherwIsespecined.Boldface llmlls apply from TMIH to TMAx! al1 o'her IIm'ls TA=Tj = 25"C.
Parameter
V|N(ij, Loglcal "1"InpulVollage
VIN(O), Loglcal "0"Inpul Voltage
IIN(1), LoglcaTT'Inpul Current
ÍIN(Q), Loglcal "0"Inpul Current
VOUT(1). Logical'T'Output Voltage
VoUT(O). Loglcal "0"Output Vollage
IOUT, TRI-STATEOutput Current
ISOURCE. OuiputSource Current
IsiNKi Oulput SlnkCurrent
Ice- Supply Current
Condlllons
VCC = 5.25V
Vcc= 4.75V
Vit^ij^SViWPTV|(jfi) — 5V¡ Mode
Ü5,WR~,HD
Mode
^,WR",RD
Mode"
Mode
vcc=4.75v, I0UT= -seo /¿A;
Vcc^'l^sv, IOUT™ — 10 f'A;DBO-D87IÜFL,INT '
Vcc"4.75V, louT^I-^mA;DBO~DB7,ÜFtITRT,RDY
V0UT=5V; DBO-DB7, RDYV0UT = OV¡ DBO-DB7, RDY
V0ur*OV¡ D80-DB7, ÜFLIRT
VQUT" 5V¡ DBO-DB7, ÜFCfrTTrRDY
C-^WR^R^O
ADC0820CCJ
Typ(Note 6)
0.0050.150
-0.005
0.1-0.1
-12-9
."
7.5
TestedLlmH
(No te 7)
2.0
3.5
0.8
1,5
13
200
-1
2.4
4.5
0.4
•3-3
-4.0
7
15
DeslgnLlmlt
(Note 8}
ADC0820BCN, ADC0820CCNADC0820BCV, ADC0820CCV
ADC0820BCWM, ADCOB2QCCWMADC0820CCMSA, ADCOa20CIWM
Typ(Note 6)
0.0050.150
-0.005
•'
0.1-0.1
-12— 9
1^7.5
TestedUmlt
(Note 7)
2.0
3.5
0.8
1.5
0.3170
2.8
4.6
0.34
0.3-0.3
-7.2-5.3
8.4
13
DeslgnLlmlt
(Note 8)
2.0
3.5
0.8
1.5
13
200
-1
2.4
4.5
0.4
3
-6-4.0
7
15
Umlt
V
V
V
V
fiA
|iA
CA
V
V
V
/iA
mAmA
mA
mA
AC Electrical CharaCterístlCS TlielollowIngspecincalionsapplyforVcc^SV, tr=i| = 20ns,VREF(-f-)'=5V,VREF(— ) = OV andTA;c25'Cunlessolherwise specíf|ed. . .
pararnetcr
'CRD- Conversión Time for RD Mode
Uceo. Access Time (Delay (romFalllng Edge of TTÜ to Output Valld)
ICWR.RD. Conversión Time forWR-RDMode
IWR, Wrile Time
tR0,flead.Tlrne
Mín
Max
Mln
IACCI. Access Time (Delay (romFalllng Edge of RD" to Outpul Vafíd)
</\CC2- Access Time (Delay fromFalllng Edge oí R*Ü to Outpul Valld) -
Ucea- Access Time (Delay from RísingEdge o( RDY to Output Valid)
Caf]dltlons'
Pin 7 = 0, (Figure 2)
Pin 7 = 0, (Figure 2)
Pin 7 ^ VGC! tyVR = 6°° ns,IRD - 6.00 ns; (Figures 3a and 3b)
Pin 7 ™ Ved (Figures 3a and 3b)
(Nole 4) See Graph ;' ' - . .
Pin 7 ^ VCG! (Figures 3a and 3b)(Nole 4) See Graph ;
Pin 7 « VCG. IRD < 'i! (Figure 3a)
CL=100pF • / . • v
Pin 7 -- Vcc, IRD> *6 (FigureSb) •CL=15PF 'i
CL=100pF
RPULUUP=1kandCL-,EpF
Typ(Note 6)
1,6
teño-}»
<; •
50
190
210
7.6
90
30
TestedUmlt
(Note?)
600
600
DeslgnLImit
(Note 8)
2.5
tCRD-l-50
1.52
280
320
120
150
Unlts
J*s
ns
JiS
ns
H*
ns
ns
ns
ns
ns
ns
AC Electrlcal CharaCteríStiCS íCont!nued)Thefollow¡ngspeclfication6BpplyforVCc='5V1tf=t( = 20ns,VREF(-I- ) = 5V, VflEF(-) = OV and TA^ES'C unless olherwlse speclfled.
Pararneler
l|, Inlemal Comparison Time
IIH. 'OH- TRI-STATE Control(Delay from Rislng Edge of RD toHl-ZStale)
t¡Ñyi_. Delay from Rislng Edge ofWRtoFallIngEdgeofIÑT
tírTTHt Delay from Rislng Edge ofRDtoRlsingEdgeolTÑT
'IrTTHWFl. Delay from Rlslng Edge ofWffto Rislng Edge ofTRT
tROY. Delay (rom C§ to RDY
t|D, Delay from IÑT lo Outpul Valld
tp|, Delay from RfJ to INT
lp, Delay from End of Conversiónlo Nexl Conversión
Slew Rale, Tracking
CviNi Analog Input Capocltance
CQUT. Logic Oulpul'Capacilance
CIN. Logic Input CapacilanceHoU I: Absoluto MnxIho Dflvica boyond lis
Mol» % All voUagfls e
Note 3: Total unadjua
Hole 4: Accuracy ma
NoIe5:Whon thelnplo 1 mA or less, Thfl
Hole 6:Typ!cnls efe
Note 7: Tisled llmits
Noto B: Ctes'gn limita
HoU 9: Human body
TRI-STATI
ffíO
mnp
re
t>
ftí
Jl\ n
il
are
arf
me
El
ÍO
Condltlons
Pin 7 = Vccl (Figures 3b and 4)CL= 50 pF
RL=1k,CL»10pF
Pin 7 = Vcc, CL= 50 pFtRD>'i; (Figure 3b)tRD<li: (Figure 3a)
(Figures 2, 3a and 3b)CL=50pF
(nSure<,,CL^P?
(Figure 2), CL« 50 pF, Pin 7 « 0
(Figure 4) '
P|n7 = Vcc, tHD<t|(Figure 3a)
(Figures 2, 3a, 3b and 4)(NotG'J)SeeGraph
im Rntings Itxllcala IVnlls boyood whlch dantago lo tho dovlce may occoclllod opcratlng condltfons,
maasured wllh íespect to trw GMD pin, unless oltwrwlse BpocHted.
enor Inclixtos oltaet, íull-acale, and linearlly erioo.
egrnda ¡1 Iwn or IHQ !s shortur trinn tha mínimum valué spoolllod. SEÍO
oltoge (V[ti) al any ptn exceods tha power auppr/ ralla (Vt[J < V~ or V)A pachago Inpul cuitenl limita the number oí pV)s that can axcsed tt|
5*G nrxl luproaeol moat llkoly parametric m¡m.
gunrontood to Nattonal'a AOOL (Average Oulgolng QuBlrty Levo!).
guafantDixt bul not 100% lesled. Tiraje limILi «re not us^d lo ca[cu
do), 100 pF dlscharagod Ihrough R 1.5 hll iesi»|or.
Test Circuits and Waveforms
JL^- i tí i i
1OH
vcc vcc
JA
DAIA
TUH/5501-3
°^: i ^QAIAn T~t-'oiiTrijr
U"T TUH/5501-S
Typ(NoleS)
• 600
100
tnD-l-200
125
175
50
20
200
0.1
45
5
5
ur. DCand^Celoc
Accuracy ys IWH c
u > V* ) t rw iibsoe power nuppiy boi
ata outgo)f>g qualll
: OAlApuiruis
1, '30 ni
.
DATApimim
I
TcstedUmlt
(Note?)
DeslgnLlmlt
(Note 8)
1300
200
t|lRD'l-290
225
270
100
50
290
500
Unlts
ns
ns
nsnsns
ns
nsns
ns
ns
V//is
PFpF
pFrlcal sp»cincfl Horra do not apply when oporollng
f :
nd Accuracy va IRQ graphs.
lila valué oí curren! at íhnt pin stíou!d be limitadndarjos w|th a 1 mA curtflnl Ittplt to our.
/ lovoli.
l|H.Cl-1DpF
Lt • yí-iss
'" |¿t
TL/H/5501-4
DI •; :'"lf!f TUH/5501-fl
Timlng Diagrams
Hot« On pow«[-up tM slala oí líft' can be hlgh or lo .
-VmiHEXIEftHM.PULL.UP
FIGURE 2. RD Mode {Pin 7 Is Low)
¡nr
FIGURE 3a. WR-Rp Mode {Pin 7 Is High and tRD<ti)
DBD-DBT — — —
TL/H/5501-B
FIGURE 3b. wn-RD Mode (Pin 7 Is Hlgh and tRD> i,)
FIGURE 4. WR-RD Mode (Pin 7 Is High)Stand-Alone Operation
cal Performance Characteristics v
: . Power Supply Currcnt vsLogic Input Threshold Conversión Time (RD Mode) Temperature (not IncludfngVoltags vs Supply Voltage vs Temperature
1.6
1.5
1.1
4
-55'
X<
;ST*S-
X
125"C
/
/-X-/
U
*>-•x.o
ffi
1
v
VCE-S.OV-
t^
:=u:
/ir/-
v.
//'/VK
5 4.75 5.0 5.:5 5.5 -100 -50 0 50
'„•• reference ladder)
//
/
= 5
/
^ÍSV
? 10
K
• £1 ^i Ve
\\
— -4.7S
k
^S\ \C
V/K
^
=-5.25V
^1
^
^
100 150 -100 -SO 0 50
S^
-x.
100 150
VcC-SUtnY VOLTAGE: (V) TA-AMBIEHTHMPERATUKE (*C) T»-AMBIE«T TEMPEHATUflE ('C)
Accyracy vs tyvñ Accuracy vs tR
i
0.5
1
\v
V«F-5Vr*«ZS'Clr«!00 ni'no • 600 IH
5"
s
1 Q.S
L
\,
D
V
Accuracy vs L,ce=5V
VpEf=5VTlíti
H-25'C"ÍODni
«- bWJn»
'
o ' •
e ; •
1 °''
V\
\_VV
1
1
[C»5VMÍ»5VA = ZS*Ctift^KfO niBl = (lOO ni
400 500 BOO 700 SOO ÍOO 300 4DO JO) flOD TOO BOO 900
Mu ("I '
'300 *IK 500 6M 700 BOO 900
l(t Interno! Time Deloy v*Temperaiure
1
\cU-
V
-5VIS'C
-<= - *-
) 1 ; 3 < jVflEF (V)
li-fM
TE
HfíA
L S
ET C
OM
PA
HlS
ON
TIII
lEljii
\ if
'o
ú
c
Vec" V •
v
^
C-Í.7
Vcc-
SV
É.!5V
00 -10 j) 50 100 U
U-AMBIEHt ÍEMPEflAIlíRt (°C1
.a
OU
TPU
I C
UR
KEN
T (>
«A1
•
Vcc -SV
! 1 — ,(so
--—
"~—
ISINH
URCí VQ
li
II-Z.»
Votít- J.4V
V
*•-.
--—
00 -50 0 M 100 150
TA-AMBIENT TEMPEflATUNE |*c|
Description oí Pin FunctionsPin Ñame _ ___ _ FuncUon _
1 VIN Analoglnpuljrange «GND<:V|fljs;Vcc2 D80' TRI-STATE data oulput— bit O (LSB)3 OBI TRI-STATE dala oulput— bit I4 DBZ' TRI-STATE dota oulput— bR 25 DB3 TRI-STATE data outpul— b!l 36 WR7RDY WR-RDMode
Wff: WitliÜS" low, the conversión Is starl-ed on Ihe lalllng edge of WH. Approxi-malely 800 ns jthe presel ínternal limeout, t|} afler the WR~ rlsing edge, the resultoí the conversión wlll be strobed Inlo theoutpul lalch, provlded that "R~D does noloccur prior to this lime oul {see Figures3a and 3b],RD ModeROY; Thís ls en open drain oulput (no Ín-ternal pull-up devlce). RDY_wlll go low af-ter the íalling edge of CS; RDY wlll goTRI-STATE when Ihe resull of the conver-sión is strobed Inlo Ihe oulpul lalch. II isused to simplily Uie Interíacé lo a micro-processor syslem (see Figure 2).
1 Mode Mode: Mode selection Input — il Is Inler-nally iied to GND through a 50 /¿A currenlsource.RD Mode: Wlien mode Is lowWR-RD Mode: When mode Is hlgh
8 R~ü . WR-RDModeWilh C~5 low, the TRI-STATE dala oulputs(DDO-DB7) will be actlvated when ^Dgoes low (see Figure 4). KB can alsó beused lo Increase Ihe speed of the con-verter by reading data prior lo Ihe preselInlernal time oul (tj, -800 ns). II Ihls lsdone, Ihe dala result Iransferred to outpullalch ls latched alter the falHng edge o|Ihe RD~ (see Figures 3a and 3b).RD Mode t ;
WIth!c~S~ low, Ihe conversión wl|| start wlll}TÍD goíng low, also R~ü wlll enable theTRI-STATE dala outputs al lr>a compie-ü'on of the conversión. RDY gplng TRI-STATE and INT golng low Indícales t|iéicompletlon of Ihe conversión (see Figure,
Pin Nanie Functlon
9 INT WR-RDModeÍRT golng low Indícales thal the conver-sión is completad and Ihe dala result is Inthe output'íatch. TÑT will go low, ~800 ns(Ihe preset jnternal time out, l¡) afler the
- . rlsing edge of WR~ (see Figure 3b)\Twill go low afler the falling edge of TÍO, f[RD" goes ¡ow prioMp Ihe 800 ns Üme oul(see Figure 3a). IÑT ls reset by the rislngedge of T^S or 55 (see Figures 3a and3b).RD ModeTKTT golng low Indícales thal Ihe conver-sión ls corjipleted and the data resull is In •Ihe oulpul lalch. INT ls resel by the rlsingedge oí RÜ or US" (see Figure 2).
10 GND Ground11 VREF(~) T'16 ^U0111 °f resistor ladder, voltage
• range: GNq#VREF(-)áVREF(-h) (Note5) -tf
12 VREFÍ''") Tlie lop pf resistor ladder, voltage range:VHEFÍ-)^VREF(-t-)¿Vcc (Ñola-5)
13 US Ü3mustbelowtnorder(ortheHD~orWR~lo be recognized by Ihe converter.TRI-STATE data output—bit 4TRi-STAtE data oulput—bit 5TRI-STATE data output—b¡l 6TRJ-STATE data output—b|l 7 (MSB)Overflow oulpul—1( the analog Input lshfgher than the VRgp{ -f-), OFL will be towal Ihe end oí conversión. II can be used locascade 2 or more devlces to have more
',' resolutlon (9,10-bil). Tlils output Is alwaysacjrve and does not QO Into TRI-GTATEas. DBO-DB7 do.
19 NC NO connection20 VCG Pov^ersupplyvollags
1.0 Functional Description1.1 GENERAL QPERATIOH
The ADC0820 uses two 4-bll Hash A/D converterB lo makeon 0-blt measuremenl (Figure 1). Each flash ApC ls mqdeup of 15 comparalors whlch comparo the unknown Inpul loa reference ladder to gel a 4-bit result. To laka a ful¡ 8-bltteadlng, one flash conversión is done to próvida the 4 mpstsignifican! dala bits (vía the MS flash ADC). Drrven by (he 4MSBs, an inletnal DAC recréales an analog approxlmationof the input vollage. This analog slgnal ls Iheá subliacfedfrom the input, and Ihe dKference voltage |s converted by asecond 4-bIt flash ADC (Ihe LS ADC), provldlng |he 4 |eáslslgnlficanl bils of the output data word. . •
T|ie Inlernal DAC Is actually a subsectlon of Ihe MS ílashconverler. This ls aqcompllshed by uslng Ihe same resistoriadder for (he A/D as well as for generaling the DAC slgnal.The DAC output ls actually (he tap pn the resistor ladderwhlch rnosl closely approxlmatas the analog Input In addi-llon, tlie "sampled-dala" cornparalors usad In Ihe ADC0820provlde the ability |o compare th.e magnitudes o( severalanalog signáis simuttaneously, withoui uslng Input summlngqmplifiers. This is especíally useful ln the LS ílash ADC,where the slgnal to be converled }s an analog dlfference.-
1.0 Functional Description1.2 THE SAMPLED-DATA COMPARATOR
Each comparalor in the ADC0820 consists of a CMOS in-verter wllh a capacittvely coupled Inpul (Figure 5). Analogswitches copnect Ihe two comparalor inpuls lo the Inpulcapacilor (C) and also connect the Inverter's inpul and oul-put. Thís davica In effecl now has one dlfíerentlal Inpul palr.A comparison requíres two cycles, one forzerolng the com-paralor, and anolher for maklng Ihe comparison.
In the firsl cycle, one Input swllch and the Inverter's feed-back swilch (Figure 5a) are closed. In thls ínter/al, C Ischarged lo the connected Input (V1J less Ihe inverter's blasvollage (Vg, approxlmalely 1.2V). In the second cycle (Fig-ure 5b), ihese two' switches are opened and the other (V2)Input's switch !s closed. The inpul capacitor now sublractsIts stored voltage from Ihe second Input and Ihe differenceis ampllfied by the Inverter's open loop gain, The inverter'sinput (Vg1) becomes
and the oulpul will go hlgh or low depending on the sign of
TL/H/5S01-12
• V cm C "- V1 ~Va
1 GS >- sttey Inputnoda capacitor
1 V0 — Invarter InputWas vollago
FIGURE 5a. Zerolng Phase
The aclual circuilry used in ¡ha ADCOB20 Is a simple bul¡mportant expansión of the ->aslc comparator descrlbedatiove. By addlng a second capacitor and anolher set ofswitches lo the Input (Figure 6), Ihe scheme can be expand-ed to make dual dlfferentlal cómparlsons. In Ihls clrcuil, thefeedback swilch and one input swilch on each capacitor (2switches) are closed In the zerolng cycle. A comparison isthen made by connecting Ihe eecond Inpul on each capaci-lor and opening all of Ihe other switches (S switches). Thechange in voltage al the inverter's input, as a result of thechange in charge on-each input capacitor, will now dependon both Inpul signal differences.
1.3ARCHITECTURE
In the ADC0820, one bank pf 15 comparators Is used Ineach.4-bit flash A/D converter (Figure 7), The MS (mostsignifican!) flash ADC also has one additlonal comparalor todelect Inpul ovecrange, These two sets of comparators op-érate allernalely, wíth ope grpup in Its zerolng cycle Whilethe olher is comparing. '-••
TUH/5S01-Í3
(V3-V1)
q' Is deperKienl on V2-V1
FIGURE 5b. Compare Phaso
FIGURE 5. Samp|ed-Dnla Comparator
C14C2H Cs
-A
CH'C2-F-CS
TL/H/S501-14
FIGURE 6. ADC0020 Comparalor (Irom MS Flash ADC)
Detailed Block Diagram
í/37 . t/1 l)« VOUMJE
I 1 t } ICl - xoof Fl BU/UBI tffl
p*c ouirur -
l/ÍLI«YOLUCt -
h
TL/H/5501-15
FIGURE 7
1.0 Functlonal DescríptionWhen a typlca! conversión Is slarled, the WR une Is broughtlow. At Uiis Inslant Ihe MS comparalors go from zerolng locomparlson mode (Figure G). When WÍT Is relurned hlgh al-tar al leasl 600 ns, the oulpuí Irom the flrst set of compara-tors (Ihe íírsl flash) Is decoded and latched. Al thls point thetwo 4-bIl convetters change modes and Ihe LS (leasl signifi-can 1) (lash ADC enters lis compare cycle. No less Ihan 600ns later, Ihe RD lina may be pulled low lo lalch tha lower Adala bits and (inish the 8-bit conversión. When W5 goes low,the flash A/Ds change state once again In preparallon forthe next conversión.Figure O also cullines how Ihe converter's Inlerface tlmlngreíales to ¡ts analog Inpul (VIN). In WR-RD mode, Vltj Ismeasured whlle WR Is low. In RD mode, sampling occursduring Ihe-first 800 ns of HE?. Because o( the input connec-lions lo the ADC0820's LS and MS comparators, the con-verter has (he abillty to sample VIH al one instanl (Sectlon2.4), despHe the fací thal two separa le_j-bil convarslons arebelng done. More speclfically, when WR is low the MS flashis In compare mode (connected to VIN), and the LS flash isIn zero mode (also connecled to V^j). Therefore both flashADCs sample VIN at the same time,
1.4 DIGITAL INTERFACE
The ADCOB20 has two baslc Inlerface modes which aro se-lecled by strapplng Ihe MODE pin high or low.
RD ModeWílh the MODE pin grounded, the cohverler Is set lo Readmode. In ihls configuratlon, a compíele conversión Is doneby pulílng RD low untlt oulput data appears. An IÑT Une Isprovldad which goes low at the end of the conversión aswell as a RDY oulput which can be used lo slgnal a procos-
' sor Ihet the convertor Is busy or can also serve as a systemTransfer Acknowledge slgnal.
nDModB(Pln7lsLow)
TUH/65Qt-16
When In RD moda, the compara lor phases ore ¡nternatlyIrlggeied. At the falling edge oí RD, the MS flash convertergoos from zero to compare mode and Ihe LS ADC's qom-parators enter Ihelr zero cycle. Afler 800 ns, data (ron» theMS flash Is latched and Ihe LS flash ADC enters corripnremode. Following another 800 ns, the lower A bits are recov-ered.
WR thenRDMode
Wilh thfl MODE pin tled high, Ihe A/D wjlt be set up lor theWR-RD mode. Here, a conversión Is started wlth Ihe WR"input; however, there are two optlons for readlng the oulpuídala which reíale to interface tlmlng. If an interrupl drlvenscheme Is deslred, the user can-walt for TKTf to go low be-fore rea'dlng the conversión reaúU (Figure B). IRT wül typi-cally go low 800 ns afler WFf's" rislng edge. However, If ashorter conversión time Is deslred, the processor need notwalt forTRT and can exerclse a read after only 600 ns (Fig-ure A}. If thís Is done, TNT wlll Immedíately go low and datawlll appear ai ths outputs. ?
\
m
TUH/5501-17
FIGURE A. WR-RD Mode (Pin 7 Is Hlgh and tno<tl)
TUH/5S01-1BFIGURE B, WR-RD Mode (Pin 7 Is Hlgh and tRD> t])
Stand-Alone
For slanO-alone operation In WR-RD moda, |CS" and RÜ canbe (led low and a conversión can be slartod, with Wfl. Dalawil( be valld approxlmately 800 ns fotlowlpg WR's rislngedge, '•:
WR-nD Mode {Pin 7 Is Hlgh) Stand-Alone Operatlon
CSLOW .
BDIOW •
TL/H/5S01-19
1.0 Functional Descrlption
MS COMPAnATORS COMPAREVIH 10 IHEIR REFEHENCEUDDER TAT. IHE CDMPflRArDROUTrUTSDIGITAUYTJWCKVIM-VLADOEH»P
LS COMMflATOflS ZEHO 10Vw. rHECüMpAHATOR'SINPUT CAfMITORS TBACK Yiw.
Hoto: MS menos mosl stgnlfícont
LS meen» lea ni significan!
TL/H/5501-20
FIGURE 8. Operntlng Sequence (WR-RD Mode)
OTHER IHTERFACE CONSIDERATIONSIn order to maíntaln conversión accuracy, WR has amum widlh spec o( 50 ¿ts. When Ihe MS flash ADC's sam-pled-data comparalors (Sectlon 1.2} are In comparísonmode (WFT Is low), Ihe Input capacitors (C, Figure 6) musíhold ihelr charge, Swllch leakaga and inverter bias currenlcan cause errors II the comparator is left in lliís phase forloo long. •Slnce Ihe MS flash ADC ontars lis zeroing phaso al the andpf a conversión (Secllon 1.3), a new conversión cannol peslarted unl¡! thís phase is complele. The mínimum spea forIhis lime {IP, Hgures 2, 3a, 3b, and •/) is 500 na,
2.0 Analog Considerations2,1 REFERENCE AMD INPUTT|ie lwo V^ Inpuis of the ADC0820 are fully ditlerentialand define Ihe zero lo full-scale Inpul ranga oj Ihe A to Dconverler. T|ils allows Ihe deslgner to easlly vpry the spanoí Ihe analog Input since Ihis ranga will be equivalent lo thevollage dífference bolween Vint'1") and V|¡,j(-J. ByreduclngVRE^VREF^ vREF(-l-)-vnEF(-)) lo I0SS tn£»n 5V, the sen-slUvity oí (he converter can be Increased (Le,, )| VF^JT^SVthen 1 LSB = 7.8 mV), The inpul/referencQ flrrangofpentolso facilítales raliomelric operalion and In rnany cásea theptilp power supply can be used for transducer pqwer aa \velfos Ihe Vp¡:p source.
Thís refsrsnce fiexiblllty lels Ihe Input span nol pnly be var-led bul aiso olfsel (rom zero. The vollage al YBEF(~~) 6etsJhe Input level whlch produces a, dlgllal oulpul bf ail zeroes.Though VIH Is not Useif dlffererillal, tha relerence deslgnpffords;nearly dllferentíal-lnpul capabilily for mosl mensure-inenl áppllcatíons. Figure 9 shows soma of thft conflgura-Uons Ihat ara posslble.
2.2INPUTCURRENT• -t
Due lo the unkjue conversión techniques employed by IheADCOB20, Ihe analog inpui behaves somewtiat dlfferentlytlian In convenllonal devices. The A/D's sampled-data com-páralors lake varylng amounts of Inpul currenl dependíngon whlch cycle iha conversión Is ¡n.Tfie equivalen! Inpul circuil of the ADC0820 Is shown in
'Figura JOa. When B conversión sterls (WR low, yVR-RD. ¡node), üll Input swilches cióse, connecting V\^ to thlrty-one1 pF capacitors. Although the two 4-|>il flash circuils are notbolh In Ihelr compare cycle al the snmo time, Vjf-j s(III seesolí Input capacllors at once. This Is because tlie MS flashcpnverler is connec(ed lo the Input durlng lis compare Inter-yal and llie LS flash Is connectod |o the inpul'during liszeroing phase {Section 1.3). in ollier \vords, the LS ADCUses VIH as Its zero-phase input.The inpul capacilors musí charge lo the Input vollagethrough Ihe on reslslance of the analog swilchag (aboul 5fiíl lo 10 kft). In addiUon, aboul 12 pF o) Inpul stray capacl-lance musí also be charged. For larga source reslstarices,(lie apalog Inpul can be modeled fls an RC nelwork aashown In Figure Wt). As RS Increasgs, U will take longer fortíie input capacliance lo charge.
¡n RD mode, the Input swilches are plosed for appf oxlmateiyÜOO ns at Ihe starl of the conversión. In WR-RD mode, thalime that Ihe sw]lc|)es are closed to allow thís charglng Is[jie time dial WR" IB low. Slnce olher factors (orea lilis lime,íp be at leasl 600 na, Input time conplants o( 100 ns can baaccortimodaled without special considerallon. Typical lolalInpul capacitance^values of 45 pF pltow RS to be (.5 kfl,wilhot(t lenglhening WR to give Vj^ more lime to settle.
2.0 Analog Considerations (continuad) '.; • •£Externa! Reference 2.5V Full-Scale Power Supply as Roference :;
GltO
KFIH
MU-}
v-u + i -
VIH ( - ) -
1UH/5501-21 TL/H/53Q1-22
'Cunen! palhmustitlIlexIstlromVtNllo grotind
fl£F(-|
FIGURE 9. Analog Input Optlons
lí MEBCOMPAflAlORS
FIGURE 10a
TUH/55Q1-25
FIGURE lOb
2.3 INPUT FILTERINGll should ba made olear that transiente In ihe analog Inputsigna!, causad by charglng current flowing into VIH, will n°ldegrade the A/D's performance in most cases. In eftect thaADC0820 does nol "looK" at the Inpul when these tran-siente occur. The cornparalors1 oulputs are pot .lalchaiiwhile WM IB low, so at least 600 ns wlll ba provldad ípcharge the ADC's Input capacltanca, H Is therefore pot IIQQ-essary to Ilíler out (hese transients by putting an.exlerna|cap on Ihe V\\.¡ terminal. , •
2.4 INMERENTSAMPLE-HOLD
Anolher benefil of Ihg ADCOtíSO's Input mechanism Is Itsablllty lo measure a varíety o) hlgh speed signáis wHIioul Uitihelp of an axternal sample-and-hold. In a conveplíonal SArjtype converter, regardless o( lis'speed, Ihe input musí re,malo at least yz LSB stable Ihroughout the conversión prq*cess If ful! accuracy Is to be malntalned, Consequently, (ormany high speed signáis, Ihís signal musí be exlornallysampled, and held statlonary durlng Ihe conversión.
Samplod-data comparators, by nature of thelr input swUch-Ing, already accorppllsh Ihis fünclion to a larga degree (Sec-tlon 1.2). Although Ihe conversión time for the ^DCOB20 isJ.5 /is, the time through whlct) VIM must be 1/2 LSB stableIs much smaller. SInce the; M^ flash ADC uses y]N as Its^compare" Input and the LS ^DC uses V|fj as Its "zero"Inpul, the ADC0820 only "simples" V]N when WR Is lowJSectlons 1,3 and 2.2). Even jlipugh the two flashes are noldone sírnullaneoLjsly, the anatog signal |s measured al oneInstanl, Tho'vaJue of VIN approxlmalely 100 ns after thejlsing edge/ol WFT (100 ns dúe lo Inlemal log|c prop delay)wíll be the measured valué,,>
Jnput signáis.wlth, slew ratesjyplcally belpw 100 mV/^ts can|je convérte'd witjioul erróÑ' (However, because of the Inpultime cpnslants, and charge ipjectíon tfirough Ihe oponedcomparator Inpul switches, fasler signáis may cause errors.glill, the ApC082Q's loss In accuracy for a glveq Increase Insigna! slopoJs fa[ less than wtiat would be witnessed in aconvenüonal successlve approxlmatlon bevica. An. SAR^pe converjer wlth a conversión time as fast as 1 ¡LS wouldítill not bé'able (b measure a 5V 1 kHz sine wave wllhoutjhe aíd of arj external sample-and-hold, TJie ADC0820, wilh.po such help, can typically rrjeasure 5V, 7 kHz wavelorma.
12
3.0Typical Applications8-Blt Resolutlon Conílguratlon
11 »s9
1
3
1
514
1S
16
17
"-
D fl
Olí
O 2
DBJ
DBI
°
DFl
V«EF[-]
GHD
?0
T , I
X0.1,,F «,.f
J_
7
í 1"="
11 1 -t "
,, . 0.1 .f
-i Tj_ j_"1v
9-BH Resolutlon Conllguratlon
TL/H/5501-27
Múltiple Input Channels
1 Mo lrack-ar>d-holcJ nc
• Low cx)wor eonsuinpllon 7t,/H/5501-2fl
TL/H/5501-2fl
13
3.0 Typical Applications {Continuad) •
8-Blt 2-Quodrant Analog Multlpiler
_TLT •[t-10VIO -10V)
ll 8
Xw|OV 10 5V)'
CLKJMVHí
_^-
11 pF
Fast Infinite Saniple-and-Hold
V,, -1 p1 D V I 0 5 V ] *—»
i i«CHD
C5
ÍD
\V ,
U/H/5501-31
3.0 Typlcal Applications (Continuad)
6 D Da" ~ n
Ordering Information
Parí Number
ADC0820BCV
ADC0820BCWM
ADC0820BCN
ADCOB20CCJADC0820CCMSA
ADC0820CCV
ADC0820CCWM
ADC0820CIWM
ADC082QCCN
TotalUnadjusted Error
±Vz LSB
±1 LSB
Package
V20A— Molded ChlpCarrier
M20B— Wide BodySmal!OulÜne
N20A— Molded DIP
J20A— CardlpMSA20— ShrlnkSmall
. OutlinePackage
V20A— -Moldad ChipCarrier
M20B— Wide Body SmallOutline
M20B— Wide Body SmallOutline
N20A— Molded DIP
TemperaturaRange
b"C to -l- 70°C
0DC to -1- 70°C
oec to + 7crc
-40°Cto -1-85°C0°C to 4- 70°C
O'Ctb 4-7CTC
O'Cto -I-70'C
-- io°Cio H-SS-C
0'Cto-l-70°C
16
DimenSÍOnS Inches (mlllfmelers)
o.i aa4.572)MAX ri
líQ.ZSH- 0.320
(7.3W-8.U8)
^
ü A//-«-^•as'í-5*
L .J-31P.-JM10{J.B7<-10.it)'
Hermettc Dual-ln-LIne Pockage (J)Order Number ADCOB20CCJNS Package Number J20A
ro is m u IB is n u i; nflfl
,\ L..II y ü y y ü y y u>ii
¡r "
D.ID1-OOI(l.!l3-t.iJlirr ML Urt
irt
|r.39!-7.SW|
r.•*•
JTOJ ^-^
HUÍM11PÍ
O.W3-0.104)I.MI-I.M!|
.L__L -r -J| OflH
lO.íBÍ-l.JJI)]
RGSPflaOHfl- [ J11.11») , "-v lnr
O.DK-O.Ora rvr
1B.3SS - D.3M)
SO Package (M)Order Number ADC0820BCWM, ADCOB20CCWM or ADC082DCI WM
NS Package Number M200
18
DÍmenSÍOnSlnches(millÍmelers)tConlinued)
T1.50
L..
[-2.35-1
1.B04 0.05
0.30 ± 0.10
Ff[a.l2(gl|'c|A©|B®|
IIEE
•
.
i
\r— 0.20± 0.05
J. L/r TH1CKHESS
T 4°íl°("np
Shrlnk Small Outline Pockage (SSOP)Order Number ADC0820CCMSA
NS Package Numbcr MSA20
=
JU60± 0.15TYP
(75.73-35.47]
oIjJUJLLlLíJLiJUJLiJLUIíiJ
0.09B
[B.BDí jQ.1271
IOD1Ü (I.5IUO.IZI)
[ jjMj_*jj° I 1 IIL_ I (!^4Qífl.2M)~l r" I01UP.003I) ' • |0.457iO.D7«~l
I3.ITS-3.5S6)
*l 01B\d Dual-ln-Lfne Package (N)
Order Number ADC0820DCN or ADC0820CCNNS Package Number N20A
19
Low-Voltage, CMOS AnalogMultiplGxers/Switch&s
__Generat DescríptíonTho MAX4051/MAX<I052/MAX4053 and MAX4051A/MAX<1052A/MAX4053A are low-voltage, CMOS analogICs configurod as an 8-channel multiplexer (MAX4051/A),two 4-channol multiplexers (MAX4052/A). and three sin-gle-pole/double-throw (SPOT) swltches (MAX4053/A).Tho A-suffix parís are fully criara cterized fot on-resistancematch, on-resistance flíitness, and low leakage.Those CMOS devices can opérate continuously withdual powor supplies ranging from ±2.7V to ±8V or asingle supply tactween *2.7V and -i16V. Each swltchcan handle rail-to-rail analog signáis. The otf loakagecurront is only O.lnA at i2ñ°C or 5nA at + 85"C(M AX4051 A/MAX-] 052AM053 A).All digital inputs havo 0.8V to 2-^V logic thresholds.ensurlng TíL/CMOS-logic compatlbility when uslng±5V or a1 single *5V supply.
^Applíca tfons
Fea tures
Baltery-Operated Equípment
Audio and Video Signal Roullng
Low-Voltnge Dnta-Acqulsillon Systems
Communications Circuits
4 Pin Compatible with Industry-Standard74HC4051/74HC4052^74HC4053
f Guaranteed On-Resistance:100Q with±5VSupplies
* Guaranteed Match Between Channels:6O (MAX4051A-MAX4053A)12H (MAX4051-MAX4053)
» Guaranteed Low Off Leakage Currents:0.1 nA at +25°C {MAX4051A-MAX4053A)1nA at H.25°C (MAX4051-MAX4053)
» Guaranteed Low On Leakage Currents:0.1 nA at +25°C (MAX4051A-MAX4053A)1nA at+25°C (MAX4051-MAX4053)
* Singie-Supply Operation from +2.0V to +16VDual-Supply Operation from ±2.7V to ±8V
* TTUCMOS-Loglc Compatible
* Low Distortlon: < 0.04% (6000)
* Low Crosstalk: <-90dB (SOH)
t High Ofílsolatlon: <-90dB (50n)
Ordenng Information
PART
MAX4051ACPE
MAX-1051ACSEMAX'Í051ACEE
TEMP. RANGE
O'C ID -70eC
0"C 10 +70"C0°Clo~70°C
PIN-PACKAGE
16Plnr>l¡cDIP
16NarrowSO1GOSOP
Orderlng Information contlnued at and of dntn s/icef.
_Pin Configurations/Functíonal Dragrams
DIP/SO/OSOP DIP/SO/QSOP DIP/SO/OSOP
__ Maxim Intcgrated Products 1
Cali toll free 1-800-998-8800, or visit ou_r WWW site at http://www.max¡fn-!cfcó.mfor free simples or the latest iiterature.
Low-Voltage, CMOS AnalogMultiplexers/Swítches
ABSOLUTE MÁXIMUM RATINGSVolloges Referenccd lo GND
V+ -0.3VIO -fl7VV- : +0.3VIO-17VV+- lo V- -0.3V to +17VVolíageinio Any Terminal (Nole 1) (V-- 2V) lo (V+ + 2V)
or 30niA {whlchcver occurs (irsl)Conlinuous Curren! inlo Any Terminal ±30mAPenk Curreni. NO or CÜM
(pulsed al Ims. 10% duly cycle) ±100mA
Conlinuous Power Dissipalion (TA - + 70"C)Plasiic D1P (derale 10.53niW/8C above f 70°C) 8<l2mWNarrow SO (derale 8.7QniW/DC above *-70°C) G9GmWQSOP (derale B.OOmW/'C above ^-70°C) 8<10mWCERDIP (derale 10.00mW/"C above +70BC) SOOmW
Operaling Temperalum RangesMAX405 C^ E/MAX405_AC_E O'C lo ^70"CMAX40G_Eu E/MAX405^AE_E "10°C lo +85rCMAX-105_MJE/MAX'105_AMJE -55"C lo-125°C
Slorage Teniperalure Rangc „ -G5°C to fl50"CLead Temperatura (solderlng, lOsec) -300"C
Noto 1 : Signnls on any inrnlinal excecding V-t- or V- nre clampod by inlernnl diodes. Limíl rorward-diodfi curren! lo máximumcurren! ralincj.
Strcsscs tioyowl Ihosn iisted ttixíer 'Absoluto Máximum R*)¡ings~ muy cause peniignent üamage lo tlia devlco. Jhcse are stress ralings onfy. and ftinclionulo/xfiitioe¡ oí Ihc dcvice ai ¡hese or any otfief condittons beyond ¡Iroso indicated ¡n tlic opefattonal scctions ofl/>e specifications Is nol imptied. Exposure totit>solute máximum ratlng coiid/fions for extended pericos muy affect cíoíicc rafínljUity.
ELECTRICAL CHARACTERISTICS— Dual Supplies(V^- " *«l.GVlo +-5.5V. V- " -1.f)Vlo-5.SV. TA - TMIW loTMAX. unless olherwise noled. Typical valúes are al TA - -t-25'C.)
PARAMETER SYMBOL CONDITIONSMIN TYP .MAX
(Note 2)"UNfTS
ANALOG SWITCH
Analog Slgnal Range
COM-NO On-Resistance
COM-NO On-ResislanccMatch Belv/een Channols(Nole 3)
COM-NO Qn-RosistanccíFlalncssíNoie-l)
NO OH Leakacjc Currenl(Nole 5)
VCOM. VHO
ROM
A RON
RFIAUONJ
iNO(OFF)
V-H -5V.V---5V. Iwo-lmA.VCOM - ±3V
V+ . 5V. V- « -5V.IMO * imA,VCOM - ±3V
V* . 5V. V- - .GV.
ÍMO - imA.VCOM - -3V. OV. 3V
V-H = 5.5V, V. = -5.5V.VNO - -1.SV.VCOM--I.SV
V-t- - 5.5V. V- - -5.5V.VN0"-4.5V,VCOM--1.5V
MAX-1051A.MAX4052A.MAX-Í053A
MAX4051,MAX1052.MAX4053
MAX-1051A.MAX-1052A.MAX-1053A
MAX-1051.MAX4052.MAX-1053
MAX40G1A.MAX-1052A,MAX40G3A
C, E, M
TA - +25 'C
C. E. M
TA " +25 'C
C. E, M
TA - -n25BC
C. E. M
TA - +25°C
C. E.M
TA - +25 °C
C, E
M
TA = *25"C
C. E
M
V- V-
60 100
125
6
12
12
18
10
15
-1 0.002 1
-10 10
-100 100
-0.1 0.002 0.1
-5 5
-100 100
V
n
n
n
nA
LoW'Voltage, CMOS AnalogMultíplexers/Swílches
ELECTRICAL CHARACTERISTICS—Dual Supplies (continued)(V+ . f/t.5V lo +5.5V, V- - --1.5V lo -5.5V, TA =• TMIN lo TMAX. unless olherwlse noted. Typical valúes are al TA » •£2G°C.)
PARAMETER
COM Olí LeakíigeCurren! (Molo íi)
COM On LonkncjcCurrnnl (Noto fi)
SYMBOL
ICOMtOFF)
ÍCOW(ON)
CONDITIONS
V* . 5.SV,V-.-5.5V.VNO - 4.5V.VcOM-^-SV
V- » 5.5V, V- - -5.5V.VNO--I.SV.VCOM-4.5V
V*^5.5V,V- «-SSV.VCOM- VNO» ±'í GV
MAX4051A
MAX4051
MAX-1052A,MAX40G3A
MAX-1052.MAX4053
MAX-1051A
MAX-105T
MAX4052A.MAX-1053A
MAX-1052.MAX -1053
MAX-1051A
MAX-1051
MAX-1052A.MAX-1053A
MAX-1052.MAX-1053
TA - +25 "CC. E
M
TA - +25 'CC. E
M
TA = -t-25'CC, EM
TA- +25 'CC. EMTA - +25 °CC. EMTA - +25"CC. E
M
TA - -í-25'CC. EM .TA - +2G"C
C. E
M
TA - +25°C
C. EM
TA - +25 "CC. EM
TA - +25 °CC. EMTA - +25°C
C, EM
MIN TYP MAX(Note 2)
-0.1 0.002 0.1-5 5
-100 100
-1 0.002 1-10 10
-100 100•0.1 0.002 0.1-2.5 2.5-100 100-1 0.002 1
-5 5-50 50
-0.1 0.002 0.1
-í> 5-100 100
-1 0.002 1-10 10-100 . 100
-0.1 0.002 0.1-2.5 2.5-50 50
-1 0.002 1-5 5
-50 50
-0.1 0.002 0 1
-5 5-100 100
-1 0.002 1
-10 10-100 100
-0.1 0.002 0.1
-2.5 2.ü•50 50
-1 0.002 1-5 5-50 50
UNITS
nA
nA
S
Low-ValtagB, CMOSAnalogMultípIexors/SwítohBS
ELECTRICAL CHARACTERISTICS— Dual Supplies (continued)(V* * --i.5ViDf5.5V. V- «-4 .5VlD-5.5V.TA - TMIN lo TMAX. unless oiherwise nolod. Typical valúes are al TA - ^25*C.)
PARAMETER . SYMBOL CONDITIONS MIN TYP MAX(Note 2) UNITS
DIGITAL l/O
ADD. INH Input LogicThreshold High
ADD. INH Inpul LogicThrtíShold Low
ADD, INH Inpul Curren!Logic High or Low
VIH
VIL
IIH. IIL VADD. VJNH - V+. ov
C, E. M
C. E. M
C. E, M
2.4
0.8
-1 0.03 1
V
V
IIA
SWITCH DYNAMIC CHARACTERISTICS
Turn-On Time (Nole 6)
Turn-Oíf Timo (Nole G)
Transilion Timo
Brcak-Bcfora-Maka Delny
Charge Inj'ecilon (Mole C)
NO Ofí Capacitgnco
COM OH Capadtance
Swiich On Capacílance
Olf Isolnlion
Cliannnl-lo-ChnnncICrosstnlk
ION
IOFF
llRANS
tOI'EN
Q
CNOfOFF)
CCQM{OFF)
C(ON)
Viso -
VC I
Figure 2
Figuro 3
Figuro 2Figuro -1
CL- inF. RS - on. VNO « ov.Figure 5
VNO - GND. f - IMHz. Figura 7
VcOM - GND. í - IMHz. Figure 7
VCOM-VHO-GND.Í-IMHZ.Figuro 7
C|. - 15pF. R[. - SOn, í - IQOkHz,VNO- IVRMS. Figures
CL • i5pF. RL - son. f - iGOkHz.VNÜ" WRMS, Figure 6
TA - -25 °C
C, E. M
TA - +25 "C
C. E. M
TA - +Z5°CTA - f25'C
TA-+25-C
TA « f 25 "C
TA - -f 25'C
TA - -25 "C
TA="-25nC
TA - +25 °C
50 1 75
225
40 150
200
75 250
2 10
2 ro
2
2
8
<-90
<-90
ns
ns
ns
ns
PC
pF
pF
pF
dB
dB
POWER SUPPLY
Powcii-Supply I'íange
V* Supply Ctmnnl
V-" Supply Currcrit
v+.v-
u
1-
INH- ADD - O V o r V -
INH -ADD -OVorV -v
C. E. M
TA o +25"C
C, E. M
TA - t-25'CC. E.M
±2.7 ±8 '
-1 0.1 1
10
-1 0.1 1
•10
V
IJA
IJA
LOes
O
Nolc 2: Thn nlyohraic convcnlion is usod in ihis dala sheel; Ihe most negativa valué is shovvn ¡n ihe rninimuní column.Note 3: ARow ROH(MAXJ • RoM(MlN).NolG 4: Flainf«v» i?, cJofinnd ns ihe dilininncn hntween the máximum and mínimum valué oí on-resisUmco as measured ovcr Huí
SfMíCilinrl analog signal rangos; Í.G.. VHO *• 3V lo OV and OV lo -3V.Mole 5: Leakagn paramelers aro 100% lealod al maximum-raled hol oporaling lemporalure. and guaranleed by correlniion al
TA -- *?ü'C.Nole 6: Gunmiitond hy do^icjn, nol procJuclion lested.
Low-Voltage, CMOS AnalogMuItíplBxers/Swílches
ELECTRICAL CHARACTERISTICS—Single +5V Supply(V+ - *4.5V to *5.5V. V- - OV, TA - TMIN lo TMAX, unless olhrarwlse noled. Typical valúes are al TA - *25"C.)
PARAMETER SYMBOL CONDIT1ONSMIN TYP MAX
(Note 2)UNITS
ANALOG SWITCH
Analog Signíil Rango
COM-NO On-RRSislance
NO Olí Leakago Curran!{Nolo 5)
COM Otf LmjkíicjRCunenl (Woln 5)
COM On LnoiííignCuirrnl (Noli:fO
VCOM. VNO
RON
INO(OFF)
ICOM(OFF)
ICOM(ON)
V-f -5V. INO - ImA.
VCOM - 3.5V
V* -S.SV.VNO-'l-SV.VCOM - OV
V* - 5.5V, VNO * OV.VCOM-4.SV
V- -5.5V.VNO-"1.SV.VCOM - ov
V+ - 5.5V, VNO ' OV.VcOM"4.5VorOV
V+ - S.SV.VCOM- VNO - 4.5V
MAX-1051/A
MAX-1052/A.MAX4053/A
MAX-1051/A
MAX-1052/A.MAX4053/A
MAX .1051 /A
MAX4052/A.MAX4053/A
C, E. M
TA - +25 'C
C. E. M
TA - i- 25 'C
C. E
M
TA - +25 8C
C. E
M
TA - +25 "CC. EM
TA - -25 8CC, EM
TA--25"C
C, E
M
TA - -25eC
C, E
M
TA - -25°C
C, E
MTA - *25"C
C. E-
M
V- V+
125 225
280
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-5 . 5
-50 50
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-5 5
-50 50
-1 0.002 1
-10 10
•100 100
-1 0.002 1
-10 10
-100 100
V
. n
nA
nA
nA
DIGITAL I/O
ADD. INH Inpul LogicThrcshold Hítjh
ADD. INH Injuil LogicThioshokl Low
ADD. INH Inpul CurrontLogic Highoí Low
VIH
VIL
IIH. IIL VADD.VINH-V+.OV
C. E. M
C. E. M
C. E. M
2.4
0.8
-1 0.03 1
v.
V
|JA
POWER SUPPLY
V- Supply Curronl ]4- INH-ADO-OVa-V-cTA - *25'CC. E. M
-1 110
|JA
S
•U
Low-Voltag&, CMOSAnalogMultiplexers/Swítches
ELECTRICAL CHARACTERISTICS—Single +5V Supply (continued)(V>- « +-1.5V lo *5 r>V. V- <• OV. TA - TMIH lo TMAX. unless olhorwisG notecl. Typical valúes are al TA « +25 °C.)
PARAMETER SYMBOL CONDITIONSMIN TYP MAX
(Note 2)UNITS
SWITCH DYNAM1C CHARACTEFUSTICS
Turn-On Time- {Noto 6)
Turn-OrrTÍmo(NnlGG)
Bicak-Bcilorcí-Make Delay
Charcjti Injcclion (Noiií fi)
Olí Isolalion
Channol-lo-CliannolCrosslalk
ION
IOFF
lOI'EN
Q
V|SO
Ver
Figure 3
Figure 3
Figurs '1
C|_ » 1nF, RS « Oíí, VMO - OV,Figuro G
CL - ispF. RL - 5on. r « iookHz.ViJO11 WRMS. Figure 6
CL - T5pF. RL = son. i •• lookHz.VNO - TVRMS. Figure ñ
TA = -H25-C
C, E. M
TA « -*-25°Cc.-e. MTA - +25 °C
TA - +25"C
TA - 4-25°C
TA = 4-25pC
90 200
275
60 125
175
30
2 10
<-9Q
<-90
ns
ns
ns .
PC
dB
dB
Note 2: Tho algébrale convenlion is uscd in lilis dala sheei; iho mosl negativo valué is shown ¡n the mínimum column.Note 3: AROH - RON(WAX) • RQNIMIN)-Note 4: Flnlnoss Is dcllned as Itic ditference belween lhe máximum and mínimum valué oí on-resislance as measurod ovcr ihe
spncífind annlog signal ranges; i.e.. VMO - 3V (o OV nnd OV lo -3V.Note 5: LerikatjG paramcilnrs aro 100% leslcd al maxímum-ralcd hnl operaling lemperalure. and guaranlecd by correlalion al
TA - «-25"C.Noto 6: Guarnnlecd by dGslrjn. not prnduclion lesled.
Low-Voltage, CMOS ArialogMultiplexers/Swítches
ELECTRICAL CHARACTERISTICS—Single +3V Supply(V-*- " -+-3.0V lo +3.6V. V- « OV. TA - TMIN lo TMAX. unless othcrwisn noled. Typical valúes are al TA - *25BC.)
PARAMETER SYMBOL CONDITIONSMIN TYP MAX
(Note 2) UNITS
ANALOG SWITCH
Analog Signal Rango
COM-NO On-RasislancG
NO Olí LGíjkage Curren!(Note 5)
COM Olí LnakEigoCuirtinl (Noto !i)
COM On LoakagnGurrnnrfNoln í)}
VCOM. VHO
RON
INO(OFF)
ICOMtOFF)
ICOMÍQN)
lHO-TmA.V+- 3V.
VCOM-1.5V
V+- - 3.6V, VMO - 3V.VCOM - ov
v+ = 3:6V. VNO - ov.VCOM » 3V
V-*- - 3.6V. VNO - 3V.VCOM - ov
V+ - 3-6V. VNO - OV.VCOM - 3V
V- - 3.6V.VCOM - VNO - 3V
MAX4051/A
MAX-1052/A.WAX^Q53/A
MAX4051/A
MAX4052/A.MAX4053/A
MAX4051/A
MAX4052/A.MAX4053/A
C, E, M
TA - -*-25°CC. E. M
TA = +25rC
C, E
M
TA - *25 "C
C. E
MTA - +250C
C. E
M
TA - *25"C
C. E
MTA « +25°CC. E
M
TA - +25 "C
C, E
M
TA - *25 9C
C. E
M
TA » -25 °C
C. E
M
V- V-
250 525 .
700
-1 0.002 1
-10 10
-100 100
-1 0.002 T-10 10
•100 100
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-5 5.
-50 • 50
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-5 G
-50 50
-1 0.002 1
-10 10
-100 100
-1 0.002 1
-10 10
-100 100
V
n
nA
nA
nA
DIGITAL I/O
AOD. INH Inpnl Loc|icThroshokJ Hiyh
ADD. INH Input Logicítircishokl Low
ADD, INH Inpul CuironlLoyic High or Low
VIH
VIL.
IIH. IIL VADO. VINH - v*. ov
C. E.M
C. E, M
C. E. M
2.4
0.8
-1 0.03 1
V
V
|JA
POWER SUPPLY
V-- Sirpply Ctirrnnl u INH - ADD=OVorV+TA - +25-CC. E. M
-1 1
10IJA
S
Low-Vo¡tage, CMOS AnalogMultiplexers/Swítches
ELECTRICAL CHARACTERISTICS—Single +3V Supply (continued)(V+ " *3.0V ID +3.GV. V- •= OV, TA - TMIN lo TMAX. unless olherwise noled. Typlcal valúes are al TA - -*-25°C.;
PARAMETER SYMBOL CONDITIONSMIN TYP MAX
(Note 2) UNITS
SW1TCH DYNAM1C CHARACTERISTICS
Turn-On Timo (Note 6)
Turn-OH Time (Note G)
Brcak-Beforo-Mako Delay
Charcje Injection (Nole G)
Olllsolalion
Channel-io-ChannolCrosslíilk
ION
IOFF
tQI'EN
Q
Viso
Ver
Figure 3
Figure 3
Figure <1
CL= inF. RS = on. VNO •= ov.Figuro 5
CL - !5pF. RL « 5on, f « lookHz,VNO° IVRMS. Figure fi
CL - l5pF. RL - 50Q, f « lOOkHz.VMO - TVuMS. Figuren
TA » +25°C
C. E. M
TA=-,25DC
C. E. M
TA « ^25'C
TA - -H25BC
TA - -25 °C
TA - +25 °C
180 600
. 700
TOO 300
•100
90
1 10
<-90
<-90
ns
ns •
ns
pC
dB
dB
Iw>I
Nole 2: Tho algobmic cnnvenlion is used In Ihis dala shecl; ihtí most negalive valué is shown in Ihe mínimum column.NolG 3: AROW - ROH[lv1AX) • ROM(MIM).
Note 4: Fialnes:; Is defined as ihe diíferonce bolween Ihe máximum and minimum valué of on-resislance as mensurad over ihespecilied analog signal rangas; i.c., VNO - 3V lo QV and OV lo -3V.
Note 5: Loakage paramelers are T00% lesled at maximurn-rateü hot operaling temperalure, and guaranlced by corrclalion alTA - +2ü'C.
Note G: GuFiranlcocl hy design, nol produclion lesled.
MA
X4
O5
1/A
, M
AX
4O
52/A
, M
AX
4O
53/A
O
sX
(u) «
ostV
d)30
V)l
V3T
NO
C EUÍ &
'
si
O U U
J
^gs^
s t
¿S
^ U
J «
C•5
S
2 g
S
< E
Ü
5 = 1
«¥ 5
"e
*1
> >
p •<
1P |S \ \ \
< *"* \/ ( \Ítn - ¿ \
! i
üfllb
N X
(*v
Low-Voltage, CMOS AnalogMultiploxers/Swítches
35!
fypical Operating Characterístícs (contínued)+5V. V- - -5V. GND - OV. TA - +-25eC, unless olherwlse noíod.)
FREQUENCY RESPONSETOTAL HARMONIO DtSTOflTION
vs. FREQUENCY
100 1K lOk
FREQUENCY (I U) . -y:4r.
Pin Descríptioñti-í,
PIN
MAX4051/MAX4051A
13.1.15.2.1-1.5. 12. 4
3—_„
™
—
—
6
;
8
91011
——
—
——10
MAX4052/MAX4052A
—
—
1.2. 5. '5
3
—_
—_
6
7
B
n
10
—12. 15. 1-1. 11
13
—
——1G
MAX4053/MAX1053A
' —
—
—15
1
235
6
7
8
9
10
11
—-1
12
13141G
ÑAME
NOQ-N07
COMNOOB-NO3B
COMB
NOBNCBNOANCA
INH
V-
GND
ADDA
AOÜ8
ADDC
NOOA-NO3A
COMA
NCCNOC
COMCV*
FUNCTION
Analog Swilch Inpuls 0-7
Analog Swilch Cornmon
Analog Swilch "B" Inpuls 0-3
Analog Sv/ítch "B" Common
Analog Swilch "B" Normally Open Inpul
Analog Swilch "B" Normnlly Glosad Inpul
Analog 5v/ilch "A" Normally Open Inpul
Anolog Switch "A" Normally Closed Input
Digital Inhíbil Inpul. Normally connecl lo GND. Can bo drivenlo loglc hígh lo sol all swilches oíf.
Negativo Analog Supply VollagG Inpul. Connecl lo GMD forslnglfi-supply operallon.
Ground. Connecl lo digital ground. (Anolog -licuáis hnve noground referenco; Ihoy arn Hmiiod to V- and vV)
Digital Addross "A" Inpul
Digilal Addross "B" Inpui
Digital Address "C" Inpul
Analog Swilch "A" Inputs 0-3
Analog Swilch "A" Comrnon
Analog Swilch "C" Normally Closed Input
Analog Swilch "C" Noímally Opnn InpulAnalog Swilch "C" CommonPosilive Analog and Digital Supply Vollage inpul
Mí
Mole: NO. UC. and COM plns aro idenlical and Iniorchnngcable. Any may be considcred an Input or outpul; signnls pass equa!:ywoll in bolh dlrcclions.
10
Low-Voltage, CMOS AnalogMultiplexBrs/Swítches
Table 1. Truth Table/Swítch Programmlng
INH
1
0
0
0
0 •
0
0
0
0
ADDRESS BITS
ADDC-
X
0
0
0
0
1
1
1
1
ADDB
X
0
0
1
1
0
0
1
1
ADDA
X
0
1
D
1
0
1
0
1
ON SWITCHESMAX4051/MAX4051 A
All swilches open
COM-NOO
COM-NO1
• COM-NO2
COM-NO3
COM-NO4
COM-NO5
COM-NOG
CQM-NQ7
MAX4052/MAX4052A
All switches open
COMB-NOOB,COMC-NOQC
COMB-NO1B,COMC-NO1C
COMB-NO2B,COMC-NO2C
COMB-NO3B, • •COMC-NO3C
COMB-NOOB.COMC-NOOC
COMB-N01B,COMC-NO1C
COMB-N02B,COMC-N02C
COMB-NO3B,COMG-NO3C
MAX4053/MAX4053A
All swiiches open
COMA-NCA.COMB-NCB,CQMC-NCC
COMA-NOA,COMB-NCB,COMC-NCC
COMA-NCA,COMB-NOB.COMC-NCC
COMA-NOA,COMB-NOB.COMC-NCC
COMA-NCA,COMB-NCB,COMC-NOC
COMA-NOA.COMB-NCB.COMC-NOC
COMA-NCA.COMB-NOB,COMC-NOC
COMA-NOA.COMB-NOB.COMC-NOC
iIi8
I
X - Don'l care ' ADDC nol present on MAX4052.Nole: NO nnd COM pins arn idenlical and interchangeable. Eilher may be considerad an inpul or outpul; signáis pass oqually well
in nilhor dirocilon.
.._.: Appfications Information
Pow&r-Supply ConsfderatíonsOvervfeiv
The MAX/IOÍ3l/MAX'1052/MAX'1053 and MAX4051A/MAX-1052A/MAX4053A constructlon Is typical of mostCMOS analog switches. Fhey have three supply pins:V-i-, V-, and GND. V^ and V- are used to drive the inter-nal CMOS switches and set the Hmlts of the analog volt-age on ariy switch. Reverse ESO-protoction diodüs areinternally connected between each analog signal pinand both V-i and V-, If any analog signal exceeds V+ orV-, one of [hese diodes wlll conduct. Durlng normaloperation, thnse (and other) reverse-blased ESD diodesleak, forming the only current drawn from V+ or V-,
Virtually all the analog leakage current comes from theESD diodes. Although the ESD diodes on a glven signalpin are idéntica!, and therefore fairly well balanced,they are reverse blased differently. Each Is biased byeither V+ or V- and the analog signal. This means theirleakages will vary as the signal varíes. The difference'mthe two diode leakages to the V+ and V- pins consti-tutes the analog signal path leakage current. All analogleakage current flows between each pin and one of thesupply termináis, not to_íhe other switch terminal. This Iswhy both sides of a givén switch can show leakage cur-rents of either the same or opposlte polarity.There is no connection between the analog signalpaths and GND.
11
^
«o
Low-Voltage, CMOSAnalogMultíplexers/SwitchesV-t- and GND power the internal logic and logic-Ieveltranslators, and set both the ¡nput and output logic llm-Its. The logic-Ievel translators convert the loglc levéisinto switched V*i- and V- signáis to drive the gates ofthe analog signáis. This drive signal is the only connec-tion between the logic supplies (and signáis) and theanalog suppllcs. V+ and V- nave ESD-protoctiondíodes to GND.The logic-levol threshoids are TTL/CMOS compatiblewhen V+ is -t 5V. As V+ ríses, the threshold íncreasesslightly, so when Vi- reaches +12V, the threshold ¡sabout 3.IV; above Ihe TTL-guaranteed high-level míni-mum of 2.8V, but still compatible with CMOS outputs.
Bipolar SuppliesThese devices opérate with bipolar supplies between±3.0V and ±8V. The Vf and V- supplies need not besymmetrical, but their sum cannot exceed the absolutemáximum ratíng of +17V.
Singlo SupplyThese devicGs opérate from a single supply between•f 3V and *16V when V- is connected to GND. All of thebipolar precautlons must be observed. At room temper-ature, they actually "work" with a single supply at nearor below •» 1.7V, although as supply voltage decreases,switch on-resistance and switching times become veryhigh.
Overvoltage ProtectíonProper power-supply sequenclng is recomrnended forali CMOS devices. Do not exceed the absolute máxi-mum ratlngs, because stressos beyond the usted rat-ings can cause permanent damage to the devices.Always sequonce V* an first, then V-, followed by theiogic inputs (NO) and by COM. If power-supplysequenclng is not possible, add two small signal diodes(DI, D2) in serios v/ith the supply píns for overvoltageprotectlon (Figure 1).Adding diodos reduces the analog signal range to onediode drop bolow V i and one diade drop above V-, butcloes not aífcct the devices' low switch reslstance andlow Inakago characteristics. Device operation isunchangod, and the difference between V+ and V-should not oxceed 17V. These protaction diodes arenot rticommonded when using a single supply if signalleváis must extend to ground.
EXIERNALBLOCKING.DIODE
EXTERNAL BLOCKING DIODE 3 f DZ
V-
' INTERNAL PROtECTIQN DIODES
Figure J. Overvoltage Protectíon Using Externa! BlockingDíodes
Higlt-Frequency PorformanceIn 50O systems, signal response is reasonabiy fíat upto SOMHz (see Typical Operatlng Characteristics],Above 20MHz, the on response has several mlnorpeaks whlch are highly layout dependent. The problem¡s not turnlng the switch on, but turning it off. The off-state switch acts like a capacitor, and passes hlgherfrequencies with less attenuation. At lOMHz, off isola-tion is about -45dB in 50Q systems, becoming worse(approxlmately 20dB per decade) as frequencyÍncreases. Higher Circuit impedances also make off isa-lation worse. Adjacent channel attenuation is about 3dBabove thaí of a ba.re !C socket, and Is entírely due tocapacitive coupling.
MA
X4
05
1/A
, M
AX
4O
52/A
, M
AX
4O
53
/A
E
S* I
Í2ás
¿ ooí" ^
S
- *"•
£
OS
£ %
Sg
X ^
MA
X4
05
1/A
, M
AX
4O
52/A
, M
AX
4O
53
/A
X i
, i
MA
X4
Q5
1/A
, M
AX
4O
52/A
, M
AX
4O
53
/A
Q>
v>,§ * 11
CM
OS
Axe
rs/S
wi
II S^
1 *^ ii É 0 j
s 1
0
5
Q.
trj
HH
i»
--A
• u
^S
S
^ *
Htn Q
^
i E | f
Ii —
1
Lj\
AA J
liS
P !
ae a i
i , II,
^V
VV
^li
g
ji1
3
£1
í
n
HH
i'-A
AA
Hh
i^
: c
- 5
?
^
si
ui
f-
- <:
es
o
5
£<
<;
<
£
i•J
'
¡ i
fc-A
AA
Jli
a
>
Hl
-í —
1
, s c c
h,^V
V\q
|la
í |t
'a
\3x~
~ll
If i • , i^
S j'
> , í A _/
^
§ S N
w TV
¿/
i c t| 5
3 0 H ^A 3 > o
I
¡l>i
{1
7 X\ t
| 5.i H
l'vH
hH 1
¿ i
Hl.
£1
uj
23
2s! "
C- Ií
=~ O
fll
I1
en L
O
¿£
— S o •í 4? !- é *§ CD ^< 05 4 P ^ i?
. — •
—- ~
>
_ >
5"
>
-i't
J1--
i r
S LO
—
OÍ
UJ _
]
gg Si
S u
> £
S z
Oí I
=3 5
S §
X
LO C
C 5
1 —
^1
||
<s i
<
J0
-
§ =
gt
>
r-
O
F
tí" Hi-
'-U
HH
i'a I -
2
S
&S
., >
L
O
>-
(Jr
°
E: íx
^ S
S
> —
>
^ 3-
— »
-o *o
^
t¿X §
§ S
_
,,
^S
^ is
-
s
1
3 s
^s
s s
o
i'1
s
£>
-5 -
5 -
5
.LO
,..
N
S£
LOJ
K
<
0-
s S
S
—
r-
_§ 5 §
a
83
\ ]1
1
-^^
J
= y
^w
c
-S
-WV
JIi
-©-lll
S t
oO
10
.0 S i
c;
5P-
- ^
P¡
>
8
Xlíi
^0
*
s S
i?
Low-Voltage, CMOS Ana logMultíplexers/Swítches
1S
1
OFF ISOUfflON -
CROSSTALK - Z
MEASUREMEWS ARE StAHOARDIZED AGAINSISHORT AI SOCKET URMINALS.OFF ISOIAÜON IS MEASURED BEIWEEN COM AND *0f F fW 1ERMINALON EACH SWITCH.OH LOSS IS MEASURED BEIWEEN COM AND W NO TERMNAL ON EACH SWIICH.CROSSTALK (MAX4052 A»U MAX«S3] IS MEASURED FROM ONE CHANNEl (A, B, C) TO ALL OTHER CHANNELS.SIGWAL ÜIREC] ION IHROUGH SWIICH IS REVERSED; \TORST VALÚES ARE RECOROEO.
-~VIH
~-VIN
i*1 Figura 6. OIT¡sotation, On Loss. and Crosstalk
Figura 7. NO/COM Capationca
16
Low-Voltage, CMOS AnalogMultiplexers/Swítches
Orderíng Information (contínued)
PARTMAX4051AEPE•MAX4051AESEMAX4051AEEEMAX-1051AMJEMAX.4051CPE
MAX4051CSEMAX-1051CEEMAX4051C/DMAX4051EPEMAX. 4051 ESEMAX -1051 EEEMAX4051MJEMAX4052ACPEMAX4052ACSEMAX4052ACEEMAX4052AEPEMAX4052AESEMAX4052AEEEMAX4052AMJEMAX4052CPEMAX4052CSE
MAX1052CEEMAX4052C/DMAX4052EPEMAX1052ESE
MAX4052EEEMAX4052MJE
T£MP, RANGE•<iQ*cto+a5oc-40'cto-*-85'c••J00Cl04.Q5<1C
-55nClo*125°C0"C ID 4-70'C0°C lo *70°COnClD^-700C0°C lo +70°C
-'100Clo+85cC-40°C lo +B5'C•40"C ID +85 *C-55"CtO-t-125eC
0"C lo -t-70pC0"C lo +70'C0"C lo -^70'C
"10eClo-t-ñ5eC-40'Clo-+-85cC-40aClo+85°C-55eClOf125°C
0"C lo 4-70°C0°C 10 *70°C0°C lo 4-70°C0"ClO-t-70BC
.'ioocio-fa5l'c-ioacio+8r)i'c-'10eClo-85BC-55"Cl04.'125°C
1 PIN-PACKAQEl6PlaslicDIP16NarrowSOlaasop16CERD1P"16 Plástic DIP
T6 NarrowSOT6QSOPDice'16PlasiicDIP16 NarrowSO16QSOP16CERDIP"16 Plástic DIP16 NarrowSO16QSOP16 Plástic DIP16 NarrowSO16QSOP16CERDIP"16 Plástic DIP16 NarrowSO16 QSOPDice'l6PlasllcDIP16 NarrowSO16 QSOP16CERDIP"
PAF1T
MAX4053ACPEMAX-5053ACSE
MAX-1053ACEEMAX-1053AEPEMAX4053AESEMAX-1053AEEE
MAX4053AMJEMAX4053CPEMAX4053CSEMAXteCEEMAX1053C/DMAX4053EPE
MAX4053ESEMAX-1053EEEMAX-1053MJE
TEMP. RANGE0"C lo +70eC0°C lo ^70°COaCtO-f70°C
-40"Cto+85eC-10''ClO+850C-40°Clo-t-8SeC-55°Cl04.125eC
08C lo +70"C0°C 10 -t-70'C0"C lo -t-70pC
0°C to -f-70"C-40°Clo-fa5DC-10aCto+85'>CM00Clo+85BC-55°Ct04-125"C
PIN-PACKAQE16 Plástic DIP16 NarrowSO16 QSOP16 Plástic DIP16 NarrowSO16 QSOP16CERDIP"16PlaslicDIP
16 NarrowSO
16 QSOPDice'16 Plástic DIP16 NarrowSO
16 QSOP16CERDIP"
i
I
' Conlact íactory roe dice specífícait'ons." Contad íactory foravailabiliiy.
,Chip TopographyMAX4051/A
íz.oamm)N.C. - NO C O N N E C T
TRANSISTOR COUNT: 161
SUBSTRATE CONNECTED TO Vf .
17
lí)
Low-Voltage, CMOS AnalogMultíplBXBrs/Switches
5s
MAX4052/A
H02C NOOC V+
COMC
N03C
N.C.
M 0 1 C
I N H
tTJlFIUM • iffE «I —t>— — ¡l-lll'*~^~i w I ír "Jl
teiíiTOi^csLul'í^3ftfL-n-, ^SrStf"uTs Bh|— N O I B
COMB
(2.74mm)
•— N03B
N.C.GND rtDDCo.oao-
(2.03mm)
N.C. «= NO COHNECT
_Ch¡p Topographíes (contínued)
MAX4053/A
HOB Vt
(2.03mm)
H.C. - NO CONNECT
TRANSISTOR COUNT: 1G1SUBSTRATE CONNEC1 ED TO V+.
TRANSISTOR COUNT: 161SUBSTRATE CONNECTED TO V+.
18
Low-Voltage, CMOS AnalogMultípíexers/Switches
Package Information
•
MA A2 H H H i \ h ~i h/ i
iWWVVW\
-"- |— D1
Dd •:y /
I El— |
_0<-15«
3lastic DIPPLÁSTICJAL-IN-LINE3ACKAGE(0.300 In.)
PKO.
P
PPPP
N
DfM
A
A1
A2
BB1
CD1
EE1
e6A
eB
L
DIM
DDDDD
D
INCHESMIN-
0.0150.125
0,0160.045o.oos0.0050.3000.2400.1000.300-
0.115
PINS
e1416182024
MAX0.200
0.175
0.0220.0650.0120.0800.3250.310
_
-
0.4000.150
MILLIMETERSMIN_
0.383.18
0.411.14
0.200.137.626.102.547.62-
2.92
INCHESMIN
0.3480.7350.7450.8851.0151.14
MAX
0.3900.7650.7650.9151.0451.265
MAX5.08
4.45
0.561.650.302.038.267.B7-
-
10.163.81
MILLIMETERSMIN8.8418.8718.9222.4825.7828.96
MAX9.9119.4319.4323.2426.5432.13
2 1 -0043 A
Tr ^ 1 1 a 1tipnnrir.iu i JT
R A1 Q
a ,i N
I u SMAt nI P
* /f
X u \L
^L~»H h»-
arrow SOLL-OUTLINEACKAGE
L
DIM
AAlB
C
Ee
HL
INCHESMIN
0.0530.0040.0140.0070.150
MAX
0.0690.0100.0190.0100.157
0.0500.2280.016
0.2440.050
MILLIMETERSMIN
1.350.100.350.193.80
MAX
1.750.250.490.254.00
1.275.800.40
'
DIM
D
D
D
PINS
e14
16
INCHESMIN
0.1890.3370.386
MAX
0.1970.3440.394
6.201.27
MILLIMETERSMIN
4.808.559.80
MAX
5.008.7510.00
21 -0041 A
1A
X4Q
51/A
, MA
X4O
S2/A
, M
AX
4O
53/A
19
Low-Voltage, CMOSAnalogMultiplexers/Switches
^Packagíng Information (continued)
iT
fer^)!r^Mi^.*"~ e ~* ""B"^~A1
*~ s -*—
Ü/0 S S f\ 1 I
/FTFHT " A2' ' N
DIM
AA1A2B
CDEeH
. hL
NSa
INCHES .
MIN0.061
0.0040.0550.0080.0075
MAX0.0680.0098
0.061
0.0120.0098
MILLIMETERS
MIN1.55
0.127
•MO0.20
0.19
MAX
1.73
0.25
1.55
0.31
0.25
SEEVARIATIONS
0.150 0.1570.25 BSC
0.2300.010
0.016
0.244
0.016
0.035
3.81 3.99
0.635 BSC
5.84
0,25
0.41
6.20
0.41
0.89
SEEVARIAT10NS
SEEVARIATIONS0" 83 0° 8"
h x 45°-»-j I-*-
\ >\f —H
C L-»»
a
^
DIM
DSD
• sD
SD
S
PINS
161620
2024
2428
28
INCHESMIN
0,189
0.00200.337
0.05000.3370.02500.3880.0250
MAX
0.1980.00700.344
0.05500.3440.03000.3930.0300
MILLrMETERSMIN
4.80
0.05
8.56
1.27
8.56
0.64
9.80
0.84
MAX4.98
0.18
8.74
1.40
8.74
0,76
9.98
0.7621-OÜMA
QSOPQUARTER
SMALL-OUTLINEPACKAGE,
Maxim canitot ¿issumo responsfbiSty for use of any circuitry ot/ier than circuir/ er&irety embodied In a Maxim product. No Circuit pafcnt licenses arelm;)f/cd. Maxim rcson-os ¡ha ríght to chaixje the circiiitry and $pecincatiot¡s \\ithout notíce at any time.
20 Maxim fntttgrated Products, 120 San Gabriel Dríve, Sunnyvale, CA 94O88 (4O8) 737-76OO
o 199G Maxim Integrated Producís Prinied USA >vi^xiyvi [s a regiñlered Irademark of Maxim Inlegraled Products.
ANEXO C
Tarjeta de adquisición de datos y su correspondiente diagrama esquemático;
'» ¿T:,«vS **«* Jss . W
> i ' ^ÍEnf , í» ¡•, » Í! '
V ^([¡ í s E H iV mí tí
Tarjeta de adquisición de datos.
Fuente de polarización. Bloque de reguladores de voltaje
í í i lí i ~"n n n , SEB
• 1 1 IHHBJij 1 I 1 „ I 1 mmmm
00 Q O O O^ /3 RBuiJ
~ | ••«»
^" ivognn
_/£ n
ooo ooo ooo j — aj ,1 ' ' f <t »» n t A >^
u v_ i iD n n y— —a n ••*'•'•' • • •« I J
1 1 ° r— ° _A ° — 'p o o o o o o o p c k> n r /> a
i N J
Jy-^ s ~"
" D
B « n * o e nB 0 0 0 " 11111» O ... o - O -O
U i .— — i » _
D ft n j— — c" * ° n °
t . 0 0 0 tffl 0 Q — ' • 0 QP 5 *
" \ „ /" X^ „ n*V n ,/r, n
o n n. a — . o , p i > ¿ ? Q O ( í ' i 1 Q Q Q ? M ) ^ O O O O O Ü U ^n
n ° 0 0 0 0 O O O O í f o O O *
° \* *-* ^-* =^°- ' ^0000- •-a . "V — * „ ". D — c j * — >
D O oTfflS» a t*~° " n oo o'yo on O O Q . Q O * O O J O D D Q . o%o o o O'"B o o o o o o o o o JM»O t y • ^ -"-1 í- 1 o a - 1 ET*- *~~¡ —
., * M _ j
OOX3NV
ANEXOC
A O Clo- <
0 0 0 0 0 0 0J 1 >D O A O O O O
D O ¡ D
Ta
QOO
oooooóoa
ooo ooo
0 0 0
a D
o o
ANEXOC
o í i n
U1
R37 R36 R35 R34n * n o D O
o o o e o o B O O O O O O D o o o o o o n o oooo o a o o o o o o on
o o o o o o o o o o o o o o o o o o o o o o o o o o o o&n sn ... *íi en
a o o o o o o
*U3
Q O Q Q O O Q Q f c 0 0 0 0J J w *uifl
0 0 0 0 0 0 0 0 0 0 0 0 ,
la
ir TT
? ' | D O | o | D O | '| O O ( joo IJl^u o
¿D LO
O O O O O O Q Jí ¡° ^f D O
orao o o o o o o
o CU n o CU o * D
c" wca 90J o Q a o^ | o
LO ffiTd
O
o
R106 R104 R1&3
ooo ooo ooo ooo
CQ Q Q Q Q Q O Cf J
ANEXO D _
PROGRAMA DE ADQUISICIÓN DE DATOS PARA EL OSCILOSCOPIO DIGITAL.DESARROLLADO POR HÉCTOR LÓPEZ MONTENEGRO.
#include <stdio.h>#include <conio.h>#include <dos.h>#include <string.h>#include <iostream.h>tfdefíne port378 0x378#defíneport379 0x379#defíne port37A Ox37Avoid main(void){
clrscrQ;FILE *DSOAMP, *DSO1, *DSO2, *DSO1B, *DSO2B;unsigned char resuit, result2;inta;intb;outportb(port378,0);
/LECTURA ESCALA DE VOLTAJE*/outportb(port378,l); /^habilitación buffer de amplitud*/if ((DSOAMP = fopen("c:\DSOAMP.txt"5 Vb"))=NULL){
fpriníf(stderra "Cannot open output fíle.Vn");}a=0;while (a<5){
result = inportb(port379);^>utc(result3 DSOAMP);fputcC\ri, DSOAMP);
fclose(DSOAMP);outportb(port37830);
/A ADQUISICIÓN DE DATOS PARA EL CANAL A */outportb(port378,2);if (CDSO1 =fopen("c:YDSOl.txt", "wb"))— NULL){
^)rintf(stderr5 "Cannot open output fíle.Vn");>if ((DSO2 = fopen("c:\DSO2.txt"J "wb"))= NULL){
fpríntf(stderr, "Cannot open output file.\n");>if (CDSO1B = fopen("c:VDSOlB.txt", "wb"))= NULL)
ANEXO D
fprintf(stderr, "Cannot open output fíle.W);>if (PSO2B = fopen("c:\DSO2B.txt", "wb"))=NULL){
fprintf(stderr.) "Cannot open output fíleAn");}b=0;while (b<5000){a=0;result =0;result2 -0;
while (a<l){result = inport(port379);result2 — inport(port37A);fputc(result,DSOl);fputc(XDSOl);fputc(result2, DSO2);fputc(X DS02);
outportb(port378,0);
/^ADQUISICIÓN DE DATOS PARA EL CANAL B*/outportb(port378,4);a-0;result =0;result2 =0;
while (a<l){result = inport(port379);result2 = inport(port37A);fputc(result;DSO!B);fputc(X DSO1B);J5)utc(result2, DSO2B);Íputc(V,DS02B);
fclose(DSOl);fclose(DSO2);fclose(DSO!B);fclose(DS02B);outportb(port378íO);
PR
OG
RA
MA
D
E
INT
ER
FA
Z
DE
U
SU
AR
IO
ANEXO E
MANUAL DEL USUARIO.
El siguiente anexo es tina guía paso a paso de la manera de utilización del
oscüoscopio digital.
1.- Cargar el programa EXEC.VI, de interfaz de usuario/ en la computadora.
2.- Una vez abierto el entorno de LabVIEW/ ejecutar el programa de
adquisición de datos, l.EXE/ este programa se encuentra compilado dentro
del directorio C:\borlan~l\temp\l.EXE.
3.- Presionar el botón de ENCENDIDO ubicado en la esquina inferior
izquierda del programa de interfaz de usuario/ en caso de que se requiera
una adquisición de datos continua. Si no se presiona este botón/ el programa
se ejecutará por una sola vez.
4.~ Ejecutar el programa de interfaz de usuario/ pulsando el icono de avance
de programa ubicado en la barra de herramientas de LabVIEW;
inmediatamente se visualizarán los gráficos obtenidos.
5.- El control de la escala de tiempo puede ser manipulado a criterio del
usuario por medio del mouse, este control afectará la presentación del
programa por lo que está disponible únicamente cuando el programa esté
ejecutándose.
6.- Mediante el control de la SELECCIÓN DE FUNCIÓN/ el usuario puede
observar el canal A del osdloscopio, el canal B/ o si prefiere una visualización
