Upload
others
View
9
Download
0
Embed Size (px)
Citation preview
1
6/14/2005 Technical seminar June 2005 1
Eine elektronische Schaltungvon der Idee bis zum Einbau
am ExperimentH. Leich:
EinführungSchaltungsentwicklungLayout-Bearbeitung
W. PhilippTechnologische Umsetzung
6/14/2005 Technical seminar June 2005 2
Allgemeine Aufgabenstellung
Problemanalyse
Projektentwicklung, Testkonzeption
Detaillierte Aufgabenstellung
Systementwurf
2
6/14/2005 Technical seminar June 2005 3
Ein Projekt
„Interlock für die XFEL-RF-Station“
1. Generation: erfüllt die Grundfunktionen
2. Generation: Funktionserweiterung, komfortable Anbindung an DOOCS über Metaserver
3. Generation (im Bau): für den Einsatz bei XFEL ausgerichtet; modular; flexibel; Softwareanbindung über Standardprotokoll
Export der Zeuthener Lösung nach HH
6/14/2005 Technical seminar June 2005 4
1. Requirements2. Implementation Details 3. System Modules
• Crate, Power supply, Slow control• Controller• Digital Input/Output• Analog Input/Output • Digital IO for Light Links • Analog Input Module with Window Comparator Functionality
4. Control Functions5. Interface to a higher level Control System (DOOCS)6. Design documents
“The TTF2 / XFEL RF Station Interlock: Requirements and Implementation”
3
6/14/2005 Technical seminar June 2005 5
…Slave
Module
HardwiredInterlock
Logic
32 Bit RISC CPU
(NIOS-II)Slave
Module
Slave Expansion Board (optional)
InterlockController
Backplane
ProcessorBus,
Interrrupt and misc. Busses
Pure Hardware
Progr. Processor
Architecture Overview
InterlockStatus Bus
6/14/2005 Technical seminar June 2005 6
Ext
erna
lDev
ices
NIOS-II
32-Bit RISC CPU
Internal SPI Interface
Hardwired InterlockLogic
Flash Memory
32 MByte
Cyclone-IIEP2C35F484-C7
DataBus
InterlockDirectData Out
Time MuxBus :AddressOut Data In
Cntrl Bus:Address OutStrb,WeData I/O
Inte
rloc
kB
us In
terf
aces
:C
ontr
olB
us, T
ime
Mul
tiple
x B
usSe
rvic
e R
eque
stlin
es, …
AddressBus
SDRAM
64 MByte
RTC
(connectedto SPI)
Ethernet Controller
256 KByte MRAM
Controller Architecture
InterlockService Request
Read Interlock Status, Channel masking, …
4
6/14/2005 Technical seminar June 2005 7
Slotnumber:0 1 2 3 ...... 19 20
side B-CPCI Form-cable outlet
side A-inverted CPCI connector-no cables !
handle
6/14/2005 Technical seminar June 2005 8
Layoutentwicklung Testsoftware, Testhilfsmittel
Bestellung BE
Schaltungsentwicklung
Simulation
AnalogDigitalMixed
Produktion PCB
Test der Schaltung
Bestücken und Löten
PLD Design
Simulation
5
6/14/2005 Technical seminar June 2005 9
Hilfsmittel für den Entwurfsprozeß (I)
Schaltungsentwurf:
Verifizierung:
HandzeichnungGrafische Eingabe mittels CAD-SoftwareBeschreibungssprache (VHDL, Verilog)Zustandsdiagramm
meist nur für Teile (Zustandsdiagramm, PLD)Problem: Modelle!
Simulatoren: VHDL, Verilogfunktionelle SimulationZeitsimulation
6/14/2005 Technical seminar June 2005 10
Hilfsmittel für den Entwurfsprozeß (II)
PLD Design:
Layoutentwicklung:
Design tools der PLD-Hersteller (XILINX, ALTERA, LATTICE)
Design tools der CAD-Firmen (Mentor Graphics, Cadence, …)Simulation ist ein muß!
Handzeichnung Integrierte design tools von CAD-Firmen (Mentor
Graphics, Cadence, Altium, …)im DESY: ORCAD, Expedition, Protel, Eagle
6
6/14/2005 Technical seminar June 2005 11
6/14/2005 Technical seminar June 2005 12
-- C:\XFEL\TIMEDEC\FM1DEC.vhd-- VHDL code created by Xilinx's StateCAD 6.1i-- Mon Feb 28 17:27:43 2005
LIBRARY ieee;USE ieee.std_logic_1164.all;
ENTITY FM1DEC ISPORT (CLK,DIn,RESET: IN std_logic;
ClrDReg,DataEn,Search4Trans : OUT std_logic);END;
ARCHITECTURE BEHAVIOR OF FM1DEC IS-- State variables for machine sreg
SIGNAL STATE0, next_STATE0, STATE1, next_STATE1, STATE2, next_STATE2, STATE3, next_STATE3, STATE4, next_STATE4, STATE5, next_STATE5, STATE6, next_STATE6,STATE7, next_STATE7, STATE8, next_STATE8, STATE9, next_STATE9, STATE10, next_STATE10, STATE11, next_STATE11, STATE12, next_STATE12 : std_logic;
SIGNAL next_Search4Trans : std_logic;BEGIN
PROCESS (CLK, RESET, next_STATE0, next_STATE1, next_STATE2, next_STATE3, next_STATE4, next_STATE5, next_STATE6, next_STATE7, next_STATE8, next_STATE9,next_STATE10, next_STATE11, next_STATE12, next_Search4Trans)
BEGINIF ( RESET='1' ) THEN
STATE0 <= '1';STATE1 <= '0';. . . Search4Trans <= '0';
ELSIF CLK='1' AND CLK'event THENSTATE0 <= next_STATE0;. . .
8
6/14/2005 Technical seminar June 2005 15
6/14/2005 Technical seminar June 2005 16
Open New Project in OrCAD Capture
9
6/14/2005 Technical seminar June 2005 17
Place Component from Local Library
6/14/2005 Technical seminar June 2005 18
Place component with Internet Component Assistant (ICA)
10
6/14/2005 Technical seminar June 2005 19
Place all Schematic Components
6/14/2005 Technical seminar June 2005 20
Draw all Net Connections
11
6/14/2005 Technical seminar June 2005 21
Create Netlist
6/14/2005 Technical seminar June 2005 22
Open New Layout and link Footprints to Components
12
6/14/2005 Technical seminar June 2005 23
Design Board Layout
6/14/2005 Technical seminar June 2005 24
Routed Board
13
6/14/2005 Technical seminar June 2005 25
PLD Design
ALTERA: QuartusXILINX: ISEandere
6/14/2005 Technical seminar June 2005 26
Interlock Controller Board
14
6/14/2005 Technical seminar June 2005 27
Interlock Crate with Backplane
6/14/2005 Technical seminar June 2005 28
Interlock WebServer – Screenshot 1
15
6/14/2005 Technical seminar June 2005 29
Interlock WebServer – Screenshot 2
Eine elektronische Schaltung von der Idee bis zum Einbau am Experiment
Fertigung einer Flachbaugruppe(Leiterplattenbestückung)
16
6/14/2005 Technical seminar June 2005 31
Der allgemeine Fertigungsablauf
1. Arbeitsvorbereitung2. SMD- Bestückung3. Bestückung der bedrahteten Bauelemente4. mechanische Montage
6/14/2005 Technical seminar June 2005 32
Arbeitsvorbereitung
• von Entwicklern beigestellte Unterlagen (Bestückungsplan, Stückliste usw.) sowie Material sichten
• Bauelemente (meist passive wie Widerstände und Kondensatoren) aus dem Handlager ergänzen
• Fertigungshilfsmittel, Lötpastenschablone, Handmanipulator oder Bestückungsautomat sowie sonstige erforderliche Werkzeuge bzw. Vorrichtungen einrichten bzw. programmieren
17
6/14/2005 Technical seminar June 2005 33
SMD- Bestückung
• Lotpastenauftrag• Bauelemente platzieren• Lötprozess• visuelle Inspektion
6/14/2005 Technical seminar June 2005 34
Lotpastenauftrag
DispensenBestimmung des Lotvolumens durch das Verhältnis aus Druck und Zeitvon Hand oder maschinell
Schablonendruckmit Vorrichtung und Handrakel oder auf der Maschine
18
6/14/2005 Technical seminar June 2005 35
Bauelemente platzieren
Handmanipulator
6/14/2005 Technical seminar June 2005 36
Bauelemente platzieren
Bestückungsautomat
19
6/14/2005 Technical seminar June 2005 37
Lötprozess
Reflowlöten in der Dampfphase
6/14/2005 Technical seminar June 2005 38
Lötprozess
selektiv Löten
20
6/14/2005 Technical seminar June 2005 39
visuelle Inspektion
okularloses Stereomikroskop
6/14/2005 Technical seminar June 2005 40
Bestückung der bedrahteten Bauelemente
Handlöten
SteckverbindereinpressenEinpresskraft bis 15 kN(entsp. 1,5 Tonnen)
21
6/14/2005 Technical seminar June 2005 41
mechanische Montage
6/14/2005 Technical seminar June 2005 42
Prototypenherstellung
Leiterplattenfertigung mitFräsbohrplotter