０４ 半導体ダイオード （pn接合：静特性・動特性）

電子デバイス工学

ｐｎ接合ダイオードの 空乏層と ポテンシャル曲線

EC

EF

EV

拡散電位VD

このバンド図って， 理論的に描けるのか？

復習 pn接合ダイオード 熱平衡状態

EC

EF

EV

EC

EF

EV

イオン化アクセプタ

正孔

イオン化ドナ

電子

ｐ形 ｎ形

EC

EF

EV

ｐ形 ｎ形内部電界

空乏層

拡散電位VD

pn接合ダイオードで電位障壁ができるのは空乏層領域だけ 空乏層を詳しく解析する

電荷密度と電位の関係（ポアソンの方程式）

0S2

2

dd

εερ

−=xV

DDn

ADp

00

qNWxqNxW+=+≤≤−=<≤−

ρρ

DpWx −=

0=x

DnWx +=

0)(,0)(Dp

DpDp ==−=−−= Wxdx

dVWEWV

0)(,)(Dn

DnDDn ==+==Wxdx

dVWEVVWV

)0()0( −=+ VV

0Sdd

εερ

=xE

)0()0( −=+ EE

pn接合ダイオード：空乏層解析 基本方程式

-WDp

WDnx

n

ドナー密度

アクセプター密度

ND

NA

p 形領域 ｎ形領域

0

V

Vbi

0

qVbi

EC

EV

EF

10S

A )()( CxNqxE +−

=εε

0Dp <≤− xW

20S

D )()( CxNqxE ++

=εε Dn0 Wx ≤≤

Dp0S

A1 WqNC

εε−=0)( Dp =−WE

0)( Dn =WE Dn0S

D2 WqNC

εε−=

)()( Dp0S

A WxqNxE +−=εε

)()( Dn0S

D WxqNxE −=εε

-WDp

WDnx

n

ドナー密度

アクセプター密度

ND

NA

p 形領域 ｎ形領域

0

-WDp WDnx

E電界

-Em

pn接合ダイオード空乏層解析： 電界E(x)

2010-11-10 E(x)の符号を間違っていましたので訂正しました．

-WDp

WDnx

n

ドナー密度

アクセプター密度

ND

NA

p 形領域 ｎ形領域

0

-WDp WDnx

E電界

-Em

)0()0( +=− EE

DnDDpA WNWN =

負電荷量と正電荷量は等しい NとWは反比例 不純物密度が濃い 空乏層幅が短い 不純物密度が薄い 空乏層幅が長い

pn接合ダイオード空乏層解析： 電界E(x)

)()( Dp0S

A WxqNdxdVxE +=−=

εε)()( Dn

0S

D WxqNdxdVxE −−=−=

εε

32

Dp0S

A )(2

)( CWxqNxV ++=εε

0)( Dp =−WV 03 =C

2Dp

0S

A )(2

)( WxqNxV +=εε

VVWV += DDn )(

42

Dn0S

D )(2

)( CWxqNxV +−−=εε

)()(2

)( D2

Dn0S

D VVWxqNxV ++−−=εε

正の電荷に対するポテンシャル バンド図＝電子に対するポテンシャル

pn接合ダイオード：空乏層解析 ポテンシャルV(x)

V

Vbi

0-WDp WDn

qVbi

EC

EV

EF

-WDp

WDnx

n

ドナー密度

アクセプター密度

ND

NA

p 形領域 ｎ形領域

0

)0()0( −=+ VV )(22 D

2Dn

0S

D2Dp

0S

A VVWqNWqN++−=

εεεε

DnDDpA WNWN =

2/1

DAA

D0SDp 1

1)(2

++

=/NNqN

VVW εε2/1

ADD

D0SDn 1

1)(2

++

=/NNqN

VVW εε

2/1

DA

DAD0S

DnDp

)(2

++

=

+=

NNNN

qVV

WWd

εε

d

pn接合ダイオード：空乏層解析 空乏層幅

2/1

DDA

DA0S

DpA

)(2

)(

++

=

=

VVNN

NNq

WqNVQ

εε

2/1

DDA

DA0S 12

)(

++=

=

VVNNNNq

dVdQVC

εε

)(21D

DA

DA

0S2 VV

NNNN

qC+

+=

εε V 逆方向電圧 -V D 1

/C 2

pn接合ダイオード：空乏層解析 容量電圧特性

空乏層はイオン化したドナーやアクセプタを保持している 電荷を蓄積したコンデンサと同じ

ｐｎ接合ダイオードの ＩＶ特性

この特性って，導き出せるのか？

復習 pn接合ダイオード：バイアス時

EC

EF

EV

EC

EF

EV

VD-V

VD+V

V V

小数キャリア

小数キャリア

ΔE

温度Ｔ>0 の時に，ΔE だけ高いエネルギー準位に電子を見つける確率

∆−=∆

kTEEf exp)(n

f f

E E E E

復習：ボルツマン分布関数

T = 0 T > 0

順方向電圧印加の効果

p形側に対して，n形側の電位が V だけ高くなる 電子・正孔にとっての障壁の高さが V だけ減少

n形半導体側からq(VD-V)の障壁を越えてp形に移動できる電子の密度

ボルツマン因子に比例 ： Φnp = K1 exp[ - q(VD-V) / kT ]

p形半導体側からn形半導体側に移動する電子の密度

印加電圧に依存しない： Φpn = K2

pnに移動する正味の電子による電流は

Je = q( Φnp – Φpn )

Je = q( K1 e–q ( VD – V ) / kT – K2 )

V=0にてJe=0であるから， K2 = K1 e–qVD/kT

Je = K1 e–qVD/kT ( eqV/kT – 1 ) = J0e ( eqV/kT – 1 )

pn接合ダイオードのIV特性

q(VD - V)

qV

e- q ( VD - V ) / kTΦnp = K1

Φpn = K2

p-Type n-Type

electron

hole

Je = J0e ( eqV/kT - 1 ) 電子電流

正孔電流

Jh = J0h( eqV/kT - 1 )

全電流 J = J0 ( eqV/kT - 1 ) J0 = J0e + J0h

pn接合ダイオードのIV特性

q(VD - V)

qV

e- q ( VD - V ) / kTΦnp = K1

Φpn = K2

p-Type n-Type

electron

hole

pn接合ダイオードのIV特性

ダイオードの直列抵抗と並列抵抗

理論解析時のモデル：半導体内抵抗ゼロ，漏れ電流無しを仮定

実際のダイオード： 半導体内に抵抗がある（直列抵抗） 半導体内を漏れ電流が流れる（並列抵抗）

Rs

Rp

ダイオードの直列抵抗と並列抵抗

Rp

Rs ID

I = ID

V = VD

V

I

IRP

I = ID + IRP

V = VD

ID

IRP

I = ID + IRP

I = ID

＋ － ＋ － ＋ － VD VRP

V = VD+VRP

V

I

V

I VD VRP

V = VD+VRP

ダイオードに望まれる特性

V

I

逆方向耐圧

順方向抵抗 による 電圧降下

逆方向に 流れにく い（当然）

大きい方がよい

順方向の抵抗は小さい方がよい なぜ？ ジュール加熱で発熱してしまう 電気のＯＮ／ＯＦＦをする毎に 無用な電力を消費してしまう．

解決策は？＝抵抗を小さくする そのためには？＝面積を大きくする

小さい面積のものにしたいときは どうするの？

小さくても抵抗の小さい素材 （シリコン以外）を使う 新規開発が必要な分野

ｐｎ接合ダイオード 留意しなければ ならないこと

R

v(t) i(t)

V

t

t

I

単純なスイッチのモデルから予測される電流電圧波形

この部分を拡大すると ちょっと違うことがわかる

pn接合ダイオードの過渡応答

V t

t I

p型に注入された少数キャリア（電子）が消滅し， 静特性のときの密度になるまでには多少時間が必要

(a) 順バイアス中 (b) 逆バイアス印加直後 (c) 境界での少数キャリア密度が熱平衡値になったとき (d) 境界での少数キャリア密度の減少に従って、(c)から

(d)へと空乏層に印加されている電圧が逆方向になり，印加された電圧に近づくために，電流が減少する．

R

v(t) i(t)

数百ps

Diffusion

Recombination Recombination

Diffusion

np0 np0 np0 np0

e-x/L

t < t1 t1 < t < t2 t = t2 t2 < t

np np np np

p-type n-type p-type n-type p-type n-type p-type n-type

x x x x

x

小数キャリアの蓄積効果