半導體科技體驗營CVD製程-CVD VSETCH 上面堆積效應 SiO 從這裡開始解決主洞缺陷金屬 2 PECVD沈積薄膜在間隙口夾止形成孔洞 1.薄膜先前物之離子感應沈積

半導體科技體驗營半導體科技體驗營

IC製造奇幻之旅IC製造奇幻之旅

半導體科技體驗營-課程時間時程內容負責人員

08:30~09:00 報到08:30~09:00 報到09:00~09:50 實驗室參訪(含前測)09:50~10:00 休息時間10:00~10:50 你的相片清楚嗎!-微影、蝕刻周科吟10:50~11:00 休息時間11:00~11:50 原來可以這樣堆積木!-CVD、PVD、蝕刻技術周科吟11:00 11:50 原來可以這樣堆積木! CVD PVD 蝕刻技術周科吟12:00~13:00 休息時間13:00~13:50 無塵室不怕灰塵嗎?-CMP、清洗技術周科吟

休息時間13:50~14:00 休息時間14:00~14:50 電鍍錢幣犯法嗎?- 電鍍薄膜實作李美儀14:50~15:00 休息時間15:00~15:50 IC模型疊疊樂周科吟15:50~16:00 休息時間16 00 16 50 原來「電晶體控制電路這是這麼一回事!(含後測) 鍾昌貴16:00~16:50 原來「電晶體控制電路」這是這麼一回事!(含後測) 鍾昌貴

上課內容

簡介1.簡介2.你的相片清楚嗎! 微影技術!3.原來可以這樣堆積木! CVD、PVD、蝕刻技術!4.無塵室不怕灰塵嗎! CMP、清洗技術!5.電鍍錢幣犯法嗎!6.IC模型疊疊樂!7.原來「電晶體控制電路」就是這麼一回事!

簡介-科技應用

我很有用喔我很有用喔!!

簡介-應用技術

薄膜沉積薄膜沉積微影微影

機械研磨機械研磨

薄膜沉積薄膜沉積微影微影

擴散擴散蝕刻蝕刻

清洗清洗

簡介-訊號作動

簡介-半導體概念

何謂半導體何謂半導體???

導體半導體非導體e 導體半導體非導體絕緣體

簡介-半導體概念

簡介-半導體元素

簡介-晶圓製作2~20rpm2~20rpm0.3~10mm/min

簡介-晶圓切割研磨

簡介半導體科技流程簡介-半導體科技流程IC設計

光罩製作

微影微影

晶圓蝕刻CMP

封裝

C

測試CVD清洗

PVD清洗

你的相片清楚嗎!微影技術!

微影製程微影製程微影製程微影製程

黃光製程黃光製程

PhotoPhotoPhotoPhotoSpeaker:周科吟

PhotoPhoto

微影製程-黃光製程

微影製程-光源

微影製程-光波干涉效應干涉效應繞射效應

微影製程-光阻光組主要由樹脂(resin)，感光劑(sensitizer)，溶劑(solvant)三種成分混合而成。光組主要由樹脂(resin) 感光劑(sensitizer) 溶劑(solvant)三種成分混合而成分為正光阻及負光阻兩種。

Positive Resist

Negative Resist

微影製程-光罩CrCrO2

光罩：圖案影像來源

substrate

Cr

substrate

微影製程-曝光

參考記號光源

對準雷射

倍縮光

投影透鏡干涉雷射

罩平台倍縮光罩

STEP

干涉雷射

X

Y

晶圓平台

干涉儀鏡面組

晶圓

X

SCAN

微影製程-顯影顯影：移除不必要的光阻

原來可以這樣堆積木!CVD、PVD、蝕刻技術!

蝕刻製程蝕刻製程蝕刻製程蝕刻製程

EtchEtch

EtchEtch

蝕刻製程-電漿電漿又被稱為電漿又被稱為第四項態第四項態 -- ++++

-- ++

--

++

-- ++

--++ --

++

++

++++--

----

蝕刻製程-乾式蝕刻機制

Broken bonds

Ions PRPR

++ +

+

AtomIon+

蝕刻製程-濕式蝕刻機制PRPR

薄膜材料化學溶液

SiO2 HF:H2O=1:10 – 1:1000NH4F+HF+H2O (BOE)

Broken bonds

PRPR Si HNO3+ HF + CH3COOH Si3N4 91.5% H3PO4 boiling at 130-180°C

Al (鋁金屬) HNO3 : CH3COOH : H3PO4 : H2O = 4 : 3.5 : 73 : 19.5

Etch Bias

Titanium (鈦金屬) H2O2 + H2SO4

W (鎢金屬) H2SO4

Photoresist

Etch Bias

Etch Byproduct

Etchant free radical

3µmFilm

Byproductradical

Substrate

蝕刻製程-蝕刻結果

Photoresist

Fil

PR

Film

Substrate

Film

Substrate

Film濕式

乾式

Photoresist

Film

PR

Film乾式

Substrate

Film

Substrate

蝕刻製程-蝕刻速率Etch Rate (Etch Rate (蝕刻速率蝕刻速率) = ) = 單位時間內蝕刻特定薄膜厚度的深度單位時間內蝕刻特定薄膜厚度的深度(( ))

蝕刻製程-選擇比選擇比選擇比(S) = ER(a) / ER(b) (S) = ER(a) / ER(b) ( ) ( ) ( )( ) ( ) ( )

蝕刻製程-平均自由路徑MFP：Mean Free Path (分子平均自由路徑)MFP：分子碰撞前的距離 ( )

大粒子大粒子

小粒子

(a) (b)

CVDCVD製程製程CVDCVD製程製程

化學氣相沉積製程化學氣相沉積製程

CVDCVD

CVD製程-激發與碰撞高能量層

電子激發到高能量層價電殼

價電殼

高能量層

由高能階掉到低能階時，電子可輻射

光子

內層價電殼

F +9 F +9

氟原子氟原子

CVD製程-反應機制

氣體流

反應物擴散

反應產物

反應物擴散

沈積之薄膜

矽基板

氣體分子

矽基板

連續薄膜成核

晶粒聚結

基板

CVD製程-反應步驟

CVD反應器1)反應物之質量傳輸

氣體輸送

8)副產物移除2)薄膜先前

7)副生成物的吸解

8)副產物移除副產物

2)薄膜先前物反應

3)氣體分子

出口

連續薄膜

)擴散

4)先前物吸附

5)先前物擴散進入基板 6)表面反應

基板

CVD製程-深寬比

深寬比 = 深度寬度寬度

CVD製程-階梯覆蓋

厚度均勻

均勻階梯覆蓋非均勻階梯覆蓋

CVD製程-CVD VS ETCH上面堆積效應

SiO從這裡開始解決

主洞缺陷

金屬

SiO2

PECVD沈積薄膜在間隙口夾止形成孔洞

1.薄膜先前物之離子感應沈積間隙口夾止形成孔洞

蓋層蓋層

2.薄膜於間隙開口處因氬離子濺 3.蝕刻材料再沈積，重複此製程使「.鍍蝕刻過度而呈現斜形

.底部－上部」輪廓相等

CVD製程-示意圖gas

gas

HeaterWafer

WaferHeater

HeaterWafer

PVDPVD製程製程PVDPVD製程製程

物理氣相沉積製程物理氣相沉積製程

PVDPVDSpeaker:周科吟

PVD製程-電子遷移率

PVD製程-重金屬輕金屬重金屬

PVD製程-反應機制

-1KV

++

+

e-+

材料

+

PVD製程-應用位置

CMPCMP製程製程CMPCMP製程製程

化學機械研磨製程化學機械研磨製程

Speaker:周科吟

CMPCMP

CMP製程-機構組成研磨墊研磨液研磨機研磨墊研磨液研磨機高分子聚合物材料粉末

溶液化學藥品

研磨頭研磨機身

Pressure

抗凝聚劑

Wafer Slurry Dispenser

研磨液

研磨墊

研磨機研磨機

CMP製程-反應機制Pressure Slurry Dispenser

Wafer

Polishing Pad stone

Platen

Wafer No Pressure, No Removal

Polishing Pad

FilmHigh Pressure, Fast Removal

Polishing Pad

CMP製程-化學機械研磨氮化矽

氧化層墊

氧化層

氮化矽頂部

金屬

機械研磨機械研磨場氧化層

n+ n+ p+ p+

n井

ILD 氧化層

側壁氧化層金屬前氧化層

多晶矽多晶矽金屬

保護層接合墊金屬

ILD-6

機械研磨機械研磨

p+矽基板

p−磊晶層閘極氧化層

側壁氧化層

ILD-4

ILD-5

M 3

M-4

ILD 6

非機械研磨非機械研磨ILD-2

ILD-3

M 1

M-2

M-3非機械研磨非機械研磨

Via

M-1

p+p+LI氧化層

STIn井 p井

ILD-1多晶矽閘極

n+ p+p+ p+p+ n+n+LI金屬

p+ 矽基板

p− 磊晶層

n井 p井

清洗製程清洗製程清洗製程清洗製程

BenchBench製程製程

BenchBenchSpeaker:周科吟

清洗製程-簡介要洗什麼污染從哪裡來有什麼影響要洗什麼污染從哪裡來有什麼影響

微塵粒子製程設備、環境中、使用的氣體、製程用水、化學藥液

較低的二氧化矽崩潰電塲，多晶矽與金屬層間架橋誘發產生低量率。

金屬製程設備、化學藥液、反應式離子蝕刻、離子佈植、蝕刻灰化

較低的崩潰電塲，接合面漏電, 降低少數載子壽命。

化

有機物環境中之蒸汽、光阻殘留物、有機溶劑揮發、化學藥液

降低氧化反應作用率。

微粗糙面晶片初始加工時、化學藥液較低的二氧化矽崩潰電塲，低載子遷移率。

俱生氧化層環境中、製程用水沖洗時較差的閘極氧化層，較低的磊晶薄膜品質，較高的接觸電阻。

清洗製程-機構組成清洗溶液清洗機器清洗溶液清洗機器高純度的化學品高純度的水

化學溶液槽高純度水槽震盪裝置震盪裝置

HF H2O

SC1：NH4OHH2O H2O2

SC2：HClH2O H2O2

清洗製程-清洗機制一化學機制化學機制物理機制

清洗製程-清洗機制二

無水之乾式清潔

O3氣體清潔O3氣體清潔有效移除碳氫化合物

HF/H O vapor cleanHF/H2O vapor cleanAr/H2 電漿清潔

加熱清潔加熱清潔

清洗製程-良率一

清洗製程-良率二

實作實作電鍍電鍍 ElectroplatingElectroplating實作實作--電鍍電鍍 ElectroplatingElectroplating

Speaker:李美儀

Introduction電鍍的商業應用 (Commercial Application)

電鍍定義(electroplating)

電鍍沉積相關理論介紹(equations related electroplating)

影響電鍍的相關要件(Electroplating Factors )

www2.austin.cc.tx.us/HongXiao/Book.htm

New Commercial ApplicationNew Commercial Application

IC 導線技術 (IC interconnect technique)

封裝產業接合技術(Packaging封裝產業接合技術(Packaging bumping technique)

微機電技術 (MEMS technique)Ref: J. Appl. Phys., Vol. 94, No. 9, 1

Pilar Stud

Ref: 2005 ECTC Annual Meeting

Ref: Jpn. J. Appl. Phys. Vol. 40 (2001)

Ref: Journal of Electrochemical society, 152(1)G45-G49(2005)

IC 導線 --- Cu Dual Damascene

電鍍(ELECTROPLATING)

電鍍(electroplating) 為一種電沈積過程 (electrodepositionprocess)，是利用電極(electrode)通過電流，使金屬附經氧化還原後著於物體表面上。化還原後著於物體表面上

電鍍大部份在溶液(solution) 中進行電鍍，約有 20~30 種的金屬可在溶液下進行電鍍。金屬可在溶液下進行電鍍

可在溶液中電鍍的金屬有：

銅(Cu)、鎳(Ni)、鉻(Cr)、鋅(Zn)、鎘(Cd) 、鉛(Pb)、金(Au)、銀(Ag)、鉑(Pt)、鈷(Co)、錳(Mn)…ect 等。

法拉第第一電解定律(FARADAY’S LAW)

法拉第第一電解定律(1833)：電解過程中，游離出之產物的質量與通過電解質之電量成正比。

當通入1F(1mol e)所帶的電量當通入 ( )所帶的電量=1.602*-19庫侖X6.02*1023=96,500庫侖),

可析出1/n mol的M+n(當量數=莫耳數*價數)

Eg：Cu2+＋ 2e-→ Cu若電量為A（A It） C 之重量為W 原子量為 63 55若電量為A（A＝It）、Cu之重量為W，原子量為 63.55

2：1＝A/96,500：W/63.55

氧化還原電位（REDOX POTENTIAL，E）氧化還原電位（REDOX POTENTIAL E）氧化還原電位（Redox Potential，E）電化學還原反應所需施加的電位，由Nernst方程式得知：

Oxn++ne- Red Eo:標準氧化電位

E = Eo + 2.303*(RT/ nF) log ([aOx]/[aRed])

Cu2++2e- Cu(s)( )E=0.34+2.303*(RT/2F)log([aCu2+] /[aCu])

如果反應平衡,則濃度差造成的電位差為如果反應平衡,則濃度差造成的電位差為

E=0.34+2.303*(RT/2F)log(aCu2+/aCu)

n=2時,RT/nF=29.6 mV, 若此時aCu =1, , aCu2+=0.1, 故E=0 34+29 6*log(0 1/1)=29 6mVE=0.34+29.6*log(0.1/1)=29.6mV.

E=0.34-0.0296=0.2804

銅電鍍機制 (Cu Electroplating Mechanism)

Bunching mechanism According the “Bunching mechanism”, the cupric ions will deposited on the kink and lowercupric ions will deposited on the kink and lower terrace site to form uniform film.

Cu atom

The uniformity (a) before and (b) after electroplating by metal

(b)(a)

4 point probe measuring

ELECTROPLATING FACTORS (1)---晶種(SEED LAYER)

Seed layer uniformity--provide

晶種層之目的，除可提供晶圓之導電層外，另一重要目

uniform current density for electrodeposition

的是為先行提供銅的成核層，以利後續之電鍍銅可在其上成核與成長

Seed layer continuity--eliminate the seam in the sidewall of the trench 成核與成長

Seed layer crystallization--high C (111) i i d hi h Cu(111) intensity posed high electromigration resistance

Seed layer thickness--thinner seed layer needed for filling narrow trenchtrench

Electroplating Factors (2)

Power supply ELECTRICAL VARIABLES電壓(potential)

EXTERNAL VARIABLES

時間(ti )

CaAn

e- e-電壓(potential)

電流(current)時間(time)

athodenode

ELECTRODE VARIABLESELECTRLYTE VARIABLES

Material

Cu and Pt are usually applied as anode material.

溫度(temperature )

High temperature will result in additive destroyed.

組成(Composition)surface area

surface state

t

組成( p )

Affect the filling ability, crystallization orientation and film morphology.

濃度(concentration) geometry

motion

濃度(concentration)

流速(Flow velocity)

導電度(conductivity)

Electroplating Factors (3)

電鍍基本裝置(Basic Set Up for Electroplating)

電鍍的基本裝置是一電化學電池由陰極、陽極、電源供應器、電鍍液所組成。

1) 陰極放置基板或欲電鍍物1) 陰極－放置基板或欲電鍍物，2) 陽極－

消耗性陽極：由欲鍍到基板上的鍍層金屬製成，此陽極會在電鍍過程中溶解，以提供電鍍所需之金屬離子。解，以提供電鍍所需之金屬離子。非消耗性陽極：此種陽極只是單純作為電的通路並不會溶解，如石墨、鉛及其合金，白金鈦網，鍍氧化物（如氧化銠（RuO2），氧化銥（IrO2））之鈦網、不銹鋼。電鍍所需的金屬離子是由電鍍液提供。例如於電子元件的導線架鍍錫、鍍鎳。

3) 電鍍液－提供電鍍時電的通路、金屬離子及添加劑以控制電鍍層性質。電鍍液於電鍍操作時一般藉機械攪拌或氣泡攪拌電鍍操作時一般藉機械攪拌或氣泡攪拌。

4) 電源供應器—可提供直流電或脈衝電流

Cu Electroplating ConfigurationCu Electroplating Configuration

Cooling WaterCu2+ + 2e- → Cu

Cathode(6” wafer)

A d (Ti t + C b ll)

Cooling Water2H2O+2e- → H2+2OH-

2H2O → O2+4H++ 4e-Cu → Cu2+ + 2e-

Anode (Ti net + Cu ball)

Tunable Electric fieldY

Z Flow Direction

Cover & Force structure

X

45°

X

Electroplating I-E CurveHigh current density in the edge

p g

Low current density in the centerRef: Uziel Landau chemical engineering

Result from the current decay from the

department and the Yeager center for electrochemical sciences Case Western Reserve University Ref: SEMITOOL

contact of the edge to the center of the wafer.

Electroplating Filling Profilep g g

Ref: Uziel Landau chemical engineering department and the Yeager center for electrochemical sciences Case Western Reserve University

Ref: SEMITOOL

實作實作--CMOSCMOS模型疊疊樂模型疊疊樂

CMOS製程流程

絕緣層沉積絕緣層沉積

金屬層沉積

區域定義

區域蝕刻

離子參雜離子參雜

離子擴散

側壁沉積

絕緣層沉積

通道蝕刻

金屬沉積

CMP

完成完成

原來「電晶體控制電路」就是這麼一回事!

實作實作--電晶體控制電路電晶體控制電路((含後測含後測))

Speaker:鍾昌貴

半導體科技體驗營-電晶體控制電路篇

各式半導體元件各式半導體元件CPU的演進如何與CPU對話如何與CPU對話當個天神，命令CPU為你忠實的做你要做的事

74

半導體元件－邏輯閘

邏輯閘是在積體電路上的基本組件。簡單的邏輯閘可由電晶體組成。這些電晶體的組合可以使代表兩種訊號的高低電平在通過它們之後產生高電平或者低電平的訊號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯閘包括「與」閘，「或」閘，「非」閘，「異或」閘（也稱：互斥或）等等。邏輯閘可以組合使用實現更為複雜的邏輯運算。

CMOS製程製作的反向器結構

常見的邏輯閘

半導體元件

半導體元件

猜猜它是何種邏輯閘猜猜它是何種邏輯閘

半導體元件

BCD轉7段顯示器驅動IC

CPU演進CPU演進

古猿人能人直立人智人

4位元 8位元 16位元 32位元 64位元

用途不同，各有所長（讓用途不同，各有所長（讓CPUCPU適才適所）適才適所）

4位元 8位元 16位元 32位元 64位元

3C3C及家電產品及家電產品嵌入式系統嵌入式系統 PCPC

CPU演進

人體上最重要的地方是大腦，掌握一個人的思考、

CPU演進

情緒、行動等能力，複雜而且細膩。

電腦最重要的地方是中央處理單元；簡稱CPU，掌握著各式電腦的各樣動作，重要性跟人身上的大腦一樣重要。

微電腦基本組成

限動開關

(記憶)

記憶體部分 M

(五官) (手腳/肌肉)

馬達

繼電器

輸入部分

壓扣開關

M輸出部分

(OUT)

L

SOL

指示燈

電磁線圈切換開關 (IN)(判斷)

CPU部分電源

(OUT)

電源

電磁線圈

電源

(頭腦)演算控制部分輸出部分輸入部分

操作顯示電源部

可以簡單利用電腦進行演算來實現要求動作的方式

(INPUT) (OUTPUT)

與CPU對話1－位元系統

與CPU對話2－ASCII碼Dec Hx Oct Char Dec Hx Oct Char Dec Hx Oct Char Dec Hx Oct Char0 0 000 NUL (null) 32 20 040 SPACE 64 40 100 @ 96 60 140 `

1 1 001 SOH (start of heading) 33 21 041 ! 65 41 101 A 97 61 141 a

2 2 002 STX (start of text) 34 22 042 " 66 42 102 B 98 62 142 b

3 3 003 ETX (end of text) 35 23 043 # 67 43 103 C 99 63 143 c

4 4 004 EOT (end of transmission) 36 24 044 $ 68 44 104 D 100 64 144 d

5 5 005 ENQ (enquiry) 37 25 045 % 69 45 105 E 101 65 145 e

6 6 006 ACK (acknowledge) 38 26 046 & 70 46 106 F 102 66 146 f

7 7 007 BEL (bell) 39 27 047 ' 71 47 107 G 103 67 147 g7 7 007 BEL (bell) 39 27 047 71 47 107 G 103 67 147 g

8 8 010 BS (backspace) 40 28 050 ( 72 48 110 H 104 68 150 h

9 9 011 TAB (horizontal tab) 41 29 051 ) 73 49 111 I 105 69 151 i

10 A 012 LF (NL line feed, new line) 42 2A 052 * 74 4A 112 J 106 6A 152 j

11 B 013 VT (vertical tab) 43 2B 053 + 75 4B 113 K 107 6B 153 k

12 C 014 FF (NP form feed, new page) 44 2C 054 , 76 4C 114 L 108 6C 154 l

13 D 015 CR (carriage return) 45 2D 055 - 77 4D 115 M 109 6D 155 m

14 E 016 SO (shift out) 46 2E 056 . 78 4E 116 N 110 6E 156 n

15 F 017 SI (shift in) 47 2F 057 / 79 4F 117 O 111 6F 157 o

16 10 020 DLE (data link escape) 48 30 060 0 80 50 120 P 112 70 160 p

17 11 021 DC1 (device control 1) 49 31 061 1 81 51 121 Q 113 71 161 q

18 12 022 DC2 (device control 2) 50 32 062 2 82 52 122 R 114 72 162 r( )

19 13 023 DC3 (device control 3) 51 33 063 3 83 53 123 S 115 73 163 s

20 14 024 DC4 (device control 4) 52 34 064 4 84 54 124 T 116 74 164 t

21 15 025 NAK (negative acknowledge) 53 35 065 5 85 55 125 U 117 75 165 u

22 16 026 SYN (synchronous idle) 54 36 066 6 86 56 126 V 118 76 166 v

23 17 027 ETB (end of trans. block) 55 37 067 7 87 57 127 W 119 77 167 w

24 18 030 CAN ( l) 56 38 070 8 88 58 130 X 120 78 17024 18 030 CAN (cancel) 56 38 070 8 88 58 130 X 120 78 170 x

25 19 031 EM (end of medium) 57 39 071 9 89 59 131 Y 121 79 171 y

26 1A 032 SUB (substitute) 58 3A 072 : 90 5A 132 Z 122 7A 172 z

27 1B 033 ESC (escape) 59 3B 073 ; 91 5B 133 [ 123 7B 173 {

28 1C 034 FS (file separator) 60 3C 074 < 92 5C 134 \ 124 7C 174 |

29 1D 035 GS (group separator) 61 3D 075 = 93 5D 135 ] 125 7D 175 }

30 1E 036 RS (record separator) 62 3E 076 > 94 5E 136 ^ 126 7E 176 ~

31 1F 037 US (unit separator) 63 3F 077 ? 95 5F 137 _ 127 7F 177 DEL

與CPU對話3－程式撰寫（C語言）

1． for 迴圈：

for 迴圈是由初值運算式、條件運算式與增量或減量運算式三部份組

成，彼此之間以分號隔開。

初值設定初值由任何數值開始(1) 初值：設定初值，可由任何數值開始。

(2) 條件：若條件為真，則執行括號{ }中的動作，否則離開迴圈。

(3) 增量：每執行一次迴圈內的動作後須將初值依增(減)量遞增(減)。(3) 增量：每執行次迴圈內的動作後，須將初值依增(減)量遞增(減)。

指令格式

for(初值; 測試; 增量) 動作{ 動作 }

程式範例

main() { int i,s=0; /* 宣告整數變數 */ for(i=0;i


2．while 迴圈：

while 為先判斷式迴圈，當條件式為真時，則執行括號{}中的

動作，直到條件式為假時，才結束 while 迴圈。

指令格式指令格式

while( 條件式 ) { 動作 }

程式範例程式範例

main() { int i=0,s=0; /* 宣告整數變數 */ while(i


3． do-w hile 迴圈：

do-w hile 為後判斷式迴圈，會先執行 {}中的動作一次，然後do w hile 為後判斷式迴圈，會先執行 {}中的動作一次，然後

再判斷條件式，當條件式為真時，則繼續執行大括號 {}中的動

作，直到條件式為假時，才結束 do-w hile 迴圈。

指令格式

do { 動作 } w hile( 條件式 )

程式範例

main() { int i=0,s=0; /* 宣告整數變數 */, ; do { s=s+i; /* 執行 1+2+3+⋯ +10 */ i++; /* i 遞增 */

} } while(i


1 ． i f 敘述：

i f 敘述會先判斷條件式，若條件式為真時，則執行一次括號

{ } 中的動作，若條件式為假時，則不執行。

指令格式

i f ( 條件式 ) 動作{ 動作 }

2 ． i f - e l s e 敘述：

i f - e l s e 敘述會先判斷條件式，若條件式為真時，則執行動作

1 ，若條件式為假時，則執行動作 2 。

指令格式

i f ( 條件式 ) { 動作 1 }

e l s ee l s e { 動作 2 }

程式範例

m a i n ( ) {{ i n t i ; p r i n t f ( " \ n I n p u t a n u m b e r ( 0 - 9 ) : " ) ; i = g e t c h e ( ) ; i f ( i % 2 = = 0 ) / * i 為偶數 ? * / p r i n t f ( " \ n % c i s e v e n " , i ) ; / * 若 i 為偶數，顯示e v e n * /e v e n * / e l s e p r i n t f ( " \ n % c i s o d d " , i ) ; / * 若 i 為奇數，顯示 o d d * /}

你是邏輯大師

例如周杰輪邀請蔡依零暑假出國遊學，而蔡依零考慮暑假可不可以出國遊學的條件包括：以出國遊學的條件包括：� A: 打工的收入在暑假以前是否足夠10萬。� B: 學期結束時是否有不及格科目。

C: 健康情況是否良好。C: 健康情況是否良好。� 因此蔡依零的回答是：「如果我在暑假以前有10萬及學期結束沒有不及格科目及健康情況良好，我就可以出國遊學。」

（請將結果利用邏輯閘的方式表現）（請將結果利用邏輯閘的方式表現）

� 若將蔡依零最後是否出國遊學成功當做一個變數Yb，那麼Yb和A B C三者的邏輯關係就是Yb=A AND B、、AND C和三者的邏輯關係就是� 布林代數的表達，將其中的AND (及)寫成符號“．＂，亦即Yb=A ． B ． C

你是邏輯大師

若周杰輪又對侯沛橙說：「如果你(侯沛橙)或蔡依零任何一位可以陪若周杰輪又對侯沛橙說：如果你(侯沛橙)或蔡依零任何一位可以陪我去，我就一定去，否則就作罷。」� 若將周杰輪最後是否出國遊學成功當做變數Ya，侯沛橙是否出國當做另一個變數Yc，那麼Ya和Yb、Yc三者的出國當做另一個變數Yc 那麼Ya和Yb Yc三者的邏輯關係就是

（請將結果利用邏輯閘的方式表現）

� Ya=Yb OR Yc� 布林代數的表達，將其中的OR (或)寫成符號“+＂，亦即即 Ya=Yb+ Yc

你是邏輯大師

當周杰輪回到家中向母親陳述自己的計劃時，周杰輪母親說到：「如果暑假期間回鄉探親，你就暫緩一年，明年再去。果暑假期間回鄉探親，你就暫緩一年，明年再去。」� 因此周杰輪是否出國成功還存在另一個變數Ym，也就是周杰輪母親暑假期間是否回鄉探親

（請將結果利用邏輯閘的方式表現）

Ya和Ym的關係可寫成 Ya= NOT Ym和的關係可寫成� 也就是說，周杰輪母親暑假期間沒有回鄉探親，周杰輪才可以出國。

� 布林代數的表達，將其中的NOT(相反的)符號“－＂寫在變數的上方，亦即唸成Ya等於Ym耙(bar)。� 也可以寫成Ya= Ym＇

將您的邏輯實作於電路中

周杰輪出國遊學與否結果電路及程式實作流程1.定義參數條件作為輸入2.將邏輯程序流程化並書寫成程式3.將運算結果輸出4.確認結果是否與預期相符

將您的邏輯實作於電路中

電路規劃中(後補)電路規劃中(後補)

Documents

半導體科技體驗營CVD製程-CVD VSETCH 上面堆積效應 SiO 從這 裡開始解決 主洞缺陷 金屬 2 PECVD沈積薄膜在 間隙口夾止形成孔洞 1.薄膜先前物之離子感應沈積

半導體科技體驗營CVD製程-CVD VSETCH 上面堆積效應 SiO 從這裡開始解決主洞缺陷金屬 2 PECVD沈積薄膜在間隙口夾止形成孔洞 1.薄膜先前物之離子感應沈積