Embed Size (px)
Citation preview
UNIVERSIDAD DE MAGALLANES FACULTAD DE INGENIERIA
DEPARTAMENTO DE ELECTRICIDAD
DESARROLLO TEÓRICO PARA LA IMPLEMENTACIÓN
DE UN RADAR TIPO CHIRP QUE OPERE EN BAJA FRECUENCIA PARA HIELOS
TEMPERADOS
Autor: Paulo Alejandro Silva Christie
Profesor Guía: Rubén Carvallo Barrientos
Punta Arenas, 2006
UNIVERSIDAD DE MAGALLANES FACULTAD DE INGENIERIA
DEPARTAMENTO DE ELECTRICIDAD
DESARROLLO TEÓRICO PARA LA IMPLEMENTACIÓN
DE UN RADAR TIPO CHIRP QUE OPERE EN BAJA FRECUENCIA PARA HIELOS
TEMPERADOS
Trabajo de titulación presentando en conformidad
a los requerimientos para obtener el título de
INGENIERIO EJECUCIÓN EN ELECTRICIDAD
MENCIÓN ELECTRÓNICA INDUSTRIAL
Autor: Paulo Alejandro Silva Christie
Profesor Guía: Rubén Carvallo Barrientos
Punta Arenas, 2006
AGRADECIMIENTOS
En este momento quiero agradecerle a cada una de las personas que
hicieron posible el desarrollo de este Trabajo de Titulación y sobre todo el
gran apoyo prestado durante los años que duro mi carrera.
En forma especial a tía Berta y tío Segundo. Que no solo me
protegieron debajo del mismo techo, sino que hoy me siento parte de su
familia, hasta el punto de creer que tengo dos hermanos más, Roberto y
Fabiola.
A los incondicionales amigos por que su amistad no tiene precio. Me
siento muy agradecido por su compañía, ayuda y cariño desde el momento
que los conocí.
A mis padres, hermanos, abuelos y tíos. Por todo el cariño y
dedicación que e recibido desde el momento que tengo recuerdos.
Mamá gracias por el apoyo incondicional, a usted le debo agradecer
día a día por solo la mitad de lo que usted a hecho por mí.
Si solo uno de ustedes no hubiese estado, no lo hubiese logrado.
Gracias.
RESUMEN
El presente trabajo de titulación describe los fundamentos teóricos de
un sistema de radar tipo chirp para mediciones en hielos temperados,
utilizando un generador de señales FM de onda continua, modulación que usa
en este caso, la tecnología DDS (Direct Digital Synthesis).
Se parte por describir conceptos básicos de glaciología, mostrando las
cualidades dieléctricas de distintos hielo glaciares, especialmente de los hielos
temperados, como es el caso de Campos de Hielo Patagónico Sur.
Profundizando en el comportamiento electromagnético de los hielos
temperados, que sin duda, son los tipos de hielos de mayor complejidad para
las mediciones mediante penetraciones de señales electromagnéticas.
Se entregan los principios y ventajas para la medición de glaciares
mediante FMCW (frecuency modulated continuos wave). Esto conlleva dar a
conocer las cualidades de un sistema de DDS, sistema que consta de un
oscilador numéricamente controlado (NCO), lo que entrega una gran ventaja
con respecto a los otros sistemas, ya que su variación de frecuencia es lineal,
esto trae como consecuencia una mayor facilidad para la interpretación de los
datos.
Por último se dan a conocer los conceptos teóricos para la
implementación de un radar tipo chirp que opere a baja frecuencia,
describiendo los elementos que se requieren con sus respectivas
especificaciones. La resolución teórica se presenta como la gran ventaja de
este sistema, además de otras características, como la adquisición de datos.
También se creo un diagrama demostrativo en el software VisSim, de modo de
aclarar el funcionamiento y estimular el diseño del radar tipo chirp, que podría
suplir algunos de los serios inconvenientes que presenta el equipo actualmente
en uso.
INDICE
AGRADECIMIENTOS
RESUMEN
ÍNDICE
CAPITULO 1
INTRODUCCIÓN…………………………………………………....................... 1
1.1 Generalidades…………………………………………………….............. 2
1.2 Objetivos generales……………………………………………………….. 3
1.3 Objetivo Especifico………………………………………………............. 3
1.4 Enfoque del trabajo……………………………………………………...... 4
CAPITULO 2
GLACIARES Y MÉTODOS DE MEDICIONES………………………………. 5
2.1 INTRODUCCIÓN………………………………………………............... 6
2.2 GLACIAR………………………………………………………................ 7
2.2.1 Concepto…………………………………………………................ 7
2.2.2 Tipos de glaciares………………………………………………….. 7
2.2.2.1 Los glaciares fríos………………………………………...... 7
2.2.2.2 Los glaciares temperados…………………………............... 8
2.2.2.3 Los glaciares politermales………………………………..... 9
2.3 MEDICIÓN DEL ESPESOR DEL HIELO………………………………. 10
2.3.1 Método de gravitación y magnético……………………………...... 10
2.3.2 Método sísmico……………………………………………………. 11
2.3.3 Método radar o radio eco sondaje (RES)………………….............. 12
CAPITULO 3
COMPORTAMIENTO DIELÉCTRICO DEL HIELO……………………...... 15
3.1 INTRODUCCIÓN………………………………………………............... 16
3.2 ASPECTOS GENERALES………………………………………………. 16
3.3 COEFICIENTE DE REFLEXIÓN Y TRANSMISIÓN………………...... 18
3.4 PROPAGACIÓN DE ONDAS ELECTROMAGNÉTICAS EN
GLACIARES…………………………………………………………...... 19
3.4.1 Propiedades eléctricas del hielo glaciar……………………………. 19
3.4.2 Propagación de la onda en el hielo glaciar………………................ 22
3.4.3 Reflexión desde la interfase entre dieléctrico……………................ 25
3.5 ABSORCIÓN Y ESPARCIMIENTO DE LA ONDAS
ELECTROMAGNÉTICAS EN EL HIELO GLACIAR………................ 26
3.5.1 Aspectos generales………………………………………………… 26
3.5.2 Absorción de las ondas electromagnéticas………………................ 28
3.5.3 Esparcimiento de las ondas electromagnéticas…………….............. 29
CAPITULO 4
GENERACIÓN DE UNA SEÑAL FMCW MEDIANTE DDS………………... 31
4.1 INTRODUCCIÓN………………………………………………............... 32
4.2 TEORÍA DE OPERACIÓN……………………………………………… 32
4.2.1 El acumulador de fase……………………………………............... 35
4.2.2 Obtención del valor de amplitud…………………………............... 40
4.2.3 Conversión Digital-Analógica……………………………............... 44
4.2.4 Filtro de salida……………………………………………............... 45
CAPITULO 5
DISEÑO DE UN RADAR CHIRP DE BAJA FRECUENCIA………................ 47
5.1 INTRODUCCIÓN………………………………………………............... 48
5.2 PRINCIPIO DE MEDICIÓN……………………………………............... 48
5.3 ETAPAS DEL RADAR TIPO CHIRP…………………………................ 50
5.3.1 Etapa transmisora………………………………………….............. 50
5.3.2 Etapa receptora…………………………………………………...... 51
5.4 ELEMENTOS DEL RADAR TIPO CHIRP……………………................ 51
5.4.1 El generador de señales DDS_20………………………………….. 53
5.4.2 Splitter……………………………………………………............... 53
5.4.3 Mezclador………………………………………………………...... 54
5.4.4 Filtro pasa bajo…………………………………………………….. 55
5.4.5 Amplificador………………………………………………………. 56
5.4.6 Antenas…………………………………………………………….. 57
CAPITULO 6
ADQUISICIÓN Y ALMACENAMIENTO DE DATOS DEL RADAR………. 63
6.1 INTRODUCCIÓN………………………………………………............... 64
6.2 VENTAJA DE LA TARJETA DE SONIDO…………………….............. 64
6.3 LIMITACIONES DE LA TARJETA DE SONIDO……………................ 65
6.4 PROGRAMA……………………………………………………............... 67
6.5 FORMATOS DE ARCHIVO DE SONIDOS…………………………….. 69
6.5.1 Formato AU………………………………………………............... 69
6.5.2 Formato IFF………………………………………………............... 69
6.5.3 Formato IFF-C……………………………………………............... 69
6.5.4 Formato WAVE…………………………………………………… 69
6.5.2 Formato SND……………………………………………………… 69
CAPITULO 7
CONCLUSIONES GENERALES……………………………………………….. 70
BIBLIOGRAFÍA…………………………………………………………….......... 75
ANEXOS
ANEXO A: Frecuencia de batido o diferencia…………………………………….. 78
ANEXO B: Simulación mediante software VisSim……………............................ 82
ANEXO C: Generador de señales DDS_20 ………………………………………. 87
ANEXO D: Descripción general AD9835…............................................................ 111
ANEXO E: Calculo de el largo de un medio………………………………............ 128
ANEXO F: Programa para adquisición de datos mediante tarjeta de sonido……... 133
ANEXO G: Efecto doppler……………………………………………………… 141
FIGURAS
CAPITULO 2
Figura 2.1: Características del hielo temperado…………………………………... 8
CAPITULO 3
Figura 3.1 Una onda Ex+ que incide sobre una frontera………………………….. 17
CAPITULO 4
Figura 4.1: Magnitud y fase de una onda senoidal………………………………... 33
Figura 4.2: Diagrama en bloque de un sistema DDS……………………………... 35
Figura 4.3: Valor del acumulador de fase en función del tiempo………………… 36
Figura 4.4: Esquema de un acumulador de fase…………………………………... 37 Figura 4.5:Secuencia del acumulador de fase……………………………………......38
Figura 4.6 Amplitud de la señal en función del tiempo…………………………… 41
Figura 4.7 Esquema del acumulador y el ancho de los buses…………………… 42
Figura 4.8 Especificaciones de un filtro de salida típico………………………….. 46
CAPITULO 5
Figura 5.1: Principio de medición………………………………………………… 49
Figura 5.2: Radar tipo chirp propuesto……………………………………………. 52
Figura 5.3: La función del mezclador…………………………………………… 55
Figura 5.4: Distribución de la carga resistiva sobre el brazo……………………... 60
Figura 5.5: Configuración de las antenas utilizadas para hielo…………………… 62
CAPITULO 6
Figura 6.1: Ventana al ejecutar programa en Java………………………………... 68
TABLAS
Tabla 2.1: Tabla de transmisores……………………………………………………………………… 14
Tabla A1: Principales datos de la hoja de calculo………………………………. 79
1
CAPITULO 1
INTRODUCCIÓN
2
1 INTRODUCCIÓN
1.1 Generalidades
El estudio moderno de los glaciares se justifica por dos fenómenos
importantes: el calentamiento global y la disminución de reserva de agua dulce en
nuestro planeta, sin considerar que, por naturaleza propia, el ser humano quiere
conocer lo que le rodea.
Los glaciares de la Patagonia, en el sur de Chile están sufriendo cambios
que no tienen precedentes históricos. Su retroceso y adelgazamiento, que se ha
duplicado en las últimas décadas, ha contribuido significativamente al aumento
global del nivel del mar (9% de todos los glaciares del planeta, excluyendo
Groenlandia y la Antártica), de acuerdo a estudios llevados a cabo por científicos
chilenos y la NASA realizado en Noviembre y Diciembre del 2002. Esto puede ser
por variaciones climáticas de nuestro planeta.
Por otra parte siempre se ha considerado que el agua es uno de los recursos
ilimitados, tal vez por la visión de los grandes océanos que ocupan nuestro planeta,
pero precisamente ésta es la menos útil para todos, pues la que requiere nuestro
organismo, para nuestra subsistencia es el agua dulce, y sólo un 5% tiene estas
características. A su vez, más del 70% de agua dulce está en forma de hielo, en las
montañas, en el ártico y principalmente en el continente antártico.
3
Por estos motivos es necesario el estudio de los glaciares, y utilizar equipos
para la medición de las capas de hielo que tengan mejores características de
resolución que los actuales.
1.2 Objetivo general
El objetivo fundamental de este trabajo de titulación es evaluar la
aplicabilidad de un sistema de radar de alta resolución, con el uso de un transmisor
de frecuencia modulada de onda continua (FMCW). Se propone usar el sistema de
radar CHIRP trabajando en baja frecuencia, en el orden de los 8 a 10 MHZ, para ser
utilizado en hielos temperados, que son los predominantes en la Patagonia.
1.3 Objetivos específicos
Especificar y sugerir los equipos y elementos que deben ser empleados para
la aplicación, con su correspondiente justificación por las elecciones y decisiones
tomadas. El sistema inicialmente incluirá sólo modelos de simulación (como
hardware virtual) tal y como podría hacerse a primera hora de cualquier proceso de
diseño al borde de una implementación.
4
1.4 Enfoque del trabajo
El enfoque que se le ha dado a este trabajo es de una perspectiva más
teórica que práctica, proponiendo su implementación en un futuro próximo. Se
definen los equipos que pueden ser usados y método de adquisición de datos de
radar, sin considerar el procesamiento de las señales.
En forma práctica, solo se observó el funcionamiento de una tarjeta
generadora de frecuencia modulada, la cual se describe en uno de los capítulos.
Este trabajo pretende ser un aporte en la implementación de un radar para
mediciones de espesor de hielo, utilizando una señal FM en forma continua.
5
CAPITULO 2
GLACIARES Y MÉTODOS DE
MEDICIÓN
6
2 GLACIARES Y MÉTODOS DE MEDICIÓN
2.1 INTRODUCCIÓN
Los glaciares se diferencian unos de otros por el régimen de temperatura,
condiciones de acumulación / ablación, etc. Estás diferencias se observan en la
estructura interna de los glaciares.
El estudio glaciológico de terreno implica una serie de técnicas y
aplicaciones multidisciplinaría en el área de la geociencias y la geofísica aplicada.
En la medición de espesores de hielos se requieren profesionales de distintas área
para llevar a cabo una campaña en terreno ya que el trabajo científico de radar
puede corresponder a eléctricos como electrónicos, y éste requiere los
conocimientos y experiencia de profesionales del área de las geociencias,
incluyendo geodesia, geografía, geofísica y fundamentalmente glaciología, sin
descuidar la seguridad en los desplazamientos.
Dentro de las distintas técnicas que se emplean para las mediciones, se
encuentran el método gravitacional y magnético, sísmico, de radar o radio eco
sondeo.
7
2.2 GLACIAR
2.2.1 Concepto
Una de las definiciones mas acertadas es la de Lliboutry (1956), quien
define glaciar, “como toda masa perenne, formada por la acumulación de nieve,
cualquiera sean sus dimensiones y formas”. Este fluye lentamente por deformación,
deslizamiento basal y deslizamiento de sedimentos subglaciales. Estas masas se
generan en aquellas áreas de la tierra donde existen climas fríos que permiten el
desarrollo del hielo.
2.2.2 Tipos de glaciares
Todos los glaciares pueden ser clasificados de acuerdo a su régimen de
temperatura y condiciones de acumulación/ ablación, en:
2.2.2.1 Los glaciares fríos
Son los que poseen una temperatura del hielo inferior a 0 °C en la zona de
alimentación. La ablación es generalmente escasa. Al no existir ablación
superficial, la diagénesis (proceso de transformación de la nieve a hielo glaciar) es
8
lenta. Por lo general una onda fría congela el total de la masa durante el invierno,
impidiendo el aumento de temperatura en el verano.
En Chile existen glaciares fríos en los Andes del Norte, donde los escasos
glaciares allí ubicados, están a gran altura, presentando temperaturas del orden de
-15 a -20°C. La mayor parte de la Antártica tiene carácter frío con muy escasa
ablación y se le suman los glaciares del Ártico (Groenlandia).
2.2.2.2 Los glaciares temperados
Un glaciar temperado posee en toda su masa la temperatura de fusión del
hielo. La temperatura del punto de fusión, varía con la presión, que depende en
forma directa del espesor de hielo, su densidad y la aceleración de gravedad.
Figura 2.1. Características internas del hielo temperado.
9
Los glaciares temperados se caracterizan por una estructura interna más
heterogénea que la de los glaciares fríos. En estos glaciares hay presencia de agua y
por consiguiente contrastes de densidad y propiedades dieléctricas. También existe
por lo general más material de morrenas y sedimentos causados por desgaste de las
rocas. Estas características dan como resultado una mayor absorción y reflexión de
las ondas de radio que en los glaciares fríos.
En la figura 2.1 se puede observar un móvil para nieve, el que lleva al
remolque el trasmisor y receptor con sus respectivas antenas. Pero desde luego lo
llamativo de esta figura son las trampas de agua. Esta es una de las grandes
diferencias de los hielos temperados con respecto a los hielos fríos. El gran
problema de esta trampa de agua, es el cambio de la constante dieléctrica entre el
hielo sólido y el agua, esto conllevaría a una reflexión de la señal, lo cual aportaría
un error en la medición.
2.2.2.3 Los glaciares politermales
En algunos glaciares del ártico canadiense y de Sbalbard, la temperatura del
hielo está bien por debajo del punto de fusión, sin embargo en la base de la lengua
terminal, pueden alcanzarse temperaturas cercanas al punto de fusión, lo que genera
cierto nivel de derretimiento estival. Estos glaciares no se han detectado en Chile.
10
2.3 MEDICIÓN DE ESPESOR DEL HIELO
Dentro de las características que se requieren conocer de un glaciar, se
encuentra su velocidad de avance o retroceso, adelgazamiento o engrosamiento. Es
por ello que una de las mediciones importantes, es el espesor del glaciar,
recurriendo a sistemas geofísicos.
2.3.1 Método de gravitación y magnético
Para medir espesor de hielo se puede utilizar las variaciones del campo
gravitacional y del campo magnético de la Tierra.
La fuerza del campo gravitacional en cualquier punto depende de la
integración de la masa de cada elemento, dividido por el cuadrado de la distancia
entre el elemento y el punto de observación. Es decir, el efecto gravitacional de
cualquier irregularidad de la tierra depende de la distancia del observador y del
contraste de densidad asociada a la irregularidad.
El gran contraste de densidad entre roca y hielo, hace que el campo
gravitacional sea relativamente sensible a las variaciones topográficas subglaciales,
y su medición útil para la determinación del espesor del hielo.
El método magnético analiza las anomalías magnéticas, estimando la
11
profundidad a las rocas activas magnéticas, algunas rocas tienen una alta
susceptibilidad magnética y así modifican el campo magnético local de la tierra, o
bien tienen su propia magnetización que produce un campo adicional superpuesto
al de la tierra. Si hay capas de roca sedimentarias o metasedimentarias cercanas al
glaciar, el método puede sólo revelar el espesor total del hielo en zonas cercanas a
aquellas capas. Así el espesor del glaciar puede ser solo estimado cuando hay una
buena razón para creer, con evidencia geológica independiente, que las rocas
activas magnéticamente están cercanas bajo el hielo.
Su principal ventaja es que puede ser aplicado a través de un medio aéreo,
logrando mediciones en forma rápida.
2.3.2 Método sísmico
Este método se realiza a través de reflexiones sísmicas producto de una
explosión. La explosión se activa dentro de un agujero cavado en la capa de hielo.
Las ondas generadas por la explosión son reflejadas y refractadas por cambios en la
impedancia acústica, regresando a la superficie donde son captadas por medio de
geófonos ubicados en el glaciar. Los tiempos de viaje de los diferentes tipos de
onda desde el disparo hasta los geófonos, son grabados en forma exacta.
Se determina la profundidad y declives, analizando la amplitud, fase y
12
frecuencia de estas ondas, se mide la velocidad de las ondas acústicas, tanto sobre
como debajo de las capas.
La gran desventaja que presenta este método, es que requiere de gran
despliegue logístico en terreno, personal capacitado en explosivos y convivir con el
peligro de estos mismos, y por último su gran peso, lo que dificulta el transporte.
2.3.3 Método radar o radio eco sondeo (RES)
El método de radar tiene un gran parecido al método sísmico. La diferencia
se encuentra en la naturaleza de la señal de sondeo. El radar utiliza ondas
electromagnéticas y el método sísmico ondas acústicas.
El trasmisor lanza un pulso eléctrico a través de la antena trasmisora. Ésta
radía una porción de energía en el aire, otra fracción de energía es radiada hacia el
interior del hielo y parte de esta energía es reflejada desde el fondo o solo las
interfases del hielo. Luego esta energía que es radiada desde el fondo es capturada
por la antena del receptor y almacenada para su posterior análisis con el sistema de
adquisición de datos.
El radar puede ser montado sobre aeronaves, y en vehículos de superficie,
lo que permite realizar mediciones de espesor en forma continua y con mayor
rapidez, abarcando grandes extensiones en menor tiempo. Los radares son livianos
13
y ocupan poco espacio, considerando un computador portátil y un sistema de
posicionamiento GPS, lo que no supera los 30 kilos.
En generadores de pulsos para mediciones de espesor de glaciares, se viene
trabajando ya varias décadas. El generador de pulsos U.S.G.S (Transmisor
Monopulso), fue el primer transmisor diseñado para el sondeo de glaciares
temperados por el Servicio Geológico de los Estados Unidos (United States
Geological Survey).
Por su bajo costo y versatilidad a diferencia de los sistemas anteriores, se
utiliza en forma preferente para fines glaciológicos. Este es el caso del Laboratorio
de Glaciología de la Dirección de Programas Antárticos de la Universidad de
Magallanes, en Punta Arenas.
Los sistemas actuales usados por nuestra Universidad son Bristol,
Narod/Clarke y O.S.U. De la evaluación realizada por Carlos Cárdenas (1998), de
los transmisores de radar para hielo, se entregan las características mediante una
tabla comparativa de los citados transmisores.
La conclusiones obtenidas por Cárdenas (1998), se basaron en datos
tomados en terreno, laboratorio, características mecánicas y eléctricas. Teniendo en
cuenta que las mediciones tomadas en laboratorio se realizaron con una carga de
720 (Ω), que simula la antena.
14
Radar
Potencia Peak de Salida (kw)
Tensión Peak de salida
(v)
Carga (Ω) Consumo
Tiempo de
subida (ns)
Tasa de repetición de pulsos
(pps)
Dimensión (mm²)
Peso (kg)
Bristol 9,0 680 50 60 mA <5 13x13x12 0,73 Narod/clarke 24,0 1100 50 180 mA <2 512 102x75x30 0,115
O.S.U. 51,2 1600 50 0,59 A ≈100 200/400/800 200x120x58 0,7 Protipo 168,2 2900 50 0,8 A ≈100 200/400/800 200x120x58 0,7
Tabla 2.1 Tabla de transmisores.
Estos trasmisores permiten medir el espesor del hielo, sin embargo para
hielos temperados se generan fenómenos no deseados por su estructura
heterogénea. Los fenómenos más importantes son la absorción y el esparcimiento,
que se producen por las capas de aguas presenten en la estructura interna del hielo.
Las atenuaciones más significativas de las ondas, se presentan en los
transmisores que operaran en un rango de frecuencia superior. Debido a que las
ondas de radio frecuencias son mas direccionales, y por ende mayor posibilidad que
esta señal sea absorbida.
15
CAPITULO 3
COMPORTAMIENTO
DIELÉCTRICO DEL HIELO
16
3 COMPORTAMIENTO DIELÉCTRICO DEL HIELO
3.1 INTRODUCCION
Se describe la reflexión, con el propósito de aclarar dos conceptos que son
importantes en un sistema de radar, como es la señal transmitida y reflejada. La
propagación de las ondas electromagnéticas y como afectan las capas adyacentes de
diferentes permitividades.
Se nombra la absorción y el esparcimiento de las ondas electromagnéticas,
que están directamente relacionados con el tipo de glaciar donde se realice la
medición.
3.2 ASPECTOS GENERALES
Una onda electromagnética puede ser reflejada y transmitida al atravesar la
interfaz entre un medio y otro.
La interfaz puede ser definida como el límite entre dos diferentes
impedancias intrínsecas 1η y 2η definidas por la razón entre el campo eléctrico y
el magnético de una onda electromagnética.
En la figura 3.1 se muestra una onda plana uniforme incidente sobre la
17
frontera entre regiones compuestas por dos materiales diferentes. El signo + indica
una onda que viaja en sentido positivo. Asociado con xE + se tiene un campo
magnético +. La onda plana uniforme, en la región I, que está viajando hacia
la superficie frontera, se llama onda incidente. Se transmitirá energía por la
superficie frontera hacia la región II, proporcionando una onda que se mueve en la
dirección x positiva en este medio.
yH
La onda que se aleja de la superficie frontera hacia la región II, recibe el
nombre de onda transmitida y la onda que viaja alejándose de la frontera hacia la
región I, es llamada onda reflejada.
Figura 3.1 Una onda Ex+ que incide sobre una frontera plana establece una onda
reflejada Ex– y una onda transmitida Ex2.
18
3.3 COEFICIENTE DE REFLEXIÓN Y TRANSMISIÓN
Para evaluar la proporción de la onda reflejada y transmitida con respecto a
la incidente se utilizará el concepto de impedancia intrínseca y se mostrará la
validez de la condición de continuidad para E y H incluyendo ambas componentes
incidentes y la reflejada. De acuerdo a la figura 3.1 y tomando en cuenta que el
campo eléctrico E está vibrando en el plano de incidencia.
( ) ( ) 2xxx EEE =−++ Ecuación 3.1
( ) ( ) 2yyy HHH =−++ Ecuación 3.2
( )( )
( )( ) 1η=++
=−−
y
x
y
xHE
HE
Ecuación 3.3
22
2 η=y
xHE
Ecuación 3.4
De estas cuatro ecuaciones, obtenemos el coeficiente de reflexión (ρ ), y el
coeficiente de transmisión (τ ).
19
12
12ηηηηρ
+−
= Ecuación 3.5
12
22ηη
ητ+
= Ecuación 3.6
3.4 PROPAGACIÓN DE ONDAS ELECTROMAGNÉTICAS
EN GLACIARES
3.4.1 Propiedades eléctricas del hielo glaciar
De todos los materiales geológicos, el más favorable para aplicar el método
electromagnético es el hielo glaciar. Eléctricamente, es enormemente resistivo y
comparativamente homogéneo. El campo electromagnético propagado a través de
ondas en el hielo es mayor, comparado con la difusión provocada, cuando choca la
onda electromagnética en la roca. La utilidad de esta propiedad está demostrada por
la gran capacidad de penetración de ondas electromagnéticas en el hielo.
El hielo glaciar es un dieléctrico; esto significa que sus propiedades
eléctricas pueden ser especificadas por una permitividad relativa compleja.
20
⎟⎠⎞
⎜⎝⎛ −=
ωτεε jr Ecuación 3.7
La permitividad dieléctrica depende de la frecuencia de oscilación
electromagnética y de la permeabilidad magnética relativa compleja, que para el
hielo es igual a 1.
1=rμ Ecuación 3.8
Las ondas electromagnéticas pierden energía a medida que viajan a través
del hielo de tal manera que el eco de retorno es más pequeño que la señal original.
El cambio total en la potencia de la señal durante su viaje a la base del glaciar y de
regreso al receptor descrito (Bogorodsky, V .V., Bentley, C.R., Gudmansen, P.E.
1985) como:
PADRG NNNNNNN +++++=∑ ϕ Ecuación 3.9
21
Donde:
GN : Pérdidas geométricas por difusión.
RN : Pérdidas debido a las reflexiones desde las interfases.
ϕN : Cambios en las fuerzas de la señal debido a efectos de enfoque, conocido
como factor de enfoque o ganancia de refracción.
DN : Pérdidas debido a la dispersión.
AN : Pérdidas debido a la absorción de la señal por el hielo.
PN : Pérdidas aparentes ligadas a la orientación de la antena receptora.
La estimación de la atenuación total de la señal es (Bogorodsky, Bentley &
Gudmansdsen, 1985):
( ) ( ) 7.40log20log20 +++−=Σ TNhGN Aλ Ecuación 3.10
22
Donde:
G : Coeficiente de ganancia de la antena.
λ : Longitud de la onda.
h : Grosor del glaciar.
( )TN A : Absorción de la señal, dependiente de la temperatura.
Los 40.7 dB representa los cambios de la señal debidos a la dispersión,
enfoque y polarización, la que puede variar dependiendo de las condiciones
particulares del glaciar.
3.4.2 Propagación de la onda en el hielo glaciar
La ecuación de la onda viajera a través de un material dieléctrico con
pérdidas está dada por la ecuación 3.11.
( ) xx EjjEV ωετωμ +=⋅2r Ecuación 3.11
Cuya solución es la ecuación 3.12
23
Kzxx eEE −⋅= 0
Ecuación 3.12
Donde βα jK += , y arreglando términos, se llega al valor de k, ecuación
3.13.
ωετεμω jjK −±= 1 Ecuación 3.13
Luego como la tangente de pérdida es pequeña en el caso del hielo
(Bogorodsky, Bentley, Gudmansen 1985) ωετ
<<1, podemos utilizar las
aproximaciones de
α , β y η , las que son:
εμτα
2= Ecuación 3.14, constante de atenuación.
⎥⎦
⎤⎢⎣
⎡⎟⎠⎞
⎜⎝⎛+=
2
811
ωετμεωβ Ecuación 3.15, constante de fase.
24
⎥⎦⎤
⎢⎣⎡ +=
ωετ
εμη
21 j Ecuación 3.16, impedancia intrínseca.
Luego reemplazando en la ecuación 3.12, la solución general de la onda en
el hielo glaciar está dada por:
⎟⎟⎟⎟
⎠
⎞
⎜⎜⎜⎜
⎝
⎛
= ⎥⎥⎦
⎤
⎢⎢⎣
⎡⎟⎠⎞
⎜⎝⎛+−− zjz
xx eEE
2
811
20
ωετμεω
εμτ
Ecuación 3.17
Donde ω es la frecuencia angular y la cantidad Zc es la distancia
característica de atenuación en mts, dada como:
εμτ
2=cZ Ecuación 3.18
Donde τ y β son dependiente de la frecuencia y en capas de hielo polar
ella es a frecuencia de radio eco sondaje según la ecuación
3.19. En efecto, la longitud de la onda en hielo polar depende de la permitividad
(
mtsZc 1000≅
ε ) y no de la conductividad (τ ) (Bruce R. Weertman, 1993).
25
2
81
⎟⎠⎞
⎜⎝⎛ωετ
<< 1 Ecuación 3.19
3.4.3 Reflexión desde la interfaz entre dieléctricos
El mas simple tipo de interfaz entre dieléctricos es el límite entre dos capas
adyacentes de diferentes permitividades. Para la polarización del campo eléctrico
en el plano de incidencia, el coeficiente de reflexión está dado por:
θεεθ
εε
θεεθ
εε
ρ2
2
12
2
1
2
2
12
2
1
cos1
cos1
+−
−−=
sen
senEcuación 3.20
Donde θ es el ángulo de incidencia y los subíndices indican el medio. Para
la polarización del campo eléctrico normal al plano de incidencia el coeficiente de
reflexión, llamadas leyes de reflexión de Fresnel, esta dado por:
26
θεεθ
εε
θεεθ
εε
ρ
sec1
sec1
2
121
22
2
1
2
121
22
2
1
+⎟⎟
⎠
⎞
⎜⎜
⎝
⎛⎟⎟⎠
⎞⎜⎜⎝
⎛−
−⎟⎟
⎠
⎞
⎜⎜
⎝
⎛⎟⎟⎠
⎞⎜⎜⎝
⎛−
=−
−
sen
sen
Ecuación 3.21
3.5 ABSORCIÓN Y ESPARCIMIENTO DE LAS ONDAS
ELECTROMAGNÉTICAS EN EL HIELO GLACIAR
3.5.1 Aspectos generales
Aun cuando el hielo glaciar es el material geológico más favorable para
realizar mediciones con ondas electromagnéticas, existen fenómenos adversos,
asociados a su estructura interna.
Entre estos fenómenos no deseados se encuentran la absorción y el
esparcimiento de las ondas electromagnéticas. Estos son originados, cuando la onda
electromagnética viaja a través del hielo y colisiona con algún obstáculo, el cual
puede ser representado como una composición de pequeña esfera llamadas
esparcidores.
27
Estos obstáculos pueden estar constituidos por agua, burbujas de aire,
sedimentos acarreados por el hielo o cualquier objeto en el interior de este.
A nivel microscópico cualquier obstáculo material está constituido por
cargas eléctricas, las que se ponen en movimiento al ser excitadas por el campo
variable de la onda incidentes, disminuyendo por lo tanto la energía transportada
por la onda en igual proporción al movimiento que adquieren las cargas.
Esta energía traspasada a las cargas excitadas puede dar origen a dos
procesos diferentes, uno llamado “absorción”, donde la energía de la onda se
transforma en energía potencial dentro del obstáculo y finalmente se disipa en
forma de agitación térmica o calentamiento del mismo. Por otro lado esta energía
disipada también es remitida en forma de radiación térmica durante el proceso de
enfriamiento del obstáculo. Si en vez de absorber la energía las cargas remiten la
energía recibida en forma de radiación electromagnética en direcciones diferentes
de las que lleva la onda incidente, se habla entonces de “esparcimiento”, que da
origen a ondas secundarias o esparcidas por obstáculos a partir de la onda incidente.
En general, el esparcimiento y la absorción ocurren simultáneamente,
aunque en ciertos casos puede predominar uno sobre otro.
Para designar la pérdida global de intensidad de la onda incidente después
de superar el obstáculo, se utiliza el término “extinción”.
28
AbsorciónntoEsparcimieExtinción += Ecuación 3.22
Cuando una onda electromagnética incide sobre un átomo o molécula,
interacciona con la nube de electrones enlazados.
3.5.2 Absorción de las ondas electromagnéticas
Las pérdidas por absorción constituyen la parte principal de las pérdidas
totales de energía electromagnéticas debido a su propagación en el hielo. Sin
embargo las pérdidas por absorción disminuyen considerablemente en el hielo frío,
y la explicación se encuentra a nivel molecular. Hay moléculas que tienen un
momento bipolar permanente como resultado de compartir en forma desigual sus
electrones de valencia.
Estas moléculas se conocen como moléculas polares, de las cuales la
molécula no lineal del agua es un ejemplo y la absorción de la onda principalmente
se debe al en su fase líquida. Cuando se introduce un campo eléctrico, los
dipolos se alimentan entre sí y el dieléctrico toma una polarización orientacional.
OH 2
Si el dieléctrico se somete a una onda electromagnética armónica incidente,
la estructura de las cargas eléctricas internas experimenta fuerzas y/o torques
29
variables en el tiempo. Estas serán proporcionales a la componente del campo
eléctrico de la onda. Para dieléctricos polares las moléculas en realidad sufren
rotaciones rápidas alineándose ellas mismas con el campo eléctrico. Pero las
moléculas son relativamente grandes y tiene momentos de inercia apreciable. A
altas frecuencias impulsoras, las moléculas polares serán incapaces de seguir el
campo alternante. Esto implica que la polarización del dieléctrico disminuirá
rápidamente, causando el predominio de la absorción.
Debido a que el hielo es una red cristalina de átomos de agua, la molécula
sigue siendo polar, sin embargo es más difícil que pueda rotar. Siguiendo las
variaciones del campo eléctrico, entonces la absorción de energía se dificulta,
predominando el mecanismo de esparcimiento, irradiando las ondas a través de las
moléculas del cristal. El problema de la atenuación puede ser solucionado
aumentado la potencia de la señal transmitida o la sensibilidad del receptor.
3.5.3 Esparcimiento de las ondas electromagnéticas
La teoría de Smith y Evans presentada en 1972, muestra que el efecto más
serio que ocasiona el esparcimiento, no es la atenuación de la señal, sino que es el
enmascaramiento del eco de retorno a través de la difusión de varios ecos. Este
enmascaramiento es producido básicamente en glaciares temperados, debido a
30
cavidades llenas de agua dentro del glaciar. Estos ecos son fuertes comparado con
el eco del fondo. El esparcimiento es dependiente de la frecuencia, Watts y England
demostraron que una reducción de la frecuencia del radar a 5 Mhz, reduce el
esparcimiento a un nivel aceptable.
31
CAPITULO 4
GENERACIÓN DE UNA SEÑAL FMCW
MEDIANTE DDS
32
4 GENERACIÓN DE UNA SEÑAL FMCW MEDIANTE DDS
4.1 INTRODUCCIÓN
La señal FMCW es la base del sistema de radar tipo chirp. Es un oscilador
numéricamente controlado (NCO), empleando un acumulador de fase, una tabla de
conversión fase-amplitud, un convertidor digital- análogo (DAC) y un filtro de
salida. Esta estructura es conocida como DDS (direct digital synthesis).
La DDS provee una excelente resolución de frecuencia y permiten una
directa implementación de modulación en frecuencia, fase y amplitud. Esta y las
demás características propias de los generadores de función, son llevadas a cabo de
manera sencilla y precisa mediante DDS.
Desde unas pocas perillas para variar la amplitud y la frecuencia de una
salida sinusoidal, los generadores de función actualmente poseen además de
frecuencias mayores, niveles de salida calibrados, variedad de formas de onda,
modos de modulación, interfases con el PC, y en algunos casos funciones
arbitrarias.
4.2 TEORÍA DE OPERACIÓN
La tecnología DDS es la técnica de síntesis de señal más reciente
33
desarrollada (principio de los 70), y es la técnica con mayor evolución actualmente.
Con ellas los osciladores y generadores analógicos quedan obsoletos.
Un sistema DDS usa lógica digital y una memoria para construir
digitalmente la señal de salida deseada, y un conversor digital-análogo para
convertirla al dominio analógico. De este modo la amplitud, frecuencia y fase de
salida son conocidas y controladas a cada instante.
Normalmente las funciones senoidales son pensadas en términos de su
ecuación de magnitud:
)()( tsenta ω= Ecuación 4.1
Pero esta forma no es lineal y es difícil de generar. Por otro lado, la forma
angular si es de naturaleza lineal, es decir, que el ángulo de fase gira un ángulo fijo
por cada unidad de tiempo. Tal como se muestra en la figura 4.1.
Figura 4.1 Magnitud y fase de una onda senoidal.
34
La velocidad angular depende de la frecuencia de la señal.
f⋅= πω 2 Ecuación 4.2
Sabiendo que la fase de una onda sinusoidal es lineal y procurando un
intervalo de referencia (periodo del reloj), la resolución de fase puede ser
determinada:
tfase Δ⋅=Δ ω Ecuación 4.3
De ecuación 4.3 es fácil decir que:
tfaseΔ
Δ=ω Ecuación 4.4
Sabiendo que el periodo de tiempo está dado por la frecuencia del reloj de
referencia ( ), se obtiene: CLKf
CLKft 1=Δ Ecuación 4.5
Despejando f.
35
π2CLKffasef ⋅Δ
= Ecuación 4.6
Un generador DDS construye una salida basándose en esta simple ecuación.
En la figura 4.2, se observa un diagrama en bloques básico de un sistema
DDS, en que se puede apreciar sus componentes.
Figura 4.2 Diagrama en bloque de un sistema DDS.
4.2.1 El acumulador de fase
El acumulador de fase es un dispositivo aritmético que realiza la función
matemática de integración discreta.
δ+= ii SS Ecuación 4.7
36
La salida del acumulador tiene forma de rampa, que representa la fase de la
onda sinusoidal a en ese instante.
iTSi ⋅⋅= ω Ecuación 4.8
Donde T es el periodo de muestreo del sistema.
Figura 4.3 Valor del acumulador de fase en función del tiempo.
Un esquema básico del acumulador de fase se muestra en la figura 4.4.
37
Figura 4.4 Esquema de un acumulador de fase.
El funcionamiento del acumulador de fase está sincronizado y temporizado
mediante un reloj externo que establece el tiempo T entre cada muestra.
Al recibir cada pulso de reloj, el acumulador de fase incrementa la fase en
un número indicado por el número de sintonía (F), que es el número que establece
la frecuencia de la señal de salida.
Cuando el acumulador llega a su valor máximo, vuelve a cero y continúa
con su cuenta en forma constante y circular. Tal como se muestra en la figura 4.5.
38
Figura 4.5 Secuencia del acumulador de fase.
El ancho binario (n) del acumulador establece la mínima frecuencia posible,
que estaría dada con el incrementos F igual a 1, es decir, que la rampa tiene la
menor pendiente positiva.
CLKn ff ⋅=21
min Ecuación 4.9
La frecuencia mínima es igual a la resolución de frecuencia que tendría el
generador DDS, y la frecuencia de salida, depende del número de sintonía F.
nCLK
outfFf
2⋅
= Ecuación 4.10
39
1−n
La frecuencia máxima de salida será cuando el valor F tome un valor
máximo de 2 , ya que según el teorema de muestreo, la frecuencia de muestreo
de una señal debe ser el doble que su frecuencia.
222 1
maxCLK
CLKn
n fff =⋅=−
Ecuación 4.11
En la práctica la frecuencia máxima de salida es alrededor del
45% de la frecuencia del reloj. Y la mayor frecuencia alcanzada actualmente por un
generador DDS es del orden de los 450 Mhz, trabajando con una frecuencia de reloj
de 1 Ghz.
A partir de esto, la resolución en frecuencia del generador depende
únicamente de la cantidad de bits de ancho que tenga el acumulador y el sumador,
que usualmente pueden ser de 32 o 48 bits.
Por ejemplo, con una frecuencia de reloj de 50 Mhz y un acumulador de 32
bits, se tiene:
40
Mhzf
mHzff
25502
2
64.11502
1
632
132max
632min
=⋅=
=⋅=Δ=
−
312
1
=
=
Fcon
Fcon
Se observa el intervalo de variación de la frecuencia, con las condiciones
nombradas en el ejemplo.
4.2.2 Obtención del valor de amplitud
Con el valor de fase en cada instante, el siguiente paso es obtener la onda
senoidal deseada a partir de su fase.
Para efectuar esto existe diversas formas, pero la más sencilla y utilizada es
el uso de una tabla (LUT, look up table) de doble entrada, que relaciona el valor de
cada ángulo de fase con el correspondiente valor de amplitud de la onda senoidal.
La forma básica de hacer esto es utilizar una memoria y conectar un bus de
direcciones a la salida del acumulador de fase. Y para cada valor de fase se obtiene
el dato almacenado en memoria que corresponde a la amplitud en esa fase.
41
Figura 4.6 Amplitud de la señal en función del tiempo.
Sin embargo, debido a que la salida del acumulador tiene un ancho muy
grande como para utilizar todos sus bits para direccionar un memoria, necesitaría
una memoria con una capacidad demasiado grande que incrementaría demasiado el
costo del sintetizador.
Por ejemplo, si se utilizan 32 bits de direcciones, se requeriría una memoria
de Mega-palabras. En la práctica solo son usados los p bits más
significativos de los n disponibles. Esto produce pequeñas componentes no
deseadas en el espectro de la señal de salida que normalmente son despreciables.
40962 =32
42
Una forma de disminuir este efecto es mediante interpolación de los valores
a la salida de la tabla, esto reduce notablemente el problema. Para llevar a cabo esta
interpolación es necesario hacer uso de técnicas de Procesamiento Digital de
Señales (DSP), que realicen las operaciones necesarias para implementar esta
interpolación, que normalmente es polinómica.
En los dispositivos comerciales, este valor de p puede ser del orden de los
12 bits, lo que demanda una memoria de sólo 4096 palabras.
Figura 4.7 Esquema del acumulador y el ancho de los buses.
El valor digital obtenido correspondiente a la amplitud de la onda senoidal,
está afectado por un ruido de cuantización dependiente del número de bits (b) con
que se haya almacenado. Este ruido de cuantización produce componentes
armónicos en el espectro de salida, que pueden ser reducidos incrementando el
número de bits de resolución.
Por ejemplo, un ancho típico es de 10 bits, que corresponde a niveles 102
43
de amplitud diferentes, y con una señal máxima de 5 volts, se obtiene una
resolución en amplitud de:
mVVA b 88.425
2 10max ===Δ
Si la frecuencia de la señal de salida es elevada, la velocidad de la memoria
debe ser lo suficientemente rápida.
Como la memoria es el dispositivo digital mas lento de la cadena (las
compuertas lógicas operan a velocidades de hasta 5Ghz, mientras que las memorias
están un orden de magnitud por debajo), existen cuatro diferentes soluciones.
1.- Multiplexar N memorias diferentes, de manera que cada uno opera a 1/N
de la frecuencia del reloj del sistema.
2.- Usar técnicas de aproximación que permitan reducir la cantidad de
valores a almacenar en la memoria (hasta 50 a 1), y así reducir su cantidad de
accesos por segundo. Para efectuar esto se hace uso de técnicas de DSP como ya se
mencionó.
3.- Sistema sin memoria (o muy pequeñas), que funcione únicamente con
compuertas lógicas, lo que incrementa el tamaño y costo del dispositivo.
44
4.- Darle diferente peso a los bits en el dispositivo de conversión de datos
(DAC), de manera de efectuar una cuantización no uniforme.
La última promete tener buen futuro, pero aún se encuentra en etapas de
desarrollo.
4.2.3 Conversión Digital – Analógica
Con el valor digital de la onda a generar, el paso siguiente es convertirlo a
formato analógico, mediante un conversor digital/analógico (DAC).
Este DAC debe tener la misma resolución de bits (b) que la obtenida en el
paso anterior, para que no se ocasione una pérdida de calidad en la señal de salida.
Mientras es posible aumentar la velocidad de trabajo de la lógica digital y la
memoria mediante las técnicas descritas anteriormente, y así lograr frecuencias de
trabajo muy elevadas, el dispositivo que impone el límite de la velocidad y
desempeño del sistema es el DAC.
Un DAC tradicional consiste en una matriz de conmutación rápida más una
cantidad de fuentes de corriente o tensión. La linealidad depende del error
introducido por las fuentes de corriente (ruido analógico). La precisión de la fuente
de corriente del bit mas significativo (MSB) debe ser mejor que el flujo de corriente
45
de la fuente del bit menos significativo (LSB) para que el conversor cumpla con un
buen desempeño.
En un DAC de 12 bits, por ejemplo, esto es un requerimiento muy exigente,
ya que se deben generar corrientes con una precisión de %24.04096
12 12 ==− .
Además, el tiempo de establecimiento de las fuentes de corriente limita la
velocidad del sistema.
Por estas razones, el DAC es incuestionablemente el factor que limita el
desempeño de un generador DDS, y por esto se están ideando métodos para
mejorar su rendimiento, como DACs no uniformes, DACs ópticos con láser, y
DACs de un solo bit que operan a frecuencias de muestreo extremadamente
elevadas.
4.2.4 Filtro de salida
Para eliminar las discontinuidades producidas por a la salida del DAC,
como en cualquier sistema de conversión digital-analógica, es necesario colocar un
filtro pasa bajos a la salida del DAC.
Este filtro pasa bajo debe atenuar lo más posible las frecuencias mayores a
46
la máxima frecuencia de salida ( 2CLKf ), y dejar pasar sin atenuación ni
distorsión a las frecuencias menores a estas.
La atenuación de la banda de corte necesaria depende de las
especificaciones de componentes espurios a la salida. En una aplicación de
generación de señal típica esta atenuación es de –70 dB. Una buena elección para
esto son los filtros elípticos (Cauer), tienen bandas de transición rápida, y pueden
ser diseñados para tener muy poco ripple en la banda de paso. Para el ejemplo
mencionado, es necesario un filtro Cauer de grado 9.
Figura 4.8 Especificaciones de un filtro de salida típico.
47
CAPITULO 5
DISEÑO DE UN RADAR CHIRP DE
BAJA FRECUENCIA
48
5 DISEÑO DE UN RADAR CHIRP DE BAJA FRECUENCIA
5.1 INTRODUCCIÓN
Con el propósito de contar con equipos de mediciones de espesor de hielo,
con una mayor resolución se pretende desarrollar un sistema de radar tipo chirp,
que trabaje dentro de un intervalo de frecuencia de 8 a 10 MHz.
El sistema inicialmente solo incluirá modelos de simulación (como
hardware virtual) como podrían hacerse a primera hora de cualquier proceso del
diseño de tecnología en evolución. Por este motivo es posible que este sistema
tenga modificaciones a la hora de su implementación definitiva.
El diseño de un transmisor debe basarse en la homogeneidad de la
estructura interna del hielo glaciar que será analizado.
Mediante dibujos demostrativos se pretende explicar el diseño completo y
las partes que conforma el sistema de radar tipo chirp.
5.2 PRINCIPIO DE MEDICIÓN
Desde el transmisor y por medio de la antena transmisora es enviada una
señal, comenzando con el barrido de frecuencia (8 Mhz), la señal transmitida es
enviada a la capa glaciar. En algún momento la señal transmitida se convertirá en
49
señal reflejada por el cambio de densidad de la roca del fondo, comenzando el viaje
de regreso, hasta ser capturada por medio de la antena receptora.
En el momento que la señal reflejada sea captada por la antena receptora
con un valor de frecuencia menor al que en ese instante el transmisor está enviando
al glaciar se hace la comparación de estas dos señales (con frecuencia distintas
dentro del intervalo de 8 a 10 Mhz), comparación o diferencia que es realizada
mediante un mezclador, entregando otra señal con una determinada frecuencia,
llamada frecuencia de batido, que mediante un posterior análisis indica el espesor
del glaciar.
En la figura 5.1 se observa dos señales similares pero desfasadas en el
tiempo, lo que puede ser traducida rápidamente a distancia. Lo que muestra la
figura es realizado por mezclador, pero en el dominio de la frecuencia, es decir, al
ingresar dos señales al mezclador, señal transmitida y reflejada realiza la diferencia
de frecuencia que es proporcional al espesor de la capa de hielo.
Figura 5.1 Principio de medición.
50
El sistema básico de radar para mediciones de hielo está compuesto por dos
partes: La transmisión (Tx), que consiste en un generador de señales, la antena
trasmisora y una batería que proporciona la energía; y la recepción (Rx), integrada
por una antena receptora, un amplificador, un filtro, un osciloscopio o sistema de
adquisición de datos y un computador para capturar y almacenar los archivos de
datos, por último un sistema de alimentación, como baterías.
5.3 ETAPAS DEL RADAR TIPO CHIRP
5.3.1 Etapa transmisora
La etapa transmisora estará compuesta por:
Fuente de alimentación (Batería 12 volts).
Generador de señales DDS_20.
Divisor de señal o splitter.
Amplificador.
Debido a los efectos de esparcimiento y absorción de las ondas en los
glaciares temperados, es necesario utilizar rangos de frecuencias bajos, lo mas
51
cercanos a 5 Mhz (Watts y England), recordando también que el tamaño de la
antena será mayor cuando se trabaje a menores frecuencias.
5.3.2 Etapa receptora
La etapa receptora estará compuesta por:
Antena.
Mezclador.
Filtro pasa bajo.
Tarjeta de adquisición.
Computador portátil.
Amplificador y otros.
5.4 ELEMENTOS DEL RADAR TIPO CHIRP
En al figura 5.2 se observa el radar propuesto para su futura
implementación.
52
Figura 5.2 Radar tipo chirp propuesto.
53
5.4.1 El generador de señales DDS_20
Es el encargado de generar la señal FM, el que realizará un barrido en forma
continua. La variación continua de frecuencia es en forma lineal, es decir, el
cambio de frecuencia es proporcional al tiempo y al retardo del eco.
El generador será alimentado mediante una batería de 12 volts. El generador
de señales DDS_20, consta de un circuito AD9835, que se propone por el rango de
barrido que puede realizar. Tecnología DDS (Direct Digital Synthesis), el que
puede ser observado en el anexo A y cuya teoría de operación fue descrita en el
capítulo anterior.
Mediante el estudio del generador se logró establecer el tiempo en que
transcurre un barrido en frecuencia de 8 a 10 Mhz. Desde luego que este tiempo es
exagerado para el espesor de las capas que no sobrepasan los 1000 mts. Y
considerando que la onda electromagnética viaja a un velocidad aproximada de
segμ161mts en el hielo. Se determinó que la diferencia de frecuencia que entrega
la información necesaria no sobrepasa los 4 Khz.
5.4.2 Splitter
La función del splitter es dividir la señal original en dos señales, una que es
54
enviada a la masa de hielo y la otra para realizar la comparación. La primera de
estas señales es enviada a la antena transmisora pasando antes por amplificador con
el propósito de este último de aumentar la amplitud, debido a la absorción de
energía del hielo.
La segunda señal es enviada al mezclador, pasando por un amplificador, ya
que básicamente el splitter es un divisor de tensión, que afecta a la amplitud de la
señal original.
5.4.3 Mezclador
Este elemento realiza el producto de dos señales de distinta frecuencia. Y
como resultado entrega la suma y diferencia de frecuencias.
A modo de ejemplo se muestra la figura 5.3. Se observan dos funciones
senoidales, considerando que en el momento que el receptor recibe una señal de 2
Hz, el trasmisor ha enviado una de 5 Hz, sin tener en cuenta las magnitudes de estas
señales. El mezclador dará como resultado dos espectros de frecuencia, en 3 y 7
Hz. En esta ocasión el dato que implícitamente indica el espesor del hielo es la
diferencia, es decir, 3 Hz. En otras palabras el elemento que cumple la función de
comparar las frecuencias y entregar un resultado es el mezclador.
55
El mezclador real realizará la misma función, con la diferencia que las
frecuencia serán mayores.
Figura 5.3 La función del mezclador.
Al recibir simultáneamente la señal generada y de retorno se tendrá un
receptor coherente.
5.4.4 Filtro pasa bajo
Considerando que las mediciones de espesor de la capa glaciar de Campos
de Hielo Patagónico Sur, con equipos actualmente en uso por parte del grupo de
glaciología de la Universidad de Magallanes ha alcanzado profundidades que no
sobrepasan los 800 metros. Se propone el diseño del radar para espesores de hasta
un máximo 1600 metros.
56
De acuerdo a análisis previo de este Trabajo de Título, se definió que para
un espesor de 1600 mts la diferencia en frecuencia no superará los 4 Khz. Por este
motivo el filtro debe estar diseñado para cortar frecuencias mayores a los 4 Khz.
5.4.5 Amplificadores
Su misión consiste básicamente aumentar la amplitud de las señales. Para la
parte transmisora, considerando las pérdidas debido a la fuerte absorción de los
hielos temperados.
Para determinar con responsabilidad la ganancia de los amplificadores del
sistema de radar para sondeos futuros es necesario analizar la atenuación total o
pérdidas del hielo. Como se comentó en el capitulo 3 y opiniones vertidas por
varios autores, la atenuación de la señal de radar muestra ser muy variable y
dependiente de varios factores como presencia y cantidad de nieve, lentes formados
por sucesivos procesos de derretimiento y congelación, tamaño de las trampas de
agua y la absorción propia de los hielo de la zona.
La fuerte absorción de los hielos temperados según Bogorodsky produce
una atenuación de 9 a 12 dB por cada 100 metros, pero mediciones obtenidas por el
grupo de Glaciología de la Universidad de Magallanes indican un valor menor que
sugiere una temperatura más baja (inferior a 0ºC) o que es menor el contenido de
57
agua.
5.4.6 Antenas
Dentro de los datos a considerar y desde luego una de las grandes ventajas
de los sistemas de radar que trabajan con FMCW de alta frecuencia es su alta
ganancia de las antenas.
Estas antenas serán montadas en los trineos que son arrastrados por la
mototobogán.
Los dipolos de la antena se diseñan mediante la ecuación logarítmica,
calculando los valores de las resistencias y su distancia. Las antenas originales que
son usada hoy por parte del grupo de glaciología de la Universidad de Magallanes,
fueron diseñadas por Watts y Wright (1981), se parecen mas a un dipolo de hilo
delgado que utilizan los radio aficionados (trabajan en un rango de frecuencia entre
1 a 30 Mhz) que a una antena parabólica de radar convencional.
fL 104= Ecuación 5.1
58
Donde:
f : Frecuencia de la señal.
El valor 104 corresponde a iV21 en superficie. Y velocidad de la onda en
el hielo (nieve superficial), igual a 208
iV
segmμ .
Estas antena son de banda ancha, su diseño ha sido establecida de esa manera
porque la señal que recibe es muy brusca y va decayendo en forma exponencial.
Para evitar que la señal reflejada en los extremos reste potencial al nuevo pulso
emitido se coloca una serie de resistencia a intervalos definidos en los brazos del
dipolo, de acuerdo a la ecuación 5.2.
xlxR
−=
ψ)( Ecuación 5.2
Donde:
x : Distancia desde el punto de alimentación (mts).
l : Media longitud de un brazo de dipolo ( 4λ ) (mts).
59
ψ : Constante de carga resistiva (Ω )
R )(x : Resistencia por unidad de longitud que se debe instalar.
De acuerdo a la ecuación 5.3 (M. Kennett, 1996), que se refiere a una
distribución de resistencia por unidad de longitud.
nl
xlsxRR
iii ⋅
−=⋅=
ψ)( Ecuación 5.3
Donde:
iR : i-ésima resistencia.
s : Intervalo de influencia.
l : Longitud del medio dipolo ( 4λ ).
ix : Posición de la i-nésima resistencia desde el punto de alimentación.
n : Número de resistencia.
La figura 5.4 ilustra la distribución de una carga resistiva sobre un medio
dipolo utilizando 5 resistencias. Esta figura es distancia del punto de alimentación
versus resistencia por unidad de longitud. Con ) ( 104 dipolomediomts=λ y
60
s
mts 2= .
Figura 5.4 Distribución de la carga resistiva sobre el brazo de un dipolo.
f (frecuencia) y λ (longitud de onda). La ecuación 5.4 asocia
fcK ⋅
=λ Ecuación 5.4
61
Donde:
λ : Longitud de onda.
K : Constante o factor de velocidad, el que se debe multiplicar por la
velocidad de las ondas en el vacío, y de este modo se obtiene la
velocidad de propagación de las ondas electromagnéticas en el
medio físico a utilizar.
c : Velocidad de la luz en el vacío.
f : Frecuencia de la señal.
El medio dipolo es lo que se requiere, realizando un arreglo en los términos
anteriores, se logra ecuación 5.5.
fcKl
⋅⋅
=4
Ecuación 5.5
Con segmtscK μ/ 208=⋅ (velocidad de propagación de la onda en el
hielo, nieve superficial), y conociendo la frecuencia de trabajo ( f ) se puede
determinar el tamaño del dipolo. Ver Anexo C.
62
Reemplazando los valores la ecuación, es:
fl 52= Ecuación 5.6
Con respecto a la orientación de las antenas se han probado varias
configuraciones, siendo las mas utilizada la mostrada en la figura 5.5.
Figura 5.5 Configuración de las antenas utilizadas para hielo (Watts y Wright,
1981). Separación recomendada (M. Kennet, 1996).
Es recomendable separar las antenas para eliminar acoplamientos
inductivos que pueden saturar a los amplificadores en la recepción
63
CAPITULO 6
ADQUISICIÓN Y
ALMACENAMIENTO DE DATOS DEL
RADAR
64
6 ADQUISICIÓN Y ALMACENAMIENTO DE DATOS DEL
RADAR
6.1 INTRODUCCIÓN
Dentro de las etapas que han tenido que superar los sistemas utilizados
anteriormente, se encuentran la forma de adquirir los datos con el propósito de
almacenarlo en un computador portátil o notebook, para luego ser analizados. Por
lo general consiste en una tarjeta de captura o adquisición de datos
Este trabajo propone el uso de la tarjeta de sonido del computador portátil.
Con el fin de lograr una menor inversión en la implementación y mayor
comodidad en el momento de emprender una campaña. La forma de adquirir los
datos mediante la tarjeta de sonido se muestra en el presente capítulo. También se
explica porque se puede realizar la adquisición mediante la tarjeta de sonido.
Es conveniente tener en cuenta algunas limitaciones de la tarjeta de sonido
para adquisiciones de señales improvisadas.
6.2 VENTAJA DE LA TARJETA DE SONIDO
Una clara ventaja de las tarjetas de sonido en comparación con la mayoría
de las tarjetas de adquisición es que los dos canales son capturados al mismo
65
tiempo usando dos conversores A/D, o al menos dos dispositivos “simple&hold”.
Las tarjetas de adquisición de datos suele usar un conversor A/D y un multiplexor.
Por esta razón, se escanean varios canales, uno tras otro, pero no en paralelo.
6.3 LIMITACIONES DE LA TARJETA DE SONIDO
1.- Las tarjetas de adquisición de datos pueden medir tensiones con una alta
precisión (+/- 1% o mejor). Además, proporciona diferentes rangos de medida.
En contraste, el nivel de grabación en las tarjetas de sonido se fija normalmente
con un control “slider”. No hay una calibración inicial, debe hacerlo el usuario.
2.- La impedancia de entrada es baja. Las medidas se hacen usando la línea de
entrada “Line-In”. Las tarjetas de adquisición de datos tienen impedancias de 1
a 10 MΩ. En general, las tarjetas de sonido presentan una impedancia mucho
mas baja, del orden de 600 Ω a 47 KΩ. Se podría usar la entrada de micrófono
“Mic-In” para conseguir una mayor sensibilidad pero el ruido es mayor y
muchas tarjetas de sonido envían un nivel de tensión para alimentar el
micrófono. Si se usa esta entrada, es necesario un condensador que bloquee
esta tensión.
3.- No es posible realizar medidas de tensión DC. Las tarjetas de sonido usan
condensadores en el paso de la señal, de forma que cualquier nivel DC es
66
eliminado. Esto significa también que existe un límite para frecuencias bajas
debido a las características pasa-altas de los condensadores en línea
4.- El rango de tensión de entrada para la entrada de sensores en una tarjeta de
adquisición real es en general de +/- 10V. Las tarjetas de sonido proporcionan
un rango de tensión de entrada “Line-In” de +/- 400mV. La entrada de
micrófono es mucho más sensible. Solo son funcionales sensores de baja
tensión de salida AC y baja impedancia de salida.
5.- No dispone de un gatillo (trigger). Las tarjetas de adquisición normalmente
pueden esperar un, así llamado, evento de disparo que da comienzo a la
captura de datos. Normalmente, el gatillo se activa a un determinado nivel de
tensión, o por un flanco de bajo o de subida detectado. Aunque, en cierto
grado, estas limitaciones pueden ser cubiertas por software, los problemas de
calibración continúan ya que el nivel de disparo no suele ser muy preciso.
Las tarjetas de sonido usan comúnmente muestras de 8 o de 16 bits y
frecuencias de muestreo desde 4000 hasta 44000 muestras por segundo. Las
muestras pueden estar contenidas en un canal (mono) o en dos (estéreo).
Las tarjetas actuales son compatibles con otras tarjetas y software
anteriores.
La síntesis de tabla de onda (WaveTable) combina la flexibilidad de la
67
conversión D/A con la capacidad de múltiples canales de la síntesis de FM. Con
este esquema las voces o datos digitalizadas pueden ser cargadas en una memoria
dedicada, y después reproducidas, combinadas, y modificadas con pocos recursos
del CPU.
6.4 PROGRAMA
Para adquirir los datos mediante la tarjeta de sonido, se puede realizar
programas en gran cantidad de lenguaje. Pero de acuerdo al valor de las licencia se
propone implementarlo mediante Java Sound API, ya que es un seudo código de
programación de libre adquisición.
El programa consiste básicamente en adquirir la forma de onda en un
formato de audio como puede ser IFFC, IFF, AU, SND Y WAV. Puede ser de 8 a
16 bits con índices de muestreo de 11.025 Khz., 22.05 Khz. o 44.1 Khz.
Para poder ejecutar este programa es necesario instalar el programa Java
Sound API, el que utiliza 65.8 MB en el disco duro y tiene biblotecas extras en
comparación con Java.
Al momento de ejecutar el programa este mostrara una ventana, como se
observa en la figura 6.1
68
Figura 6.1 Ventana al ejecutar programa en Java.
El momento de hacer un clic en CAPTURE comenzará a realizar la
adquisición, del mismo modo se puede detener la adquisición mediante STOP.
La forma de almacenamiento será en la carpeta bin correspondiente a
carpeta j2sdk1.4.0 que es instalada en el disco duro del PC en el momento de
instalar Java sound API.
Cada muestra tomada es almacenada en los computadores ocupando uno o
dos bytes de memoria dependiendo de si se ha tomado una resolución de 8 o 16
bits. Esto conlleva emplear grandes espacios de disco para almacenar estos archivos
de datos. Se han desarrollado muchos formatos de archivos comprimidos que
permiten utilizar menor espacio del disco. Estas técnicas suelen incluir un método
para codificar secuencias largas de bytes repetidos.
69
6.5 FORMATOS DE ARCHIVOS DE SONIDO
Existe gran variedad de formatos de archivos de sonido, pero solo se
nombrarán los utilizados por el programa propuesto en Java.
6.5.1 Formato AU. : Son el formato audio estándar en computadores Sun. Por
lo general son de 8 bits y poseen menor calidad que otros formatos.
6.5.2 Formato IFF.: Es común en computadores Mac. Pueden ser de 8 o 16
bits, soportan frecuencias de muestreo de hasta 44,1 kHz y por lo general
tienen una buena calidad.
6.5.3 Formato IFF-C. : Es un formato de archivo IFF comprimido.
6.5.4 Formato WAVE: O WAV es el formato propio de Windows. Pueden
ser de 8 o 16 bits con índices de muestreo de 11,025 kHz, 22,05 kHz o 44,1
kHz y por lo general tienen buena calidad.
6.5.5 Formato SND: El formato de Archivo de Recursos de Sonido (SND) es
un archivo compacto de solo 8 bits por muestra. Se utiliza normalmente
para sonidos cortos.
70
CAPITULO 7
CONCLUSIONES GENERALES
71
8 CONCLUSIONES GENERALES
1. En los últimos meses del año recién pasado se oía con gran fuerza en
noticieros nacionales como internacionales, preocupación por el aumento
de las temperaturas en nuestro planeta. Esto no quiere decir que solo un
par de años más el nivel del mar aumentará metros, y los glaciares y la
antártica desaparecerán de tal forma que no habrá agua dulce para nuestras
necesidades básicas, pero si existe una variación de las masas de los
glaciares, que a largo plazo será más preocupante.
2. El análisis matemático de la conducta dieléctrica de los hielos tiene por
propósito demostrar las cualidades dieléctrica de éste, y que la medición del
espesor de estas grandes capas de hielo que han permanecido durante tantos
años es posible, pero con cierto grado de dificultad, considerando
fenómenos como la atenuación, absorción y esparcimiento de la señal entre
otros.
3. Realizar una medición en hielos fríos tiene una gran diferencia comparado
con realizarla en hielos temperados. Los glaciares fríos se encuentran muy
por debajo de los 0 ºC, condición de temperatura por la que son más
homogéneos, y se pueden aplicar señales con frecuencias elevadas. En
72
cambio los hielos temperados se encuentran muy cerca de 0 ºC, demostrado
en su estructura interna, donde cambia la constante dieléctrica, originando
fenómenos como la absorción y esparcimiento de la señal, que hacen la
interpretación de los datos sea mas difícil.
4. Los generadores de funciones mediante DDS entregan ventajas como:
Extremadamente rápida velocidad de cambio de frecuencia de
salida o fase, saltos de frecuencia con fase continua.
Arquitectura que elimina la necesidad de calibrar el sistema
manualmente, los problemas asociados con la edad de los
componentes y los cambios de temperatura.
La interfaz de control digital facilita el control remoto de los
sistemas, y su control desde computadores.
5. Al realizar las mediciones del espesor del hielo mediante un transmisor que
genere una señal FM en forma continua, tendría las siguientes ventajas:
EL barrido de frecuencia es lineal, quiere decir que, la variación de
frecuencia es proporcional al tiempo y éste a la distancia que
recorre la señal.
Al igual que el sistema de radar de impulso, las mediciones del
73
hielo se podrían realizar con el mototobogan en movimiento, tal
como se muestra la figura 2.1 del capítulo 2. Ya que el generador
genera la señal modulada en frecuencia en forma continúa.
El mototobogan se traslada a una velocidad de 10 Km/hora como
máximo, velocidad por la cual el efecto doppler es casi nulo. Se
considerará que la medición se realiza en forma detenida.
6. En forma teórica (ver anexo D) se determinó una resolución máxima del
radar tipo chirp de 40 cm., indicado por la variación en frecuencia de 1 Hz.
En otras palabras el operador al analizar los datos tomados del radar podrá
discriminar entre 1 y 2 Hz o 40 y 80 cm. respectivamente.
7. Se considerará que la mayor variación de frecuencia entregada por los
datos del radar será de 4 Khz, indicando un espesor del glaciar de 1600 mts.
Los 1600 mts. como la mayor distancia que es propuesto el sistema de
radar se basa en expediciones anteriormente realizadas a Campo de Hielo
Sur.
8. Al obtener diferencias de frecuencia no superiores a los 4 Khz. y con una
amplitud de la señal inferior a 10 mV, se propone que la adquisición sea
por medio de la tarjeta de sonido del PC portátil usado en terreno, para su
posterior análisis. No es necesario tener una tarjeta de gran calidad, tal vez
74
el único requisito es que la tarjeta sea diseñada con un buen aislante de tal
manera de reducir el nivel de ruido.
9. Aun cuando se pretende que el generador DDS varía desde 8 a 10 Mhz
(ancho de banda de 2 Mhz) y las antenas dipolos tengan solo una fracción
de éste ancho (≈ 50 Khz) será suficiente para que se presente una buena
respuesta si se ajusta en 8 Mhz, ya que las frecuencias más altas no aportan
información adicional.
75
BIBLIOGRAFÍA
1. Analogo Devices. A Technical Tutorial on Digital Signal Síntesis.2003
2. Analogo Devices. Descripción general AD9835.2003.
3. Boris Jelincic, 1997. “Desarrollo de un sistema digital de radar para hielo”.
Memoria de Ingeniería de Ejecución en Electricidad, UMAG, pp. 26-30.
4. Carlos Cárdenas, 1998. “Evaluación de transmisores de radar para hielo:
Aplicación en Patrios Hills, Antártica”. Memoria de Ingeniería de Civil en
Electricidad, UMAG, pp. 239-53 y 154.
5. Gino Casassa, 1991. “Radio_echo sounding of Tyndall Glacier, southern
Patagonia Glaciological Researches in Patagonia”. Anales Instituto de la
Patagonia, pp. 69-74.
6. Gino Cassasa y Andrés Rivera, 2002. Conceptos glaciológicos
<http://www.Glaciología.cl> [Consulta: 10 de diciembre 2006].
7. Gino Cassasa y Andrés Rivera, 2002.Medición de espesor de hielo en Chile
con radio eco sondaje (RES) <http://www.Glaciología.cl > [Consulta: 10 de
diciembre 2006].
8. Nivaldo Lucero, 2002. “Diseño de un radar HF para mediciones de espesor de
hielo con ayuda de un helicóptero”. Memoria de Ingeniería de Civil en
76
Electricidad, UMAG, pp. 30-35.
9. Rubén Carvallos Barrientos. 2005. “Comportamiento electromagnético del
hielo temperado del glaciar Tyndall obtenido a partir de los datos de radar”.
Austro Ingeniería. Punta Arenas, Chile.1. pp 5-11.
10. R.G. Baldwin, 2006. Java Sound, capturing Microphone Data into an Audio
File < http://www.developer.com/java/other/article.php/2105421> [Consulta: 3
de Enero 2007].
11. Tecnología PC, 2006. Tarjeta de video <http://www.conozcasuhardware.com>
[Consulta: 3 de Enero 2007].
12. Tierney J., Rader, C.M., and Gold. “A Digital Frequency Synthesizer”, IEEE
Trans. on Audio and Electroacustics AU-9: 1 Marzo 1971. 1.48. pp. 56.
77
ANEXOS
78
ANEXO A
FRECUENCIA DE BATIDO
O DIFERENCIA
79
Barrido Total Frecuencia Tiempo 2,00E+06 1,00E-02
Variación
Frecuencia (Hz) v/s Tiempo (seg) 1 5,00E-09
Variación si espesor 1600 mts Frecuencia (Hz) v/s Tiempo (seg)
4,00E+03 2,00E-05
Variación Tiempo (seg) v/s espesor (mts) 5,00E-09 4,00E-01
RESOLUCION 0,4 MTS Tabla A1 Principales datos de la hoja de calculo Excel.
12 fff −=Δ
MhzMhzMhzf 2810 =−=Δ
Ecuación A1.Valor estimado de
barrido.
smVi μ 161=
Velocidad de la onda electromagnética
en el hielo.
mstB 10= Tiempo del barrido, previo análisis.
80
st mts μ 20 1600 = Tiempo de ida y regreso de la señal
para espesor de 1600 mts.
Como la variación es lineal:
s 005.0ms 10
2
totalbarrido
hz 1
hz 1
μ==
=
Mhzt
BarridoTiempot
Ecuación A2.Tiempo en variar
1 hz.
talbarrido toTiempotBarridof mts
mts 1600
1600⋅
=Δ
KhzsMhzf mts 4ms 1020 2
1600 =⋅
=Δμ
Ecuación A3.Frecuencia de
batido o diferencia para 1600
mts.
mtss
mtsE
tmtstE
mts
mtsmts
4.0 20
1600s 005.0
1600
1600
hz 1
=⋅
=
⋅=
μμ
Ecuación A4. Por cada hertz
de variación se obtiene 0.4 mts
de espesor.
81
( ) ( )( )hz
mtshzfEmts 14.0⋅Δ
= Ecuación A5.
Ejemplo: Si variación de frecuencia igual a 60 hz.
De acuerdo a ecuación A5, se obtiene:
mtsE
hzmhzE
mts
mts
24
1 4.0 60
=⇒
⋅=
82
ANEXO B
SIMULACIÓN MEDIANTE
SOFTWARE VISSIM
83
La extraordinaria evolución de la tecnología de las computadoras en las
últimas décadas ha proporcionado un gran desarrollo en la aplicación de los
procesos de cálculo. En paralelo con esto, los simuladores digitales han tenido
también una evolución bastante acentuada, tornándose en uno de sus instrumentos
básicos. Así, hoy en día es posible disponer de herramientas de simulación que
permiten modelar y simular el comportamiento real de los sistemas con objeto de
verificar, mediante la experimentación, los conceptos teóricos previamente
descritos.
La utilización de estas herramientas facilita las labores encaminadas a
profundizar y ampliar los conocimientos básicos impartidos. Disponer de una
herramienta versátil, tal como es VisSim, que permite realizar todas estas labores,
supone una ventaja adicional que confiere a dicha herramienta una relevancia y
prestaciones difícilmente superables. Así, con VisSim se obtienen de forma digital
las magnitudes de los parámetros que aparecen en el sistema bajo diversas hipótesis
de funcionamiento. La fiabilidad de la herramienta permite garantizar que los
resultados obtenidos en la simulación son extrapolables a la realidad.
VisSim es un programa centrado en el modelado y la simulación de
sistemas complejos. Su potente motor de simulación proporciona rápidas y
optimizadas soluciones para el diseño de sistemas lineales, no lineales, continuos
en el tiempo, discretos, SISO, MISMO y sistemas híbridos, entre otros.
84
El programa dispone también de una importante familia o colección de
productos auxiliares como:
VisSim/Analyze, VisSim/Comm,
VisSim/C-Code, VisSim/Fixed-Point,
VisSim/ModelWizard, VisSim/Motion,
VisSim/Neural-Net,
VisSim/OptimizePRO,
VisSim/RealTimePRO, VisSim/RTPDI.
La simulación de un sistema utilizando el programa VisSim no requiere de
programación alguna. El desarrollo de la simulación se realiza totalmente en un
ambiente gráfico, cuya interfaz se muestra en la figura B1.
Mediante la interconexión de los diferentes elementos que conforman el
sistema.
85
Figura B1: Diagrama, suponiendo solo un retorno y que la señal recibida por la
antena receptora tiene un retardo 20 µs.
86
Suposiciones para este caso:
1. Un retorno.
2. Retardo 20 µs.
De acuerdo a ecuación A5 del anexo anterior, deberá ser 4 Khz, es decir,
1600 mts. Ver figura B2.
Figura B2: Muestra la diferencia de frecuencia entre la señal transmitida y emitida.
El sistema entrega 4 hz más de lo esperado, diferencia en metros de 1.6 mts.
87
ANEXO C
GENERADOR DE SEÑALES DDS_20
1. Bestimmungsgemäße VerwendungDer Bausatz „Signalgenerator DDS20“ dient grundsätzlich zur Erzeugung von Sinus- und Rechteck-signalen im Bereich von 0.1Hz bis 20MHz.
Beachten Sie dazu die ausführliche Beschreibung des Systems unter Kapitel 4 ab Seite 6.
2. SicherheitshinweiseBei Schäden, die durch Nichtbeachten dieser Bedienungsanleitung verursacht werden,erlischt der Garantieanspruch. Für Folgeschäden übernehmen wir keine Haftung!
Bei Sach- oder Personenschäden, die durch unsachgemäßen Aufbau, unsachgemäßeHandhabung oder Nichtbeachten der Sicherheitshinweise verursacht werden, überneh-men wir keine Haftung. In solchen Fällen erlischt jeder Garantieanspruch!
Derjenige, der einen Bausatz fertigstellt oder eine Baugruppe durch Erweiterung bzw. Gehäuseeinbaubetriebsbereit macht, gilt nach DIN VDE 0869 als Hersteller und ist verpflichtet, bei der Weitergabe desGerätes alle Begleitpapiere mitzuliefern und auch seinen Namen und seine Anschrift anzugeben. Geräte,die aus Bausätzen selbst zusammengestellt werden, sind sicherheitstechnisch wie ein industrielles Produktzu betrachten.
Falls Sie keine Fachkenntnisse für den Aufbau des Bausatzes haben, so lassen Sie den Aufbau von einerentsprechenden Fachkraft vornehmen. Durch die verwendete SMD-Technik werden hohe Anforderungenan die Lötkenntnisse gestellt.
Gehen Sie deshalb sehr sorgfältig beim Zusammenbau vor.
Der Betrieb ist nur fest eingebaut in einem dazu geeigneten Gehäuse erlaubt, das in trockenen Innenräumenaufgestellt und betrieben wird. Die vom „Signalgenerator DDS20“ benötigte Betriebsspannung (siehe techn.Daten) muss ausreichend stabilisiert sein.
Aus Sicherheits- und Zulassungsgründen (CE) ist das eigenmächtige Umbauen und/oder Verändern desProdukts nicht gestattet; verwenden Sie ausschließlich die mitgelieferten Bauelemente/Bauteile zumAufbau des Bausatzes. Bei einem Defekt von Bauelementen/Bauteilen sind diese durch genau baugleicheBauelemente/Bauteile zu ersetzen.
Lassen Sie das Verpackungsmaterial nicht achtlos liegen, Plastikfolien/-tüten, Styroporteile, etc., könntenfür Kinder zu einem gefährlichen Spielzeug werden.
Gehen Sie vorsichtig mit dem Produkt um - durch Stöße, Schläge oder dem Fall aus bereits geringer Höhewird es beschädigt.
Beachten Sie alle weiteren Hinweise/Sicherheitshinweise zum Aufbau und Betrieb inden einzelnen Kapiteln dieser Bedienungsanleitung.
1
3. Technische Daten
SinussignalFrequenzbereich: ........................................... 0,1Hz bis 20MHzAusgangsspannung: ...................................... 0V bis 4Vss, RI=50ΩNebenwellenabstand: ..................................... ca. 50dB bis 10MHz
RechtecksignalBereich: .......................................................... 0,5Hz bis 20MHzAusgangsspannung: ...................................... 5Vss, RI=50Ω, TTL-PegelSignalanstiegszeit: ......................................... < 4nsAnzeige: ......................................................... LC-Display, 8-stellig, mit FunktionsanzeigeFrequenzauflösung: ........................................ 0,1Hz im Bereich von 0,1Hz - 9,9999999MHz
1Hz im Bereich von 10MHz - 20MHzGenauigkeit: ................................................... softwaremäßig kalibrierbar, ohne Kalibrierung 50ppm
WobbelgeneratorWobbelbereich: .............................................. 0,1Hz bis 20MHzWobbelfrequenz: ............................................ 0,1Hz bis 20Hz
Weitere Features• PLL-Faktor: ................................................. 1 bis 100• Zwischenfrequenz: ..................................... 0 bis 2GHz, addier- oder subtrahierbar• Programmierung des Frequenz-Einstellbereiches (minimale/maximale Frequenz)• 10 nichtflüchtige Speicher für Frequenzen• Nichtflüchtige Speicherung der zuletzt aktiven Frequenz
Spannungsversorgung: .................................. +7V= bis +12V=/100mAund -7V= bis -12V=/100mA (nur bei Sinussignal)
Abmessungen: ............................................... B*H, ca. 154mm * 64mm
2
4. AllgemeinDer „Signalgenerator DDS20“ erzeugt Sinus- und Rechtecksignale im Frequenzbereich von 0,1Hzbis 20MHz. Durch das DDS-Verfahren ergeben sich sowohl eine ausgezeichnete Signalqualität(hoher Nebenwellenabstand) als auch sehr kleine Frequenz-Einstellschritte. Das DDS-Board istuniversell einsetzbar, z. B. zum preisgünstigen Aufbau eines hochwertigen Sinus-/Rechteck-generators oder einer hochauflösenden Zeitbasis für Kurzwellenempfänger o. ä.
Das DDS-Verfahren (direct digital synthesis, direkte digitale Synthese) erzeugt Signale auf digitale Weisedurch direkte Digital-Analog-Wandlung und besitzt gegenüber allen anderen Verfahren entscheidendeVorteile:
• Hohe Frequenzgenauigkeit (Genauigkeit des Systemtaktes)
• Sehr kleine Frequenzeinstellschritte im gesamten Frequenzbereich
• Gute Temperatur- und Zeitstabilität
• Ein einziger großer Frequenzbereich, d. h. keine Bereichsumschaltung
• Schnelles, phasendurchgängiges Abstimmen
• Kein Frequenzüberschwingen bei Frequenzänderung
Sinus-Signale lassen sich durch den mathematischen Ausdruck a(t) = A • sin (ω • t) beschreiben. Dieserperiodische Kurvenverlauf lässt sich digital durch Ausgabe von entsprechenden Digitalwerten (Abtastwerteeiner Sinusschwingung) auf einem Digital- Analogwandler erzeugen.
Die Phase einer Sinusschwingung (ω • t) reicht von 0° bis 360° (im Winkelmaß) bzw. von 0 bis 2 π (imBogenmaß). Sie läuft rampenförmig von 0 bis 2 π hoch und springt dann auf 0 zurück.
Bild 1: Sinusschwingung mit zugehöriger Phase
3
4
Bild 1 zeigt eine Sinusschwingung und die zugehörige Phase. Für die Erzeugung des Sinussignals per DDSwird diese Phase digital über den so genannten Phasen-Akkumulator erzeugt. Der zur aktuellen Phasegehörende Digitalwert ist in einer Tabelle abgelegt und wird auf einen Digital-Analogwandler gegeben, derdann den entsprechenden Spannungswert erzeugt.
Der im DDS-Board eingesetzte Chip „AD9835“ beeinhaltet ein komplettes DDS-System, das gemäß desvereinfachten Blockschaltbildes (Bild 2) näher erläutert werden soll.
Bild 2: Blockschaltbild des AD9835
Der „direkte digitale Synthesizer“ besteht im Wesentlichen aus drei Hauptkomponenten:
1. Phasen-Akkumulator
2. Phasen-Sinus-Konverter (Tabelle mit Abtastwerten)
3. Digital/Analog-Wandler
Wie bereits erläutert, reicht die Phase einer Sinusschwingung von 0 bis 2 π. Der Phasen-Akkumulator (1)ist ein 32 Bit breiter Speicher (Auflösung: 232 = 4.294.967.296), der in digitaler Form die aktuelle Phase derzu erzeugenden Sinusschwingung enthält.
Ist jede Stelle des 32-Bit-Speichers 0 (Null), so entspricht dies 0 Rad. Steht an jeder Stelle eine 1, hat diePhase 2 π Rad erreicht. Während jedes Taktzyklus der Taktfrequenz fT wird zum Inhalt des Phasen-Akkumulators der Wert „Delta-Phase“ addiert.
Der Wert „Delta-Phase“ repräsentiert dabei den Phasensprung in der Sinusschwingung pro Taktzyklus undwird von einem Mikrocontroller in den Chip geschrieben.
Das Ausgangssignal des Phasen-Akkumulators entspricht somit einer digitalen Rampe, deren Wiederhol-frequenz gleich der Frequenz des erzeugten Sinussignals ist.
Bild 3 auf der nächsten Seite zeigt die vereinfachte Innenschaltung des Phasen-Akkumulators und diedigitale Rampe.
5
Bild 3: Vereinfachter Phasenakkumulator und digitale Phase
Gemäß Bild 3 berechnet sich die Frequenz fa des Sinussignals wie folgt:
fa = 1 / Ta
Ta = Anzahl der Phasensprünge pro Ausgangssignalperiode • Tt
Tt = 1 / ft ft = Taktfrequenz des Systems
Die Anzahl der Phasensprünge pro Ausgangssignalperiode ergibt sich zu:
Anzahl der Phasensprünge = 232 / „Delta Phase“
Damit kann die Frequenz des Ausgangssignals nach folgender Formel berechnet werden:
fa = 1 / Ta = „Delta Phase“ / ( 232•ft )
Somit besitzt der Synthesizer zwei digitale, frequenzbestimmende Eingänge, nämlich die Taktfrequenz undden Phasensprung „Delta-Phase“.Damit bestimmenGenauigkeit und Stabilität der Taktfrequenz die Genauigkeit und Stabilität des Sinus-signals.
Die Frequenzauflösung, d. h. der kleinste Einstellschritt des Sinussignals, wird durch die Wortbreite N von„Delta-Phase“ festgelegt. Die Frequenzauflösung ∆ f ergibt sich zu:
∆ f = ft / 2N
6
Beim DDS-Board liegt der kleinste (interne) Frequenzeinstellschritt bei einer Taktfrequenz von 50MHz undeiner Wortbreite von N = 32 bei 11,64mHz.
Der Phasen-Sinus-Konverter (2) besteht im wesentlichen aus einem Speicher (Tabelle), über dessenAdressbereich verteilt die digitalen Abtastwerte einer Sinusschwingung stehen. Dieser Speicher wird nunperiodisch mit den „m“-höchstwertigen Bits des Phasen-Akkumulators als Adressen ausgelesen.
Eine Begrenzung auf „m“-Bit ist erforderlich, um den Aufwand für den Speicher gering zu halten. Damitwerden periodisch die Abtastwerte einer Sinusschwingung erzeugt.
Bild 4: Funktionsprinzip des Phasen-Sinus-Konverters
Bild 4 zeigt das Funktionsprinzip dieses Schaltungsteils. Entweder sind die Abtastwerte fest gespeichert(ROM) oder zuvor mit Hilfe eines Algorithmus berechnet und in den Speicher (RAM) geschrieben worden.
Letzteres Verfahren bietet die Möglichkeit der Erzeugung vielfältiger Kurvenformen. Die so erzeugtenAbtastwerte werden einem schnellen Digital/Analog-Wandler (3) zugeführt, der dann die analoge Aus-gangsspannung erzeugt.
Im Idealfall würde im Ausgangssignal ausschließlich die Nutzfrequenz fa enthalten sein.
Die Ausgangsspannung ist jedoch mit einigen durch die digitale Erzeugung bedingten Störsignalenbehaftet, die sich durch das Nachschalten eines Tiefpassfilters fast vollständig eliminieren lassen. DieStörsignale entstehen aus folgenden Gründen:
• Die aus dem Speicher ausgelesenen Abtastwerte des Sinussignals werden mit der Taktfrequenz ft vomDA-Wandler in die analoge Spannung umgesetzt. Dadurch wiederholt sich laut Fourier-Transformationdas ideale Ausgangsspektrum bei den ganzzahligen Vielfachen der Taktfrequenz.
• Eine weitere Verunreinigung des Ausgangsspektrums entsteht durch die Quantisierung des Signals. DerAussteuerbereich der Ausgangsspannung ist durch die DA-Wandler-Auflösung von 10 Bit in 1024 Stufenaufgeteilt. Dieser Effekt drückt sich im Hinblick auf die Signalqualität als Quantisierungsrauschen aus,das sich zum Spektrum gleichverteilt addiert.
7
• Des weiteren erzeugen die Nichtlinearitäten in der Übertragungsfunktion des DA-Wandlers ein Stör-spektrum, das vorher kaum zu berechnen ist und vom jeweiligen DA-Wandler abhängt.Diese Nichtlinearitäten erzeugen im Ausgangsspektrum die Harmonischen der Grundfrequenz.Bezieht man all diese Überlegungen auf das Ausgangsspektrum, so ergibt sich in etwa der in Bild 5dargestellte Verlauf.
Bild 5: Spektrum des Ausgangssignals
Ein Großteil der zuvor erläuterten Störfrequenzen kann mit Hilfe eines nachgeschalteten, steilflankigenTiefpassfilters entfernt werden, dessen Grenzfrequenz geringfügig höher als die höchste Nutzfrequenzzu wählen ist.
8
5. AufbauDurch Einsatz des hochintegrierten DDS-Bausteins „AD9835“ konnte mit relativ wenigen Bauelementen einhochwertiger DDS-Generator zur Erzeugung von Sinus- und Rechtecksignalen realisiert werden.
Das DDS-Board zeichnet sich durch die in den technischen Daten erwähnten Eigenschaften aus. Diemaximale Ausgangsfrequenz wäre aufgrund des Nyquisttheorems auf die halbe Taktfrequenz (25MHz)beschränkt.
In der Praxis nutzt man jedoch lediglich 40% der Taktfrequenz (20MHz).
Soll das DDS-Board nur als Zeitbasis verwendet werden, d.h. es wird nur das Rechtecksignal und keinSinussignal benötigt, kann auf die Bestückung der Sinus-Endstufe „AD811“, des Amplituden-Einstellpotissowie bei Betrieb auf die negative Versorgungsspannung verzichtet werden.
a) Grundsätzliche Informationen
Bevor Sie mit dem Nachbau beginnen, lesen Sie diese Bau-/Bedienungsanleitung zuerst komplett durch,bevor Sie den Bausatz aufbauen und in Betrieb nehmen.
Sie vermeiden dadurch von vornherein Fehler, die manchmal nur mit viel Aufwand wieder zu beheben sind!
Führen Sie die Lötungen und Verdrahtungen absolut sauber und gewissenhaft aus, verwendenSie kein säurehaltiges Lötzinn, Lötfett o. ä. Vergewissern Sie sich, daß keine kalte Lötstellevorhanden ist.
Eine unsaubere Lötung oder schlechte Lötstelle, ein Wackelkontakt oder schlechter Aufbaubedeuten eine aufwendige und zeitraubende Fehlersuche und unter Umständen eine Zerstö-rung von Bauelementen, was oft eine Kettenreaktion nach sich zieht, der komplette Bausatz wirdzerstört.
Beachten Sie, daß Bausätze, die mit säurehaltigem Lötzinn, Lötfett o. ä. gelötet wurden, von uns nichtrepariert werden. Beim Nachbau elektronischer Schaltungen werden Grundkenntnisse über die Behand-lung der Bauteile, Löten und der Umgang mit elektronischen bzw. elektrischen Bauteilen vorausgesetzt.
Aufgrund der Bauart des „Signalgenerators DDS20“ sind zusätzlich Kenntnisse und geeignete Werkzeugezum Löten von SMD-Bauteilen erforderlich.
Nochmaliger Hinweis:
Falls Sie keine Fachkenntnisse beim Umgang mit SMD-Bauelementen haben bzw. allgemeinnur wenig erfolgreiche Löterfahrung haben, so bauen Sie den Signalgenerator nicht selbstzusammen. Überlassen Sie das lieber einem „bewanderten“ Kollegen oder Freund.
Durch falschen oder unsachgemäßen Zusammenbau des Signalgenerators besteht die Gefahrder Zerstörung des Produkts.
Die Möglichkeit, daß nach dem Zusammenbau etwas nicht funktioniert, läßt sich durch einen gewissenhaf-ten und sauberen Aufbau drastisch verringern. Kontrollieren Sie jeden Schritt, jede Lötstelle zweimal, bevorSie weitergehen! Halten Sie sich an die Bauanleitung! Machen Sie den dort beschriebenen Schritt nichtanders und überspringen Sie nichts! Haken Sie jeden Schritt doppelt ab: Einmal fürs Bauen, einmal fürsPrüfen.
Nehmen Sie sich auf jeden Fall ausreichend Zeit: Basteln ist keine Akkordarbeit!Die Fehlersuche dauert mindestens drei Mal so lang!
9
Eine häufige Ursache für eine Nichtfunktion ist ein Bestückungsfehler, z. B. verkehrt eingesetzte/verlöteteBauteile wie ICs, Dioden und Elkos. Beachten Sie unbedingt die korrekten Widerstandswerte, da diese beiSMD-Widerständen nicht aufgedruckt sind, dies gilt auch für SMD-Kondensatoren.Ein Messgerät kann dabei viel Zeit sparen.
Eine weitere Fehlerursache sind Lötbrücken bei SMD-ICs. Die Beinchen liegen sehr nah beieinander.Schnell verbindet das Löten mit zuviel Lötzinn zwei Beinchen des ICs.
Stimmt hier alles, dann ist als nächstes eventuell die Schuld bei einer kalten Lötstelle zu suchen.Z.B. klebt das Beinchen des SMD-ICs nur auf dem Lötpad der Platine, da zuwenig Lötzinn verwendet wurdeoder das Beinchen nicht sauber aufliegt.
Der unangenehme Begleiter „kalte Lötstelle“ des Bastlerlebens tritt dann auf, wenn entweder die Lötstellenicht richtig erwärmt wurde, so daß das Lötzinn mit den Leitungen keinen richtigen Kontakt hat, oder wennman beim Abkühlen die Verbindung gerade im Moment des Erstarrens bewegt hat.
Derartige Fehler erkennt man meistens am matten Aussehen der Oberfläche der Lötstelle. Einzige Abhilfeist, die Lötstelle nochmals korrekt nachzulöten.
Bei über 90 % der reklamierten Bausätze handelt es sich um Lötfehler, kalte Lötstellen, falschesLötzinn usw. So manches zurückgesandte “Meisterstück” zeugte von nicht fachgerechtemLöten.
Verwenden Sie deshalb beim Löten nur SMD-Lötzinn bzw. Elektronik-Lötzinn mit der Bezeichnung “SN 60Pb” (60 % Zinn und 40 % Blei). Dieses Lötzinn hat eine Kolophoniumseele, welche als Flußmittel dient, umdie Lötstelle während des Lötens vor dem Oxydieren zu schützen. Andere Flußmittel wie Lötfett, Lötpasteoder Lötwasser dürfen auf keinen Fall verwendet werden, da sie säurehaltig sind. Diese Mittel können dieLeiterplatte und Elektronik-Bauteile zerstören, außerdem leiten sie den Strom und verursachen dadurchKriechströme und Kurzschlüsse.
Ist bis hierher alles in Ordnung und funktioniert das Gerät trotzdem noch nicht, dann ist vielleicht einBauelement defekt. Wenn Sie Elektronik-Anfänger sind, ist es in diesem Fall das Beste, Sie ziehen einenBekannten zu Rate, der in Elektronik ein bisschen versiert ist und eventuell nötige Meßgeräte besitzt.
Sollten Sie diese Möglichkeit nicht haben, so schicken Sie den Bausatz bei Nichtfunktion komplett (alleTeile, Bedienungsanleitung) und gut verpackt an unsere Service-Abteilung zurück, legen Sie unbedingt einegenaue und ausführliche Fehlerbeschreibung bei. Die Angabe „geht nicht“ hilft weder uns noch Ihnen.
Nur eine exakte Fehlerangabe ermöglicht eine einwandfreie Reparatur!
Dieser Bausatz wurde, bevor er in Produktion ging, viele Male als Prototyp aufgebaut undgetestet. Erst wenn eine optimale Qualität hinsichtlich Funktion und Betriebssicherheit erreichtist, wird er für die Serie freigegeben.
Achten Sie beim Einlöten der Bauelemente darauf, daß diese (falls nicht Gegenteiliges vermerkt) ohneAbstand zur Platine eingelötet werden. Alle überstehenden Anschlussdrähte werden direkt über derLötstelle abgeschnitten.
Da dieser Bausatz teilweise um sehr kleine bzw. eng beieinanderliegende Lötpunkte hat (vor allem bei denSMD-Bauteilen), darf hier nur mit einem Lötkolben mit kleiner Lötspitze gelötet werden. Führen Sie dieLötvorgänge und den Aufbau sorgfältig aus.
Die SMD-Bauelemente dürfen nur mit einer dazu geeigneten Lötstation bzw. Lötkolben verarbeitet werden,ausserdem ist SMD-Lötzinn (hat einen viel geringeren Durchmesser) zu verwenden. Durch die kleineBauform der SMD-Bauteile besteht die Gefahr der Überhitzung, die Bauteile werden dadurch zerstört!
10
b) Lötanleitung
Wenn Sie im Löten noch nicht so geübt sind, empfehlen wir Ihnen, den Aufbau nicht selbst vorzunehmen.Die Gefahr ist groß, dass der Signalgenerator nicht korrekt zusammengebaut wird.
Löten will gelernt sein, doch dieser Bausatz ist dafür nicht der geeignete Einstieg!
Beachten Sie folgende Tipps beim Löten:
• Verwenden Sie beim Löten von elektronischen Schaltungen nie Lötwasser oder Lötfett. Diese enthalteneine Säure, die Bauteile und Leiterbahnen zerstört. Als Lötmaterial darf nur Elektronikzinn SN 60 Pb (d.h. 60 % Zinn, 40 % Blei) mit einer Kolophoniumseele verwendet werden, die zugleich als Flussmittel dient.
• Verwenden Sie einen kleinen Lötkolben mit max. 30 Watt Heizleistung. Die Lötspitze sollte zunderfreisein, damit die Wärme gut abgeleitet werden kann. Das heißt: Die Wärme vom Lötkolben muß gut an diezu lötende Stelle geleitet werden.
Eine Lötstation mit Temperatureinstellung, die die Spitze des Lötkolbens immer auf der idealenTemperatur hält, ist zu bevorzugen. Dies gilt vor allem beim Umgang mit SMD-Bauteilen!
• Die Lötung selbst soll zügig vorgenommen werden, denn durch zu langes Löten werden Bauteile zerstört.Ebenso führt es zum Ablösen der Lötaugen oder Kupferbahnen.
• Zum Löten wird die gut verzinnte Lötspitze so auf die Lötstelle gehalten, daß zugleich Bauteildraht undLeiterbahn berührt werden. Gleichzeitig wird (nicht zuviel) Lötzinn zugeführt, das mit aufgeheizt wird.Sobald das Lötzinn zu fließen beginnt, nehmen Sie es von der Lötstelle fort. Dann warten Sie noch einenkurzen Augenblick, bis das zurückgebliebene Lot gut verlaufen ist und nehmen dann den Lötkolben vonder Lötstelle ab. Im Idealfall dauert dieser Vorgang nicht länger als ein bis zwei Sekunden, bei sehr dickenBauteile-“Beinchen“ geringfügig länger.
• Achten Sie darauf, daß das soeben gelötete Bauteil, nachdem Sie den Kolben abgenommen haben, ca.5 Sek. nicht bewegt wird. Zurück bleibt dann eine silbrig glänzende, einwandfreie Lötstelle.
• Voraussetzung für eine einwandfreie Lötstelle und gutes Löten ist eine saubere, nicht oxydierte Lötspitze.Denn mit einer schmutzigen Lötspitze ist es absolut unmöglich, sauber zu löten. Nehmen Sie daher nachjedem Löten überflüssiges Lötzinn und Schmutz mit einem feuchten Schwamm oder einem Silikon-Abstreifer ab.
• Nach dem Löten werden die Anschlussdrähte direkt über der Lötstelle mit einem Elektronik-Seitenschnei-der abgeschnitten.
• Beim Einlöten von Halbleitern, LEDs und ICs ist besonders darauf zu achten, daß eine Lötzeit von ca. 2Sekunden nicht überschritten wird, da sonst das Bauteil zerstört wird. Ebenso ist bei diesen Bauteilen aufrichtige Polung zu achten! Die richtige Polung ist natürlich auch bei Kondensatoren zu beachten.
Falsch gepolte Bauelemente können explodieren oder in Brand geraten!
• Nach dem Bestücken kontrollieren Sie grundsätzlich jede Schaltung noch einmal darauf hin, ob alleBauteile richtig eingesetzt und gepolt sind. Prüfen Sie auch, ob nicht versehentlich Anschlüsse oderLeiterbahnen mit Zinn überbrückt wurden. Das kann nicht nur zur Fehlfunktion, sondern auch zurZerstörung von teuren Bauteilen führen!
• Beachten Sie bitte, daß unsachgemäße Lötstellen, falsche Anschlüsse, Fehlbedienung und Bestückungs-fehler außerhalb unseres Einflußbereiches liegen. Jegliche Haftung aufgrund unsachgemäß ausgeführ-ter Lötarbeiten, falsch angeschlossenen Baugruppen/Bauteilen, Fehlbedienung oder Bestückungs-fehlern wird ausgeschlossen!
11
c) Schaltbild
Bild 6: Schaltbild
12
d) Bestückungsplan, Platinenseite 1
Bild 7: Fertig bestückte und unbestückte Platine, Seite 1
13
e) Bestückungsplan, Platinenseite 2
Bild 8: Fertig bestückte und unbestückte Platine, Seite 2
14
f) Stückliste
Halbleiter:7805 ..................................................... IC17905 ..................................................... IC220292/SMD .......................................... IC324C04/ SMD ........................................ IC4AD9835BRU/SMD ............................... IC574HC132/SMD ..................................... IC6J310/SMD .............................................. T1BC848C ................................................. T2
LC-Display ........................................ LCD1
Sonstiges:Quarz, 4,194304MHz, HC49 U70/U4 .. Q1Quarzoszillator, 50MHz ......................... Q2SMD-Induktivität, 10mH ......................... L1SMD-Induktivität, 4,7mH ................... L2-L4SMD-Induktivität 470 nH ........................ L5
Inkrementalgeber ................................. DR1Lötstifte mit Lötöse ...................... ST1-ST8Mini-Drucktaster, B3F-4050,1xein ............................................ TA1-TA33 Tastkappen
2 Zylinderkopfschrauben, M3 x 8 mm6 Kunststoffschrauben, 2,2 x 5 mm2 Muttern, M32 Fächerscheiben, M31 Display-Scheibe1 Displayrahmen2 Leitgummis1 Ferritkern1 Abschirmgehäuse
Widerstände:0Ω/SMD .............................................. R1722Ω ........................................................... R1147Ω ........................................................... R1047Ω/SMD ............................................ R28150Ω/SMD .................................. R23, R24390Ω/SMD ...................................... R4, R8470Ω/SMD .......................................... R271,5kΩ/SMD ......................................... R252,7kΩ/SMD ........................................... R36,8kΩ/SMD ......................................... R2622kΩ/SMD .......................................... R1827kΩ/SMD .................................... R7, R21100kΩ/SMD .................................... R1, R2470kΩ/SMD ........................................ R291MΩ/SMD .......................... R19, R20, R22PT10, liegend, 10kΩ ............................... R13
Kondensatoren:8,2pF/SMD .................................... C8, C1127pF/SMD ................................... C20, C2139pF/SMD ..................................... C9, C101nF/SMD ............................................. C374,7nF/SMD .................................... C6, C1210nF/SMD ..................................... C5, C43100nF/ker .................. C22, C23, C25, C26100nF/SMD ................... C2, C4, C15-C19,...........................C28-C31, C33, C41, C42470nF/SMD ........................................... C71µF/SMD ................... C35, C36, C38, C3910µF/16 V/tantal/SMD ..................... C1, C310µF/63V ........................... C14, C32, C34100µF/16V .................................. C24, C27220µF/25V .......................................... C40
15
g) Aufbau der Platine
Die Platine ist hauptsächlich mit SMD-Komponenten und mit einigen bedrahteten Bauelementen zubestücken.
Der Aufbau der Schaltung sollte aufgrund der verwendeten miniaturisierten Bauelemente mithoher Sorgfalt von geübten Elektronikern durchgeführt werden.
Gerade bei der Montage der SMD-Komponenten empfiehlt sich die Verwendung eines Lötkolbens mitbleistiftspitzer Spitze. Auf sauberes Löten ist unbedingt zu achten, gerade bei der Montage des DDS-Chipsentstehen leicht Lötzinnbrücken! Kontrollieren Sie die Montage ggf. mit einer Lupe o. ä.
• SMD-Bestückung
Die 154mm * 64mm messende doppelseitige Platine wird unter Zuhilfenahme von Bestückungsplan,Platinenfoto und Stückliste zunächst mit den SMD-Bauelementen bestückt. Vor der Bestückung einesBauteils ist eines der zugehörigen Lötpads leicht zu verzinnen. Anschließend wird das Bauteil mit einerPinzette vorsichtig platziert und festgehalten. Dann erfolgt das Verlöten von zunächst nur einemAnschlusspin.Ist die Position korrekt, sind die restlichen Anschlüsse zu verlöten. Bitte gehen Sie unter Einhaltungfolgender Reihenfolge vor:
1. SMD-Widerstände (ohne R14 bis R16 )2. SMD-Kondensatoren (ohne C1 und C3)3. SMD-Transistoren4. IC6 und IC4, bitte Polung beachten (die Punktmarkierung am IC kennzeichnet Pin 1)5. IC5 und IC3, bitte Polung beachten6. L1 bis L57. C1 und C3, bitte Polung beachten (die mit einem Querstrich gekennzeichnete Seite ist der Pluspol)
• Einbau der restlichen Bauelemente
Nach Komplettierung der SMD-Bestückung sind folgende weitere Bauteile unter Einhaltung der genann-ten Reihenfolge zu montieren:
1. C22, C23, C25, C262. R10, R11, Q1 (von der Unterseite), Q23. IC1 und IC2 ( jeweils mit M3-Schraube, Zahnscheibe und Mutter vor dem Verlöten befestigen)4. Alle Elkos liegend, bitte Polung beachten!5. TA1 bis TA3 (mit Tastkappen) und DR16. Lötstifte ST1 bis ST8
• Einbau des LC-Displays
Entfernen Sie vorsichtig die Schutzfolie. Legen Sie das Display in die Displayscheibe ein, der Anguss desDisplays (Verdickung an einer Seite) muss sich dabei in der entsprechenden Aussparung der Display-scheibe befinden.Die Displayscheibe mit eingelegtem Display ist mit der dem Anguss gegenüberliegenden Seite voranseitlich in die Seite des Displayrahmens zu schieben, an der sich keine Rastnase befindet.
16
Nach dem vollständigen Einschieben rastet die Displayscheibe im Displayrahmen ein.
Anschließend sind die beiden Leitgummis in die entsprechenden Aussparungen des Displayrahmenseinzulegen.
Berühren Sie die Gummikontakte nicht, gleiches gilt für die Kontakte des LCDs. Durch Schmutz-oder Fettrückstände kann es passieren, dass einzelne Displaysegmente nicht erscheinen. Indiesem Fall zerlegen Sie das Display und reinigen Sie vorsichtig die Leitgummis und dieKontaktflächen auf dem LCD und der Platine. Verwenden Sie keine aggressiven Reiniger oderBenzine, der Leitgummi kann dadurch beschädigt werden. Ein sauberes weiches Baumwolltuchgenügt in der Regel.
Der so vormontierte Rahmen wird (mit dem Anguss des Displays nach links weisend) auf der Platineplatziert und mit 6 Kunststoffschrauben (2,2 * 5mm) fixiert.
Damit ist die Platine für die Ausgabe von Rechtecksignalen fertiggestellt. Sollen ebenfalls Sinussignalegeneriert werden, sind noch die Sinussignal-Endstufe AD 811 und das Poti zur Amplitudeneinstellung zumontieren.
IC 7 ist unter Beachtung der Einbaulage (Pin 1 des ICs ist mit einer Punktmarkierung versehen) einzusetzenund zu verlöten. Die Anschlussbeine des Potis werden zunächst in Richtung der Poti-Achse um 90°abgewinkelt. Dann folgt der Einbau, indem die Poti-Achse von der Lötseite durch das Loch in der Platinegeschoben wird. Das Poti ist mit der Mutter von der Platinenoberseite zu sichern, bevor die Anschlussbeinein den entsprechenden Bohrungen verlötet werden.
17
6. InbetriebnahmeDas DDS-Board benötigt eine Versorgungsspannung im Bereich von ±7V bis ±12V (je 100 mA). Vor demAnschließen der Versorgungsspannung ist die korrekte Bestückung zu überprüfen, eventuell vorhandeneLötbrücken sind zu entfernen.
Bitte beachten Sie:Um die EMV-Anforderungen hinsichtlich Störaussendungen zu erfüllen, bitte führen Sieunbedingt folgende Maßnahmen durch:
Das Abschirmgehäuse ist entsprechend abzuwinkeln und an den vom Lötstopplack befreitenFlächen zu verlöten.
Die Anschlussleitungen der Platine sollten nicht länger als 20cm sein und je 3 Mal um denbeiliegenden Ferritkern gewickelt werden.
Nach dem Anlegen der Versorgungsspannung führt der Prozessor zunächst einen Segmenttest durch, d.h. alle Segmente sind für 3 Sekunden aktiv. Dann folgt der normale Anzeigemodus.
Bitte beachten Sie:Nach der ersten Inbetriebnahme ist zunächst ein Programmierdurchgang für die Grundeinstel-lung (Defaultwerte) erforderlich, damit der DDS-Chip ein Signal ausgibt.
Betätigen Sie dazu die Taste „Prog” länger als 2 Sek. und bestätigen Sie nacheinander die angezeigtenDefaultwerte mit der „Prog”-Taste.
Ist die Bestückung korrekt ausgeführt, stehen jetzt sowohl das Sinus- als auch das Rechtecksignal zurVerfügung.
Mit R13 ist der DC-Offset des Sinussignals auf 0V einzustellen.
18
87. BedienungDie Bedienung des DDS 20 ist einfach gehalten und erfolgt über 3 Tipptasten, einen Inkrementalgeber sowieein Poti. Als Grundeinstellung (Defaultwerte) sind folgende Einstellungen programmiert, die nach demersten Einschalten aktiv sind:
• Frequenz: 1kHz• Wobbelfunktion: aus• Minimale Frequenz: 0,1Hz• Maximale Frequenz: 20MHz• System-Taktfrequenz: 50,000000MHz
a) Frequenzeinstellung
Die Frequenzeinstellung erfolgt über den Inkrementalgeber und die beiden unter dem Display befindlichenTipptasten „ “ und „ “. Die Stelle, die mit dem Inkrementalgeber veränderbar ist, blinkt und kann durch eineder Tasten „ “ oder „ “ angefahren werden.
Durch Drehen des Inkrementalgebers vergrößert oder verkleinert man die Stelle, je nach Drehsinn. BeimÜberlauf erfolgt ein Übertrag auf die nächsthöhere bzw. -kleinere Stelle.
b) Amplitudeneinstellung
Die Amplitude des Sinussignals ist über das Potentiometer R6 im Bereich von 0V bis max. 4Vss einstellbar.
c) Wobbelgenerator
Der integrierte Wobbelgenerator ermöglicht es, den gesamten Frequenzbereich von 0,1Hz bis 20MHz ohneUmschalten zu durchfahren. Dabei sind die Parameter Startfrequenz, Stoppfrequenz und Wobbelfrequenzeinstellbar.
Um die Wobbelfunktion zu aktivieren, geht man wie folgt vor:
• Betätigen Sie kurz die Taste „Prog.“. Das Display zeigt „F1“ an. Dies ist die Startfrequenz (wie oben unter„Frequenzeinstellung“ beschrieben einstellen).
• Betätigen Sie kurz die Taste „Prog.“ erneut. Das Display zeigt „F2“. Stellen Sie nun die Stoppfrequenzein.
• Betätigen Sie kurz die Taste „Prog.“. Im Display erscheint „SP“. Stellen Sie die Wobbelfrequenz ein.
• Um den Wobbelvorgang zu starten, drücken Sie erneut die Taste „Prog.“.Das Display zeigt „run“ und die aktuelle Frequenz.
• Um die Wobbelfunktion zu verlassen, drücken Sie die Taste „Prog.“ nochmals. Das DDS-Board befindetsich jetzt wieder im normalen Modus.
19
d) Frequenzen speichern und abrufen
Das DDS-Board verfügt über 10 nichtflüchtige Speicher zum Abspeichern von Frequenzen. Beim Einsatzals Zeitbasis für Empfänger lassen sich so komfortabel Stationstasten realisieren.
• Frequenz speichern
Gehen Sie wie folgt vor:
- Abzuspeichernde Frequenz einstellen- Taste „ “ länger als 2 Sekunden betätigen, das Display zeigt „S1“- Mit dem Inkrementalgeber die Speicherstelle (S1 bis S10) auswählen- Durch Betätigen der Taste „Prog.“ wird die eingestellte Frequenz unter der gewählten Speicherstelle
abgespeichert.
• Frequenz abrufen
Gehen Sie wie folgt vor:
- Taste „ “ länger als 2 Sekunden betätigen, das Display zeigt „S1“- Mit dem Inkrementalgeber die Speicherstelle (S1 bis S10) auswählen- Durch Betätigen der Taste „Prog.“ wird die eingestellte Frequenz unter der gewählten Speicherstelle
abgespeichert.
e) Weiterführende Funktionen
Wie bereits erwähnt, kann das DDS-Board auch als Zeitbasis für PLL-Systeme oder Empfänger dienen,gerade in Verbindung mit Selbstbauprojekten. Dies sei an einem Beispiel erläutert:
Ein Doppel-Superhet-Kurzwellenempfänger soll im Frequenzbereich von 0 bis 30MHz empfangen, dieZwischenfrequenzen betragen 45MHz und 455kHz (gängige Werte).
Um den genannten Empfangsbereich zu gewährleisten, muss der erste Lokaloszillator (VCO = voltagecontrolled oscillator) einen Frequenzbereich von 45MHz bis 75MHz überstreichen (45MHz - 45MHz =0MHz, 75MHz - 45MHz = 30MHz).
Das Teilerverhältnis des Teilers für das VCO-Signal betrage 8, womit die Zeitbasis (DDS-Board) imFrequenzbereich von 5,625MHz bis 9,375MHz arbeiten muss.
Somit ergibt sich für einen derartigen Empfänger als kleinster Frequenz-Einstellschritt 0,8Hz (0,1 Hz • 8,DDS-Board-Auflösung • PLLFaktor). Damit auf dem Display des DDS-Boards die Empfangsfrequenzangezeigt wird, sind folgende Parameter zu programmieren:
• Minimale Frequenz: 5,625MHz• Maximale Frequenz: 9,375MHz• PLL-Faktor: 8• ZF-Offset: -45MHz
Weiterhin kann man die Frequenzgenauigkeit des ausgegebenen Signals heraufsetzen, indem ein Soft-ware-Frequenzabgleich durchgeführt wird. Beim DDS-Verfahren entspricht die Genauigkeit des ausgege-benen Signals der Genauigkeit des integrierten Quarzoszillators.
Durch Vorgabe dieses Wertes per Software kann ein Feinabgleich erfolgen. Der 50MHz-Quarzoszillatordes DDS-Boards ist mit 50ppm spezifiziert. Das bedeutet bei einer Ausgangsfrequenz von 10MHz einemaximale Abweichung von 500Hz.
20
Um die Genauigkeit der Signalfrequenz zu erhöhen, geht man wie folgt vor:
• Einstellen einer Frequenz fsoll, z. B. 10MHz• Messen der Ausgangsfrequenz fist mit einem geeigneten Frequenzzähler, z. B. 9,999950MHz.• Berechnen des Abweichungs-Faktors a = fist / fsoll = 0,999995• Multiplizieren der Taktfrequenz fc mit a: 50MHz • 0,999995 = 49,99975MHz• Das Ergebnis (49,99975MHz) ist als Taktfrequenz zu programmieren.
Programmierung der weiterführenden Funktionen
Zur Programmierung der zuvor beschriebenen Parameter geht man wie folgt vor:
• Betätigen Sie die Taste „Prog.“ länger als 2 Sekunden. Das Display zeigt „OSC“ und „50.000000MHz“an. Die berechnete Taktfrequenz ist einzustellen (Beispiel: 49,99975MHz).
• Betätigen Sie die Taste „Prog.“ ein weiteres Mal, das Display zeigt „Fu“ an. Jetzt ist die minimaleAusgabefrequenz einzugeben (Beispiel: 5,625MHz).
• Beim nächsten Betätigen der Taste „Prog.“ erscheint „Fo“, woraufhin die maximale Ausgabefrequenzeinzustellen ist (Beispiel: 9,375MHz).
• Eine weitere Betätigung der Taste „Prog.“ führt zur Anzeige „FAC“, woraufhin der PLL-Faktor einzustel-len ist (Beispiel: 8).
• Nach einem weiteren Betätigen der Taste „Prog.“ zeigt das Display „OFF“ und „Frequency neg.” an,woraufhin der ZFOffset einzustellen ist (Beispiel: -45 MHz), „Frequency neg.” bedeutet negativer Offset.
Soll der Offset positiv sein, betätigen Sie die Taste „ ” länger als 2 Sekunden.
• Die nächste Betätigung der Taste „Prog.“ schließt den Eingabevorgang ab.
21
8. SchaltungsbeschreibungDas Schaltbild finden Sie in Bild 6 auf Seite 14.
Der Prozessor IC3 (KS57C2308) steuert alle Ein- und Ausgabefunktionen des DDS-Boards.
Der zur Frequenzeinstellung dienende Inkrementalgeber DR1 ist mit externen Pull-Up-Widerständenversehen und an die Pins 25 und 32 des Prozessors angeschlossen. Je nach Drehrichtung der Achse wirdeiner der Portpins eher auf Massepotential gezogen als der andere, wodurch die Drehrichtung erkannt wird.
Die drei Taster TA1 bis TA3 sind direkt an die Pins 48 bis 50 des Prozessors angeschlossen und legen beiBetätigung die Pins auf Massepotential.
Alle Systemdaten (Taktfrequenz, Frequenzspeicher, etc.) sind im EEPROM IC4 (24C04) abgelegt.
Der Prozessor steuert weiterhin direkt das Display LCD1 an und beschreibt über die Datenleitungen„SCLK“, „SDATA“ und „FSYNC“ (Pin 36 bis 38) den DDS-Chip AD9835.
Der mit dem Quarz Q1 und den Kapazitäten C20 und C21 realisierte Oszillator gibt den Prozessortakt vor.
Der DDS-Chip IC5 vom Typ AD9835 beinhaltet das komplette DDS-System. Die Programmierung des 32-Bit breiten Frequenzwortes „Delta-Phase“ erfolgt, wie bereits erwähnt, über die 3 Datenleitungen „SCLK“,„SDATA“ und „FSYNC“ vom Prozessor aus.
Den Systemtakt gibt der Quarzoszillator Q2 mit 50MHz vor.
Der DDS-Chip treibt am Ausgang (Pin 14, IOUT) einen Strom durch den Widerstand R4, wodurch dieAusgangsspannung erzeugt wird. Laut Datenblatt ist R4 so zu dimensionieren, dass bei einem Strom in derGrößenordnung von ca. 4mA die Spannung an R4 nicht größer als 1,35V ist, da ansonsten Verzerrungenauftreten. Der Strom selbst kann durch die Größe des Widerstandes R3 vorgegeben werden.
Da der DDS-Chip lediglich mit positiver Versorgungsspannung betrieben wird, ist die Ausgangsspannungan R4 nicht symmetrisch zur Nulllinie, sondern positiv (Aussteuerbereich 0V bis max. 1,35V).
Das bereits erwähnte Tiefpassfilter 7ter Ordnung zur Eliminierung nicht gewollter Frequenzanteile aus demAusgangssignal bilden die Komponenten C8, L4, C9, L3, C10, L2, C11 sowie die Eingangskapazität derFET-Stufe T1, die mit ca. 10pF anzusetzen ist.
Die Grenzfrequenz liegt bei ca. 22MHz, Bild 9 zeigt das Ergebnis einer Frequenzgang-Simulation.
Bild 9
22
Das Filter wird durch das Potentiometer zur Amplitudeneinstellung R6 abgeschlossen.
Über den Koppelkondensator C36 gelangt das Sinussignal vom Poti-Abgriff auf die Sinus-Endstufe IC7(AD811), die zum einen eine Verstärkung um den Faktor 3,6 bewirkt und zum anderen in Verbindung mitR10 einen Ausgangswiderstand von 50Ω gewährleistet.
Die AC-Kopplung ist notwendig, da sich das DDS-Ausgangssignal, wie bereits erläutert, nicht symmetrischzur Nulllinie, sondern oberhalb der Nulllinie befindet.
Die untere Grenzfrequenz der Endstufe liegt aufgrund von C36 und R29 bei 0,34Hz, die obere Grenzfrequenzbeträgt ca. 15MHz.
Da das Sinussignal AC-gekoppelt auf die Endstufe übertragen wird, ist es notwendig, den DC-Arbeitspunktder Endstufe vorzugeben. Um weiterhin Offsetspannungen und Eingangsströme zu kompensieren, wird mitHilfe des Spannungsteilers R7, R13, R21 eine DC-Spannung vorgegeben, die dann über R29 auf dieEndstufe geführt wird. Somit lässt sich der DC- Arbeitspunkt der Endstufe exakt auf 0V einstellen.
Zur Signalaufbereitung für den Digitalausgang (TTL-kompatibel) wird das Sinussignal zunächst hinter demTiefpassfilter hochohmig und kapazitätsarm über einen FET-Stufe gepuffert. Diese ist mit T1 (J310) undPeripherie aufgebaut.
Das am Source-Anschluss anstehende Signal gelangt über die beiden Koppelkondensatoren C35 und C40auf die Verstärkerstufe T2 (BC848C), die in Emitterschaltung arbeitet.
Am Kollektor steht das verstärkte Signal zur Verfügung, das über C38 auf den Eingang des Schmitt-Trigger-Gatters IC6 A (74HC132) gelangt. Die nachfolgenden Gatter IC6B, C und D sind parallel geschaltet undgewährleisten zusammen mit R11 einen Ausgangswiderstand von 50Ω.
Die Schaltung erfordert eine Versorgungsspannung von +5V und -5V (je 100mA), die über die beidenFestspannungsregler IC1 (7805) und IC2 (7905) stabilisiert wird. Soll lediglich das Rechtecksignal genutztwerden, benötigt die Schaltung nur die positive Versorgungsspannung von +5V.
23
9. HandhabungIst anzunehmen, daß ein gefahrloser Betrieb nicht mehr möglich ist, so ist das Gerät außer Betrieb zu setzenund gegen unbeabsichtigten Betrieb zu sichern.
Das trifft zu:
• wenn das Gerät sichtbare Beschädigungen aufweist• wenn das Gerät nicht mehr funktionsfähig ist• wenn Teile des Gerätes lose oder locker sind• wenn die Verbindungsleitungen sichtbare Schäden aufweisen.
Da wir keinen Einfluß auf den richtigen und sachgemäßen Aufbau haben, können wir aus verständlichenGründen bei Bausätzen nur die Gewähr der Vollständigkeit und einwandfreien Beschaffenheit der Bauteileübernehmen. Garantiert wird eine den Kennwerten entsprechende Funktion der Bauelemente imuneingebautem Zustand und die Einhaltung der technischen Daten der Schaltung bei entsprechend derLötvorschrift, fachgerechter Verarbeitung und vorgeschriebener Inbetriebnahme und Betriebsweise.Weitergehende Ansprüche sind ausgeschlossen.
Wir übernehmen weder eine Gewähr noch irgendwelche Haftung für Schäden oder Folgeschäden imZusammenhang mit diesem Produkt. Wir behalten uns eine Reparatur, Nachbesserung, Ersatzteillieferungoder Rückerstattung des Kaufpreises vor.
Bei folgenden Kriterien erfolgt keine Reparatur bzw. es erlischt der Garantieanspruch:
• wenn zum Löten säurehaltiges Lötzinn, Lötfett oder säurehaltiges Flußmittel u. ä. verwendet wurde• wenn der Bausatz unsachgemäß gelötet und aufgebaut wurde
Das gleiche gilt auch:
• bei Veränderung und unsachgemäßen Reparaturversuchen am Gerät• bei eigenmächtiger Abänderung der Schaltung• bei der Konstruktion nicht vorgesehene, unsachgemäße Auslagerung von Bauteilen, Freiverdrahtung von
Bauteilen wie Schalter, Potis, Buchsen usw.• Verwendung anderer, nicht original zum Bausatz gehörender Bauteile• bei Zerstörung von Leiterbahnen oder Lötaugen• bei falscher Bestückung und den sich daraus ergebenden Folgeschäden• Überlastung der Baugruppe• bei Schäden durch Eingriffe fremder Personen• bei Schäden durch Nichtbeachtung der Bedienungsanleitung und des Anschlussplanes• bei Anschluss an eine falsche Spannung oder Stromart• bei Falschpolung der Baugruppe• bei Fehlbedienung oder Schäden durch fahrlässige Behandlung oder Missbrauch
In all diesen Fällen erfolgt die Rücksendung des Bausatzes zu Ihren Lasten.
10. EntsorgungEntsorgen Sie das unbrauchbar gewordene Produkt gemäß den geltenden gesetzlichen Bestimmungen.
111
ANEXO D
DESCRIPCIÓN GENERAL AD9835
REV. 0
Information furnished by Analog Devices is believed to be accurate andreliable. However, no responsibility is assumed by Analog Devices for itsuse, nor for any infringements of patents or other rights of third partieswhich may result from its use. No license is granted by implication orotherwise under any patent or patent rights of Analog Devices.
aAD9835
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781/329-4700 World Wide Web Site: http://www.analog.com
Fax: 781/326-8703 © Analog Devices, Inc., 1998
50 MHz CMOSComplete DDS
FUNCTIONAL BLOCK DIAGRAM
IOUT
COMP
REFINFS ADJUSTREFOUTAGNDAVDDDGNDDVDD
MCLK
PSEL0 PSEL1
12Σ
AD9835
ON-BOARDREFERENCE
10-BITDAC
PHASE0 REG
PHASE1 REG
PHASE2 REG
PHASE3 REG
FULL-SCALECONTROL
COSROM
PHASEACCUMULATOR
(32 BIT)MUX
FREQ0 REG
FREQ1 REG
MUX
16-BIT DATA REGISTER
SYNCFSELECT
FSELECTBIT
SELSRC
SYNC
8 LSBs8 MSBs
DECODE LOGIC
FSYNC SCLK SDATA
SERIAL REGISTER
CONTROL REGISTER
FSELECT/PSEL REGISTER
DEFER REGISTER
SYNC
SYNC
SELSRC
PSEL0BIT
PSEL1BIT
FEATURES
5 V Power Supply
50 MHz Speed
On-Chip COS Look-Up Table
On-Chip 10-Bit DAC
Serial Loading
Power-Down Option
200 mW Power Consumption
16-Lead TSSOP
APPLICATIONS
DDS Tuning
Digital Demodulation
GENERAL DESCRIPTIONThe AD9835 is a numerically controlled oscillator employinga phase accumulator, a COS Look-Up Table and a 10-bitD/A converter integrated on a single CMOS chip. Modulationcapabilities are provided for phase modulation and frequencymodulation.
Clock rates up to 50 MHz are supported. Frequency accuracycan be controlled to one part in 4 billion. Modulation is ef-fected by loading registers through the serial interface. Apower-down bit allows the user to power down the AD9835 whenit is not in use, the power consumption being reduced to 1.75 mW.The part is available in a 16-lead TSSOP package.
–2– REV. 0
AD9835–SPECIFICATIONS1 (VDD = +5 V 6 5%; AGND = DGND = 0 V; TA = TMIN to TMAX; REFIN = REFOUT;RSET = 3.9 kV; RLOAD = 300 V for IOUT, unless otherwise noted)
Parameter AD9835B Units Test Conditions/Comments
SIGNAL DAC SPECIFICATIONSResolution 10 BitsUpdate Rate (fMAX) 50 MSPS nomIOUT Full Scale 4 mA nom
4.75 mA maxOutput Compliance 1.35 V maxDC Accuracy
Integral Nonlinearity ±1 LSB typDifferential Nonlinearity ±0.5 LSB typ
DDS SPECIFICATIONS2
Dynamic SpecificationsSignal-to-Noise Ratio 50 dB min fMCLK = 50 MHz, fOUT = 1 MHzTotal Harmonic Distortion –52 dBc max fMCLK = 50 MHz, fOUT = 1 MHzSpurious Free Dynamic Range (SFDR)3 fMCLK = 6.25 MHz, fOUT = 2.11 MHz
Narrow Band (±50 kHz) –72 dBc minWide Band (±2 MHz) –50 dBc min
Clock Feedthrough –60 dBc typWake-Up Time 1 ms typPower-Down Option Yes
VOLTAGE REFERENCEInternal Reference @ +25°C 1.21 V typ
TMIN to TMAX 1.21 ± 7% V min/maxREFIN Input Impedance 10 MΩ typReference TC 100 ppm/°C typREFOUT Output Impedance 300 Ω typ
LOGIC INPUTSVINH, Input High Voltage DVDD – 0.9 V minVINL, Input Low Voltage 0.9 V maxIINH, Input Current 10 µA maxCIN, Input Capacitance 10 pF max
POWER SUPPLIES fMCLK = 50 MHzAVDD 4.75/5.25 V min/V maxDVDD 4.75/5.25 V min/V maxIAA 5 mA maxIDD 2.5 + 0.33/MHz mA typIAA + IDD
4 40 mA maxLow Power Sleep Mode 0.35 mA max
NOTES1Operating temperature range is as follows: B Version: –40 °C to +85°C.2100% production tested.3fMCLK = 6.25 MHz, Frequency Word = 5671C71C HEX, fOUT = 2.11 MHz.4Measured with the digital inputs static and equal to 0 V or DVDD. The AD9835 is tested with a capacitive load of 50 pF. The part can be operated with highercapacitive loads, but the magnitude of the analog output will be attenuated. See Figure 5.
Specifications subject to change without notice.
IOUT
COMP
REFIN FSADJUST
REFOUT
12
AD9835
ON-BOARDREFERENCE
10-BITDAC
COSROM
FULL-SCALECONTROL
300V 50pF
RSET3.9kV
10nF
10nF
AVDD
Figure 1. Test Circuit with Which Specifications Are Tested
AD9835
–3–REV. 0
TIMING CHARACTERISTICS (VDD = +5 V 6 5%; AGND = DGND = 0 V, unless otherwise noted)
Limit atTMIN to TMAX
Parameter (B Version) Units Test Conditions/Comments
t1 20 ns min MCLK Periodt2 8 ns min MCLK High Durationt3 8 ns min MCLK Low Durationt4 50 ns min SCLK Periodt5 20 ns min SCLK High Durationt6 20 ns min SCLK Low Durationt7 15 ns min FSYNC to SCLK Falling Edge Setup Timet8 20 ns min FSYNC to SCLK Hold Time
SCLK – 5 ns maxt9 15 ns min Data Setup Timet10 5 ns min Data Hold Timet11 8 ns min FSELECT, PSEL0, PSEL1 Setup Time Before MCLK Rising Edget11A
1 8 ns min FSELECT, PSEL0, PSEL1 Setup Time After MCLK Rising Edge
NOTES1See Pin Description section.Guaranteed by design but not production tested.
MCLK
t 2
t 1
t 3
Figure 2. Master Clock
SCLK
FSYNC
SDATA
t5 t 4
t 6t 7 t 8
t 10t 9
D15 D14 D2 D1 D0 D15 D14
Figure 3. Serial Timing
t11At11
VALID DATA VALID DATA VALID DATA
MCLK
FSELECTPSEL0, PSEL1
Figure 4. Control Timing
AD9835
–4– REV. 0
ABSOLUTE MAXIMUM RATINGS*(TA = +25°C unless otherwise noted)
AVDD to AGND . . . . . . . . . . . . . . . . . . . . . . –0.3 V to +7 VDVDD to DGND . . . . . . . . . . . . . . . . . . . . . . –0.3 V to +7 VAVDD to DVDD . . . . . . . . . . . . . . . . . . . . . –0.3 V to +0.3 VAGND to DGND. . . . . . . . . . . . . . . . . . . . . . –0.3 V to +0.3 VDigital I/O Voltage to DGND . . . . . –0.3 V to DVDD + 0.3 VAnalog I/O Voltage to AGND . . . . . –0.3 V to AVDD + 0.3 VOperating Temperature Range
Industrial (B Version) . . . . . . . . . . . . . . . . –40°C to +85°CStorage Temperature Range . . . . . . . . . . . . –65°C to +150°CMaximum Junction Temperature . . . . . . . . . . . . . . . .+150°CTSSOP θJA Thermal Impedance . . . . . . . . . . . . . . . 158°C/WLead Temperature, Soldering
Vapor Phase (60 sec) . . . . . . . . . . . . . . . . . . . . . . . .+215°CInfrared (15 sec) . . . . . . . . . . . . . . . . . . . . . . . . . . . .+220°C
ESD Rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . > 4500 V*Stresses above those listed under Absolute Maximum Ratings may cause perma-
nent damage to the device. This is a stress rating only; functional operation of thedevice at these or any other conditions above those listed in the operational sectionsof this specification is not implied. Exposure to absolute maximum rating condi-tions for extended periods may affect device reliability.
ORDERING GUIDE
Temperature Package PackageModel Range Description Option*
AD9835BRU –40°C to +85°C 16-Lead TSSOP RU-16
*RU = Thin Shrink Small Outline Package (TSSOP).
PIN CONFIGURATION
14
13
12
11
16
15
10
98
1
2
3
4
7
6
5TOP VIEW
(Not to Scale)
AD9835
FS ADJUST
AGND
IOUT
AVDD
COMP
REFIN
REFOUT
DVDD
FSELECT
PSEL1
PSEL0DGND
MCLK
SCLK
SDATA FSYNC
TERMINOLOGYIntegral NonlinearityThis is the maximum deviation of any code from a straight linepassing through the endpoints of the transfer function. The end-points of the transfer function are zero scale, a point 0.5 LSBbelow the first code transition (000 . . . 00 to 000 . . . 01)and full scale, a point 0.5 LSB above the last code transition(111 . . . 10 to 111 . . . 11). The error is expressed in LSBs.
Differential NonlinearityThis is the difference between the measured and ideal 1 LSBchange between two adjacent codes in the DAC.
Signal to (Noise + Distortion)Signal to (Noise + Distortion) is measured signal to noise at theoutput of the DAC. The signal is the rms magnitude of thefundamental. Noise is the rms sum of all the nonfundamentalsignals up to half the sampling frequency (fMCLK/2) but exclud-ing the dc component. Signal to (Noise + Distortion) is depen-dent on the number of quantization levels used in the digitizationprocess; the more levels, the smaller the quantization noise.The theoretical Signal to (Noise + Distortion) ratio for a sinewave input is given by
Signal to (Noise + Distortion) = (6.02N + 1.76) dB
where N is the number of bits. Thus, for an ideal 10-bit con-verter, Signal to (Noise + Distortion) = 61.96 dB.
Total Harmonic DistortionTotal Harmonic Distortion (THD) is the ratio of the rms sumof harmonics to the rms value of the fundamental. For theAD9835, THD is defined as
THD = 20 log
(V22 +V3
2 +V42 +V5
2 +V62)
V1
where V1 is the rms amplitude of the fundamental and V2, V3,V4, V5 and V6 are the rms amplitudes of the second through thesixth harmonic.
Output ComplianceThe output compliance refers to the maximum voltage that canbe generated at the output of the DAC to meet the specifica-tions. When voltages greater than that specified for the outputcompliance are generated, the AD9835 may not meet the speci-fications listed in the data sheet.
Spurious Free Dynamic RangeAlong with the frequency of interest, harmonics of the funda-mental frequency and images of the MCLK frequency arepresent at the output of a DDS device. The spurious free dy-namic range (SFDR) refers to the largest spur or harmonicpresent in the band of interest. The wideband SFDR gives themagnitude of the largest harmonic or spur relative to the magni-tude of the fundamental frequency in the bandwidth ±2 MHzabout the fundamental frequency. The narrow band SFDR givesthe attenuation of the largest spur or harmonic in a bandwidth of±50 kHz about the fundamental frequency.
Clock FeedthroughThere will be feedthrough from the MCLK input to the analogoutput. Clock feedthrough refers to the magnitude of theMCLK signal relative to the fundamental frequency in theAD9835’s output spectrum.
AD9835
–5–REV. 0
PIN FUNCTION DESCRIPTIONS
Pin # Mnemonic Function
ANALOG SIGNAL AND REFERENCE1 FS ADJUST Full-Scale Adjust Control. A resistor (RSET) is connected between this pin and AGND. This determines
the magnitude of the full-scale DAC current. The relationship between RSET and the full-scale current isas follows:
IOUTFULL-SCALE = 12.5 × VREFIN/RSET
VREFIN = 1.21 V nominal, RSET = 3.9 kΩ typical2 REFIN Voltage Reference Input. The AD9835 can be used with either the onboard reference, which is available
from pin REFOUT, or an external reference. The reference to be used is connected to the REFIN pin.The AD9835 accepts a reference of 1.21 V nominal.
3 REFOUT Voltage Reference Output. The AD9835 has an onboard reference of value 1.21 V nominal. The refer-ence is made available on the REFOUT pin. This reference is used as the reference to the DAC by con-necting REFOUT to REFIN. REFOUT should be decoupled with a 10 nF capacitor to AGND.
14 IOUT Current Output. This is a high impedance current source. A load resistor should be connected betweenIOUT and AGND.
16 COMP Compensation pin. This is a compensation pin for the internal reference amplifier. A 10 nF decouplingceramic capacitor should be connected between COMP and AVDD.
POWER SUPPLY4 DVDD Positive Power Supply for the Digital Section. A 0.1 µF decoupling capacitor should be connected be-
tween DVDD and DGND. DVDD can have a value of +5 V ± 5%.5 DGND Digital Ground.13 AGND Analog Ground.15 AVDD Positive Power Supply for the Analog Section. A 0.1 µF decoupling capacitor should be connected be-
tween AVDD and AGND. AVDD can have a value of +5 V ± 5%.
DIGITAL INTERFACE AND CONTROL6 MCLK Digital Clock Input. DDS output frequencies are expressed as a binary fraction of the frequency of MCLK.
The output frequency accuracy and phase noise are determined by this clock.7 SCLK Serial Clock, Logic Input. Data is clocked into the AD9835 on each falling SCLK edge.8 SDATA Serial Data In, Logic Input. The 16-bit serial data word is applied to this input.9 FSYNC Data Synchronization Signal, Logic Input. When this input is taken low, the internal logic is informed
that a new word is being loaded into the device.10 FSELECT Frequency Select Input. FSELECT controls which frequency register, FREQ0 or FREQ1, is used in the
phase accumulator. The frequency register to be used can be selected using the pin FSELECT or the bitFSELECT. FSELECT is sampled on the rising MCLK edge. FSELECT needs to be in steady statewhen an MCLK rising edge occurs. If FSELECT changes value when a rising edge occurs, there is anuncertainty of one MCLK cycle as to when control is transferred to the other frequency register. To avoidany uncertainty, a change on FSELECT should not coincide with an MCLK rising edge. When the bit isbeing used to select the frequency register, the pin FSELECT should be tied to DGND.
11, 12 PSEL0, PSEL1 Phase Select Input. The AD9835 has four phase registers. These registers can be used to alter the valuebeing input to the COS ROM. The contents of the phase register are added to the phase accumula-tor output, the inputs PSEL0 and PSEL1 selecting the phase register to be used. Alternatively, thephase register to be used can be selected using bits PSEL0 and PSEL1. Like the FSELECT input,PSEL0 and PSEL1 are sampled on the rising MCLK edge. Therefore, these inputs need to be insteady state when an MCLK rising edge occurs or there is an uncertainty of one MCLK cycle as towhen control is transferred to the selected phase register. When the phase registers are being con-trolled by the bits PSEL0 and PSEL1, the pins should be tied to DGND.
AD9835
–6– REV. 0
Table V. Commands
C3 C2 C1 C0 Command
0 0 0 0 Write 16 Phase bits (Present 8 Bits + 8 Bitsin Defer Register) to Selected PHASEREG.
0 0 0 1 Write 8 Phase bits to Defer Register.0 0 1 0 Write 16 Frequency bits (Present 8 Bits
+ 8 Bits in Defer Register) to SelectedFREQ REG.
0 0 1 1 Write 8 Frequency bits to Defer Register.0 1 0 0 Bits D9 (PSEL0) and D10 (PSEL1) are
used to Select the PHASE REG whenSELSRC = 1. When SELSRC = 0, thePHASE REG is selected using the pinsPSEL0 and PSEL1 Respectively.
0 1 0 1 Bit D11 is used to select the FREQ REGwhen SELSRC = 1. When SELSRC = 0,the FREQ REG is selected using the pinFSELECT.
0 1 1 0 This command is used to control thePSEL0, PSEL1 and FSELECT bitsusing only one write. Bits D9 and D10are used to select the PHASE REG andBit 11 is used to select the FREQ REGwhen SELSRC = 1. When SELSRC = 0,the PHASE REG is selected using thepins PSEL0 and PSEL1 and the FREQREG is selected using the pin FSELECT.
0 1 1 1 Reserved. Configures the AD9835 forTest Purposes.
Table VI. Controlling the AD9835
D15 D14 Command
1 0 Selects source of Control for the PHASE andFREQ Registers and Enables Synchronization. BitD13 is the SYNC Bit. When this bit is High, read-ing of the FSELECT, PSEL0 and PSEL1 bits/pinsand the loading of the Destination Register withdata is synchronized with the rising edge of MCLK.The latency is increased by 2 MCLK cycles whenSYNC = 1. When SYNC = 0, the loading of thedata and the sampling of FSELECT/PSEL0/PSEL1occurs asynchronously. Bit D12 is the SelectSource Bit (SELSRC). When this bit Equals 1, thePHASE/FREQ REG is Selected using the bitsFSELECT, PSEL0 and PSEL1. When SELSRC =0, the PHASE/FREQ REG is Selected using thepins FSELECT, PSEL0 and PSEL1.
1 1 Sleep, Reset and Clear. D13 is the SLEEP bit. Whenthis bit equals 1, the AD9835 is powered down, inter-nal clocks are disabled and the DAC's current sourcesand REFOUT are turned off. When SLEEP = 0, theAD9835 is powered up. When RESET (D12) = 1,the phase accumulator is set to zero phase whichcorresponds to an analog output of full scale. WhenCLR (D11) = 1, SYNC and SELSRC are set tozero. CLR automatically resets to zero.
Table I. Control Registers
Register Size Description
FREQ0 REG 32 Bits Frequency Register 0. This de-fines the output frequency, whenFSELECT = 0, as a fraction of theMCLK frequency.
FREQ1 REG 32 Bits Frequency Register 1. This de-fines the output frequency, whenFSELECT = 1, as a fraction of theMCLK frequency.
PHASE0 REG 12 Bits Phase Offset Register 0. WhenPSEL0 = PSEL1 = 0, the contentsof this register are added to theoutput of the phase accumulator.
PHASE1 REG 12 Bits Phase Offset Register 1. WhenPSEL0 = 1 and PSEL1 = 0, the con-tents of this register are added to theoutput of the phase accumulator.
PHASE2 REG 12 Bits Phase Offset Register 2. WhenPSEL0 = 0 and PSEL1 = 1, thecontents of this register are added tothe output of the phase accumulator.
PHASE3 REG 12 Bits Phase Offset Register 3. WhenPSEL0 = PSEL1 = 1, the contentsof this register are added to theoutput of the phase accumulator.
Table II. Addressing the Registers
A3 A2 A1 A0 Destination Register
0 0 0 0 FREG0 REG 8 L LSBs0 0 0 1 FREG0 REG 8 H LSBs0 0 1 0 FREG0 REG 8 L MSBs0 0 1 1 FREG0 REG 8 H MSBs0 1 0 0 FREG1 REG 8 L LSBs0 1 0 1 FREG1 REG 8 H LSBs0 1 1 0 FREG1 REG 8 L MSBs0 1 1 1 FREG1 REG 8 H MSBs1 0 0 0 PHASE0 REG 8 LSBs1 0 0 1 PHASE0 REG 8 MSBs1 0 1 0 PHASE1 REG 8 LSBs1 0 1 1 PHASE1 REG 8 MSBs1 1 0 0 PHASE2 REG 8 LSBs1 1 0 1 PHASE2 REG 8 MSBs1 1 1 0 PHASE3 REG 8 LSBs1 1 1 1 PHASE3 REG 8 MSBs
Table III. 32-Bit Frequency Word
sBSM61 sBSL61
sBSMH8 sBSML8 sBSLH8 sBSLL8
Table IV. 12-Bit Frequency Word
ehtfosBSM4ehT(sBSM4)0=dedaoLdroWtiB-8 sBSL8
AD9835
–7–REV. 0
Table VII. Writing to the AD9835 Data Registers
51D 41D 31D 21D 11D 01D 9D 8D 7D 6D 5D 4D 3D 2D 1D 0D
3C 2C 1C 0C 3A 2A 1A 0A BSM BSL
Table VIII. Setting SYNC and SELSRC
51D 41D 31D 21D 11D 01D 9D 8D 7D 6D 5D 4D 3D 2D 1D 0D
1 0 CNYS CRSLES X X X X X X X X X X X X
Table IX. Power-Down, Resetting and Clearing the AD9835
51D 41D 31D 21D 11D 01D 9D 8D 7D 6D 5D 4D 3D 2D 1D 0D
1 1 PEELS TESER RLC X X X X X X X X X X X
Typical Performance Characteristics
OUTPUT FREQUENCY – MHz
0
–120 162
SIG
NA
L A
TT
EN
UA
TIO
N –
dB
4 6 8 10 12 14
–2
–4
–6
–8
–10
CL = 82pF
CL = 100pFCL = 150pF
AVDD = DVDD = +5V
Figure 5. Signal Attenuation vs. Output Frequency forVarious Capacitive Load (RL = 300 Ω)
MCLK FREQUENCY – MHz
30
25
20
15
10
010 5020
TO
TA
L C
UR
RE
NT
– m
A
30 40
5
TA = +258CAVDD = DVDD = +5V
Figure 6. Typical Current Consumption vs. MCLK Frequency
MCLK FREQUENCY – MHz
–64
–66
–68
–70
–72
–76
–74
10 5020
SF
DR
(6
50kH
z) –
dB
30 40
fOUT/f MCLK = 1/3
AVDD = DVDD = +5V
Figure 7. Narrow Band SFDR vs. MCLK Frequency
MCLK FREQUENCY – MHz
0
–10
–20
–30
–40
–60
–50
10 5020
SF
DR
(6
2MH
z) –
dB
30 40
fOUT/f MCLK = 1/3
AVDD = DVDD = +5V
Figure 8. Wide Band SFDR vs. MCLK Frequency
AD9835
–8– REV. 0
fOUT /fMCLK
–20
–30
–40
–50
–60
–80
–70
0.044 0.3640.124 0.204 0.284
SF
DR
(6
2MH
z) –
dB
0.084 0.164 0.244 0.324
AVDD = DVDD = +5V
50MHz
30MHz
10MHz
Figure 9. Wide Band SFDR vs. fOUT/fMCLK for Various MCLKFrequencies
MCLK FREQUENCY – MHz
56
55
54
53
52
5010 5020
SN
R –
dB
30 40
51
fOUT/f MCLK = 1/3
AVDD = DVDD = +5V
Figure 10. SNR vs. MCLK Frequency
fOUT /fMCLK
70
60
50
40
30
10
20
0.044 0.3640.124 0.204 0.284
SN
R –
dB
0.084 0.164 0.244 0.324
AVDD = DVDD = +5V
50MHz
30MHz
10MHz
Figure 11. SNR vs. fOUT/fMCLK for Various MCLKFrequencies
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 12. fMCLK = 50 MHz, fOUT = 2.1 MHz. FrequencyWord = ACO8312
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 13. fMCLK = 50 MHz, fOUT = 3.1 MHz. FrequencyWord = FDF3B64
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 14. fMCLK = 50 MHz, fOUT = 7.1 MHz. FrequencyWord = 245AICAC
AD9835
–9–REV. 0
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 15. fMCLK = 50 MHz, fOUT = 9.1 MHz. FrequencyWord = 2E978D50
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 16. fMCLK = 50 MHz, fOUT = 11.1 MHz. FrequencyWord = 38D4FDF4
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 17. fMCLK = 50 MHz, fOUT = 13.1 MHz. FrequencyWord = 43126E98
RBW 1kHz VBW 3kHz ST 50 SEC
10dB
/DIV
0HzSTART
25MHzSTOP
Figure 18. fMCLK = 50 MHz, fOUT = 16.5 MHz. FrequencyWord = 547AE148
AD9835
–10– REV. 0
CIRCUIT DESCRIPTIONThe AD9835 provides an exciting new level of integration forthe RF/Communications system designer. The AD9835 com-bines the Numerical Controlled Oscillator (NCO), COS Look-UpTable, Frequency and Phase Modulators, and a Digital-to-Analog Converter on a single integrated circuit.
The internal circuitry of the AD9835 consists of three mainsections. These are:
Numerical Controlled Oscillator (NCO) + Phase ModulatorCOS Look-Up TableDigital-to-Analog Converter
The AD9835 is a fully integrated Direct Digital Synthesis (DDS)chip. The chip requires one reference clock, one low precisionresistor and eight decoupling capacitors to provide digitallycreated sine waves up to 25 MHz. In addition to the generationof this RF signal, the chip is fully capable of a broad range ofsimple and complex modulation schemes. These modulationschemes are fully implemented in the digital domain allowingaccurate and simple realization of complex modulation algo-rithms using DSP techniques.
THEORY OF OPERATIONCos waves are typically thought of in terms of their magnitudeform a(t) = cos (ωt). However, these are nonlinear and not easyto generate except through piece-wise construction. On theother hand, the angular information is linear in nature. That is,the phase angle rotates through a fixed angle for each unit oftime. The angular rate depends on the frequency of the signalby the traditional rate of ω = 2 πf.
MAGNITUDE
PHASE
+1
0
–1
2π
0
Figure 19. Cos Wave
Knowing that the phase of a cos wave is linear and given a refer-ence interval (clock period), the phase rotation for that periodcan be determined.
∆Phase = ωδt
Solving for ωω = ∆Phase/δt = 2 πf
Solving for f and substituting the reference clock frequency forthe reference period (1/fMCLK = δt)
f = ∆Phase × fMCLK/2 πThe AD9835 builds the output based on this simple equation.A simple DDS chip can implement this equation with threemajor subcircuits.
Numerical Controlled Oscillator and Phase ModulatorThis consists of two frequency select registers, a phase accumu-lator and four phase offset registers. The main component of theNCO is a 32-bit phase accumulator which assembles the phase
component of the output signal. Continuous time signals have aphase range of 0 π to 2 π. Outside this range of numbers, thesinusoid functions repeat themselves in a periodic manner. Thedigital implementation is no different. The accumulator simplyscales the range of phase numbers into a multibit digital word.The phase accumulator in the AD9835 is implemented with32 bits. Therefore, in the AD9835, 2 π = 232. Likewise, the∆Phase term is scaled into this range of numbers 0 < ∆Phase< 232 – 1. Making these substitutions into the equation above
f = ∆Phase × fMCLK/232
where 0 < ∆Phase < 232
The input to the phase accumulator (i.e., the phase step) can beselected either from the FREQ0 Register or FREQ1 Registerand this is controlled by the FSELECT pin or the FSELECTbit. NCOs inherently generate continuous phase signals, thusavoiding any output discontinuity when switching betweenfrequencies.
Following the NCO, a phase offset can be added to performphase modulation using the 12-bit PHASE Registers. The con-tents of this register are added to the most significant bits of theNCO. The AD9835 has four PHASE registers, the resolutionof these registers being 2 π/4096.
COS Look-Up Table (LUT)To make the output useful, the signal must be converted fromphase information into a sinusoidal value. Since phase informa-tion maps directly into amplitude, a ROM LUT converts thephase information into amplitude. To do this, the digital phaseinformation is used to address a COS ROM LUT. Althoughthe NCO contains a 32-bit phase accumulator, the output of theNCO is truncated to 12 bits. Using the full resolution of thephase accumulator is impractical and unnecessary as this wouldrequire a look-up table of 232 entries.
It is necessary only to have sufficient phase resolution in theLUTs such that the dc error of the output waveform is domi-nated by the quantization error in the DAC. This requires thelook-up table to have two more bits of phase resolution than the10-bit DAC.
Digital-to-Analog ConverterThe AD9835 includes a high impedance current source 10-bitDAC, capable of driving a wide range of loads at differentspeeds. Full-scale output current can be adjusted, for optimumpower and external load requirements, through the use of asingle external resistor (RSET).
The DAC is configured for single-ended operation. The loadresistor can be any value required, as long as the full-scale volt-age developed across it does not exceed the voltage compliancerange. Since full-scale current is controlled by RSET, adjust-ments to RSET can balance changes made to the load resistor.However, if the DAC full-scale output current is significantlyless than 4 mA, the DAC’s linearity may degrade.
DSP and MPU InterfacingThe AD9835 has a serial interface, with 16 bits being loadedduring each write cycle. SCLK, SDATA and FSYNC are usedto load the word into the AD9835. When FSYNC is taken low,the AD9835 is informed that a word is being written to thedevice. The first bit is read into the device on the next SCLKfalling edge with the remaining bits being read into the deviceon the subsequent SCLK falling edges. FSYNC frames the16 bits; therefore, when 16 SCLK falling edges have occurred,
AD9835
–11–REV. 0
FSYNC should be taken high again. The SCLK can be con-tinuous or, alternatively, the SCLK can idle high or low be-tween write operations.
When writing to a frequency/phase register, the first four bitsidentify whether a frequency or phase register is being writtento, the next four bits contain the address of the destinationregister while the 8 LSBs contain the data. Table II lists theaddresses for the phase/frequency registers while Table III liststhe commands.
Within the AD9835, 16-bit transfers are used when loading thedestination frequency/phase register. There are two modes forloading a register—direct data transfer and a deferred datatransfer. With a deferred data transfer, the 8-bit word is loadedinto the defer register (8 LSBs or 8 MSBs). However, this datais not loaded into the 16-bit data register so the destinationregister is not updated. With a direct data transfer, the 8-bitword is loaded into the appropriate defer register (8 LSBs or8 MSBs). Immediately following the loading of the defer regis-ter, the contents of the complete defer register are loaded intothe 16-bit data register and the destination register is loaded onthe next MCLK rising edge. When a destination register isaddressed, a deferred transfer is needed first, followed by adirect transfer. When all 16 bits of the defer register containrelevant data, the destination register can then be updated using8-bit loading rather than 16-bit loading, i.e., direct data trans-fers can be used. For example, after a new 16-bit word hasbeen loaded to a destination register, the defer register will alsocontain this word. If the next write instruction is to the samedestination register, the user can use direct data transfersimmediately.
When writing to a phase register, the 4 MSBs of the 16-bit wordloaded into the data register should be zero (the phase registersare 12 bits wide).
To alter the entire contents of a frequency register, four writeoperations are needed. However, the 16 MSBs of a frequencyword are contained in a separate register to the 16 LSBs. There-fore, the 16 MSBs of the frequency word can be altered inde-pendent of the 16 LSBs.
The phase and frequency registers to be used are selected usingthe pins FSELECT, PSEL0 and PSEL1 or the correspondingbits can be used. Bit SELSRC determines whether the bits orthe pins are used. When SELSRC = 0, the pins are used whilethe bits are used when SELSRC = 1. When CLR is taken high,SELSRC is set to 0 so that the pins are the default source.
Data transfers from the serial (defer) register to the 16-bit dataregister, and the FSELECT and PSEL registers, occur followingthe 16th falling SCLK edge. Transfer of the data from the 16-bitdata register to the destination register or from the FSELECT/PSEL register to the respective multiplexer occurs on the nextMCLK rising edge. Since the SCLK and the MCLK are asyn-chronous, an MCLK rising edge may occur while the data bitsare in transitional state, which will cause a brief spurious DACoutput if the register being written to is generating the DACoutput. To avoid such spurious outputs, the AD9835 containssynchronizing circuitry. When the SYNC bit is set to 1, thesynchronizer is enabled and data transfers from the serial
register (defer register) to the 16-bit data register and theFSELECT/PSEL registers occur following a two-stage pipelinedelay which is triggered on the MCLK falling edge. The pipe-line delay ensures that the data is valid when the transfer occurs.Similarly, selection of the frequency/phase registers using theFSELECT/PSEL pins is synchronized with the MCLK risingedge when SYNC = 1. When SYNC = 0, the synchronizer isbypassed.
Selecting the frequency/phase registers using the pins issynchronized with MCLK internally also when SYNC = 1 toensure that these inputs are valid at the MCLK rising edge. Iftimes t11 and t11A are met, the inputs will be at steady state atthe MCLK rising edge. However, if times t11 and t11A areviolated, the internal synchronizing circuitry will delay theinstant at which the pins are sampled, ensuring that the inputsare valid at the sampling instant.
A latency is associated with each operation. When inputsFSELECT/PSEL change value, there will be a pipeline delaybefore control is transferred to the selected register—there willbe a pipeline delay before the analog output is controlled bythe selected register. When times t11 and t11A are met, PSEL0,PSEL1 and FSELECT have latencies of six MCLK cycles whenSYNC = 0. When SYNC = 1, the latency is increased to8 MCLK cycles. When times t11 and t11A are not met, thelatency can increase by one MCLK cycle. Similarly, there is alatency associated with each write operation. If a selectedfrequency/phase register is loaded with a new word, there is adelay of 6 to 7 MCLK cycles before the analog output willchange (there is an uncertainty of one MCLK cycle regardingthe MCLK rising edge at which the data is loaded into thedestination register). When SYNC = 1, the latency will be 8 or9 MCLK cycles.
The flowchart in Figure 20 shows the operating routine for theAD9835. When the AD9835 is powered up, the part should bereset. This will reset the phase accumulator to zero so that theanalog output is at full scale. To avoid spurious DAC outputswhile the AD9835 is being initialized, the RESET bit should beset to 1 until the part is ready to begin generating an output.Taking CLR high will set SYNC and SELSRC to 0 so that theFSELECT/PSEL pins are used to select the frequency/phaseregisters and the synchronization circuitry is bypassed. A writeoperation is needed to the SYNC/SELSRC register to enablethe synchronization circuitry or to change control to theFSELECT/PSEL bits. RESET does not reset the phase andfrequency registers. These registers will contain invalid dataand should therefore be set to a known value by the user. TheRESET bit is then set to 0 to begin generating an output. Asignal will appear at the DAC output 6 MCLK cycles afterRESET is set to 0.
The analog output is fMCLK/232 × FREG where FREG is thevalue loaded into the selected frequency register. This signalwill be phase shifted by the amount specified in the selectedphase register (2 π/4096 × PHASEREG where PHASEREG isthe value contained in the selected phase register).
Control of the frequency/phase registers can be interchangedfrom the pins to the bits.
AD9835
–12– REV. 0
DATA WRITE**FREG<0> = fOUT0/fMCLK*232
FREG<1> = fOUT1/fMCLK*232
PHASEREG <3:0> = DELTA PHASE<0, 1, 2, 3>
SELECT DATA SOURCES***SET FSELECT
SET PSEL0, PSEL1INITIALIZATION*
WAIT 6 MCLK CYCLES (8 MCLK CYCLES IF SYNC = 1)
DAC OUTPUTVOUT = VREFIN*6.25*ROUT/RSET*(1 + COS(2p (FREG*fMCLK*t/232 + PHASEREG/212)))
NO
CHANGE fOUT?
YES
NO
YES
CHANGE FREG?NO
YES
CHANGE FSELECT CHANGE PHASEREG?NO
YES
CHANGE PSEL0, PSEL1
CHANGE PHASE?
Figure 20. Flowchart for AD9835 Initialization and Operation
INITIALIZATION*
CONTROL REGISTER WRITESET SLEEPRESET = 1
CLR = 1
SET SYNC AND/OR SELSRC TO 1YES
NOCONTROL REGISTER WRITE
SYNC = 1AND/OR
SELSRC = 1
WRITE INITIAL DATAFREG<0> = fOUT0/fMCLK*232
FREG<1> = fOUT1/fMCLK*232
PHASEREG<3:0> = DELTA PHASE<0, 1, 2, 3>
SET PINS OR FREQUENCY/PHASE REGISTER WRITESET FSELECT, PSEL0 AND PSEL1
CONTROL REGISTER WRITESLEEP = 0RESET = 0
CLR = 0
Figure 21. Initialization
DATA WRITE**
DEFERRED TRANSFER WRITEWRITE 8 BITS TO DEFER REGISTER
DIRECT TRANSFER WRITEWRITE PRESENT 8 BITS AND 8 BITS INDEFER REGISTER TO DATA REGISTER
WRITE ANOTHER WORD TO THISREGISTER?
WRITE A WORD TO ANOTHER REGISTER
CHANGE 8 BITS ONLYYES
CHANGE 16 BITS
NOYES
NO
Figure 22. Data Writes
SELECT DATA SOURCES***
FSELECT/PSEL PINS BEING USED?
YESSELSRC = 0
SET PINSSET FSELECT
SET PSEL0SET PSEL1
FREQUENCY/PHASE REGISTER WRITESET FSELECT
SET PSEL0SET PSEL1
SELSRC = 1
NO
Figure 23. Selecting Data Sources
AD9835
–13–REV. 0
APPLICATIONSThe AD9835 contains functions that make it suitable formodulation applications. The part can be used to performsimple modulation such as FSK. More complex modulationschemes such as GMSK and QPSK can also be implementedusing the AD9835. In an FSK application, the two frequencyregisters of the AD9835 are loaded with different values; onefrequency will represent the space frequency while the other willrepresent the mark frequency. The digital data stream is fed tothe FSELECT pin, which will cause the AD9835 to modulatethe carrier frequency between the two values.
The AD9835 has four phase registers; this enables the part toperform PSK. With phase shift keying, the carrier frequency isphase shifted, the phase being altered by an amount that isrelated to the bit stream being input to the modulator. Thepresence of four shift registers eases the interaction neededbetween the DSP and the AD9835.
The AD9835 is also suitable for signal generator applications.With its low current consumption, the part is suitable forapplications in which it can be used as a local oscillator.
Grounding and LayoutThe printed circuit board that houses the AD9835 should bedesigned so that the analog and digital sections are separatedand confined to certain areas of the board. This facilitates theuse of ground planes which can be separated easily. A minimumetch technique is generally best for ground planes as it gives thebest shielding. Digital and analog ground planes should only bejoined in one place. If the AD9835 is the only device requiringan AGND to DGND connection, then the ground planesshould be connected at the AGND and DGND pins of theAD9835. If the AD9835 is in a system where multiple devicesrequire AGND to DGND connections, the connection shouldbe made at one point only, a star ground point that should beestablished as close as possible to the AD9835.
Avoid running digital lines under the device as these will couplenoise onto the die. The analog ground plane should be allowedto run under the AD9835 to avoid noise coupling. The powersupply lines to the AD9835 should use as large a track as ispossible to provide low impedance paths and reduce the effectsof glitches on the power supply line. Fast switching signalssuch as clocks should be shielded with digital ground to avoidradiating noise to other sections of the board. Avoid crossoverof digital and analog signals. Traces on opposite sides of theboard should run at right angles to each other. This will reducethe effects of feedthrough through the board. A microstriptechnique is by far the best but is not always possible with adouble-sided board. In this technique, the component side ofthe board is dedicated to ground planes while signals are placedon the other side.
Good decoupling is important. The analog and digital suppliesto the AD9835 are independent and separately pinned out tominimize coupling between analog and digital sections of thedevice. All analog and digital supplies should be decoupled toAGND and DGND respectively with 0.1 µF ceramic capacitorsin parallel with 10 µF tantalum capacitors. To achieve the bestfrom the decoupling capacitors, they should be placed as close
as possible to the device, ideally right up against the device. Insystems where a common supply is used to drive both theAVDD and DVDD of the AD9835, it is recommended that thesystem’s AVDD supply be used. This supply should have therecommended analog supply decoupling between the AVDDpins of the AD9835 and AGND and the recommended digitalsupply decoupling capacitors between the DVDD pins andDGND.
Interfacing the AD9835 to MicroprocessorsThe AD9835 has a standard serial interface that allows the partto interface directly with several microprocessors. The deviceuses an external serial clock to write the data/control informa-tion into the device. The serial clock can have a frequency of20 MHz maximum. The serial clock can be continuous or itcan idle high or low between write operations. When data/control information is being written to the AD9835, FSYNCis taken low and held low while the 16 bits of data are beingwritten into the AD9835. The FSYNC signal frames the 16 bitsof information being loaded into the AD9835.
AD9835-to-ADSP-21xx InterfaceFigure 24 shows the serial interface between the AD9835 andthe ADSP-21xx. The ADSP-21xx should be set up to operatein the SPORT Transmit Alternate Framing Mode (TFSW = 1).The ADSP-21xx is programmed through the SPORT controlregister and should be configured as follows: Internal clockoperation (ISCLK = 1), Active low framing (INVTFS = 1),16-bit word length (SLEN = 15), Internal frame sync signal(ITFS = 1), Generate a frame sync for each write operation(TFSR = 1). Transmission is initiated by writing a word to theTx register after the SPORT has been enabled. The data isclocked out on each rising edge of the serial clock and clockedinto the AD9835 on the SCLK falling edge.
ADSP-2101/ADSP-2103 AD9835
TFS
DT
SCLK
FSYNC
ADDITIONAL PINS OMITTED FOR CLARITY
SDATA
SCLK
Figure 24. ADSP-2101/ADSP-2103-to-AD9835 Interface
AD9835-to-68HC11/68L11 InterfaceFigure 25 shows the serial interface between the AD9835 andthe 68HC11/68L11 microcontroller. The microcontroller isconfigured as the master by setting bit MSTR in the SPCR to 1and, this provides a serial clock on SCK while the MOSI outputdrives the serial data line SDATA. Since the microcontrollerdoes not have a dedicated frame sync pin, the FSYNC signal isderived from a port line (PC7). The setup conditions for cor-rect operation of the interface are as follows: the SCK idles highbetween write operations (CPOL = 0), data is valid on the SCKfalling edge (CPHA = 1). When data is being transmitted to theAD9835, the FSYNC line is taken low (PC7). Serial data fromthe 68HC11/68L11 is transmitted in 8-bit bytes with only eight
AD9835
–14– REV. 0
falling clock edges occurring in the transmit cycle. Data istransmitted MSB first. In order to load data into the AD9835,PC7 is held low after the first eight bits are transferred and asecond serial write operation is performed to the AD9835. Onlyafter the second eight bits have been transferred should FSYNCbe taken high again.
68HC11/68L11 AD9835
PC7
MOSI
SCK
SDATA
SCLK
FSYNC
ADDITIONAL PINS OMITTED FOR CLARITY
Figure 25. 68HC11/68L11-to-AD9835 Interface
AD9835-to-80C51/80L51 InterfaceFigure 26 shows the serial interface between the AD9835 andthe 80C51/80L51 microcontroller. The microcontroller is oper-ated in Mode 0 so that TXD of the 80C51/80L51 drives SCLKof the AD9835 while RXD drives the serial data line SDATA.The FSYNC signal is again derived from a bit programmablepin on the port (P3.3 being used in the diagram). When data isto be transmitted to the AD9835, P3.3 is taken low. The80C51/80L51 transmits data in 8-bit bytes thus, only eightfalling SCLK edges occur in each cycle. To load the remainingeight bits to the AD9835, P3.3 is held low after the first eightbits have been transmitted and a second write operation is initi-ated to transmit the second byte of data. P3.3 is taken highfollowing the completion of the second write operation. SCLKshould idle high between the two write operations. The 80C51/80L51 outputs the serial data in a format which has the LSBfirst. The AD9835 accepts the MSB first (the 4 MSBs being thecontrol information, the next 4 bits being the address while the8 LSBs contain the data when writing to a destination register).Therefore, the transmit routine of the 80C51/80L51 must takethis into account and rearrange the bits so that the MSB is out-put first.
80C51/80L51 AD9835
P3.3
RXD
TXD
SDATA
SCLK
FSYNC
ADDITIONAL PINS OMITTED FOR CLARITY
Figure 26. 80C51/80L51 to AD9835 Interface
AD9835-to-DSP56002 InterfaceFigure 27 shows the interface between the AD9835 and theDSP56002. The DSP56002 is configured for normal modeasynchronous operation with a Gated internal clock (SYN = 0,GCK = 1, SCKD = 1). The frame sync pin is generated inter-nally (SC2 = 1), the transfers are 16 bits wide (WL1 = 1, WL0= 0) and the frame sync signal will frame the 16 bits (FSL = 0).
The frame sync signal is available on pin SC2 but, it needs to beinverted before being applied to the AD9835. The interface tothe DSP56000/DSP56001 is similar to that of the DSP56002.
DSP56002 AD9835
SC2
STD
SCK
SDATA
SCLK
FSYNC
ADDITIONAL PINS OMITTED FOR CLARITY
Figure 27. AD9835-to-DSP56002 Interface
AD9835 Evaluation BoardThe AD9835 Evaluation Board allows designers to evaluate thehigh performance AD9835 DDS Modulator with a minimum ofeffort.
To prove that this device will meet the user’s waveform synthe-sis requirements, the user only requires a 5 V power supply, anIBM-compatible PC and a spectrum analyzer along with theevaluation board. The evaluation setup is shown below.
The DDS Evaluation kit includes a populated, tested AD9835printed circuit board along with the software that controls theAD9835 in a Windows® environment.
AD9835.EXE
IBM-COMPATIBLE PC
PARALLEL PORTCENTRONICS
PRINTER CABLE
AD9835 EVALUATIONBOARD
Figure 28. AD9835 Evaluation Board Setup
Using the AD9835 Evaluation BoardThe AD9835 Evaluation kit is a test system designed to simplifythe evaluation of the AD9835. Provisions to control the AD9835from the printer port of an IBM-compatible PC are includedalong with the necessary software. An application note is alsoavailable with the evaluation board which gives information onoperating the evaluation board.
Prototyping AreaAn area is available on the evaluation board where the user canadd additional circuits to the evaluation test set. Users maywant to build custom analog filters for the output or add buffersand operational amplifiers to be used in the final application.
XO vs. External ClockThe AD9835 can operate with master clocks up to 50 MHz. A50 MHz oscillator is included on the evaluation board. How-ever, this oscillator can be removed and an external CMOSclock connected to the part, if required.
Power SupplyPower to the AD9835 Evaluation Board must be provided ex-ternally through the pin connections. The power leads should betwisted to reduce ground loops.
Windows is a registered trademark of Microsoft Corporation.
AD9835
–15–REV. 0
C10.1mF
DVDD AVDD
C20.1mF
4 15
DVDD AVDD 16
2
3
1
14
COMP
REFIN
REFOUT
FSADJUST
IOUT
AVDD
C310nF
REFIN
C410nF
LK4
R53.9kV
IOUT
C810mF
C70.1mF
DVDDJ2 J3
C90.1mF
C1010mF
AVDD
R6300V
DGND AGND
5 13
11
12
10
6
9
8
7
MCLK
FSELECT
PSEL0
PSEL1
FSYNC
SDATA
SCLK16
14
9
20
11
6
4
DVDD
C60.1mF
1 10 19
U2
J1
SCLK
SDATA
FSYNC
R310kV
R110kV
R210kVPSEL1
PSEL0
FSELECT
LK1
LK2
LK3
SW DVDD
MCLK
R450V
DGND
DVDD
OUT
DVDD
C50.1mF
U3
SCLKSDATA
FSYNC
1
2
34
5
67
89
10
1112
13
1415
1617
18
1920
21
2223
242526
2728
29
3031
3233
34
3536
U1AD9835
XTAL1
Figure 29. Evaluation Board Layout
Integrated CircuitsXTAL1 OSC XTAL 50 MHzU1 AD9835 (16-Lead TSSOP)U2 74HCT244 Buffer
CapacitorsC1, C2 0.1 µF Ceramic Chip CapacitorC3, C4 10 nF Ceramic CapacitorC5, C6, C7, C9 0.1 µF Ceramic CapacitorC8, C10 10 µF Tantalum Capacitor
ResistorsR1–R3 10 kΩ ResistorR4 50 Ω ResistorR5 3.9 kΩ ResistorR6 300 Ω Resistor
LinksLK1–LK3 Three Pin LinkLK4 Two Pin Link
SwitchSW End Stackable Switch (SDC Double
Throw)
SocketsMCLK, PSEL0, Subminiature BNC ConnectorPSEL1, FSELECT,IOUT, REFIN
ConnectorsJ1 36-Pin Edge ConnectorJ2, J3 PCB Mounting Terminal Block
AD9835
–16– REV. 0
OUTLINE DIMENSIONSDimensions shown in inches and (mm).
C33
09–8
–7/9
8P
RIN
TE
D IN
U.S
.A.
16-Lead Thin Shrink Small Outline Package (TSSOP)(RU-16)
16 9
81
0.201 (5.10)0.193 (4.90)
0.25
6 (6
.50)
0.24
6 (6
.25)
0.17
7 (4
.50)
0.16
9 (4
.30)
PIN 1
SEATINGPLANE
0.006 (0.15)0.002 (0.05)
0.0118 (0.30)0.0075 (0.19)
0.0256(0.65)BSC
0.0433(1.10)MAX
0.0079 (0.20)0.0035 (0.090)
0.028 (0.70)0.020 (0.50)
8°0°
128
ANEXO E
CALCULO DEL LARGO DE
UN MEDIO DIPOLO
129
Para determinar el largo el medio dipolo utilizados en hielos temperados, es
necesario conocer las velocidades de las distancias sectores del glaciar, que
depende de la permisividad dieléctrica relativa del hielo.
Para glaciares temperados Marcharet (1993), midieron velocidades de
161±6.9 segm
μ, en zonas de ablación de glaciares en la ex. URSS.
Aplicar una permisividad teórica a glaciares temperados como los existentes
en Chile, puede generar alguna diferencias significativas de velocidad. En las
actuales construcciones de dipolos se considera (ver figura E1):
Aire con una velocidad de propagación de segm
μ 300 de una onda
electromagnética.
Nieve superficial con una velocidad de propagación de segm
μ 082 .
Hielo con una velocidad de propagación de segm
μ 611 .
130
Figura E1 Velocidades de propagación de la onda electromagnética, depende del
medio físico por el que viaja.
4λ
=L Ecuación E1
fvc ⋅== λ Ecuación E2
131
Reemplazando ecuación E1 en E2.
fLc ⋅= 4 Ecuación E3
Luego el tamaño de medio dipolo es:
fcL
4= Ecuación E4
Reemplazando para la velocidad de propagación de una onda
electromagnética que viaja por medio del aire se obtiene:
ffL 75
4300
== Ecuación E5
Si las antenas transmisora y receptora al momento de realizar las
mediciones son ubicadas sobre los trineos arrastrados por la mototobogan, es
necesario considerar la velocidad de propagación de la onda en la nieve superficial,
ecuación E6.
ffL 52
4208
== Ecuación E6
132
fvL i
4= Ecuación E6
Por medio de la ecuación E6, se determina el largo de medio dipolo.
Donde:
L : Largo del medio dipolo (mts).
iv : Velocidad de propagación de la onda de radar en un medio (segm
μ).
f : Frecuencia del sistema (Mhz).
133
ANEXO F
PROGRAMA PARA ADQUISICIÓN DE
DATOS MEDIANTE TARJETA DE
SONIDO
134
import javax.swing.*;
import java.awt.*;
import java.awt.event.*;
import java.io.*;
import javax.sound.sampled.*;
public class AudioRecorder02 extends JFrame
AudioFormat audioFormat;
TargetDataLine targetDataLine;
final JButton captureBtn =
new JButton("Capture");
final JButton stopBtn = new JButton("Stop");
final JPanel btnPanel = new JPanel();
final ButtonGroup btnGroup = new ButtonGroup();
final JRadioButton aifcBtn =
new JRadioButton("AIFC");
final JRadioButton aiffBtn =
new JRadioButton("AIFF");
final JRadioButton auBtn =//selected at startup
new JRadioButton("AU",true);
final JRadioButton sndBtn =
new JRadioButton("SND");
final JRadioButton waveBtn =
135
new JRadioButton("WAVE");
public static void main( String args[]) throws Exception
new AudioRecorder02();
public AudioRecorder02()//constructor
captureBtn.setEnabled(true);
stopBtn.setEnabled(false);
captureBtn.addActionListener(
new ActionListener()
public void actionPerformed(
ActionEvent e)
captureBtn.setEnabled(false);
stopBtn.setEnabled(true);
captureAudio();
136
);//end addActionListener()
stopBtn.addActionListener(
new ActionListener()
public void actionPerformed(
ActionEvent e)
captureBtn.setEnabled(true);
stopBtn.setEnabled(false);
targetDataLine.stop();
targetDataLine.close();
//end actionPerformed
//end ActionListener
);//end addActionListener()
getContentPane().add(captureBtn);
getContentPane().add(stopBtn);
btnGroup.add(aifcBtn);
btnGroup.add(aiffBtn);
btnGroup.add(auBtn);
btnGroup.add(sndBtn);
btnGroup.add(waveBtn);
//Add the radio buttons to the JPanel
btnPanel.add(aifcBtn);
137
btnPanel.add(aiffBtn);
btnPanel.add(auBtn);
btnPanel.add(sndBtn);
btnPanel.add(waveBtn);
//Put the JPanel in the JFrame
getContentPane().add(btnPanel);
//Finish the GUI and make visible
getContentPane().setLayout(new FlowLayout());
setTitle("Copyright 2003, R.G.Baldwin");
setDefaultCloseOperation(EXIT_ON_CLOSE);
setSize(300,120);
setVisible(true);
//end constructor
private void captureAudio()
try
audioFormat = getAudioFormat();
DataLine.Info dataLineInfo =
new DataLine.Info(
TargetDataLine.class,
audioFormat);
targetDataLine = (TargetDataLine)
AudioSystem.getLine(dataLineInfo);
138
new CaptureThread().start();
catch (Exception e)
e.printStackTrace();
System.exit(0);
//end captureAudio method
private AudioFormat getAudioFormat()
float sampleRate = 8000.0F;
//8000,11025,16000,22050,44100
int sampleSizeInBits = 16;
//8,16
int channels = 1;
//1,2
boolean signed = true;
//true,false
boolean bigEndian = false;
//true,false
return new AudioFormat(sampleRate,
sampleSizeInBits,
channels,
signed,
bigEndian);
//end getAudioFormat
139
class CaptureThread extends Thread
public void run()
AudioFileFormat.Type fileType = null;
File audioFile = null;
if(aifcBtn.isSelected())
fileType = AudioFileFormat.Type.AIFC;
audioFile = new File("junk.aifc");
else if(aiffBtn.isSelected())
fileType = AudioFileFormat.Type.AIFF;
audioFile = new File("junk.aif");
else if(auBtn.isSelected())
fileType = AudioFileFormat.Type.AU;
audioFile = new File("junk.au");
else if(sndBtn.isSelected())
fileType = AudioFileFormat.Type.SND;
audioFile = new File("junk.snd");
else if(waveBtn.isSelected())
fileType = AudioFileFormat.Type.WAVE;
audioFile = new File("junk.wav");
//end if
try
targetDataLine.open(audioFormat);
targetDataLine.start();
140
AudioSystem.write(
new AudioInputStream(targetDataLine),
fileType,
audioFile);
catch (Exception e)
e.printStackTrace();
//end catch
//end run
//end inner class CaptureThread
//end outer class AudioRecorder02.java
El modo de ejecutar el programa se observa en la figura F1.
Figura F1 Ejecución del programa
141
ANEXO G
EFECTO DOPPLER
142
Este efecto consiste en la variación de la frecuencia de la señal recibida
respecto a la frecuencia emitida debido a la velocidad relativa entre emisor y
receptor. La expresión que relaciona estas frecuencias es la ecuación G1.
transmisortransmisorseñal
receptorseñalreceptor f
VVVV
f ⋅−
−= Ecuación G1
Donde:
receptorf : Frecuencia de la señala recibida por el receptor.
transmisorf : Frecuencia de la señala emitida por el transmisor.
señalV : Velocidad de propagación de la señal.
receptorV : Velocidad de transacción del receptor.
transmisorV : Velocidad de transacción del transmisor.
Considerando que el mototobogan se desplaza a una velocidad de 10 Km/h,
y la parte transmisora como receptora a la misma velocidad, se obtiene:
143
1=−−
transmisorseñal
receptorseñal
VVVV
Ecuación G2, Velocidad del receptor
igual a velocidad del transmisor.
transmisorreceptor ff = Ecuación G3.
Como la velocidad de la mototobogan es baja en comparación con la
velocidad de la señal, y la velocidad del transmisor es igual al receptor, el efecto
doppler no afecta a las mediciones. La frecuencia adquirida por el receptor
depende sólo de la frecuencia del transmisor. Ecuación G3.
![VISSIM Lab Assignment_Final[1]](https://img.dokumen.tips/doc/110x75/55cf9aa0550346d033a2a24a/vissim-lab-assignmentfinal1.jpg)
