Detector de valori maxime pozitive

- exemplu de proiectare -

Presupunem ca se doreste obtinerea unui detector de varf cu urmatoarele date de proiectare: ♦ Semnal de intrare: ui in gama: 0÷4 V; ♦ Sarcina la iesire 4Ω; ♦ Rezistenta de intrare ri>20 KΩ; ♦ Rezistenta de iesire ro<0.2 Ω ♦ Timp minim de stocare a informatiei 250ms ♦ Viteza maxima de crestere a semnalului de intrare 50 V/ms

1. Forme de unda

Conforma datelor de proiectare circuitul va raspunde unui semnal aleator de intrare de

tipul celui din Fig. 1-a ca in Fig 1-b.

Fig. 1 – O posibila forma de unda pentru tensiunea de intrare a circuitului detector de virf si

tensiunea de iesire corespunzatoare .

2. Schema implementarii propuse. Functionare O posibila schema bloc a detectorului de virf este prezentata in fig.2.

2

Fig. 2 - Schema bloc a implementarii propuse.

Functionarea circuitului

Se pot distinge urmatoarele moduri de functionare:

- Tensiunea de intrare mai mica decat tensiunea pe condensator (uin< uc).

In acest caz A1 este guvernat de bucla locala de reactie negativa inchisa prin D1 (se evita

saturarea etajului de iesire al AO catre valorea negativa a sursei de alimentare, eventualitate

care ar aconduce la micsorarea timpului de raspuns al circuitului). Tensiuna pe C este constanta

(D2 blocata) si ea este accesibila la iesire prin intermediul repetorului cu A2. Rezistenta R are

rolul limitarii curentilor ce se inchid intre etajele finale ale A1 si A2.

- Tensiunea de intrare mai mare decat tensiunea pe condensator (uin> uc).

In acest caz A1 este prins intr-o bucla globala de reactie negativa (A2, D2, R) – dioda D1

blocata. Existenta acestei bucle globale de reactie negativa are ca efect tendinta de egalare a

tensiunii uin de catre tensiunea uc.

Pentru ambele situatii de functionare rezistenta de intrare in circuit este data de A1 iar cea

de iesire de A2. Timpul de mentinere nealterata a informatiei la iesire este dat de valoarea lui C

si de urmatorii curenti:

- curentul de pierderi al condensatorului;

- curentul din intrarea ninversoare a A2;

- curentul rezidual al diodei D2.

3. Proiectarea de detaliu a circuitului

Algoritmul de proiectare propus in continuare detaliaza schema electrica a fiecaruia din

cele doua blocuri componente din fig.2 (A1 si A2) tinind seama de: (I) datele de proiectare; (ii)

conditiile de interfatare intre blocurile componente ale schemei functionale din fig.2.

3

3.1. Proiectarea amplificatorului A1

O implementare posibila (cu dispozitive discrete) a amplificatorului A1 din Fig. 2 este

prezentata in Fig. 3. Acest circuit are o retea de reactie negativa Serie-Paralel, amplificare in

bucla deschisa foarte mare, impedanta de intrare aproximativ 5MΩ.

Amplificatorul de baza este compus din trei etaje polarizate prin intermediul unor surse de

c.c. dupa cum urmeaza:

- Q1+Q2 etaj diferential de intrare (polarizat de sursa de curent constant: Q3+R7);

- Q4 etaj intermediar (de castig in tensiune), EC (polarizat de Q5);

- Q6 etaj de iesire, repetor pe emitor (polarizat de sursa de curent: Q7 + D1,2 + R5).

Fig. 3 - Schema electrica a amplificatorului A1.

Detalii de proiectare

Tranzistoarele din etajul diferential de intrare Q1,2 vor functiona in mod simetric la un

curent mai mic decat IDSS/2 (Q1, Q2, Q3 se aleg de tip BF256 cu parametri de catalog

IDSS=6…10mA, VT = -1…-3V, VDSmax = 30V) pentru a putea permite maximum excursiei asimetrice

in curent intre tranzistoare.

Suma curentilor de drena ai Q1,2 este:

I I ID D D1 2 3+ = (1)

Curentul ID3 este dat de ecuatiiile:

I VRDGS

33

7= −

(2)

4

si I I VVD DSSGS

T3 3

32

1= −

(3)

Presupunind pentru parametri IDSS, VT valorile tipice: IDSS = 8mA respectiv VT = -2V rezulta ID3 =

2mA. In cazurile cele mai defavorabile avem:

(IDSS=6mA, VT=-3V) ⇒ ID3 ≈ 1.6mA

(IDSS=10mA, VT=-1V) ⇒ ID3 ≈ 2.8mA

deci intotdeuna tranzistoarele de intrare Q1,2 vor functiona la un curent static de drena mai mic

decat IDSS /2.

Curentul prin Q1 este dat de relatia:

I VRDBE

14

2= (4)

Alegem Q4 de tip BC 177 (pnp de mica putere) la care, conform curbelor de catalog, VBE =

0.5…0.7V pentu IC = 10mA (la t = 25°C). Tinanad sema de toleranta lui R2 (5%) putem determina:

ID1min=0.8mA; ID1max=1.2mA rezultand intotdeauna un curent nenul prin Q2.

Curentul prin Q4 est IC4 ≈ IDSS5 (BF256, IDSS5= 6…10mA).

Compensarea functionarii nesimetrice a Q1, Q2 se va face prin R1. Alegem R1=1KΩ (20%)

deoarece in cel mai defavorabil caz (R1min, ID3min) se poate compensa o tensiune de 1.12V (mai

mare decat diferenta (VGS1- VGS2)max=0.8V.

Dioda D asigura functionarea Q1, Q2 la aproximativ aceeasi tensiune VDS.

Curentul static prin Q6, Q7 va fi ales suficient de mare astfel incat sa avem un β stabil

pentru tranzistoare iar curentul prin circuitul de sarcina sa nu scoata din RAN aceasta pereche. In

acest caz particular circuitul va debita numai curenti pozitivi, si nu exista posibilitatea blocarii lui

Q6.

3.2. Evaluarea IC6max. Dimensionarea capacitorului de memorare

Circuitul sarcina pentru A1 este (conform schemai bloc din fig.2) ansamblul format din

dioda D2 si capacitorul C. Este necesara evaluarea capacitatii acestuia.

Asa cum am aratat in sectiunea 1, este de dorit ca diodele D1,2 sa aiba curenti reziduali cat

mai mici. In consecinta alegem D1, D2 diode picoamperice de tip DP450 avand curent rezidual

I0=100-600pA. De asemenea, in scopul minimizarii variatiei tensiunii la bornele condensatorului

pe perioada de memorare, amplificatorul A2 va avea tranzistoarele din etajul de intrare MOS sau

TEC-J. Pentru TEC-J BF256 curentii de poarta sunt cuprinsi in domeniul 2-200nA. Condesatorul

C va fi cu Ta pentru a avea pierderi mici (tipic 100nA-500nA).

5

In consecinta, in cel mai defavorabil caz avem un curent total de pierderi (ITp) de circa

700nA. Acest curent va determina pe durata stocarii informatiei (ts = 250ms) o variatie a tensiunii

la bornele condensatorului:

CIt

u TpsC

⋅≅∆ (5)

Pentru gama de tensiuni ce vor fi stocate de catre C o eroare de 1% la cap de scala

insemna 0.04V. Efectul curentilor de pierderi pe durata ts asupra lui C trebuie sa fie mai mic de

0.004V, deci |∆uC| ≈ (ts ITp)/C < 0.004V. Rezulta C>4.4uF. Alegem C = 5.6uF(±10%) pentru

siguranta. Curentul maxim dat de Q6 din etajul final pentru un semanal cu viteza de crestere de

50V/ms este dat de:

max7max6 cc IdtdUCI += (6)

Deci pentru datele de proiectare in cel mai defavorabil caz ICmax=.315A (alegand pentru Ic7 o

valoare nominala de 10mA). Alegem Q6 tip BD 615 (tranzistor Darlington β=500-1200, Icmax=6A,

Pdmax=7W ) pentru a nu influenta prin curent de baza etajul anterior (Ibmax=.3/500=.6mA<<Ic4). In

cel mai defavorabil caz acest tranzistor disipa .3AX7V=2.1W (in interiorul ariei de securitate).

R4 se alege astfel incat sa protejeze Q6 in cazul unui scurtcircuit accidental la iesire

(limitarea curentului la o valoare <4A pentru un scurcircuit la sursa de alimetare de -3V). Alegem

R4= 3.3Ω (20%) si in cel mai defavorabil caz avem Ic6sc=10V/3.3Ω=3.8A < Icmax=6A.

3.3 Amplificatorul A2

Pentru acest etaj se poate utiliza schema anterioara dar etajul final se va dimensiona pentru

sarcina rezistiva impusa ca data de proiectare.

OBSERVATII

1. Circuitele A1 si A2 se vor analiza conform algoritmilor de analiza DCEII si se vor

determina:

- PSF-urile complete pentru dispozitive; se verifica plasarea PSF-urilor tranzistoarelor in regimul

dorit (in cele mai defavorabile cazuri de functionare si pentru cele mai defavorabile valori ale

parametrilor de catalog);

- marimile de semnal mic: Ri, R0, av, Av. Se va urmari prin proiectare obtinerea unei transmisii

pe bucla T>10.000.

2. Stabilizatoarele de tensiune ce vor alimenta montajul vor ingloba circuitul specializat

BA723 cu tranzistoare regulatoare externe (se poate folosi schema din fig.3 pag. 83 a catalogului

de circuite integrate analogice produs de IPRS).

6

CONTINUTUL MINIM AL PROIECTULUI

1. Schema bloc a circuitului.

2. Schema electrica de detaliu si calculele de dimensionare pentru fiecare din blocurile

componente ale schemei.

• Se vor prezenta schemele electrice (cu elementele numerotate si valorile sau tipul

componentelor). Pentru fiecare componenta va fi justificata alegerea valorii (sau tipului) pe

baza relatiilor de dimensionare disponibile.

• Componentele pasive vor avea valori STANDARD (se va preciza si tipul constructiv al

componentei - de exemplu, pentru rezistoare, RBC, RPM, etc.). Dispozitivele

semiconductoare vor fi de catalog.

• Pentru TOATE componentele se demonstreaza prin calcul functionarea sigura (nedistructiva).

De exemplu, pentru orice tranzistor bipolar se va arata ca nu se depasesc valorile maxime

admisibile: ICMAX, VCEMAX, PdMAX, etc. .

• De asemenea se va demonstra prin calcul atingerea parametrilor functionali impusi in tema de

proiectare.

OPTIONAL (…dar recomandat)

3. Simularile PSPICE (fisierele .CIR, forme de unda, puncte statice de functionare, etc.)