第二章 C54XX的硬件结构

第一节 C54XX 的组成

一、 C5410A 的两种封装形式（ 144p) C54X 是低功耗、高性能的定点 DSP 芯片，采用改进的哈佛结构

C54 引脚说明：

（ 1）地址线： A22 （ MSB ） -A0 （ LSB ）， 23 根， 8M 的寻址空间， I/O/Z

（ 2）数据线： D15-D0 ， 16 根， I/O/Z

（ 3）初始化、中断和复位信号： 8根（ 4）多处理信号： 2根（ 5）存储器控制信号： 11根（ 6）时钟信号： 7根（ 7）多通道缓冲串行接口： 18根（ 8）主机接口信号： 20根（ 9）电源： 4根（ 10 ）仿真与测试： 7根

二、 C54X 的内部硬件结构 C54X 采用修正的哈佛结构和八条总线，使处理器的性能大大提高。 * 同时访问程序存储器和数据存储器 在一个周期内，可进行三次读操作和一次写操作 * 数据可在程序存储器和数据存储器之间进行传送 * 包括管理中断、重复操作和函数调用的控制机制

C54X 的内部硬件结构包括以下单元：

1， CPU

2 ，内部总线结构： 四条程序 /数据总线和四条地址总线

3，特殊功能寄存器： 26个 位于一个具有特殊功能的 CPU 映射存储区内

4 ，数据存储器： 双访问 RAM （ DARAM ）：一个指令周期进行两次存取操作 单访问 RAM （ DARAM ）：一个指令周期进行一次存取操作 不同型号的 C54 的 DARAM 和 DARAM 的容量和存取速度是不同的

5，程序存储器： 片内 ROM 、双访问 RAM （ DARAM ）、单访问 RAM （ DARAM ）、双访问和单

访问可 共享的 RAM 大部分 C54X 的 DSP 可寻址 64K 字程序存储器空间

6， I/O 端口： 两个通用 I/O 端口 /BIO 和 XF 可对主机通信并行接口和同步串行接口进行配置 可扩展外部 I/O ，须加缓冲和锁存电路

7，主机通信接口（ HPI ）： 8 ，串行接口： 含 4类串行接口

9 ，定时器： 带 4位予定标器的 16位定时器，通过编程实现停止、重启动、复位和禁止 10 ，中断系统 含硬件中断和软件中断

三、总线结构 1 ，程序总线（ PB）： 从程序存储器中取指令代码和立即操作数

2，三条数据总线（ CB、 DB 和 EB ） 将 CPU 、数据地址产生逻辑、程序地址产生逻辑、片上外设及数据存储器

连 在一起 * CB 和 DB 传送从数据存储器读取的操作数 * ED 传送写到存储器的数据 3 ，四条地址总线（ PAB 、 CAB 、 DAB 和 EAB ）： 传送执行指令所需的地址

第二节 中央处理器（ CPU ）

C54X 的 DSP 的 CPU 的基本组成如下： * 40 位算术逻辑单元（ ALU ）； * 2 个 40 位累加器寄存器； * 提供一个 16-31 位的桶式移位器； * 乘法器 /加法器单元； * 16 位的临时寄存器（ T）； * 16 位的状态转移寄存器（ TRN ）； * CPU 的状态和控制寄存器； * 比较、选择和存储单元（ CSSU ）； * 指数编码器

一、 CPU 状态和控制寄存器

C54X 的 DSP 有三个状态和控制寄存器： 状态寄存器 0（ ST0 ） 状态寄存器 1（ ST1 ） 处理器工作模式状态寄存器（ PMST ）

*ST0 和 ST1 中包含各种工作条件和工作方式的状态 *PMST 中包含存储器的设置状态及控制信息

1 ，状态寄存器 ST0 和 ST1 ST0 和 ST1 寄存器的各位可以使用 SSBX 和 RSBX 指令来设置和清除 * 符号扩展模式可以使用 SSBX 1 ， SXM来设置 可以使用 RSBX 1 ， SXM来复位 * ARP 、 DP 和 ASM 位可以使用带短立即数的 LD加载 * ASM 和 DP段也可以使用 LD指令加载数据存储器的值

ARP: 复位 =0 ，辅助寄存器（ AR）指针 TC ：复位 =1 ，测试 /控制标志位 C ：复位 =1 ，进位标志位OVA ：复位 =0 ，累加器 A的溢出标志位OVB ：复位 =0 ，累加器 BB的溢出标志位 DP ：复位 =0 ，数据存储器页面指针

BRAF ：复位 =0 ，块重复操作标志 CPL ：复位 =0 ，相对直接寻址编译器模式位 XF ：复位 =1 ， XF 引脚状态位 HM ：复位 =0 ，保持模式位INTM ：复位 =1 ，中断模式位 0 ：复位 =0 ，此位总是为 0 OVM ：复位 =0 ，溢出方式位 SXM ：复位 =1 ，符号扩展方式位 C16 ：复位 =0 ，双 16 位 /双精度算术模式位FRCT ：复位 =0 ，小数方式位CMPT ：复位 =0 ，修改模式位 SAM ：复位 =0 ，累加器移位模式位

2 ，处理器工作模式状态（ PMST ）寄存器 PMST 寄存器由存储器映射寄存器指令进行加载

IPTR ：复位 =1FFHh,中断向量指针 MP/MC ：复位 = 为 MP/MC 引脚的状态，微处理器 /微计算机模式位 OVLY：复位 =0 ， RAM 重叠位 AVIS ：复位 =0 ，地址可见性模式位 DROM ：复位 =0 ，数据 ROM 位CLKOFF ：复位 =0 ， CLOCKOUT 时钟输出关 SUML ：复位 = 无效（ N/A ），乘法饱和模式位 SST ：复位 = 无效（ N/A ），存储饱和位

**举例（ p40) 实例 3-1 实例 3-2

二、算术逻辑单元（ ALU ）

1 ， ALU 的输入 * X 输入端的数据 （ 1）移位器的输出 （ 2）数据总线（ DB）数据存储器的操作数 * Y 输入端的数据 （ 1）累加器 A 或 B 中的数据 （ 2）数据总线（ CB）的数据存储器的操作数 （ 3） T 寄存器总的数据

*当一个 16位数据存储器操作数通过数据总线（ CB或 DB ）加到 40 位 ALU 的 输入

端时， 40 位 ALU 将按照如下方式之一进行处理： （ 1）如果第 15位～第 0位包含数据存储器操作数时，则当状态寄存器 ST

1 的 位 SXM=0 时，第 39 位～第 16位以 0填充；当 SXM=1 时，第 39 位～第 16位进行符号扩展

（ 2）如果第 31位～第 16位包含数据存储器操作数时，则当状态寄存器 ST1 的 位 SXM=0 时，第 39 位～第 32位以 0填充；当 SXM=1 时，第 39 位～第32位进行符号扩展

2 ，溢出处理 当状态寄存器 ST1 的 OVM 置 1时， ALU 的饱和逻辑被使能 当一个结果产生溢出时，将按如下方法进行处理： （ 1）如果 OVM=0, 则累加器不进行修改，直接加载 ALU 的结果 （ 2）如果 OVM=1 ，则根据溢出的方向，累加器加载最大正 32位值（ 00 7F

FF FFFFh)或最小的负 32 位值（ FF 8000 0000h) （ 3）目的累加器设置状态寄存器 ST0 的溢出标志位（ OVA/OVB) ，并且一定保

持到下面的 事件发生： # 执行一次复位 # 一个条件指令（如转移÷返回÷调用或执行）在溢出条件下被执

行 # 溢出标志位（ OVA/OVB ）被删除

3 ，进位位

4，双 16 位模式

三 ,累加器 A和 B

1, 保存累加器的内容 用户可以用 STH 、 STL 、 STLM 和 SACCD等指令或者用并行存储指令，将累

加器 的内容放到数据存储器中 * 将累加器的高 16位的数据存到数据存储器（问题 1 ） * 将累加器的低 16位的数据存到数据存储器（问题 2 ）

* 举例 实例 3-3 （ p43)

2, 累加器移位和循环操作

3 ，饱和处理累加器内容

4 ，专用指令

四、桶形位移器

1 ，桶形位移器作用 用来为输入数据定标

2，桶形位移器的连接

3，桶形位移器的操作

七、指数编码器 指数编码器是一个专用硬件

第三节 存储器和 I/O 空间

一、 C54 DSP 存储器概述 1 ， C54 DSP 总共具有 192K 字 16 位的存储空间 程序存储器 64K ，数据存储器 64K ， I/O 64K 2 ， C54 DSP 片内还有 26个映射到数据存储空间的 CPU 寄存器和外设寄存器

3 ，在一个机器周期内，执行四个并行存储器操作：一次取指、读取两个操作数和写 一个操作数

二、存储器空间

1 ，程序存储器空间存放指令和所需的系数表； 数据存储器存放执行指令所需要的数据； I/O 存储空间与外设存储器映射外设一起连接，也可以作为附加的数据存 储空间

2 ， C54 DSP 包含 RAM （ DARAM 、 SARAM 、两种方式共享的 RAM ）和

ROM RAM 总是映射到数据存储器空间，也可映射到程序存储器空间 ROM 总是映射到程序存储器空间，也可部分映射到程序存储器空间

3 ， C54 DSP 具有三个 CPU 状态寄存器位（处理器模式状态寄存器 PMST ）

（ 1 ）当MP/*MC=0 ，片内 ROM 映射程序存储器空间 当MP/*MC=1 ，片内 ROM 不映射程序存储器空间 （ 2 ）当 OVLY=1 ，片内 RAM 映射到程序和数据存储空间 当 OVLY=0 ，片内 RAM只映射到数据存储空间 （ 3 ）当 DROM=0 ，部分片内 ROM 映射到数据存储器空间 当 DROM=1 ，片内 ROM 不映射到数据存储器空间

三、程序存储器 1 ，说明： * 程序存储器 64K ： ROM 、 DARAM 、 SARAM 、两种方式共享的 RAM

* 这些片内存储器是否作为程序存储器取决于软件对处理器工作模式状态 （ PMST ）寄存器的状态位 MP/*MC 和 OVLY 的设置

2 ，程序存储器的可配置性 * 器件复位时， MP/*MC 引脚的逻辑状态被传到 PMST 寄存器的 MP/*MC 位 * DSP 的 MP/*MC 引脚仅仅在复位时被采样

3 ，片内 ROM 的组织 片内 ROM 可以细分和组织为若干块 根据 C54 DSP 的不同， ROM 可分为 2K 、 4K或 8K 字的块；对于 16K ROM 的 DSP ，其 R

OM块为 8K

4 ，程序存储器地址映射和片内 ROM 的内容 当 DSP 复位时，复位和中断向量都映射到起始地址为 FF80h 的第 128页

的程序存储空间首址。 在 C54 DSP 的片内 ROM 中， 128 字被保留用于器件的测试。写到片内

ROM 并且在片内 ROM 执行的应用程序代码必须保留 128 字（ FF00h-FF7Fh ）

5, 片内 ROM 的代码内容和映射 容量大的片内 ROM 可以把用户的程序代码编写进去，但片内高 2K 字 RO

M 中 的内容由 TI公司定义。 这 2K 字程序空间（ F800h-FFFFh) 中包含以下内容： * 自举加载程序 * 256 字 u律扩展表 * 256 字 A律扩展表 * 256 字正玄函数值查找表 * 中断向量表

6 ，扩展程序存储器（自学）

四、数据存储器1，说明： * 数据存储器 64K 字： DARAM 、 SARAM 、 ROM （通过程序设置）

2 ，数据存储器的可配置性 用户可以设置 PMST 寄存器的 DROM 位，将部分片内 ROM 映射到数据存储空间

3 ，片内 ROM 的组织 片内 RAM 可以细分为若干块。 分块组织可以使用户在一个周期内从同一块 DRAM 中取出两个操作数，并将 数据写到另一块 DRAM 中 RAM 可以组织为 1K 、 2K或 8K 字的块， C5410A 的 DRAM 的块为 2K 字

4 ，存储器映射寄存器 64K 字的数据存储空间包括器件的存储器映射寄存器，这些寄存器驻留在数

据 页的第 0页（数据地址为 0000h-007Fh） . 第 0页数据存储空间包括： * CPU 的寄存器（ 26个） * 外设寄存器用于对外电路进行控制和数据存放 * 暂存寄存器 RAM块

五、 I/O 空间 在后续章节介绍