第 十 章 存储器第 十 章 存储器

存储器的类型随机存储器 RAM

只读存储器 ROM存储器的设计、地址分配

学习目标学习目标

11 、存储器的类型、存储器的类型 ::

随机存储器随机存储器 RAM;RAM; 只读存储器只读存储器 ROMROM

22 、存储器的设计、地址分配、存储器的设计、地址分配33 、外设的地址分配、外设的地址分配 重点内容重点内容11 、存储器的类型、存储器的类型22 、存储系统的设计、存储系统的设计

10-1 存储器接口技术概述 (P113)

存储器是用来存储信息的部件 .

存储器的三级结构 :

主

存

快存

外存

C

P

U

一 . 半导体存储器的分类 : 双极型

RAM 静态

动态

掩膜 ROM

ROM 可编程 PROM

可擦写 EPROM

MOS

半导体存储器

二 . 半导体存储器的指标 (P114):

存储容量 , 存取时间 , 功耗 , 可靠性三三 .. 微型计算机内存的通常结构微型计算机内存的通常结构 (P115,(P115, 图图 6.2)6.2)

(1) (1) 存储体存储体 • 一个基本存储电路只能存储一个二进制位。 • 将基本的存储电路有规则地组织起来，就是存储体。 • 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如： 8118 16K*1 （ DRAM ） 将各个字的 4 位 组织在一个芯片中， 如： 2114 1K*4 （ SRAM ） 将各个字的 8 位 组织在一个芯片中， 如： 6116 2K*8 （ SRAM ）。

(2) (2) 外围电路外围电路 为了区别不同的存储单元，就给他们各起一个号——给于不同的地

址，以地址号来选择不同的存储单元。 —— 于是电路中要有 地址译码器、 I/O 电路、片选控制端 CS 、输出缓

冲器等外围电路外围电路

二、基本存储电路二、基本存储电路 (( 补充补充 ))1.1. 六管静态存储电路六管静态存储电路六管静态存储电路 : 用于存储一个二进制位。

Q1 、 Q2 组成一个触发器Q3 、 Q4 作为负载电阻Q5 、 Q6 作为控制门

•写入时：由 I/O 线输入 : 若 I/O=1 ，使 Q2 导通， Q1 截止， A=1 ， B=0 。•读出时： A 、 B 点信号由 Q5 、 Q6 送出到 I/O 线上。 若 A=1 ， B=0 ，则 I/O=1 。

2.2. 典型典型 RAMRAM 芯片举例芯片举例

1) 、静态 RAM Intel 2114

1K 4 的 SRAM ， 1024 个字 , 数据线 4 条，地址线10 根。

2114

A0 ~A9

WR

CS

D0~D3

0,0 WRCS

1,0 RWCS

CS

, 写入；

, 读出。=1 ，禁止。

2 、动态 RAM 典型芯片1 ）、动态 Intel 4114 16K×1 的 RAM ，用 7 根复用地址线分两

批传送 14 位地址。

2 ）、动态 Intel 2164A 64K×1 的 RAM ，用 8 根复用地址线。分

两批传送 16 位地址

2 、动态基本存储电路

数据以电荷形式存于电容器上，三极管作为开关。 1 ）写入时，行选择线为 1 ， Q 导通， C 充电； 2 ）读出时，行选择线为 1 ，电容 C 上电荷通过 Q 送

到 数据线上，经放大，送出； 3 ）需刷新

10.2 10.2 存储器接口技术存储器接口技术一一 .. 几个问题几个问题 ::1.CPU 总线的负载能力 一个存储器系统，通常由多片存储器芯片组成 , 需加驱动器。

2.CPU 的时序与存储器的存取速度之间的配合问题 (1) 首先要弄清楚 CPU 的操作时序 (2) 然后，选择满足 CPU 操作时序的存储器芯片，其中最重要的

是存储器的存取速度。3. 存储芯片的选用

CPUCPUCPUCPU 存储器存储器存储器存储器驱动器驱动器驱动器驱动器

收发器收发器收发器收发器

ABAB ABAB

DBDB DBDB

二 . 存储器地址译码方法1. 存储器的片选信号译码 1) 线选法 : 从高位选择 4 条地址线 2) 全译码法 : 高位全部参加译码 3) 部分译码 : 高位地址线部分参加译码

2. 地址译码电路设计 (P120)例 1 ： 要求：用 1K( 例如 Intel2114) 的 RAM 芯片，组成

4K 的 RAM 系统 ,cpu 寻址空间 64K(16 条地址线 ), 要求 :

(1) 确定芯片组数 :4 片 (2) 片内译码 : 低位 10 条地址线 (3) 片选信号的译码方式 ?

1) 线选法

特点 : 简单 地址可能重叠 地址不连续

(1) 确定芯片组数 :8 片 (2) 片内译码 : 低位 10 条地址线 (3) 片选信号的译码方式 ?

2) 全译码法 : 全部地址线参与译码例 2): 用 8K 的 RAM 芯片，组成 64K 的 RAM系统 ,CPU 寻址空间 64K(16 条地址线 ),

特点 : 地址唯一 , 不重叠 地址连续

(1) 芯片数 :8 片 (2) 片内译码 :13 条地址线 (3) 片选信号的译码方式 ?

3) 部分译码例 3): 用 8K 的 RAM 芯片，组成 32K 的 RAM系统 ,CPU 寻址空间 64K(16 条地址线 ),

高位地址不参加译码

10-3 10-3 存储器与存储器与 CPUCPU 的接口设的接口设计计一一 .. 设计法设计法 1 、存储器的数据线处理 2 、存储器的地址线 3 、存储器的片选端 （ 1 ）全译码 （ 2 ）部分译码 4 、存储器的读写控制

用1k*1的片子组成 1k*8的存储器 —— —— 需 需 8 8 个芯片个芯片 地址线—— （ 210=1024）需 10 根 数据线—— 8 根 控制线—— WR

A9-A0

D7-D0

WR

WE

CPU 系统

二二 .. 只读存储器（只读存储器（ EPROMEPROM ））典型芯片 Intel 2716 （ 2K ×8 ） ( 教材 p123)

1. 芯片特性 数据线 :8 条 地址线 :11 条 控制线 : 读允许 OE 片选控制 :CE2. 接口方法 :(P126, 图 6.12)

A7

A6

A5

A4

A3

A2

A1

A0

O1

O2

O3

GND

UCC

A8

A9

UPP

OEA10

CEO7

O6

O5

O4

O3

123456789101112

242322212019181716151413

2716引脚图

输出允许

片选

例：用 EPROM 2716 （ 2K*8 ）为某 8 位 CPU

设计一个 16KB 的 ROM 存储器 .

(1) 确定芯片组数 :

每片 2716 存储容量为 2KB,16KB 需要 8 片

(2) 片内译码 :

(3) 8 个片选信号的译码 : 用 74LS138

(4) CPU 的总线与存储器的连接 数据线 8 条 片上 11 条地址线直接与 CPU 的低位地址线连接 控制线 : 读 RD,M

D0~D7

A10~A0

CE OE

D0~D7

A10~A0

CE OE

D0~D7

A10~A0

CE OE。 。 。 。 。 。

74LS138

8088CPU8088CPU总线总线

D7~D0

A10~A0

A11

A12

A13

A14

A15

A16

A17

A18

A19 RDIO/M

2716 2716 2716

...

G1

G2A

G2B

Y0Y1…

Y7

1

ABC

若将存储器地址布置在 60000H 开始的空间如何接线 ?

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

0110 0 0 0 0 0 000 0000 0000 (60000H)

111 1111 1111 (607FFH)

0110 0 0 0 0 1 000 0000 0000(60800H)

111 1111 1111 (60FFFH)

分析 :

高位地址线状态 :A19A18A17A16A15A14 = 0 11 000

片内寻址片选信号

三三 .. 静态随机存储器（静态随机存储器（ SRAMSRAM ））

典型芯片 Intel 2114 （ 1K ×4 ）1. 芯片特性 数据线 :4 条 地址线 :10 条 控制线 : 读写允许 WR,

片选控制 :CE

2. 接口方法 :(P127)

2114

A0 ~A9

WR

CS

D0~D3

0,0 WRCS

1,0 RWCS

CS

, 写入； , 读出。

=1 ，禁止。

例例 :: 用 1k*4 的片子 2114 组成 2k*8 的存储器 —— —— 需 需 4 4 个芯片个芯片 地址线—— 211=2048 ）需 11 根 （ 片内 10 根，片选 1 根） 数据线—— 8 根 控制线—— IO/ M 和 WR

若要将存储器地址布置在 2400H 开始的的单元 , 片选信号如何接线 ?

分析 :A15 A14 A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

0 0 1 0 0 1 0 0 0000 0000

1 1 1111 1111

第一组地址 :2400H~27FFH, 译码器输出的第 9 个信号作片选 0 0 1 0 1 0 0 0 0000 0000

1 1 1111 1111

第二组地址 :2800H~2BFFH , 译码器输出的第 10 个信号作片选

片内寻址

例例 : : 某 8 位机 , 地址线 16 条 , 数据线 8 条 , 控制信号 :访存信号 MREQ 与读写信号 R/W. 用 Intel2114设计一个 8KB 存储器 .

1) 1) 分析分析 :: 芯 片 数——一组 :1K*4 的片子 2114 组成 1K*8 的存

储器需 2 片 , , 8K*8 需 16 个芯片 , 分 8 组 地 址 线—— （ 213=8192 ）需 13 根 （片内 10 根，片选 3 根） 数 据 线—— 8 根 控 制 线—— MREQ 和 R / W 片选信号——用 74LS138 译码产生 8 个片选信号2) 实现

思考题 : 如果要将存储器的地址布置在 8000H 开

始的单元 , 高位地址线与译码器如何连接 ?

大家动手试一试 .

第 10 章 思考题

1. 对由 8K×8 位， RAM 组成的存贮器系统，若某组的起始地址为 08000H ，则其末地 址为 H 。2. 用 2K×4 位的存贮芯片组成 6K×8 位的存储器，需用该片 。3. 采用 2114 （ 1K4 ）扩充 1KB RAM.要求 RAM 的地址为 3000H~33FFH, 地址线如何连接 ? 画出连接图。

思考题提示思考题提示 ::

1. 分析 :8K*8: 片内寻址 :13 条地址线

A19~ A16 A15 A14 A13 A12 A11 A10A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

0000 1000 0000 0000 0000

0000 1001 1111 1111 1111