19
Diseño Combinacional Mapas K José Ángel Pérez Martínez

Electronica Digital: Mapas de karnaugh con 3 variables

Embed Size (px)

DESCRIPTION

Desarrollo paso a paso de mapas de karnaugh con tres variables y tres salidas.

Citation preview

Page 1: Electronica Digital: Mapas de karnaugh con 3 variables

Diseño CombinacionalMapas K

José Ángel Pérez Martínez

Page 2: Electronica Digital: Mapas de karnaugh con 3 variables

Mapas K

• Herramienta que permite reducir el diseño Digital de las tabla de verdad.

• Reduce en gran medida el circuito realizando, misma función pero con el mínimo de circuitos posibles.

• Mucho más simple que usar Algebra Booleana.

• La reducción puede variar.

Page 3: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

-Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa).

El orden puede ser aleatorio, pero por cuestiones defacilidad y orden se propone usar la numeraciónascendente en binaria. De esta manera se cubren todaslas combinaciones posible, aunque si su diseño lorequiere puede utilizar las combinaciones que desee yen el orden que se le facilite.

Page 4: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

-Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa).

-Se escribe el nombre de las variables de las salidas deseadas .

El número de las salidas no tiene limite, es decir que puede proseguirM1, M2, M3, M4, M5… Así el número que sean necesarias o deseé. Elnombre de dichas salidas puede ser cualquiera que uno deseé M1,A1, W3, DS… Pero se recomienda establecer un orden en el nombrepara evitar errores.

Page 5: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

-Se determinan todas las combinaciones posibles en las entradas A B C (El orden no importa).

-Se ponen y nombran a las variables de salidas deseadas .

-Cada combinación de las entradas lanza un estado de salida para las variables de salida.

-(0)Cero, Cuando se requiere un cero lógico en la salida (0 volt).-(1)Uno, Cuando se desea un uno lógico en la salida (5 Votls).-(*)No Importa, Cuando la combinación ABC nunca se presenta, este valor puede arrojar un cero (0) o un uno (1) en la salida. Dependiendo de cómo lo utilicemos.

Page 6: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

El llenado de la Tabla puede ser aleatorio,un estado de los ya registrado, ósimplemente salidas que se esperan antela combinación de entradas.

Recordemos que las salidas pueden ser ilimitadas y por ello la combinación de salidas también lo es.

Page 7: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1 0 0 0

1 1 0

1 1 1

El llenado de la Tabla puede ser aleatorio,un estado de los ya registrado, ósimplemente salidas que se esperan antela combinación de entradas.

Se puede tener dos combinaciones igualescomo salida en diferentes combinacionesde entrada.

Pero nunca se puede tener dos salidas diferentes ante una sola combinación de entrada.

Page 8: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

Sé a completa la Tabla de Verdad,obsérvese que en ABC= 011, 101, 110, 111son condiciones de entrada que de formaexterna no deben presentarse en elsistema dado que sus salidas no estándefinidas, el * indica una salida cualquieraes decir que puede que sea tanto cerológico (0) como uno lógico (1).

En Mapas K, el * se puede usar de forma ventajosa para reducir aún más la lógica combinacional. Pues toma el valor mas conveniente…

Page 9: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad a Mapa K

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

Una ves completa la tabla de verdad se trasladan los mintérminos y maxtérminos a Mapas K, una para cada variable de salida.

C\AB 00 01 11 10

0

1

Se establece el cero ó el uno en la Tabla como si fuesen coordenadas.

Page 10: Electronica Digital: Mapas de karnaugh con 3 variables

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

PARA M1:

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

Este proceso se realiza para toda la columna M1 indicando el valor requerido en la salida.

Ejemplo:Tabla de Verdad a Mapa K

Page 11: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

PARA M2:

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

Nuevamente se llena el mapa K con sus respectivas salidas requeridas para M2.

Page 12: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

PARA M3:

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

Este proceso se realizo para todas las variables de salida, M1 M2 M3.

Finalmente completa los tres mapas K, una para cada variable de salida.

Page 13: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Tabla de Verdad con 3 Entradas

A B C M1 M2 M3

0 0 0 0 0 0

0 0 1 1 1 1

0 1 0 0 1 1

0 1 1 * * *

1 0 0 1 1 0

1 0 1 * * *

1 1 0 * * *

1 1 1 * * *

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:

PARA M2:

PARA M3:

Se prosigue a la minimización o reducción de los mapas K obtenidos.

Page 14: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Minimización

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:PARA M2:PARA M3:

Para la minimización se tienen dos opciones: SOP Suma de productos, se consideran los mintérminos (1).POS Producto de sumas que considera a los maxtérminos (Cada literal es negada individualmente debido a que se esta trabajando con maxtérminos (0)).

Cual de los dos usar dependerá del diseñador. Lo más recomendable es usar ambos y escoger el diseño más simple, el POS se recomienda debido a que ahorra circuitos OR ya que estos no existen para más de dos entradas, en el mercado pero tiene mayor dificultad de implementar.

J. Ángel P. M.

Page 15: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Minimización

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:PARA M2:PARA M3:

Para cualquiera de las dos opciones, ya sea POS ó SOP se realizan agrupaciones de “2 a la n” de mintérminos o maxtérminos según sea el caso, es decir se agrupan en 1,2,4,8,16,32… nunca en 3,5,6,7,9,10,11,,12,13,14,15,17…

REVISAR EL CAPITULO MAPAS K TEORIA

Page 16: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Minimización

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:PARA M2:PARA M3:

Existen 2 Maxtérminos, 2 mintérminos, 4 No importa

Usando POS con los dos Maxtérminos tenemos: M3=(B’’+C’’)=B+CUsando SOP con los dos Mintérminos tenemos: M3=B+C

En algunos casos la solución en POS es idéntica a la solución en SOP debido a que la función es igual a una sola literal.

Los * No importa, pueden ser y no ser utilizados en la minimización tanto para POS o SOP. Recordando que son combinaciones externamente no posibles.

Page 17: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Minimización

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:PARA M2:PARA M3:

Existen: 3 Mintérminos, 1 Maxtérmino, 4 No importa.

Usando POS con el único Maxtérminos tenemos: M2=(A’’+B’’+C’’)=A+B+CUsando SOP con los dos Mintérminos tenemos: M2=C+B+A

Al igual que en el caso anterior la solución es igual para ambos métodos.

Se recomienda quedarse con el diseño más simple y que tenga suma de solo dos valores.

Page 18: Electronica Digital: Mapas de karnaugh con 3 variables

Ejemplo:Minimización

C\AB 00 01 11 10

0 0 0 * 1

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 0

1 1 * * *

C\AB 00 01 11 10

0 0 1 * 1

1 1 * * *

PARA M1:PARA M2:PARA M3:

Existen: 2 Mintérminos, 2 Maxtérmino, 4 No importa.

Usando POS con el único Maxtérminos tenemos: M1=(A’’+C’’)=A+CUsando SOP con los dos Mintérminos tenemos: M1=C+A

Obsérvese que para los tres casos no se utilizo * como Maxtérmino debido a que el mapa no los permitió. Al igual que para los tres casos la solución fue única.

Page 19: Electronica Digital: Mapas de karnaugh con 3 variables

Diseño:

Un Diseño Bastante Simple, sin embargo obsérvese que formar el OR de 3 entradas requiere de circuitería extra

M3=B+C M2=A+B+C M1=A+C