Tai lieu dvor1150 viet nam full

Tai lieu DVOR1150 VietNam full Trang 1

Date : March 17, 2013

NguyenVanGiang - Technical Services Vice Manager - Air Traffic Technical Company Ltd.

Do not Reproduce Without Permission

Model 1150 DVOR

MÔ TẢ KỸ THUẬT

2.1 Giới thiệu.

Hệ thống DVOR model 1150 là một hệ thống máy phát kép , với các thiết bị giám sát kép. Nó được thiết kế cho dẫn đường dài và hạ cánh. Tín hiệu VOR được nhận dạng nhờ một mã nhận dạng đặc biệt 2 đến 4 ký tự và có the bao gồm tín hiệu thoại và thông tin từ bộ cung cấp thông tin đầu cuối tự động (ATIS: Automatic Terminal Information Service). Trạm VOR thường lắp đặt với DME đe cung cấp thêm thông tin cự ly bổ sung cho số liệu phương vị.

Khái niệm của DVOR là cở sở trên vòng tròn 3600 gốc phát ra từ trạm và thiết bị trên máy bay phân tích số liệu dựa theo các tia sóng thực tế từ trạm. Tia sóng phân tích, được gọi là đường vị trí (LOP: Line of Position), là góc dịch chuyen giữa hướng Bắc từ (phương vị 0) và máy bay, được đo từ Anten DVOR. Vì thế, không ke tới đường bay của một máy bay ở một phương vị 0 (hướng Bắc từ) của phương hướng (tới hoặc từ trạm), quan hệ với trạm DVOR, cũng được thiết bị trên máy bay phân tích.

2.2 nguyên lý hoạt động.

Nguyên lý hoạt động của trạm DVOR dựa theo sự sai pha giữa hai tín hiệu 30Hz được điều chế với sóng mang, tín hiệu thứ nhất là tín hiệu pha chuẩn không thay đổi ở mọi phương vị trong vòng tròn 360 độ ký hiệu là REF và tín hiệu thứ hai có pha thay đổi ký hiệu là VAR,tại hướng bắc từ pha của 30Hz REF trùng với pha của 30Hz Var.

Tín hiệu pha chuẩn có được nhờ điều biên sóng mang với tín hiệu hình sin 30Hz. Tín hiệu điều biên này được bức xạ đẳng hướng trong mặt phẳng ngang nhờ Anten sóng mang trung tâm (Central Carier Antenna). Đồ thị bức xạ là hình tròn và các thông số trong tín hiệu 30Hz REF này thu được trên máy bay có pha không phụ thuộc phương vị của máy bay.

Chú ý:Trong hệ thống DVOR qui định rằng, các tần số biên trên và biên dưới bức xạ độc lập

được biến đổi luân phiên ± 9960Hz từ tần số sóng mang. Các tần số trong trạm DVOR model 1150 được điều khiển bằng các bộ dao động thạch anh và được chỉ định như : tần số sóng mang của trạm (trên kênh); tần số sóng mang +10 KHz; tần số sóng mang -10KHz. Giới hạn sai số khác nhau 40Hz được ICAO (International Civil Aviation Organization) quy định (Annex 10, vol.1). Tuy nhiên, để ngăn ngừa sự nhầm lẫn trong các cuộc hội thảo kỹ thuật cho hoạt động của DVOR lấy giá trị lý tưởng là 9660Hz.

Tín hiệu pha biến thiên được tạo ra từ sóng mang phụ điều tần 9660Hz đem điều chế biên độ vào sóng mang. Sự điều biên sóng mang này thường gọi là điều chế không gian (Space Modulation) vì nó được hình thành bằng cách cộng trong không gian tín hiệu sóng mang bức xạ đẳng hướng và các tín hiệu biên trên và biên dưới được bức xạ riêng rẽ từ vòng tròn của các anten biên tần. Các tín hiệu biên trên và biên dưới chuyển đổi qua mức trung bình, 9660Hz trên và dưới sóng mang tương ứng và khi cộng thêm tín hiệu pha đúng vào sóng mang sẽ tạo ra tín hiệu kết quả được điều biên ở 9660Hz.

Sóng mang phụ được điều tần với tín hiệu 30Hz. Các tín hiệu biên tần được phân bổ lần lượt tới và bức xạ từ 48 anten biên tần giống như cách mô phỏng 2 anten đối xứng nhau qua đường kính, quay ngược chiều kim đồng hồ theo đường tròn của vòng anten biên tần với tốc độ 30 vòng/s, với 1 anten bức xạ tín hiệu biên trên và một cái bức xạ tín hiệu biên dưới. Vì chiều dài




Model 1150 DVOR

hiệu dụng đường quay giữa các nguồn phát biên tần quay và khoàng cách điếm thu biến đổi với tốc độ 30Hz nên tần số quan sát của các tín hiệu biên tần cũng biến đổi ở tốc độ 30Hz (chẳng hạn các biên tần) và vì thế tín hiệu sóng mang phụ được điều tần ở tốc độ 30Hz.

Độ dịch dần tỷ lệ với đường kính vòng anten biên tần thế hiện qua bước sóng ở tần số hoạt động. Nếu đặt đường kính tới 44 feet (13,4m) sẽ tạo ra độ di tần đỉnh là 480Hz ở tần số 113,85MHz; 454Hz ở 108 MHz và 497Hz ở 118MHz. Hình 2-1 mô tả một phổ cao tần điến hình của trạm DVOR ở tần số hoạt động fc. Tỷ lệ dịch tần tương ứng biến đổi từ 15,13 ở 108 MHz tới 16,57 ở 118 Mhz.

Tai Heu DVOR1150 VietNamfull Trang




Model 1150 DVOR

2

Fc - 10KHz Fc Fc+ 10KHz

LOWER SIDEBAND UPPER SIDEBANDCHANNEL CHANNEL

Hình 2-1 Phổ cao tần của DVORĐộ dịch tần số được xác định bằng công thức: fd =

©.X.% (1)Với: fd tương ứng độ dịch tần (tính bằng Hz)

© tương ứng vận tốc góc của tín hiệu (30Hz)X tương ứng đường kính của vòng tròn trong chiều dài sóng(có the hiếu tương đương là : Rd=đường kính/À, =13.4/X)% = 3,14

Do đó công thức (1) được viết dưới dạng sau fd =©.13.4/X.%

Tỷ lệ lệch(chỉ số điều tần)được xác định bằng công thức: rd = fd/30Ớ máy thu trên máy bay, tín hiệu 30Hz được tách ra từ sóng mang phụ 9960Hz FM. Pha

của tín hiệu 30Hz thứ hai này biến thiên tuyến tính với sự biến đổi của góc phương vị tại điếm thu; cứ góc phương vị biến đổi 10, pha của tín hiệu pha biến thiên cũng thay đổi 10.

Năng lượng bức xạ liên tiếp tiếp của các anten biên tần và điều chế biên độ 30Hz của sóng mang có mối quan hệ thời gian với nhau, vì thế các tín hiệu 30Hz pha chuẩn và pha biến thiên có trùng pha là 00 theo hướng từ trường từ trạm DVOR. Khi điếm thu chuyến động theo chiều kim đồng hồ vòng quanh trạm, tín hiệu pha

thay đổi (30Hz FM) bắt đầu sớm pha so với tín hiệu pha chuẩn (30Hz AM). Ví dụ quan sát viên ở hướng Tây trạm DVOR sẽ thấy tín hiệu 30Hz FM sớm pha hơn tín hiệu 30Hz AM là 2700. Máy thu trên máy bay xác định sự khác pha giữa hai tín hiệu 30Hz và vì thế nó có liên hệ về độ (từ trường) tới trạm, khí đó xác định được số độ nhờ tín hiệu 30Hz AM chậm pha hơn tín hiệu 30 Hz FM.

2.2.1 Nguyên lý Antenna DVOR.Hệ thống anten DVOR mô phỏng như là một tay đòn quay tròn ở mỗi đầu có một anten

phát, bức xạ tín hiệu biên trên ở một đầu và tín hiệu biên dưới ở đầu kia. Đế đạt được điều đó bàng cách sử dụng 48 anten bố trí cách đều quanh chu vi vòng tròn đường kính 44ft (13,4m) xung quanh một anten ở trung tâm vòng tròn bức xạ sóng mang chuẩn.

Xét hiệu ứng của sự quay anten mô phỏng trên máy thu ở máy bay. Khi nguồn biên trên chuyến động về phía máy bay, hiệu ứng Doppler làm cho tần số đầu vào máy thu tăng lên fc + 9960Hz, và khi nguồn biên dưới chuyến động ra xa tần số giảm đi fc - 9960Hz; fc là tần số sóng

REFERENCE

30 Hz AM

SIDEBANDS

VARIABLE

DOPPLER EFFECT

+/- 480 Hz

VARIABLE

DOPPLER EFFECT

+/- 480 Hz




Model 1150 DVOR

mang. Sự khác nhau tần số biến đổi hình sin phù hợp với đường tròn được mô phỏng. Sự khác nhau là cực đại khi đường nối giữa 2 anten vuông góc với tia máy bay. Sự khác nhau là bằng 0 khi 2 nguồn biên tần thẳng hàng với tia máy bay, vào thời điếm đó khoảng cách giữa mỗi nguồn biên tần và máy thu là không đổi.

Chú ý:Tần số sóng mang phụ thực tế là 10KHz với sai số ±1% nhưng khi nghiên cứu để

đơn giản chọn tần số sóng mang phụ chuẩn là 9960 Hz.Thời điếm độ dịch tần số bằng 0 được phân biệt với các vị trí khác của máy bay xung quanh

trạm. Vì thế, tín hiệu 30Hz FM được khôi phục sẽ có pha khác nhau đối với mỗi vị trí khác nhau. Với máy thu ở hướng Bắc trạm DVOR, tín hiệu 30Hz FM phải cùng pha với tín hiệu 30Hz AM; cả 2 tín hiệu đều qua vị trí 0 chính xác ở cùng một thời điếm. Đế đạt được điều này, những vấn đề sau phải được xét. ở thời điếm sóng mang điều biên 30 Hz qua vị trí 0 chính xác của nó, các antena quay được mô phỏng sẽ liên kết với anten số 1 (ở hướng Bắc) và anten 25 (ở hướng Nam); với điều kiện anten hướng Bắc phát xạ đỉnh tín hiệu biên dưới và anten hướng Nam phát xạ đỉnh tín hiệu biên trên. Tần số biên dưới sẽ giảm, tần số biên trên sẽ tăng. Tần số sóng mang phụ sẽ tăng từ 9960Hz (10KHz) lên và tín hiệu 30Hz FM sẽ qua vị trí 0.

2.3 Lý thuyết đơn giản

Dựa vào các tham số miêu tả kỹ thuật của DVOR 1150, các thành phần riêng và phụ trợ. Tham khảo sơ đồ khối đơn giản hình 2-2, sơ đồ khối chi tiết của hệ thống hình 11-1 (đời đầu) và hình 11-2 ( đời sau)

2.3.1 Sơ đồ khối đơn giản hệ thống.

Tai lieu DVOR115Ũ VietNamfull Trang4

Xem hình 2-2. Máy phát (chính và dự phòng) gồm một khối tạo tần số, khối khuếch đại công suất cao tần CSB , bộ lọc thông thấp, bộ ghép định hướng, vỉ mạch tạo tín hiệu âm tần, 2 khối tạo tín hiệu biên tần và 2 khối lấy mẫu tín hiệu cao tần.

Khối tạo tần số tạo 3 tín hiệu cao tần liên hệ với nhau cung cấp cho trạm DVOR. Tín hiệu cao tần sóng mang trên kênh điều khiến khối khuếch đại công suất cao tần. Tín hiệu cao tần biên trên và biên dưới điều khiến 2 khối tạo tín hiệu biên tần.

Khối khuếch đại công suất cao tần khuếch đại và điều chế tín hiệu cao tần sóng mang tới mức đầu ra hoạt động. Khối này có 3 phiên bản: phiên bản 1 là 030363-001 gồm 5 khối nhỏ, phiên bản 2 là 030363-003 và 3 là 030363-003 gồm 4 khối nhỏ và chỉ khác nhau ở cực nguồn của transistor đầu ra cuối cùng. Tát cả các khối này được miêu tả chi tiết tại đoạn 2.3.2.3

Khối lọc thông thấp gồm một mạch lọc 4 cực đế: triệt hết các hài tạp từ tín hiệu sóng mang cao tần. Bộ lọc cũng lấy mẫu phần năng lượng cao tần sử dụng như tín hiệu sửa sai sau đó hồi tiếp về khối tạo tần số.

Bộ ghép hai hướng gồm 1 mẫu sóng mang tới và phản xạ. Sóng tới và sóng phản xạ được lấy mẫu trực tiếp đưa tới khối giám sát cao tần sử dụng cho mạch tách sóng và mạch xử lý phân tích.

Khối giám sát cao tần có chức năng như một bộ khuếch đại/tách sóng cao tần RF và phân luồng tín hiệu cao tần tách sóng. Khối này cũng bao gồm tải giả cho tín hiệu sóng mang cao tần máy phát dự phòng. ở các thế hệ trước, khối này bao gồm tải giả cho 4 tín hiệu biên tần. Thế hệ




Model 1150 DVOR

hiện nay không có tải giả bên trong khối. Các tải giả cho 4 tín hiệu biên tần được thay đổi gắn trực tiếp trên các rơle chuyến đổi.

Vỉ mạch tạo tín hiệu âm tần tạo và xử lý tất cả các tín hiệu điều chế phát ra từ máy phát DVOR và tạo ra tín hiệu điều khiến mức công suất và các tín hiệu điều khiến pha cần thiết cho hoạt động máy phát và khối chuyến mạch(Commutator). Nó cũng phụ trách việc giám sát hoạt động của máy phát.

Hệ thống DVOR sử dụng 2 khối tạo tín hiệu biên tần cho mỗi máy phát. Mỗi bộ gồm 2 vỉ mạch khuếch đại biên tần và 2 vỉ mạch điều khiến biên tần.

Bộ tạo tín hiệu biên tần khuếch đại tín hiệu cao tần biên tần từ bộ tạo tần số tới các mức công suất hoạt động được. Nó cũng đưa ra tín hiệu sai pha và biên độ điều khiến méo trong tín hiệu cao tần biên tần.

Tai lieu DVOR115Ũ VietNam full Trang5





Model 1150 DVOR

Khối lấy mẫu biên tần trộn một phần của 2 tín hiệu cao tần USB hoặc 2 tín hiệu LSB đe tạo ra tín hiệu hồi tiếp sửa sai hồi tiếp mà nó gửi về khối tạo tần số.

Phần xử lý điều khiển hệ thống RMS đảm nhiệm tất cả yêu cầu điều khiển, liên lạc và thông tin cho hệ thống DVOR.

Hai bộ tách sóng trường tách tín hiệu cao tần bức xạ thu được từ anten giám sát trường. Các bộ tách sóng gửi tín hiệu của chúng tới các bộ giám sát VOR để xử lý và phân tích. Ớ các thế hệ cũ, khối này đặt trong cabin điện tử. Hiện nay, nó được đặt trong bộ commutator.

Vỉ mạch giám sát VOR làm việc độc lập với máy phát và với các khối khác; tuy nhiên đặc điểm điều khiển cảnh báo của hai bộ giám sát có thể tổ chức hoạt động theo chức

1150-151

Figure2-2. Simplified DVOR System Block Diagram




Model 1150 DVOR

năng logic AND hoặc OR.Bộ chuyển mạch (Commutator) gồm các khối cần thiết để điều khiển chuyển mạch

điện tử của các anten biên tần. Các trạm DVOR hiện nay có 2 bộ tách sóng trường, một bộ tách tín hiệu và mạch triệt tạm thời(chống sốc điện) đặt trong khối.2.3.1.1 Tủ điện tử.

Tủ điên tử VOR chứa tất cả các khối điện tử tạo ra, điều khiển và giám sát các tần số DVOR được điều chế.Vị trí các khối tách sóng trường VOR phụ thuộc vào hệ thống VOR được cài đặt. Phiên bản đầu tiên bbộ tách sóng trường được đặt trong tủ điện tử. Các phiên bản sau này chúng được đặt trong tủ chuyển mạch(Commutator).2.3.1.1.1 Ngăn tủ A18.

Ngăn tủ này là một khe để giữ máy phát và các modul RMS. Nó cung cấp các biện pháp bảo vệ vật lý cho các modul trong tủ điện tử và tạo ra sự nối liền của các modul đó với các cáp dẹt chính. Được gắn liền nhưng độc lập với nó là 4 bộ điều chỉnh điện áp (cho các bộ khuyếch đại Sideband), hai bộ lọc thông thấp(cho đầu ra của mỗi khối khuyếch đại công suất CSB), 4 khối lấy mẫu sideband (mỗi máy phát có hai khối) , khe cắm RMS, tấm rơle chuyển đổi và khối điện trở AC cho mỗi máy phát.

Có 5 rơle đồng trục được gắn trực tiếp vào ngăn tủ phía sau của khối giám sát RF. Các rơle này được đóng bởi xung tiếp đất với một trong hai chốt hoặc cuộn dây ngắt mạch. Các rơle được nuôi bằng nguồn điện áp chung 28V. các rơle chuyển mạch 10 đầu vào ( chính và dự phòng)giữa hệ thống antena và các tải giả. Nó đồng thời tạo các tín hiệu logic DC được sử dụng bởi bộ vi sử lý RMS nhận biết máy phát nào phát ra antena. Tín hiệu logic DC cũng được cung cấp bởi bộ tạo âm tần để cho phép các tín hiệu chuyển mạch bộ Commutator và nhận dạng được cung cấp từ vỉ mạch tạo âm tần trên máy bay

2.3.2 Sơ đồ khối chi tiết hệ thống. ^Xem hình 11-1 và 11-2. Sơ đồ khối này mô tả các thành phần chính của trạm DVOR(cho

cả phụ trợ và yêu Cầu), chức năng và tín hiệu nhận dạng cơ bản, các đường điện áp và điều khiển trong trạm. Máy chính và máy dự phòng giống hệt nhau nên ta chỉ nêu máy chính.

Thành phần quan trọng nhất của hệ thống DVOR là cabin điện tử và tủ chuyển mạch(Commutator). Các thành phần bên ngoài là các màn hình hiển thị, antena sóng mang, các antena biên tần, antena giám sát trường và các khối tuỳ chọn (máy in, ắc quy).

Cabin điện tử có các thành phần chính là khối đèn báo đặt máy, bộ xử lý ghép nối và điều khiển hệ thống RMS, máy phát chính và dự phòng, các vỉ mạch giám sát DVOR, các bộ tách sóng trường (ở những thế hệ cũ), bộ giám sát cao tần, các rơ le chuyển dự phòng, phân hệ nguồn và nạp ắc quy, và các bộ cách ly cao tần biên tần.

Panel đèn báo mặt máy gồm các bảng hiển thị cung cấp hiển thị trạng thái các bộ giám sát DVOR.

Bộ RMS quản lý tất cả các lệnh, điều khiển, liên lạc và thông tin cho trạm.Máy phát chính bao gồm các khối tạo tần số, khối khuyếch đại công suất CSB, bộ lọc

thông thấp, bộ ghép hai hướng, vỉ mạch tạo âm tần, hai bộ tạo biên tànn và hai khối lấy mẫu biên tần. Cung cấp điện áp cho máy phát chính là phân hệ nguồn và nạp ắc quy (BCPS) và bộ cung cấp nguồn điện áp thấp (LVPS) cung cấp điện áp cho máy phát chính. Ớ các thế hệ hiện nay, có một khối điện trở được gắn ở đầu vào bộ BCPS để triệt tất cả các dao động tự kích có thể xuất hiện khi công tắc AC được mở. Nếu không loại bỏ các dao động đó có thể gây ra chỉ thị lỗi sai nguồn.




Model 1150 DVOR

Khối tạo tần số chia làm 2 vỉ mạch. Khối này tạo ra 3 tín hiệu cao tần liên hệ với nhau sử dụng cho DVOR. Tín hiệu cao tần sóng mang RF trên kênh điều khiển

Tai lieu DVOR1150 VietNam full Trang7 khối khuếch đại công suất cao tần. Các tín hiệu cao tần biên trên và biên dưới điều khiển 2 khối tạo biên tần.

Vỉ mạch tạo tín hiệu âm tần tạo ra các tín hiệu điều chế sóng mang, điều khiển và giám sát mức công suất và tín hiệu điều khiển pha cao tần cho máy phát DVOR.

Mỗi bộ tạo biên tần lại được chia nhỏ theo sự sắp sếp chức năng của các vỉ mạch trong khối. Theo chức năng mỗi khối tạo biên tần có 2 bộ khuếch đại biên tần, mỗi bộ có 1 vỉ mạch khuếch đại biên tần và 1 vỉ mạch điều khiển biên tần. Chỉ có khối khuyếch đại trong mỗi khối là có sơ độ khối rõ ràng. Mỗi bộ khuếch đại biên tần điều chế và khuếch đại 1 trong 4 hiệu biên tần riêng rẽ sử dụng trong DVOR.

Bộ lấy mẫu cao tần Sideband trộn một phần của 2 tín hiệu USB hoặc 2 tín hiệu LSB để tạo ra tín hiệu sửa sai hồi tiếp về khối tạo tần số.

Khối khuếch đại công suất cao tần được chia chỏ thành 4 vỉ mạch và 6 transistor cơ bản. Các tín hiệu cao tần RF cơ bản và điều khiển giữa các vỉ mạch này được chỉ ra trong sơ đồ khối. Khối này khuếch đại sóng mang cao tần RF tới mức công suất hoạt động của trạm và điều chế nó với các tín hiệu âm tần. Một bộ lọc thông thấp riêng biệt triệt các sóng hài tạp trong tín hiệu cao tần RF. Bộ lọc cũng trích một phần mẫu năng lượng cao tần sử dụng làm tín hiệu sửa sai hồi tiếp về khối tạo tần số và một phần mẫu thứ 2 cấp cho điểm thử ở phía trước khối giám sát cao tần. Bộ ghép định hướng (Coupler) trên đường dẫn cho phép lấy mẫu năng lượng cao tần sóng tới và sóng phản xạ.

Bộ giám sát cao tần RF xử lý các tín hiệu cao tần RF chính và dự phòng sử dụng cho bộ tạo tín hiệu âm tần và các vỉ mạch giám sát DVOR. Bộ giám sát cao tần trước kia chứa tất cả các tải giả cho máy phát dự phòng. Hiện nay chỉ có tải tín hiệu sóng mang. Tín hiệu biên tần máy phát dự phòng được đưa ra các tải giả ở đầu ra rơle chuyển đổi.

Bốn bộ cách ly biên tần sử dụng để tạo ra mẫu tín hiệu cao tần RF phản hồi từ mỗi cáp RF biên tần dẫn tới khối chuyển mạch(Commutator) và các antena biên tần.

Hai bộ tách sóng trường tách tín hiệu cao tần bức xạ từ anten giám sát trường. Các bộ tách sóng gửi tín hiệu tới bộ giám sát DVOR để xử lý và phân tích. ở các thế hệ trước các bbộ này đặt trong tủ 1, ở các thế hệ sau này được đặt ở tủ 2.

Mỗi vỉ mạch giám sát làm việc độc lập với máy phát chính và với các vỉ mạch khác. Tuy nhiên đặc điểm điều khiển cảnh báo của hai bộ giám sát có thẻ được tổ chức theo chức năng logic AND hoặc OR.

Tai lieu DVOR1150 VietNamfull Trang8

Tai lieu DVOR1150 VietNam full

Date : March 17, 2013NguyenVanGiang - Technical Services Vice Manager - Air Traffic Technical Company Ltd.


Model 1150 DVOR

2.3.2.1 Bộ tạo tần số (Frequency Synthesizer 1A4/1A20) Sơ

đồ khối chức năng

USB FREQ COUNTER OUTPUT

LSB FREQ COUNTER OUTPUT

DIVIDE BY 4 (2.5 MHz CLOCK)U 3

CARRIER FREQ COUNTER OUTPUT

CVOROUTPUT I ^ CVOR OUTPUT (NOT USED IN DVOR)BUFFER

Figure. DVOR Synthesizer Block Diagram

Chức năng của khối tạo tần số là tạo ra các tần số biên trên, biên dưới và sóng mang bức xạ ra ngoài không giang nhờ máy phát VOR. Bộ tạo tần số còn có 3 vòng khoá pha (PLL) sử dụng cho một số chức năng như: duy trì pha sóng mang trung bình chuấn liên hệ với pha trung bình khuếch đại ở sóng mang đầu ra, mẫu tín hiệu phản hồi của bộ khuyếch đại biên tần (Sideband) được sử dụng đe duy trì tần số và các đặc tính pha của tín hiệu Upper và Lower Sideband là tốt nhất. Có hai vỉ mạch trong khối tạo tần số. Vỉ mạch tạo tần số 012100, và vỉ mạch kết nối 012102. Mạch cơ bản nhất là

UPPERSIDEBAND

SAMPLE

(EXTERNAL)

UPPER SIDEBAND OUTPUTS

UPPER SIDEBAND AMPLIFIERS (EXTERNAL)

USB LOOP CONTROLLER

LOWER SIDEBAND AMPLIFIERS (EXTERNAL)

UPPERSIDEBAND

SAMPLE

(EXTERNAL)

DIVIDE BY 1000 (10 KHz REF) U2,

U6

VOR SYSTEM CARRIER AMPLIFIER

(EXTERNAL)

FREQUENCYSELECT

SWITCHES

NOTE: SHADED BOXES INDICATE VOR SYSTEM

COMPONENTS EXTERNAL TO THE SYNTHESIZER MODULE• TEST PORT OUTPUT





Model 1150 DVOR

vỉ mạch tạo tần số 012100 với đầu ra duy nhất mạch khuyếch đại đệm (mô tả ở phía dưới) trên vỉ mạch kết nối 012102.

Một mạch dao động thạch anh bù nhiệt TCXO( ) trên vỉ mạch tạo tần số nó tạo ra tín hiệu 10MHz chuấn. Tín hiệu này được chia 4 tạo ra tín hiệu xung nhịp Trang 9

Model 1150 DVOR




(clock) 2.5MHz cho bộ sử lý điều khien, và được chia 10 tạo ra tín hiệu 10KHz chuẩn cho vòng lặp tạo tần số.

Xem hình 2-3. Tần số sóng mang(carrier)DVOR được tạo ra bởi một bộ tạo tần số PLL tín hiệu chuẩn tới 10KHz, một điện áp điều khien dao động VCO tạo ra tín hiệu RF. Tín hiệu này được khuyếch đại đệm và một phần của tín hiệu sẽ được hồi tiếp tới điều khien PLL tại đó nó được chia bởi chương trình chia. Đầu ra chia được so sánh với tín hiệu chính xác 10KHz chuẩn. Trong vỉ mạch điều khien PLL so sánh pha tạo ra điện áp lỗi pha nó được lọc và cấp tới đầu vào điều khien điện áp của VCO do đó nó khoá tần số đầu ra tới tần số chuẩn. Chuyen kênh VOR đã hoàn thành bởi thay đổi tỉ lệ chia của điều khien chia PLL. Tỉ lệ chia là một chương trình trong PLL điều khien bởi bộ vi sử lý điều khien Carrier. Bộ vi sử lý đọc Dip Switch của chuyen mạch kênh tính toán đúng thông tin và tải(Load) những thông tin vào IC điều khien PLL. Đầu ra của mạch tạo tần số sóng mang Carrier được chia và gửi tới mạch pha carrier, mạch chia đếm tần số carrier, mạch khuyếch đại đệm đầu ra kiem tra(test point) và một mạch khuyếch đại đệm nó được sử dụng đe điều khien khuếch đại Sideband trong CVOR, trong DVOR mạch này không được sử dụng và kết thúc là một điện trở tải.

Mạch khuyếch đại đệm đầu ra kiem tra(test point) ở trên vỉ mạch đấu nối 012102 trên phía sau của khối tạo tần số. Đầu ra của mạch đệm cung cấp 10 mW chuẩn tần số sóng mang Carrier đầu ra, tín hiệu có tại đầu nối SMA trên mặt trước của khối. Mạch suy hao cũng dùng đe cung cấp một điện trở tải cho mạch đệm khi mà không có tải bên ngoài đấu nối vào đầu nối SMA. Không có mạch nào khác trong vỉ mạch đấu nối nó chỉ là đầu nối 25 chân D có vỏ bọc nối từ đầu nối 30 chân với vỉ mạch tạo tần số 012100 nó cung cấp sự đấu nối cho những tín hiệu phản hồi mẫu Sideband.

Đầu ra của pha carrier là một mạch khuyếch đại bởi một mạch khuyếch đại đệm Carrier và cung cấp cho khối khuyếch đại công suất lớn trong DVOR. Trong sử lý điều chế biên độ sóng mang VOR tạo ra không được điều pha của tín hiệu đầu ra. Thêm và đó, một mạch thay đổi pha của mạch khuyếch đại RF xẽ kéo theo sự thay đổi nhiệt độ. Pha carrier sử dụng đe đếm hai hiệu ứng. Tín hiệu hồi tiếp từ đầu ra Carrier VOR đưa quay trở về khối tạo tần số. Tín hiệu hồi tiếp là mẫu đại diện cho đầu ra cuối cùng RF Carrier và có 2 tín hiệu điều biên 30Hz và thông tin dịch pha không mong muốn.

Tín hiệu hồi tiếp Carrier đầu tiên đưa qua mạch hạn chế trong khối tạo tần số đe loại bỏ thông tin 30Hz AM. Đầu ra mạch hạn chế được cấp tới mạch tách sóng pha tại đó nó được so sánh với đầu ra của bộ tạo tần số Carrier PLL. Đầu ra của mạch tách sóng pha là tín hiệu sai pha nó được khuyếch đại và lọc đưa tới điều khien pha Carrier. Pha sóng mang là điều chế đe duy trì điện áp sai lệch ở 0V. Vì thế đếm sự dịch pha không mong muốn và pha hiệu ứng điều chế của bộ khuyếch đại VOR Carier RF.

Có một điện áp một chiều DC đặt vào đầu vào của bộ khuyếch đại sai pha Carrier là hiệu ứng của sự dịch pha của đầu ra Carrier VOR với pha chuẩn đưa về trong khối tạo tần số nó cho phép điều chỉnh pha của sóng mang Carrier tới các đầu ra tín hiệu Sideband RF cho thoả mãn trong đặc trưng điều chế không gian của tín hiệu bức xạ VOR.

Mạch chia đếm tần số sóng mang cũng được lập trình bởi bộ vi sử lý điều khien Carrier nó cung cấp bộ chia cố định 2560 CMOS đầu ra tương thích cho giám sát tần số sóng mang Carrier.

Tần số Upper và Lower Sideband được tạo ra trong khối tạo tần số PLL chúng hoạt động giống với bộ tạo tần số PLL carrier đã mô tả ở trên. Một vòng lặp tạo tần số sử dụng một tần số chuẩn chính xác 10KHz chúng có the lập trình tăng lên 10KHz nó cho phép tạo ta tần số

Model 1150 DVOR




Upper Sideband bởi trương trình của vòng lặp tới trên 10KHz kênh tần số VOR.Tương tự tần số Lower Sideband được tạo ra bởi trương trình vòng lặp dưới 10KHz

kênh tần số VOR. Chúng được tạo ra bởi bộ vi sử lý điều khien Upper và Lower Sideband. Cả 3 mạch vi sử lý được thiết lập chuyen mạch kênh giống nhau. Bộ sử lý điều khien USB, LSB xác định đúng tỉ lệ chia với tải bên trong chips điều khien vòng lặp PLL đe tạo ra 10KHz offset từ kênh tần số VOR. Loại trừ nếu muốn chuyen tần số USB và LSB riêng rẽ đảm bảo hoạt động đúng của bộ tạo tần số.

Trong hệ thống DVOR Có hai khối lấy mẫu Sideband phía ngoài được nối tới khối tạo tần số tại đó có mẫu tần số Sin và Cosin điều chế tần số Sideband và kết quả đe tạo ra tín hiệu hồi tiếp Lower và Uper Sideband, chúng bao gồm coác thông tin pha trung bình của tần số bức xạ Sideband. Mẫu của đầu ra Sideband được đưa tới khối tạo tần số nó là tín hiệu hồi tiếp có giới hạn, đệm và được sử dụng bởi IC điều khien PLL trong bộ tạo tần số USB và LSB. Tại đây tần số và pha của bộ tạo Sideband là điều khien và duy trì pha đưa về với tần số chuẩn 10KHz trong khối tạo tần số

Hai bộ tạo tần số USB và LSB có bộ chia cố định 2560 chúng hoạt động giống như bộ chia tại Carrier PLL đe cung cấp giám sát tần số USB và LSB

Cả 3 mạch tạo tần số PLL đều sử dụng tần số chính xác 10KHz nó có hiệu quả của việc duy trì pha khác nhau của tần số 10KHz giữa USB với Carrier và LSB với Carrier trong mối quan hệ cố định. Khi những tín hiệu này được bức xạ bởi hệ thống antena DVOR. Sự kết hợp giữa tín hiệu USB và LSB với tín hiệu Carrier trong không gian tạo ra một tín hiệu 30Hz điều biên với Carrier nó đã đề cập ở trên. Pha của tín hiệu Carrier có the dịch đe thoả mãn được hiệu suất của tín hiệu bức xạ trong không gian.

2.3.2.1.1 Sơ đồ chi tiết khối tạo tần số

Mạch tạo tần số chuẩnU1 là một bộ dao động thạch anh bù nhiệt hoặc TCXO nó cung cấp tần số chính xác

10MHz tương thích CMOS tại đầu ra. Có một tụ trim điều chỉnh trên U1 được sử dụng đe tinh chỉnh tần số đầu ra đe bù lại cho sự già hoá của thạch anh.


Đầu ra của U1 đưa tới U2A, một nửa của bộ đếm, bộ đếm chia tín hiệu đầu vào và đưa đến U2B, tại đây nó được chia 10 lần nữa tạo ra tín hiệu lOOKHz. Tín hiệu lOOKHz cung cấp tới đầu vào U6A. U6A là bộ^ đếm chia 10 để tạo ra tần số chính xác lOKHz được sử dụng cho 3 mạch tạo tần số RF. Đầu ra của U l cung cấp tới U3A là Flip Flop được cấu hình chia 2 để tạo ra được tín hiệu 5 MHz cấp tới đầu vào U3B, U3B chia tín hiệu 5MHz thành tín hiệu 2,5 MHz, tín hiệu này được sử dụng là tín hiệu xung nhịp(Clock) cho 3 mạch xử lý tạo tần số.

Mạch tạo Carrier PLLXem hình 2-4, sơ đồ khối bộ tạo tần số

Model 1150 DVOR




Tần số sóng mang Carrier được tạo ra bởi bộ tạo tần số vòng khoá pha, vòng lặp bao gồm l bộ tạo dao động điều khiển điện áp VCO, khuếch đại đệm và bộ chia công suất, l IC điều khiển vòng lặp và 1 vi xử lý.

Điện áp điều khiển UlO cung cấp nguồn nền nhiễu thấp l2V tới VCO, điện áp điều khiển này cung cấp l nguồn chính và loại bỏ nhiễu của đầu ra VCO.

U12 là VCO tạo ra dao động tín hiệu RF tần số của nó tỷ lệ với điện áp điều khiển vào chân5, đầu ra của bộ dao động cấp tới bộ suy hao bởi 3 điện trở R34, 35 và R37, bộ suy hao này cung cấp phối hợp trở kháng ra của VCO trung tâm, nó cũng cung cấp cách ly sự ảnh hưởng của nhiễu bên ngoài. mạch khuếch đại đệm U13 cung cấp độ lợi tín hiệu lên mức xấp xỉ 7dBm. Nó cũng thêm vào sự cách ly để ngăn ngừa tín hiệu kém phẩm chất từ nhiễu.

Figure2-4. Carrier RF Generation Loop





Model 1150 DVOR

Đầu ra của bộ đệm Ul3 cung cấp tới điện trở chia/suy hao công suất bao gồm R4O, R42, R47. Đầu ra của R4O được khuếch đại bởi U l4, tại đó độ lợi được chia và suy giảm, R23O cấp tới U8 là IC điều khiển vòng lặp tạo tần số, đầu ra của R47 được khuếch đại bởi Ul5.

điện áp điều khiển U7 cung cấp nguồn 5v cho U8 là IC điều khiển vòng lặp bởi sử dụng nguồn 5v riêng rẽ. Độ nhậy thay đổi lên xuống đầu ra U8 xẽ không sảy ra sự giả tạo bởi hệ thống nguồn 5V VOR.

U8 cung cấp một trong những chức năng, nó bao gồm.... Bởi trương trình sử dụng đặt tần số hoạt động của vòng khoá pha, so sánh pha thay đổi lên xuống của đầu ra, sử dụng điều khiển vòng lặp thông thấp, mạch khoá tách sóng và trương trình chia trên vòng tần số chuẩn đầu vào. Trong ứng dụng này có tần số chuẩn giống với tần số chuẩn lOKhz tới đầu vào dao động của u8, mạch chia chuẩn là trương trình cho qua tín hiệu chuẩn thông qua không chia

Tần số hồi tiếp thay đổi từ Ul4 cấp tới đầu vào tần số thay đổi(Fin) của U8,tín hiệu này được chia trong trương trình chia tới phối hợp vòng lặp tần số chuẩn hoặc lOKHz. Ví dụ nếu yêu cầu kênh tấn số VOR là 113.000MHz thì trương trình chia xẽ chia tín hiệu RF vào bởi l l,3OO, nếu yêu cầu kênh tần số là 117.950 trương trình chia xẽ chia tín hiệu vào bởi 11,785.

Sau đó tín hiệu RF thay đổi được chia bởi trương trình chia nó được cấp tới so sánh pha bên trong U8 tại đó nó so sánh với tín hiệu chuẩn lOKHz, nếu pha của tín hiệu RF thay đổi trễ pha so với tín hiệu chuẩn lOKHz thì đầu ra CPO của U8 thay đổi là mức cao (High) mục đích là điện áp điều khiển đầu vào VCO tăng lên, nó xẽ tăng tần số của VCO tới khi sự khác pha giữa tín hiệu thay đổi và tín hiệu chuẩn gần O. Trong hoạt động tương tụ vậy nếu pha của tín hiệu RF sớm pha không đáng kể so với pha của tín hiệu chuẩn lOKHz đầu ra thay đổi của U8 xẽ là thấp (Low) mục đích là điện áp điều khiển VCO giảm đi nó xẽ giảm tần số VCO đến khi sự khác pha giữa tín hiệu Rf thay đổi và tín hiệu chuẩn là gần O. có hiệu của khoá tần số đầu ra tới tần số chuẩn chính xác lOKHz và đa tần số bởi trương trình chia bên trong U8

Khi pha của tín hiệu chuẩn trùng pha với tín hiệu thay đổi U8 cung cấp nhận dạng đầu ra là vòng khoá pha của bộ tạo tần số trong trạng thái khoá.

Những thông tin cho trương trình chia của U8 được cung cấp bởi vi sử lý U4. U4 đọc yêu cầu thông tin tần số từ chuyển mạch tần số Switch Sl, tín toán và quy định đặt trương trình chia và tạo ra luồng dữ liệu nối tiếp, tín hiệu xung nhịp và tín hiệu chốt dữ liệu sử dụng cho trương trình U8 là IC điều khiển vòng lặp.

Vi sử lý U4 cũng xem sét trạng thái khoá nhận dạng đầu ra từ U8 đã được đề cập ở trên. Khi mà U4 xác định vòng lặp đã khoá thì đầu ra chuyển mạch khoá ở mức LOW CR1 sáng lên và cung cấp logic LOW đầu ra sử dụng cho vòng lặp đã khoá của bộ tạo tần số Carrier RF.

Nừu vi sử lý thấy rằng vòng lặp tạo tần số Carrier RF chưa khoá thì chuyển mạch logic tử LOW lên mức HIGH nhận ra vòng lặp không khoá làm tắt CR1 và quay trở lại sử lý lại giá trị ban đầu của IC điều khiển vòng lặp U8.

Tín hiệu RF được đưa tới mạch chia/suy hao tín hiệu gồm R31,R228 và R187 tại đây nó được cấp tới mạch chia tần số Carrier U9. U9 có tên giống U8 là ic điều khiến vòng lặp tạo tần số. Tuy nhiên tại đây nó được sử dụng chỉ là một bộ chia tần số, chia tần số RF là 1280, U9 được lập trình bởi vi sủ lý U4 hoạt đọng ở bộ chia cố định 1280 đầu ra cung cấp ở chân 14 (FO/LD), đầu ra là xung tồn tại trong thời gian ngán xuất hiện ở 1/1280 của trương trình kênh tần số VOR.

Xung này cấp tới FF U11A tại đây nó được chia 2 đế tạo ra tín hiệu xung vuông tại tần số chia song mang là 1/2560, đầu ra đực sử dụng ở vỉ mạch khác trong hệ thóng VOR đế giám




Model 1150 DVOR

sát tần số của bộ tạo tần số Carrier.Đầu ra bộ khuyếch đại U15 là bộ chia/suy hao công suất phối hợp và nó sử dung cho 4

chức năng khác nhau của bộ tạo tần số trong DVOR. Đầu ra của R56 dược nối tới Jumper JP1 tới điện trở R58. trong CVOR đầu ra của R56 được nối tới J2 dường JP1 được sử dụng đế đièu khiến bộ khuyếch đại Sideband CVOR

Đầu ra RF từ R51 cấp tới bộ khuyếch đại U21 tiếp theo nối tới bộ suy hao r97,r100,n r101 tại đó nó được cung cấp tới bộ tách sóng pha Hy1 là pha cao tần RF chuấn cho vòng lặp hiệu chỉnh pha Carrier (không thế lẫn lộn với vòng lặp tạo tần số Carrier).

Đầu ra RF lấy từ R50 dược nối tới Jumper JP2 tới mạng dịch pha Carrier.Tín hiệu RF được đưa qua R57 và C41 tới E3. E3 là một chân nối nó cung cấp RF tới vỉ mạch đấu nối 012102, tín hiệu RF từ E3 được khuyếch đại bởi U1(trên vỉ mạch 012102) đưa tới bộ suy hao bao gồm R3, R4, R5 tiếp theo nó được sử dụng trên mặt trước của khối thông qua J8 đầu ra tần số Carrier.

Điều khiển vòng khoá pha.Xem hình 2-5 Sơ đồ khối vòng pha Carrier. Tín hiệu RF từ vỉ mạch tạo tànn số Carrier PLL cấp tới mạch khuyếch ddại đệm U21 tiếp theo tới đầu vào pha chuẩn của mạch tách sóng pha HY 1.

Hệ thống VOR đưa ra mẫu tín hiệu phát Carrier từ khối lọc thông thấp, mẫu của tín hiệu điều chế Carrier này được đưa về khối tạo tần số 030757 qua đầu nối J3 ở phía sau của khối, tín hiệu này được đua tới hạn mức HY2 nó dùng đe loại bỏ 30% điều chế AM nhung thông tin về pha không bị ảnh hưởng. Tín hiệu hạn mức được đưa tới bộ khuyếch đại đệm U23 và mạng dịch pha bao gồm C71,C72, C75, C77, C81, L16, L17, mạng dịch pha này cung cấp sự dịch pha sấp xỉ 1800 Tín hiệu này tiếp theo được cấp tới đầu vào pha thay đổi của bộ tách sóng HY 1.

HY 1 cung cấp một điện áp DC đầu ra là tỉ lệ của sụ khác pha giữa tín hiệu pha chuẩn

Figure2-5. Carrier Phase Control LoopTai lieu DVOR1150 VietNamfull Trang 14




Model 1150 DVOR

và pha thay đổi. Khi hai tín hiệu nằm trong 900 (trong điều kiện hoạt động bình thường) thì đầu ra là 0V. Khi điện áp đầu ra tăng lên là tín hiệu đầu vào pha thay đổi trễ pha so với tín hiệu chuẩn và giảm đi là tín hiệu đầu vào pha thay đổi sớm pha so với tín hiệu chuẩn. Điện trở R103 phối hợp trở kháng đầu ra của bộ tách sóng pha.

Đầu ra của bộ tách sóng pha được đưa tới hai đường, một đường nối tới mạch pha trung bình (Mean Phase) một đường nối tới mạch pha động (Dynamic Phase). Mạch pha trung bình là mạch ghép DC với tần số băng thông rất nhỏ nó dùng đe chuần lại mọi biến đổi về pha do nhiệt độ với bộ khuyếch đại công suất trong hệ thống VOR. Điện áp sai pha tạo ra bởi bộ tách sóng pha HY1 nó được cung cấp vào đầu vào đảo của U19, U19 khuyếch đại và cung cấp tín hiệu DC có độ lợi cao với độ lợi hạn chế cho thành phần AC.

Đầu ra của U19 là mạch lọc thông thấp gồm R87 và C54 tiếp theo được đưa tới mạch khuyếch đại sai pha U20A. Đầu ra của U20A điều khien điện áp điều chỉnh đi ốt biến dung trong mạng dịch pha, mục đích của điện áp điều khien mạng dịch pha là cung cấp sự dịch pha chính xác cho đầu ra Carrier của khối tạo tần số đe bắt buộc đầu ra của mạch tách sóng pha là 0V khoá các thành phần DC đầu ra pha của khối khuyếch đại công suất là chuẩn pha so với khối tạo tần số.

Khối khuyếch đại công suất trong hệ thống VOR điều chế AM tín hiệu sóng mạng đầu ra đó cũng là nguyên nhân không cố ý gây nên diều chế pha. Trong hệ thống cũng xuất hiện điều chế pha 30Hz với các thành phần hài của 30Hz, đây là phần dẫn đến như là dịch pha động.

Đầu ra của mạch tách sóng pha HY1 là mạch ghép AC thông qua tụ C128 và mạng pha sớm C64, R200 tới đầu vào không đảo của bộ khuyếch đại vi sai U20A. ứng với cho qua tần số cao của mạng này là chọn đe cung cấp độ lợi vừa đủ tới 30Hz và các thành phần ở trên của tín hiệu lỗi pha, nhưng có độ lợi tần số thấp rất nhỏ(dưới DC) đe ngăn ngừa ảnh hưởng lẫn nhau giữa việc sử lý pha trung bình dã trình bày ở trên.






Model 1150 DVOR

Mạch ghép AC đã trình bày là làm chuấn đường pha động. Tín hiệu lối pha động được cấp bởi U20A tới mạng dịch pha noa cung cấp hiệu ứng đếm điều chế (Counter Modulation) nhỏ nhất tới sự méo pha của tín hiệu đầu ra Carrier trong hệ thống DVOR.

Tín hiệu tần số cao tần Carrier RF từ bộ tạo tần số Carrier PLL cấp tới đầu nối JP2 tới đầu vào mạng dịch pha Carrier hoặc pha

Xem chi tiết mạng dịch pha Carrier xem trang 2 của 012100 Sơ đồ nguyên lý hình 11-12. Tín hiệu RF từ vòng lặp tạo tần số Carrier cấp tới chân 3 của biến áp T1. Biến áp T1 song song với tụ C59 và C61 tạo ra chức năng là một mạch lọc ghép 4 cực hặc là bộ chia công suất 900. Năng lượng RF cấp tới chân 3 và được chia tới chân 1 và chân 2, với sự khác pha giữa chân 1 và chan 2 là 900, chân 1 và 2 nối với các mạch LC gồm L6, CR6 tại chân 1, L8/CR7 tại chân 2. Cuộn dây L7 và L9 là cuộn cảm RF (cộng hưởng) cung cấp trở kháng cao RF với điện áp điều khiến cho đi ốt biến dung. Dung lượng của đi ốt biến dung thay đổi vì sự thay đổi của điện áp điều khiến vào đầu Ktốt, một đường đất RF cung cấp bởi C60. Những hiệu ứng (phản ứng) đưa ra tại chân 1 và chân 2 bởi các mạch lọc LC(L6/CR6 và L7/CR7) năng lượng phản hồi chân 1 và chân 2 với pha của tín hiệu phản hồi thay đổi bởi sự thay đổi phản ứng trên các chân.

Tín hiệu hồi tiếp từ chân 1 và chan 2 là 1800 của pha tại chân 3 là đầu vào và chân 4 là đầu ra, nhũng tín hiệu thêm vào cộng hưởng với nhau tại đầu ra và khong có ở đầu vào đây là hiệu ứng của mạng dịch pha băng thông rộng với tín hiệu dịch pha đầu ra.. .. bởi sự thay đổi điện kháng của mạng đi ốt biến dung/cuộn cảm.

Có 3 mạng dịch pha có chức năng giống nhau như đã trình bày ở mạch T1 ở trên, mạng suy hao giữa T1vàT2, T3 và T4 dùng đế cung cấp phối hợp trở kháng Rf phù hợp khi thay đổi điện áp điều khiến đi ốt biến dung.

Bộ khuyếch đại U22 cung cấp dộ lợi và sự cách ly giữa hai phần của mạng dịch pha. Đầu ra của T4 được cấp tới bộ khuyếch đại đệm U24, U24 cung cấp tín hiệu tới Transzitor Q1. Dòng thiên áp ra và mức khuyếch đại được điều chỉnh bởi R125. Mạng phối hợp trở kháng vào và ra là một số mạch hồi tiếp RLC (R129, C110 là những đường mạch in cung cấp hoạt động băng thông rộng của Q1 khong đòi hỏi điều chỉnh tần số riêng).

Điện trở R81 sử dung cung cấp điện áp DC Offset đầu ra của U20A điện áp này điều chỉnh điện áp lỗi tại đầu ra của U19 bình thường là 0V. Điện áp lỗi đưa ra trên điếm kiếm tra TP3 trên mặt của khối tạo tần số. R81 điều chỉnh đế dặt điện áp lỗi pha đo được tại TP3 bình thường là 0V ± 0.050V khi mà khối tạo tần số lắp trong hệ thống VOR.

Chú ý : Trong một vài trường hợp vì giá trị dịch pha lớn nhất của mạng dịch pha > 4500, điều chỉnh R81 có thế đạt được 0V tại TP3 và tại 2 điếm khác nữa.Thực tế điện áp điều khiến vòng khoá pha(đầu ra U20) đo được tại TP4 trên mặt của khối tạo tần số có thế điều chỉnh R81 đạt được 0V tại TP3 và 2V đến 8V tại TP4, Nừu điện áp lỗi pha đo được dưới 2V hoặc trên 8V thì điều chỉnh lại R81 nếu trạng thái khoá có thế căn cứ trên 2 điếm kiếm tra.




Model 1150 DVOR

Vòng tạo Sideband RFVòng lặp tạo Sideband RF tương tự chức năng của khối tạo Carrier RF đã trình bày ở

trên. Sơ đồ khối hình 2-6 là vòng tạo Upper Sideband (USB). Mạch tao USB và LSB là giống nhau nên chỉ trình bày một mạch.

Vi sử lý đọc chuyển mạch đặt tần số và IC điều khiển trương trình vòng lặp, IC điều khiển coa các đầu vào không căn cú trên mạch điều khiển sử lý Carrier. Trong khối tạo USB chân 18 của U37(USB Loader Microprocessor) là đưa lên mức xung 5V bởi R180, ở khối LSB chân 17 của U26 (LSB Loader Microprocessor) đưa lên 5V bởi R132.

Trong mạch Carrier không chân nào là 5V, trong suốt quá trình mở máy hoặc thiết lập lại những chân này được nối tới bên trong vi sử lý, nếu chân 18 là HIGH thì trương trình của vi sử lý xẽ tạo ra tần số trên 10KHz tần số sóng mang được đặt bởi chuyển mạch tần số S1, nó tạo ra tần số USB. Nừu chân 17 là mức HIGH thì trương trình của vi sử lý xẽ tạo ra tần số dưới 10KHz tần số sóng mang, nó tạo ra tần số LSB. Nừu không chân nào là mức HIGH thì trương trình xẽ tạo tần số theo tần số của chuyển mạch tần số S1. Trên sơ đồ cho phép sử dụng trương trình giống nhau cho cả 3 mạch tạo tần số, loại trừ nếu muốn có 3 thế hệ phần mềm khác nhau.

Hoạt động của mạch tạo USB xẽ được giải thích sau đây xem hình 2-6. Vòng lặp tạo USB RF và vòng lặp tạo LSB RF giống nhau, ngoại lệ là một điện trở đấu lên 5V như đã trình bày ở trên, chỉ có mạch USB xẽ được trình bày trong tài liệu này.


Bộ tạo dao động điều khiển bằng điện áp VCO(Voltage Controlled Oscillator) U43 tạo ra tín hiệu RF với tần số tỉ lệ với điện áp đưa vào tại chân 5, là điện áp điều chỉnh đầu vào.^ Đầu ra RF từ VCO được suy hao bởi R202, R203 và R205 tiếp theo được đua đến khuyếch đại đệm U44. Bộ suy hao và khuyếch đại đệm dùng để cung cấp phối hợp trở kháng băng thông rộng cho đầu ra VCO và cung cấp cách ly đảo ngược sấp xỉ 40 dB hoặc hơn, sự cách ly có hiệu quả của VCO đưa ra tải và hiệu ứng nhiễu nền.

Đầu ra bộ khuyếch đại đệm U44 chia tới hai đường bởi bộ chia điện trở, một đường cấp tới đầu vào của bộ khuyếch đại U46, U46 nâng mức đầu ra tín hiệu RF theo yêu cầu của khối

Figure 2-6. Upper Sideband RF Generation Loop




Model 1150 DVOR

tạo tần số. Một bộ suy hao gồm R224, R225 và R227 đưa ra công suất tới mức chính xác, bộ suy hao cũng cung cấp sự cách ly cho đầu ra bộ đệm U46, bảo vệ nó từ những lỗi nguồn hoặc hở mạch ở đầu nối ra.

Đường thứ 2 tín hiệu RF từ đầu ra U44 được đưa tới chuyển mạch RF U48. U48 sử dụng để chuyển mạch nguồn hồi tiếp cho vòng khoá pha bộ tạo tần số. Khi mà vi sử lý U37 khoá đường tách sóng đầu ra là HIGH, tín hiệu RF từ U44 đưa tới đầu vào của bộ khuyếch đại hồi tiếp U45 thông qua chuyển mạch hồi tiếp U48. Đầu ra của U45 là bộ suy hao và chia tới hai đường. Đường thứ nhất tới đầu vào tần số thay đoi FIN của vi mạch điều khiển vòng U40, đường thứ hai đưa tới đầu vào bộ chia tần số USB U39.

Khi vi sử lý khóa đầu ra là LOW, hồi tiếp cho vòng khoá pha là tín hiệu thu được từ khối lấy mẫu Sideband trong hệ thống VOR. Đầu ra tách sóng từ U37 coa độ trễ sấp xỉ 50ms từ đầu ra tách sóng của IC điều khiển vòng lặp tạo tần số U40 nó cho phép thời gian vừa đủ để xuất hiện ở đầu ra của khối khuyếch đại Sideband trong hệ thống VOR. Sin và Cosin điều chế ở đầu ra bộ khuyếch đại Sideband là tổng hợp bên trong khối lấy mẫu Sideband. Kết quả của hai tín hiệu được miêu tả ở đầu ra CW, Tín hiệu CW được đưa qua hệ thống cáp tới đường hồi tiếp tần số USB thông qua đầu nối J6. Tín hiệu được đưa tới đi ốt hạn mức gồm CR14, CR15 tiếp theo tới chuyển mạch RF U48.? Sử dụng đường hồi tiếp để khoá mạch PLL USB. Pha đầu ra của máy phát Sideband là duy trì trạng thái hằng số và mối quan hệ với tín hiệu chuấn trong khối tạo tần số.

U39 là vi mạch chia tần số, nó dược lập trình là bộ chia cố định 1280 với điều khiển bởi vi sử lý U37. Đầu ra của U39 là xung hẹp xuất hiện tai thời gian 1/1280 của tần số USB, xung hẹp này được cấp tới đầu vào U41A là Flip-Flop được cấu hình là bộ chia 2. Đầu ra của U41A là tín hiệu xung vuông ở 1/2560 của tần số RF USB. Tín hiệu này được sử dụng trong hệ thống VOR cung cấp khả năng giám sát tần số Sideband.

Bộ điều chỉnh điện áp U38 cung cấp nguồn nền nhiễu thấp 5V cho hoạt động của mạch và nền nhiễu giới hạn trong IC điều khiển vòng, chíng khử nhiễu điện thế nguồn 5V trong hệ thống VOR cho tín hiệu RF.

Tai lieu DVOR1150 VietNamfull Trang 18

Bộ điều chỉnh điện áp U42 cung cấp nguồn nền nhiễu thấp 12V cho hoạt động của VCO U43 hơn nữa nó cung cấp sự cách ly từ nhiễu nguồn hệ thống VOR, Jumper JP10 có thể sử dụng trong mục đích không cho phép khi USB VCO có sự cố, ở hoạt động bình thường này thì Jumper cắm trong vị trí.

Mạch điều khiển vòng vi phân U40 gồm tín hiệu vào chuấn, trương trình chia cho đầu vào thay đổi, Tách sóng pha, thay đổi lên xuống đầu ra. Trương trình chia được cấu hình bởi vi sử lý U37 giống với chi tiết vòng lặp tạo Carrier. Kết quả chia tần số tín hiệu thay đổi so sánh với tín hiệu đầu vào chuấn chính xác 10KHz trong tách sóng pha. Đầu ra của bộ điều khiển so sánh pha điều khiển chuyển mạch thay đổi lên xuống trong U40 tăng nguồn khi pha thay đổi trễ pha so với tín hiệu chuấn và han nguồn khi pha thay đổi sớm pha so với tín hiệu chuấn.

Đầu ra thay đổi lên xuống U40 cấp tới vòng lặp thông thấp gồm C156, C161, R195, R197 và C162. Các thành phần đặt hoạt động băng dải của vòng khoá pha, điện áp đầu ra của vòng lặp (lọc) điều khiển điện áp điều chỉnh VCO. Mục đích tăng tần số lên khi pha thay đổi trễ pha so với tín hiệu chuấn và giảm tần số khi pha thay đổi sớm pha so với pha chuấn. Vì vậy




Model 1150 DVOR

khoá tín hiệu đầu ra là tín hiệu chuấn chính xác 10KHz.

2.3.2.2 Vỉ mạch tạo tín hiệu âm tần (Audio Generator CCA 1A7/1A23 figure2- 7)Vỉ mạch này có nhiệm vụ tạo ra và điều khiển các tín hiệu âm tần, tạo các tín hiệu điều

chế sóng mang và giám sát, điều khiển mức công suất cao tần và các tín hiệu điều khiển pha sử dụng trong DVOR. Ngoài ra các điện áp tương tự một chiều thay thế các mức công suất và điều chế khác của DVOR, các tín hiệu cao tần đưa vào và được bộ tạo tín hiệu âm tần phân tích để xác định mức công suất sóng mang, phần trăm điều chế sóng mang, các mức công suất biên tần và VSWR.

Một bộ vi mạch và mạch nhớ điều khiển tất cả các chức năng trong khi vỉ mạch thông tin cùng vi xử lý của DVOR được đưa qua vỉ mạch ghép nối nối tiếp.

Bộ tạo tín hiệu âm tần tạo và điều khiển các tín hiệu âm tần sử dụng trong trạm DVOR. Trên bộ điều khiển và mạch nhớ điều khiển tất cả các chức năng của khối. Các thông tin từ vỉ mạch này tới CPU hệ thống DVOR được thực hiện qua vỉ mạch ghép nối nối tiếp (Interface CCA).

Các tham số điều chỉnh từ màn hình hiển thị gửi từ RMS tới khối tạo tín hiệu âm tần khi được cấp nguồn hoặc khi thay đổi màn hiển thị. Số liệu giám sát máy phát được gửi từ bộ tạo tín hiệu âm tần đến RMS khi Người khai thác chuyển sang hiển thị dữ liệu máy phát (Transmitter Data Screen).





Model 1150 DVOR

SIDEBAND GENERATOR

1150-172

REFERENCE




Model 1150 DVOR

Figure 2-7. Audio Generator CCA, Block Diagram

Trang 20

Model 1150 DVOR




2.3.2.2.1 Mạch vi sử lý và mạch nhớ (Micro Controller and Memory Circuites 1A7/1A23 figure2-8)

U36 và U8A có một nguồn điện áp chuẩn cung cấp điện áp chính xác +5V và một chuẩn nhiệt độ/V tỷ lệ với nhiệt độ cabin điện tử. U1 sử dụng nguồn chuẩn này để chuyển đổi tượng tự/số (A/D). Độ phân giải của các quá trình này là (VREF/1024) hoặc 5mV. VREF được chỉnh bằng R33 tới 5,11 ±0,01V đo được ở chân 6 của U36. Đầu ra U33 thể hiện nhiệt độ cabin điện tử ở màn hiển thị RMS với giá trị 2,3 mV/độ.


1150-060

Figure 2-8. Audio Generator CCA Block Diagram (Micro controller andMemory Circuits).




Model 1150 DVOR

Đầu vào bộ giám sát nguồn U43 so sánh điện áp lấy mẫu 28vDC điện áp này được lấy từ nguồn (BCPS) và +5 Vdc từ bộ cấp nguồn điện áp thấp (VLPS). Khi đầu ra +28 Vdc của BCPS bình thường thì đầu ra bộ giám sát công suất là cao (HIGH) . Khi đầu ra +28 Vdc giảm xuống dưới 21 Vdc thì bộ giám sát nguồn đầuvào thay đổi và đầu ra của nó chuyển từ mức cao (HIGH) suống mức thấp (LOW). Đầu ra mức thấp (LOW) đặt vào mạch giám sát nguồn của bộ vi sử lý sang tình trạng không xử lý/lặp liên tục. Nếu đầu ra +28 Vdc bất thường không lâu, U1 sẽ được thiết lập lại và bắt đầu xử lý thông tin lại.

Bộ tạo tín hiệu âm tần nhận các điện áp tương tự 1 chiều đặc trưng cho các mức công suất và điều chế khác nhau của các tín hiệu cao tần RF trong DVOR. Những điện áp này được xử lý bới mạch giám sát nguồn bao gồm U10, R50,R66, R74,C6, C8 và C17. Bằng cách phân tích điện áp ra của mạch giám sát nguồn, bộ vi sử lý U1 có thể xác định được mức công suất sóng mang, phần trăm điều chế sóng mang, mức công suất biên tần và hệ số sóng đứngVSWR.

Bộ vi sử lý U1 liên lạc với RMS khối xử lý trung tâm (CPU) qua vỉ mạch giao diện nối tiếp(Serial interface). Số liệu liên lạc nối tiếp được gửi bởi U1 tới vỉ mạch giao diện nối tiếp qua U11A. U11A chuyển các tín hiệu TTL từ U1 sang các mức tín hiệu RS-232. Thông tin liên lạc nối tiếp từ vỉ mạch giao diện nối tiếp được thu bởi U1 qua bộ thu đường dây U12C. U12C chuyển dữ liệu mức RS-232 sang mức TTL. Chu kỳ yêu cầu cho trạng thái từ RMS tới bộ tạo Âm tần là 1 giây. Lỗi trong bộ tạo Âm tần là nguyên nhân lỗi liên lạc. Lỗi của RMS trong trạng thái 5 giây sẽ gây tắt máy phát.Thạch anh Y1 cung cấp tín hiệu đồng hồ 12MHz cho bộ vi sử lý U1.

Khối tạo Âm tần sử dụng nhiều loại bộ nhớ khác nhau để lưu trữ và thao tác dữ liệu. Bộ nhớ chỉ đọc có thể lập trình (EPROM) U4 chứa chương trình phần mềm cho U1. Bộ nhớ EFPROM U5 lưu trữ thông tin thay đổi của mỗi tram DVOR. Bộ nhớ truy cập ngẫu nhiên (RAM) U6 cung cấp sự lưu trữ nhiệt độ cho thao tác thu thập dữ liệu và các tham số hoạt động của máy phát hiện tại.

Q2 và Q3 được điều khiển bởi U1. U1 điều khiển chức năng hoạt động của khối tạo biên tần(Sideband Generator Assembly) nhờ Q3. Trong điều kiện bình thường, U1 cung cấp mức LOW tời Q3. Mức LOW này giữ Q3 tắt. Mức HIGH đưa tới Q3 sẽ mở và ngăn cản bộ tạo Sideband từ một đáp ứng đầu ra.

U1 sử dụng Q2 để điều khiển đầu ra của khối cung cấp nguồn BCPS 48Vdc. Bình thường, U1 đưa ra mức HIGH làm cho Q2 mở. Điều này gây ra cho khối cung cấp nguồn 48Vdc BCPS đưa ra 43Vdc (điện áp giới hạn biên). Khi cần U1 có thể cắt Q2 để cho phép khối cung cấp nguồn 48Vdc của BCPS đưa thẳng ra 48Vdc.

Khi thiết lập điều chế ở chế độ thiết lập máy phát(transmitter setup) vượt quá 42% (tổng các mức tín hiệu thoại, tín hiệu chuấn và tín hiệu nhận dạng) điện áp đầu ra đặt ở 48 Vdc. Nếu nhỏ hơn 42% thì đầu ra sẽ là 43 Vdc.

Tai lieu DVOR1150 VietNamfull Trang 22Trang 23

Model 1150 DVOR




2.3.2.2.2 Mạch tạo tín hiệu biên tần và tín hiệu chuẩn (Reference and Sideband Generator Circuit 1A7/1A23figure2-9)

Xem hình 2-9 khi bật máy, U1 thiết lập chương trình cho U9 Logic Cell Array với dữ liệu cần thiết đe đặt cấu hình của nó cho thông số về điều chỉnh pha và xung nhịp EPROM đe hình thành tín hiệu phương vị. U9 cung cấp hai tín hiệu cơ bản; một tín hiệu điều khien kênh chuấn, còn tín hiệu kia điều khien kênh biến đổi (Sideband).

ADD/DATA BUS

LCA EPROM LATCH DAC AMPL AMPLU9 U21 U3 U23 U19 U30B

AMPLU34B, U13C

AMPLU33C, U13B

KEYOCTAL

LATCH U2 6

DIFFLINE

DRIVERS U2 7 U2 8 —- COMMUTATOR

SWITCH SIGNALS

SINE COSINE ENABLE FROM

BIPHASE BIPHASE TRANSFER RELAY

REFERENCE VOLTAGE (CARRIER POWER LEVEL)

REFERENCE

1.5 MHZ

SB LEVEL CONTROL U2

9

QUADDACU18 AMPL ' U34A,

U13D

REFERENCEVOLTAGE

QUADDACU7

AMPL ' U33A, U13A

REFERENCE IDENT

AMPLU33B

FROMU1

IDENTVOICE

CARRIERLEVELU25

TT

uP DATA BUS

115 0-061

Model 1150 DVOR




Figure 2-9. Audio Generator CCA Block Diagram (Reference & Sideband Generators).





Model 1150 DVOR

U18 nhận xung nhịp trên mạch , địa chỉ/dữ liệu và các tín hiệu điều khiển từ bộ vi sử lý U1. U9 đưa ra tín hiệu đồng hồ 1,5MHz^ độc lập. U9 đưa ra 2-16 ^ từ dữ liệu tới EPROM U21 cho kênh chuẩn và kênh biên tần (Sideband). Kênh chuẩn sẽ được xem xét trước, kênh Sideband sau.

U9 cung cấp mã địa chỉ tới EPROM U21. Jắc dấu nhảy(Jumper) E5 sử dụng hoạt động cho DVOR hoặc CVOR. Khi E5 ở chế độ mở tín hiệu DVOR được cung cấp. U21 được lập trình với một dạng điều chế sóng mang 30Hz dưới dạng số. U21 cung cấp dữ liệu sóng mang phụ tới bộ chuyển đổi số - tương tự (DAC) U7 và U18.

Dữ liệu tín hiệu chuẩn tới đầu vào U3 khi mà tín hiệu REF LATCH chuyển tử thấp lên cao (Low to High). U23 chuyển thông tin dạng sóng số sang dạng sóng tương tự từ U3. Đầu ra của U23 là sự mô phỏng một dao động dạng Sin 30Hz được lượng tử hóa. Biên độ của dạng sóng này được xác định bởi điện áp chuẩn đưa tới U23. Điện áp chuẩn tới U23 được cung cấp bởi R13, U25 DAC và tương ứng với các mức công suất Sideband và Carrier được kết hợp. Đầu ra U23 đưa tới bộ khuyếch đại U19.

U19 được thiết kế để chuyển đổi đầu ra hiện tại của bộ chuyển đổi số - tương tự thành một tín hiệu điện áp tương tự.

Tín hiệu 30Hz được cung cấp tới mạch khuếch đại U30BU30B khuyếch đại tín hiệu 30Hz và loại bỏ điện áp một chiều. Điều chế chuẩn được

thêm vào tại U33D với tín hiệu thoại(voice);Nhận dạng(Ident) và tín hiệu sóng mang(DC) .EPROM U21 ở kênh biến đổi (Sideband). Nó được lập trình ở dạng số tương ứng của

hai dạng sóng 360Hz (cái này chậm pha 900 với cái kia), một dạng sóng 1020Hz và mã chuyển mạch Antenna/hai pha (bi-phase). Thông tin số của U21 được đưa tới DAC U7 và U18 và chốt U26.

U7 chuyển đổi dữ liệu từ U21 ra sự thay đổi tương ứng và các mã nhận dạng(Identity Tones). U7 bao gồm 4 DAC. Chỉ phần B, C và D là cung cấp đầu ra. Phần B điều khiển đầu ra Sideband 1, phần D điều khiển đầu ra. Sideband 2 và phần D điều khiển mã nhận dạng. Điện áp chuẩn trong các phần của U7 được cung cấp bởi U25. Điện ấp chuẩn này thiết lập khuếch đại của điều chế được cung cấp bởi DACs.Vi sử lý điều khiển mức từ U25 và cũng là mức điều

Đầu ra cho các phần của U7 cung cấp cho bộ khuếch đại U33 cho phần A và C.U33 có chức năng là một bộ khuếch đại/dịch mức để loại bỏ thành phần DC của tín hiệu. Đầu ra của U33C là tín hiệu AM SBO 1 và được đưa tới bộ khuyếch đại U13B. Đầu ra của U33A là tín hiệu AM SBO 2 và được đưa tới bộ khuyếch đại U13A. Đầu ra của U33B là tín hiệu nhận dạng 1020Hz. Đầu ra của U33B được cung cấp tới U33D.

Chốt Octal U26 nhận dữ liệu từ U21 và đưa nó tới đầu ra khi bị khóa bởi U9. Dữ liệu này là tín hiệu hai pha(Bi-phase) và mã chuyển mạch Antenna. Các tín hiệu hai pha được đưa tới các khối tạo Sideband.






Model 1150 DVOR

Các bộ điều khiển đường vi sai U27 và U28 thu tín hiệu cho phép từ role đồng trục 1K1. Bộ U27 được U1 sử dụng đe cung cấp mã nhận dạng cho một DME đặt cùng. Các bộ điều khien đường U27 và U28 đồng thời xử lý các tín hiệu chuyen mạch từ U21. Các tín hiệu này được sử dụng đe xác định Antenna Sideband nào sẽ phát năng lượng cao tần RF Sideband khi nó được bức xạ.

2.3.2.2.3 Mạch điều chế tín hiệu chuẩn (Reference Modulation Circui1A7/1A23 figure2-10)

Xem hình 2-14. Mức phần trăm điều chế của tín hiệu chuấn được điều khien bởi Quad DAC U25. Điện áp chuẩn được tạo ra bởi U25 là REF_PWR_LEVEL, REF_MOD_LEVEL VOICE và tín hiệu IDENTAM. Một phần kích của U25 được điều khien bởi U1 qua U18 nó cung cấp tín hiệu tới U25.

QUADDAC

D U25

C

B

A

REF POWER LEVEL

1150-063

Figure 2-10. Audio Generator CCA Block Diagram (Reference Modulation Circuit).

U30B cung cấp tín hiệu REFERENCE và U30D cung cấp tín hiệu IDENT AM tới bộ khuyếch đại U33D. U30B hoạt động chi khi mã Morse nhận dạng được phát. U33D cũng có thể nhận tín hiệu điều chế Voice gọi là tín hiệu VMOD OUT từ U15 (xem hình 2-12). Tín hiệu này được điều chỉnh bởi bién trở R55, biến trở phần trăm điều chế Voice. Đầu ra của U33D là tín hiệu CAR MOD đó là sự kết hợp của tín hiệu REFERENCE, IDENT AM, và tín hiệu Voice điều chế và một điện áp DC tỷ lệ với công suất Carrier.

2.3.2.2.4 Mạch điều khiển pha và điều chế biên tần (Sideband Modulation and Phase Control Circuit 1A7/1A23 figure2-11)

Xem hình 2-11. Mức đầu ra của biên tần và tín hiệu nhận dạng được điều khien bởi

SECTION SELECT —►

ADRS/DATA BUS —►

VOICE —►

CARRIER LEVEL —►

IDENT LEVEI

VOICE OUT





Model 1150 DVOR

U25 cho nhận dạng và U29 cho các Biên tần(Sideband).Đầu vào chuẩn

Model 1150 DVOR




DAC U29 là REF_PWR_LEVEL. Mức điện áp DC quyết định mức công suất sóng mang và có thể thay đổi mức công suất sóng mang có thể điều chỉnh được. Nếu công suất sóng mang thay đổi REF_PWR_LEVEL thì mức biên tần cũng thay đổi theo.Mức điện áp DC được tạo ra bởi U29 tại A, B, C và D đầu ra của nó là mức công suất biên tần. Bốn đầu ra công suất biên tần được điều chỉnh trong Transmitter> Configuration> Nominal> SBO RF level hoặc Transmitter> Configuration> Offsets and Scale Factors> Sideband 1 đến 4 RF level Scale.

Phần ‘A’DAC ở U7 và U18 không sử dụngĐiều chế biên tần 1(Sideband 1) được tạo ra trong Quad DAC U7. Bus dữ liệu từ U21 tới U7

bao hàm tín hiệu âm tần. Với A0 ở mức 1, A1 ở mức 0 và đầu vào ghi tới DAC sẽ ghi dữ liệu Sideband 1 vào DAC B của U7. Mức đầu ra của Sideband 1 được điều khiển bởi U29 DAC A. Đầu ra U29 A được nối tới đầu vào U7 VREFB. Mức này được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 1 RF Level Scale manus.

Điều chế biên tần 2(Sideband 2) được tạo ra trong Quad DAC U7. Bus dữ liệu tử U21 tới U7 bao hàm tín hiệu âm tần. Với A0 ở mức 1, A1 ở mức 0 và đầu vào ghi tới DAC sẽ ghi dữ liệu Sideband 2 vào DAC D của U7. Mức đầu ra của Sideband 2 được điều khiển bởi U29 DAC C. Đầu ra U29 C được nối tới đầu vào U7 VREFB. Mức này được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 2 RF Level Scale manus.

Điều chế biên tần 3(Sideband 3) được tạo ra trong Quad DAC U18. Bus dữ liệu tử U21 tới U18 bao hàm tín hiệu âm tần. Với A0 ở mức 1, A1 ở mức 0 và đầu vào ghi tới DAC sẽ ghi dữ liệu Sideband 3 vào DAC B của U18. Mức đầu ra của Sideband 3 được điều khiển bởi U29 DAC B. Đầu ra U29 B được nối tới đầu vào U18 VREFB. Mức này được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 3 RF Level Scale manus.

Điều chế biên tần 4(Sideband 4) được tạo ra trong Quad DAC U18. Bus dữ liệu tử U21 tới U18 bao hàm tín hiệu âm tần. Với A0 ở mức 1, A1 ở mức 0 và đầu vào ghi tới DAC sẽ ghi dữ liệu Sideband 4 vào DAC D của U18. Mức đầu ra của Sideband 4 được điều khiển bởi U29 DAC D. Đầu ra U29 D được nối tới đầu vào U7 VREFB. Mức này được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 4 RF Level Scale manus.

Pha Sideband 1 được tạo ra trong Quad DAC U31. Một mức DC được tạo ra khi nối chân P1-A28 và tiếp theo tới khuyếch đại Sideband 1. Mức pha của Sideband 1 được điều khiển bởi U31 DAC C. Đầu vào U31 VREFC được nối tới VREF cố định. Mức Đầu ra của DAC C xẽ được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 1-2 Phase Offset Manu.

Pha Sideband 3 được tạo ra trong Quad DAC U31. Một mức DC được tạo ra khi nối chân P1-C20 và tiếp theo tới khuyếch đại Sideband 3. Mức pha của Sideband 3 được điều khiển bởi U31 DAC D. Đầu vào U31 VREFD được nối tới




Model 1150 DVOR

VREF cố định. Mức Đầu ra của DAC D xẽ được đặt trong Transmitter> Configuration> Offsets and Scale Factors> Sideband 3-4 Phase Offset Manu.

Pha Sideband 2-4 được tạo ra trong Quad DAC U31. Một mức DC được tạo ra khi nối chân P1-C8 và tiếp theo tới khuyếch đại Sideband 2-4. Mức pha của Sideband 2 và 4 được điều khiển bởi U31 DAC B. Đầu vào U31 VREFB được nối tới VREF cố định. Mức Đầu ra của DAC C xẽ được đặt bởi U1 ở 0 độ.

Pha sóng mang (Carrier) tới Sideband được tạo ra trong Quad DAC U31. Một mức DC được tạo ra khi nối chân P1-A30 và tiếp theo tới bộ tạo tần số(Synthesizer). Pha của Carrier to Sideband được điều khiển bởi U31 DAC A. Đầu vào U31 VREFA được nối tới VREF cố định. Mức Đầu ra của DAC A xẽ được đặt trong Transmitter> Configuration> Offsets and Scale Factors>Carrier to Sideband Phase Offset Manu.

-----»- SB3 PHASEADD/DATA BUS

+5VEF ---- D QUAD -----► SB1 PHASE- -— C DAC

—— B U2 9 -----► SB2/4 PHASE

___ A-----m- CARRIER/ SB PHASE

Figure 2-11. Audio Generator CCA Block Diagram (Sideband Level & Phase Control Circuit)

2.3.2.2.5 Mạch tạo tín hiệu âm thử và thoại (Voice and Test Tone Circuit 1A7/1A23 figure 2-12)Xem hình 2-12. Mạch Voice cung cấp âm được điều chế vào tín hiệu RF sóng mang. Tín

hiệu Voice được đưa từ Microphone hoặc từ xa qua đường điện thoại.

Biến trở R7 được điều chỉnh đe ngăn cản vượt quá giới hạn của mạch Voice. Tín hiệu Audio được chọn được đưa tới bộ khuyếch đại đệm bao gồm U32A vàBD khuyếch đại tín hiệu và đưa nó tới bộ khuyếch đại U15.

Tai Heu DVOR1150 VietNam full Trang 28

ADD/DATA BUS

REF PWR LEVEL

SBO4 LEVEL TO U18

SBO2 LEVEL TO U7

SBO3 LEVEL TO U18

SBO1 LEVEL TO U7

1150-062





Model 1150 DVOR

D/AU25

(STAIR-STEP FILTER)

RECEIVE

FILTERP/OU15

1150-064

Figure 2-12. Audio Generator CCA Block Diagram (Voice and Test Tone Circuits).

Đầu ra thứ nhất của U32A và B được đưa tới phần khuyếch đại công suất của U15. Đầu này của U15 (chân 6 và 7) được đưa tới bộ khuyếch đại nén hệ số Voice U16. U16 cung cấp một quá biên không đổi xấp xỉ 20dB so với mức tín hiệu. Đầu ra Audio của U16 được đưa tới đầu vào của bộ lọc mức (Notch filter) U17.U17 được đặt cấu hình đe loại bỏ bất cứ thành phần tần số nào giữa 1005-1035Hz tại các điem -3dB. Biến trở R21 điều chỉnh tần số trung tâm của mạch lọc mức cũng như suy hao Ident đều được đặt tại nhà máy. Mạch lọc mức U17 yêu cầu một tần số đồng hồ gấp 50 lần tần số mạch lọc mức hoặc 51 KHz. EPLD U9 cung cấp tần số đầu ra.

Đầu ra của U17 là toàn bộ tín hiệu thoại cả 1020Hz ± 15Hz. Tín hiệu được lọc này được đưa tới phần lọc phát U15. Đầu ra của phần lọc phát U15 là tín hiệu VOICE.

Phần bộ lọc của U15 loại bỏ tất cả các điều chế Voice thấp hơn 300Hz và cao hơn 3000Hz gây nhiễu các Tone dẫn đường 30Hz và 9960Hz. Tín hiệu đầu ra phần này của U15 được gọi là VMODOUT và được đưa tới đầu vào U33D (xem hình 212) thông qua chiết áp R55.

TP2

MIC IN

NOTCH DEPTH R21

CLOCK FROM U9

VOICE VMODOUT

Model 1150 DVOR




2.3.2.2.6. Nguyên lý hoạt động theo sơ đồ chi tiết vỉ mạch tạo âm tần (Audio Generator1A7, 1A23)

Vỉ mạch tạo tín hiệu âm tần tạo và điều khiến các tín hiệu âm tần sử dụng trong trạm DVOR. Trên bộ điều khiến và mạch nhớ điều khiến tất cả các chức năng của khối. Các thông tin từ vỉ mạch này tới CPU hệ thống DVOR được thực hiện qua vỉ mạch ghép nối nối tiếp (Interface CCA)

Xem hình 11-17 trang 1. Bộ vi sử lý U1 thực hiện nhiều nhiệm vụ và giữ cho việc duy trì công suất và các mức điều chế của hệ thống máy phát là phù hợp. PROM U4 là một thiết bị 256 bit (32k của 8 bit) chứa chương trình phần mềm cho U1. EFROM U5 là 16 Kbit (2k của 8 bit) nó lưư trữ thông tin quan trọng thay đổi cho mỗi trạm VOR(như là các mức % điều chế, các hệ số công suất, mã nhận dạng...). RAM U6 là 64 kbit (8k của 8 bit) nó cung cấp bộ nhớ tạm thời tại chỗ nó được sử dụng bởi U1 cho các tham số hoạt động máy phát hiện đang phát, dữ liệu quan trọng, sắp xếp các điếm, điếm bắt đầu hoạt động v.v... Bộ chốt 8 U2 được điều khiến bởi tín hiệu địa chỉ cho phép chốt (address latch enable -ALE) từ U1. U2 điều khiến ứng dụng của các địa chỉ A0-A7 tới U4, U5 và U6. U9 giải mã dữ liệu từ Bus địa chỉ/số liệu AD8-AD15 đế cung cấp các tín hiệu cho phép chọn Chip(chip select enable) tới U5, U6. U9 cung cấp các tín hiệu cho phép chọn Chip tới các DACs,U25, U29, U31.

U1 hoạt động với tấn số clock 12MHz, đạt được từ thạch anh Y1, nó có đầu ra clock 6MHz tới đầu vào clock của U9.

Nguồn điện áp chuấn chính xác U36 cung cấp một điện áp chuan +5V, có tên là +5V REF dùng cho U1 và một số thiết bị khác. Điện áp +5V REF được thiết lập bởi R33. Việc cung cấp này đế bù năng lượng cho các điều kiện của mạch riêng biệt. Nó cũng thuc hiện như là một bộ chuyến đổi cung cấp một tín hiệu đầu ra xấp xỉ 630mV ở 250C và thay đổi 2.1mV/10C. U1 sử dụng điện áp này đế giám sát nhiệt độ của tủ VOR. Tín hiệu nhiệt độ đầu ra của U36 được đệm bởi bộ khuyếch đại U8A trước khi nó được xử lý bởi U1.

Mức TTL LOW đầu ra của U43A điều khiến đầu vào ngắt không che giấu (non-maskable interrupt “NMF) của U1 thông qua Q1. Mức LOW trên đường này tạo cho Q1 lên mức HIGH và đặt vi sử lý trong điều kiện dừng sử lý/vòng lặp liên tục. Nó ngăn cản từ hướng dẫn sử lý phần mềm khi mà trong trạng thái ngắt. Hành động này thực chất là một thông báo lỗi nguồn đưa tới bộ vi sử lý hướng dẫn nó dừng việc xử lý số liệu gây ra mất của nguồn. Nó cũng ngăn cản U1 lưu giữ bất kỳ tham số giữ liệu tới hạn nào trong bộ nhớ, chúng có thế được tính toán bằng các thông tin hỏng trong khi nguồn bị lỗi.

U43 là một mạch Reset ngoài. Chức năng của mạch Reset này là đảm bảo cho bộ vi sử lý và các mạch tích hợp được Reset đúng cũng như được khởi động đồng bộ khi nguồn được cung cấp lần đầu. Khi nguồn được cung cấp lần đầu, U43 tạo ra một mức LOW tới chân Reset của U1

U1 thông tin với vỉ mạch RMS CPU CCA thông qua vỉ mạch giao diện nối tiếp (Serial Interface CCA) ở tốc độ band 19,200. Số liệu thông tin nối tiếp được gửi bởiU1 tới vỉ mạch giao diện nối tiếp thông qua điều khiển đường dây U11A. Mạch điều khiển đường dây chuyển đổi các tín hiệu mức TTL (HIGH = 5V, LOW = 0V) thành các tín hiệu mức RS-232 (HIGH = + 12V, LOW = -12V). Các tín hiệu mức RS-232 được dùng cho các khoảng cách truyền dài bằng dây nối. Thông tin liên lạc nối tiếp từ vỉ mạch giao diện nối tiếp được thu bởi U1 thông qua bộ nhận đường dây U12C. U12C chuyển đổi dữ liệu mức RS-232 thành các mức TTL.

U1 giám sát các trạng thái của mạch tạo tần số bằng cách kiểm tra mức của các tín hiệu khóa USB (USB lock), LSB lock và pha trung bình Carrier. Tín hiệu USB lock đưa vào đầu nối P1-26A; tín hiệu LSB lock đưa vào đầu nối P1-5A; tín hiệu OSC lock đưa vào đầu nối

Model 1150 DVOR




P1-28C. Hai tín hiệu Lock từ bộ tạo Sideband được cung cấp tới U1 để chắc chắn rằng chức năng của các bộ tạo là hoạt động đúng chức năng . Tín hiệu từ bộ tạo Sideband mà nó xử lý tín hiệu RF LSB được gọi là SB 1/2 lock . Tín hiệu từ bộ tạo Sideband mà nó xử lý tín hiệu RF USB được gọi là SB3/4 lock. Tín hiệu SB1/2 lock đưa tới đầu nối P1-27A. Tín hiệu SB3/4 lock đưa tới đầu nối P1-6A.

Bộ vi sử lý tạo Âm tần không chỉ giám sát các trạng thái hoạt động của máy phát, nó cũng giám sát nhiệt độ của bộ khuyếch đại công suất CSB. Tín hiệu này là tín hiệu Shutdown nhiệt được đưa tới đầu nối P1-27. Nó được sử dụng để thông báo cho U1 rằng Transistor công suất RF cuối có thể bị ảnh hưởng bởi sự nguy hiểm của nhiệt độ hoạt động và làm Shutdown máy phát. Tín hiệu này không sử dụng bởi khối tạo tần số 030757-0001 Synthesizer.

U9 là nguồn tín hiệu chuẩn (10KHz) được gửi tới khối tạo tần số loại (0303620002 frequency generator assembly). Nó được sử dụng để khóa tần số và pha của các tín hiệu USB, LSB tới tần số Carrier để giảm các lỗi do sự trôi của thạch anh. Tín hiệu chuẩn này có tên là 10KHz và được đưa ra từ P1-7A. Tín hiệu này không sử dụng bởi khối tạo tần số 030757-0001 Synthesizer.

Các Transistor Q2 và Q3 được điều khiển bởi bộ vi sử lý U1. U1 điều khiển đầu ra 48Vdc của BCPS và các bộ tạo Sideband cho máy phát. U1 điều khiển đầu ra RF được điều chế của các bộ tạo Sideband bằng các giá trị trung bình của Q3. Để cho phép các bộ tạo Sideband, U1 đưa ra một mức LOW tới Q3 giữ cho nó tắt. Nếu U1 phải tắt hẳn đầu ra RF các bộ tạo Sideband, nó gửi một mức HIGH tới Q3 để Q3 dẫn. Điều này có nghĩa là nối đất các đường điều khiển tới các bộ tạo Sideband. Mức LOW(Q3 nối đất) này sẽ được sử dụng để Shutdown các mạch điều khiển điều chế RF Sideband. Mức LOW(Q3 nối đất) này được đưa ra ở đầu nối P1-9A và P1- 12C. U1 sử dụng Q2 để điều khiển chức năng giới hạn cho khối BCPS 48Vdc. Khối tạo điện áp 48Vdc họat động ở chế độ hạn biên làm giảm điện áp đầu ra của khối này 10%; do vậy điện áp đầu ra giảm từ 48Vdc xuống còn xấp xỉ 43Vdc. VOR được thiết kế để hoạt động bình thường với một điện áp điều chế là 43Vdc. Khi tổng của sự điều chế Reference, Voice và Ident vượt quá 42% thì bộ vi sử lý sẽ trực tiếp làm cho khối BCPS 48Vdc tăng đầu ra của nó lên 48Vdc. Khi hoạt động ở mức thấp hơn 41%, U1 đưa ra một mức LOW tới cực B Q2 làm Q2 tắt. Điều này cho phép đường điều khiển hạn biên trôi xấp xỉ +1Vdc. Q2 mở nối đường điều khiển hạn biên Q2 xuống đất sẽ cho phép khối cung cấp nguồn cung cấp 48Vdc tới phần điều chế bộ khuyếch đại công suất CSB. Tín hiệu điều khiển ngắt hạn biên lấy ra tại đầu nối P1-13A.

Xem hình 11-17 trang 3. Mã địa chỉ 16-bit cho các EPROM U21 được xác định bởi EPLD U9. Các dao động điều khiển bên trong EPLD của 16 bit chốt sử lý và giữ các giá trị được cung cấp bởi U1cho giá trị thực của yêu cầu dịch pha cho máy phát. Bộ đếm trực tiếp 16 bit bên trong EPLD cung cấp mã dữ liệu 16 bit đầu ra AO đến A15 tới địa chỉ U21 trong thời gian khi mà REF LATCH là mức thấp LOW. Bộ cộng 16 bit bên trong EPLD làm đầu ra của bộ đếm 16-bit đếm dịch phù hợp với giá trị được lưu trong chốt 16-bit. Bộ cộng 16-bit điều khiển tổng các đầu ra từ AO đến A15 khi mà REF LATCH là mức HIGH. Bộ giải mã bên trong U9 khi nào thì chốt giá trị tới U7 và US.

Đầu vào A17 điều khiển tới U21 tín hiệu này xẽ là DVOR hoặc CVOR. Với E5 chân 1 và 2 ngắn mạch (Closed) thì xẽ tạo ra tín hiệu CVOR, nếu hở (Open) xẽ tạo tín hiệu DVOR.

Đường địa chỉ A16 điều khiển tạo ra tín hiệu Sideband hoặc tín hiệu chuẩn. Tín hiệu này được điều khiển từ chân 113 của U9.

U9 đáp lại trên giá trị được lập trình bên trong cấu hình máy phát danh định ; 1 của màn hình (azimuth index) (chỉ số phương vị) hoặc cấu hình cài đặt máy phát (Transmitter

Model 1150 DVOR




Configuration Offsets) và Scale factor (azimuth angle offset) để xác định chính xác giá trị thực(lượng) dịch pha thích hợp giữa các tín hiệu phương vị. Dịch pha này được yêu cầu để (đường thẳng) điểm 00 của tín hiệu được phát xạ của máy phát là trùng với phương Bắc từ. Lượng dịch pha đó có thể được tạo ra là ±50.00° và tăng lên O.Ol0. U9 giữ điểm chuẩn cho các mã địa chỉ được gửi là chuẩn hằng số (không đổi) trong khi dịch điểm chuẩn các mã địa chỉ cho các tín hiệu Sideband, và bộ chuyển mạch Antenna Commutator và các tín hiệu hai pha (biphase).

U9 nhận tín hiệu clock 6MHz từ U1 vào đường I/O được lập trình chân 17. Clock 6MHz điều khiển bộ dao động và mạch chia tần số để tạo ra một tín hiệu clock mới 1.5MHz. Tín hiệu clock này được sử dụng cho bộ khuyếch đại băng thông Voice U15 để thiết lập bộ lọc bên trong .

EPROM U21 được lập trình với dạng số tiêu biểu một dạng sóng 30Hz. EPROM U22 được lập trình với dạng số tiêu biểu của hai dạng sóng 360Hz (hai dạng vuông góc với nhau), một dạng sóng 1020Hz, các mã tuần tự chuyển mạch 2- pha và bộ chuyển mạch Anten Commutator. Các dạng sóng 360Hz không đúng là tín hiệu Sin. Trên thực tế tín hiệu có giá trị là Cos0S36x cung cấp một chức năng tổng hợp(trộn lẫn blending) được cải thiện của biểu đồ phát xạ. Đầu ra của U21 lá mã nhị phân S-bit biểu thị các tín hiệu Âm tần(Audio) mã chuyển mạch Antenna hoặc các tín hiệu 2-pha(bi- phase).

U23 là một bộ DAC ghép kênh S-bit được sử dụng trong kênh chuẩn. Bộ DAC đồng thời cũng hoạt động như là thiết bị dòng hơn là một thiết bị điện áp. Lượng dòng của mỗi đầu ra có liên quan trực tiếp với mã nhị phân được cung cấp. Với trở

Model 1150 DVOR




Với VOUT là điện áp đầu ra của DAC, VREF là điện áp chuẩn được cung cấp tới DAC và x là số thập phân tương đương với mã nhị phân 8-bit. Dải giá trị này là từ 0 đến 255; hơn nữa dải của VOUT có thế từ 0V đến -VREF(255/256). Bảng 2-1 đưa ra danh sách cơ bản của bảng mã nhị phân hoạt động đơn cực và tương ứng với đầu ra Analog. Bộ ghép kênh này xử lý thích hợp tới tất cả các bộ chuyến đổi số-tương tự được sử dụng trong hệ thống.

1 1 1 1 1 1 LSB1

ANALOG OUTPUT -Vref (255/256)

1 0 0 0 0 0 0 1 -Vref (129/256)

1 0 0 0 0 0 0 0 -Vref (128/256) = -Vref/2

0 1 1 1 1 1 1 1 -Vref (127/256)

0 0 0 0 0 0 0 1 -Vref (1/256)

0 0 0 0 0 0 0 0 -Vref (0/256) = 0

Điện áp chuẩn được cấp tới U23 là điện áp một DC mức Carrier mức này biếu thị mức công suất Carrier thực tế. Mã dạng số (digital) 8-bit được cấp cho thiết bịnày từ U21 xác định phần của dòng chuẩn sẽ bị suy giảm bởi cổng đầu ra dương, Io+ và cổng đầu ra âm Io-. Với Io- được nối đất, đầu ra từ DAC làm việc với bộ khuyếch đại U19, hoạt động như là một mạch đầu ra âm có trở kháng thấp. Với đầu ra Io+ được nối trực tiếp với đầu vào đảo của U19 còn đầu vào không đảo được nối đất, điều đó làm cho hầu như không có tín hiệu điện áp hiện thời đầu ra Io+. Tuy nhiên, dòng đầu ra sẽ thay đổi như là sự tái tạo một dạng sóng hình Sin 30Hz được số hóa.

Hoạt động của khuyếch đại U19 được lựa chọn một cách riêng biệt cho các đặc tính đặc biệt thuộc tỷ lệ quay cao của nó, đáp ứng đầu ra nhanh và thời gian thiết lập dễ dàng tạo cho nó cách sử dụng như là một bộ khuyếch đại đầu ra DAC. U19 sẽ chuyến đổi sự thay đổi dòng đầu ra của U23 thành một dạng sóng điện áp được khuyếch đại mà không làm méo tín hiệu gốc. U19 có hệ số khuyếch đại là 2.5.

U30B là không đảo, là chuyến đổi mức, bộ khuyếch đại tổng. Nó là một bộ khuyếch đại không đảo hoạt động cho tín hiệu Âm tần có hệ số khuyếch đại là 1. Nó đồng thời là bộ khuyếch đại tổng của chuyến đổi mức nó có tính đồng nhất. Mức điện áp DC Carrier được cộng với điện áp đặt DC dương của tín hiệu Âm tần từ U19. Các điện cáp DC này loại bỏ sự ảnh hưởng của việc chuyến mức trên tín hiệu Âm tần từ một DC dương chuẩn thành 0V chuẩn. Đầu ra của U30B là tín hiệu

Bảng 2-1. Sự chuyến đổi mã nhị phân DAC thành VREF DAC DATA INPUT

kháng đầu ra duy trì hằng số, một sự thay đổi dòng sẽ tương đương với một sự thay đổi áp; ảnh hưởng đến điện áp đầu ra có thế được miêu tả bằng công thức:

Model 1150 DVOR




Âm tần 30Hz được khuyếch đại và được làm chuẩn tại điểm 0V DC. Tín hiệu này có thể được đo tại điểm Test TP10 và được gọi là REFERENCE.

U7 là một bộ ghép kênh DAC. Chỉ có các phần B, C và D cung cấp hoạt động đầu ra. Hoạt động của các đầu ra giả tạo ra 8 bit từ(8-bit word) được đưa tới DAC. Mỗi phần của U7 bao gồm một chốt trong để giữ 8-bit từ gần nhất được ghi vào phần đó. Điều này cho phép phần B tiếp tục đưa ra một mức tín hiệu trong khi phần C đang nhận một 8-bit word mới và thay đổi các mức. Phần B xử lý tín hiệu Sin 360Hz Sideband, phần D xử lý tín hiệu Cos 360Hz Sideband, và phần C xử lý tín hiệu âm nhận dạng 1020Hz. Các điện áp chuẩn hoạt động cho các phần hoạt động của U7là các mức đạt được từ DACs U25 và U29. Những mức này được đặt cho tín hiệu Sideband và Ident có tỉ lệ đúng với mức của công suất Carrier. Giống như thay đổi mức tín hiệu Carrier, các mức tín hiệu Sideband và Ident cũng thay đổi như vậy. Sự kết hợp của các mức của dữ liệu chọn các đầu ra của U9 (S0 và S1) và ghi đầu ra của U9 xác định thứ tự chọn lựa chuỗi của bốn phần của U7. U9 lựa chọn chuỗi là: chốt latch Sideband 1, Sideband 2, và sau là Ident. Điều này có nghĩa là ba phần của U7 được hoạt động theo chuỗi sau : Phần B (Sideband 1), Phần C (Ident), và phần D (Sideband 2). Khi S0 và S1 hoặc đường ghi được thiết lập mức HIGH, U7 được đặt ở điều kiện giữ. Trong điều kiện này thì tất cả các phần số liệu được chốt để duy trì số liệu hiện thời có trên đường Bus trước khi mức HIGH chuyển. Do đó, trong suốt trạng thái chốt đầu ra chốt lựa chọn của U9, U7 được kích bằng giá trị số liệu cuối cùng cung cấp bởi U21. Trạng thái này sẽ cung cấp thời gian cần thiết cho U9 tới địa chỉ U21 để gửi các tín hiệu chuyển mạch Antenna Commutator và 2-pha tới chốt dữ liệu U26.

DAC U7B điều khiển đầu vào không đảo của bộ khuyếch đại U33C U33C cung cấp hệ số đồng nhất và dịch mức. U33 cung cấp tới U13B. Tín hiệu đầu ra bây giờ có mức chuyển về 0VDC chuẩn. Đầu ra của U13B là tín hiệu dạng sóng sin 360 Hz. Nó xẽ là tín hiệu điều chế cho bộ khuyếch đại Sideband 1. Nó đo được tại điểm test TP7 và được chuẩn hóa như là tín hiệu 360Hz sin.

U7C có chức năng giống như U7B. U33A, U13A cũng có chức năng giống như U33C và U13B. U7C cũng cung cấp tín hiệu sóng sin; tuy nhiên tín hiệu này dịch pha 90 0 so với tín hiệu đầu ra Sideband 1. Tín hiệu này được đo ở điểm test TP8 và là tín hiệu điều chế cho bộ khuyếch đại Sideband 2. Tín hiệu này được chuẩn hóa như là tín hiệu 360Hz cos.

Đầu ra của U7C là tín hiệu nhận dạng tần số 1020Hz nó nằm trên một mức điện áp DC dương. Với U7 kích hoạt tone nhận dạng tương tự được phát triển và khuyếch đại bởi U33B. Lần nữa, mức điện áp DC Carrier được cộng với điện áp DC Audio thiết lập để tạo ra điện áp 0V chuẩn dùng cho tín hiệu âm tần audio tại đầu ra U33B. Đầu ra của U33B là Tone nhận dạng 1020Hz đã được khuyếch đại. Đây là tín hiệu điều chế nhận dạng chúng xẽ cộng ở U33D và điều chế với tín hiệu RF Carrier. Nó được đo tại điểm Test TP9.

U26 là một chốt Octal loại D được nối với dữ liệu đầu ra 8-bit của U21. Tuy nhiên U26 sẽ không xử lý bất kỳ dữ liệu nào xuất hiện trên Bus này cho đến khi nó được phép bởi U9. Nó xuất hiện khi U9 cung cấp một xung clock tới chân 11 của U26. Sự chuyển đổi mức xung clock từ LOW sang HIGH làm dữ liệu đó xuất hiện ở đầu vào dữ liệu của U26 đe có clocked tới đầu ra Q của U26. Dữ liệu này sẽ giữ nguyên trạng thái chốt ở các đầu ra cho đến khi xuất hiện xườn lên xung nhịp khác tới. Theo đó dữ liệu hiện tại trên các đầu vào sẽ được chốt tới các đầu ra. Bit chọn thấp “low order nibble” (D0-D3) của 8 từ bit được gửi tới U26 gồm có: Một bit sin bi-phase, một bit cos bi-phase, một bit xung clock và một bit chuyen đổi trạng thái. Bit chọn cao “high order nibble” (D4-D7) là dữ liệu nhị phân chúng xẽ được giải mã bởi bộ Commutator đe lựa chọn Antenna nào sẽ được phát xạ năng lượng RF.

Model 1150 DVOR




Các tín hiệu sóng vuông bi-phase được đồng bộ với các tín hiệu âm tần audio 360Hz Sin và 360Hz Cos. Tín hiệu bi-phase sẽ trở thành một mức logic TTL HIGH mỗi khi tín hiệu Âm tần chuyen từ âm sang dương qua điem chuấn trung bình 0 của nó. Tín hiệu bi-phase sẽ chuyen tới mức logic TTL LOW mỗi khi tín hiệu Âm tần chuyen từ dương sang âm qua điem chuấn trung bình 0 của nó. Đầu ra Q0 của U26 là tín hiệu Sin bi-phase, nó tạo ra tín hiệu đồng bộ thời gian cho các bộ khuyếch đại Sideband 1 và 3. Tín hiệu này đưa ra đầu nối P1-18C. Đầu ra Q1 của U26 là tín hiệu Cos bi-phase, nó tạo ra tín hiệu thời gian đồng bộ cho các bộ khuyếch đại Sideband 2 và 4. Tín hiệu này đưa ra đầu nối P1-16A.

Các đầu ra Q2-Q7 đưa các tín hiệu điều khien chuyen mạch Antenna tới các bộ điều khi en đường vi sai “quad differential line drivers” U27 và U28. Các đầu ra tín hiệu vi sai được sử dụng đe giảm bớt ảnh hưởng của nhiễu tạp âm không liên quan với các tín hiệu chuyen mạch. Các tín hiệu vi sai đầu ra chuyen mạch Antenna U27 và U28 cho hê thống A là song song với hệ thống B. Chắc chắn rằng chỉ có một vỉ mạch tạo Âm tần audio đang phát điều khien chuyen mạch Commutator và điều khien Key của DME đặt cùng, U27 và U28 của vỉ mạch tạo Âm tần đang hoạt động (đang phát) nhận một tín hiệu DVOR cho phép từ Role chốt đồng trục 1K1. Đầu vào được phép của U27 và U28 được đấy lên mức HIGH bằng cách tăng điện trở ‘pull-up resistor’. Role 1K1 sẽ cung cấp một mức LOW thông qua đầu nối P1-15C chỉ tới bộ tạo Âm tần đang phát. Mức LOW này cho phép các đầu ra của U27 và U28.

U27 có 3 đầu vào và 3 đầu ra. Bộ vi sử lý cung cấp một tín hiệu Key nhận dạng tới U27A. Tín hiệu từ 27A(+) được gọi là DME KEY, được sử dụng như một tín hiệu điều khien Key đe điều khien chuyen mạch Transistor U20. U20 là một phần của mạch Key ngoài cho DME đặt cùng.

Các đầu ra Q2 và Q3 của U26 cung cấp các tín hiệu khác tới U27. Đầu ra Q2 của U26 là bit clock từ U22(U9). Nó được gọi là tín hiệu điều khien chuyen mạch Doppler 0 (DSC0) “doppler switch control zero” được đưa tới đầu vào của U27D. Đầu ra vi sai của U27D là các tín hiệu Doppler VOR điều khien chuyen mạch 0 bình thường “doppler VOR switch control zero normal” (DSC0+) và tín hiệu Doppler VOR điều khien chuyen mạch 0 đảo ngược “doppler VOR switch control zero invert” (DSC0-) đe cung cấp định thời cho Commutator. Đầu ra U27D+ đưa ra đầu nối P1-9C. Đầu ra U27D- đưa ra đấu nối P1-8A. Đầu ra Q3 của U26 là bit chuyển đổi từ U22(U9). Nó được gọi tín hiệu DSC1 dùng để điều khiển đầu vào của U27C. Các đầu ra của U27C là các tín hiệu DVSC1+ đưa ra đầu nối P1-5C còn DVSC1- đưa ra P1-6C.

Các chân đầu ra Q4-Q7 của U26 là các tín hiệu DSC2, DSC3, DSC4, DSC5. Chúng điều khiển các đầu vào của U28. Các tín hiệu này bao gồm các tín hiệu 4 bit chuyển mạch Antenna. Sự sắp xếp của các đầu nối Antenna tới các vỉ mạch Commutator đòi hỏi sử dụng 4-bit để điều khiển thiết lập hai cặp 12 Anten. Bốn bit nhị phân này được giải mã để xác định cặp Antenna nào được chọn bức xạ các tín hiệu Sideband. Bốn đầu ra vi sai của U28 được đưa tới Commutator. Đầu ra U28B(+) đưa ra các tín hiệu Doppler VOR điều khiển chuyển mạch hai bình thường “doppler VOR switch control two normal”(DVSC2+) tới đầu nối P1-14A. U28B(-) đưa ra DVSC2- đầu vào nối P1-15A. Các tín hiệu DVSC3± đến DVSC5± đưa ra các đầu nối tương ứng P1-13C, P1-14C, P1-18A, P1-17A, P1-17C, P1-16C.

Xem hình 11-17 trang 4. Mức % điều chế của tín hiệu chuấn được điều khiển bởi bộ ghép kênh DAC 8-bit U25.U25 là loại DAC 10 bit với 2 bit nối đất do đó tạo ra DAC 8 bit. U1 và U9 cùng điều khiển sự lựa chọn của thiết bị này(U25). U9 cung cấp các tín hiệu chọn DAC. Bộ vi sử lý cung cấp chọn lựa thêm thông qua đường địa chỉ A0 và A1. Các điện áp chuấn cho các phần A, B, C và D của U20 là các tín hiệu +5VREF, Ref_Pwr_Level, Voice_Dac_In and Ref_Pwr_Level tương

Model 1150 DVOR




ứng.Khi U25A được chọn, một phần nhỏ bé của điện áp chuan +5V được cấp tới

Vout A. Lượng của điện áp được cung cấp là tỷ lệ với mã nhị phân 8-bit trên các đường địa chỉ/dữ liệu AD0-AD7. Khi thay đổi giá trị được lập trình bên trong tham của màn hình transmitter>configuration>nominal (output power) (công suất Carrier) sẽ làm thay đổi dữ liệu 8-bit được chốt bên trong U25A. Đầu ra của U25A là điện áp DC nó sẽ tỉ lệ với mức công suất Carrier và sẽ được trộn với các tín hiệu điều chế Audio để điều khiển đầu ra RF Carrier từ bộ khuyếch đại công suất CSB.

U25B cung cấp tín hiệu điều khiển điều chế chuẩn và U25D cung cấp tín hiệu điều khiển điều chế Ident tới DAC U7C. U25D chỉ hoạt động khi mã Morse nhận dạng được phát. Đầu vào không đảo của U34C cũng nhận điện áp Audio từ đầu ra tín hiệu Voice của U15. Mức tín hiệu này được thiết lập bởi chiết áp R55 là % điều chế Voice bằng. Chiết áp R55 được điều chỉnh để tạo ra một tín hiệu RF Carrier được điều chế bằng tín hiệu Voice có độ sâu điều chế như là được thiết lập trên PMDT. Ví dụ: Nếu tham số transmitters configuration > nominal > voice modulation displays 30%, một tín hiệu Audio được lồng vào các mạch tạo ra âm tần Voice. R55 phải được điều chỉnh để tạo ra một tín hiệu RF Carrier được điều chế 30%. Điều này sẽ hiệu chuẩn mạch điều chế Voice. Nếu điều chế voice được thay đổi chậm tới 15%, bộ vi sử lý U1 sẽ điều chỉnh đầu ra của U25C để cung cấp mức tín hiệu điều chế Voice đúng tới U33D. Do đó, đầu ra của U33D, có tên là CARMOD, là sự kết hợp của các tín hiệu REFERENCE, điều chế Ident và Voice, tất cả nằm trên(cưỡi trên) một mức điện áp DC nó quyết định mức công suất Carrier. Tín hiệu này có thể được đo tại điểm Test TP6 và đưa ra đầu nối P1-26C.

Điện áp chuấn của U25C là tín hiệu Voice được xử lý bởi U16. Khi U25C hoạt động, một phần của tín hiệu Voice đưa tới khuyếch đại. U34A gửi tín hiệu có tên Voice_Dac_Out trở lại U7 cho mạch lọc Norch. Nó trở về từ U15 có tên là VMODOUT. Tín hiệu VMODOUT có thể đo tại điểm Test TP4 trước khi nó được điều chỉnh bởi R55.

Điều chế Sideband 1 được tạo ra trong DAC U7. Bus dữ liệu từ U21 tới U7 định rõ tín hiệu audio. Với A0 ở logic 1, A1 logic 0 và đầu vào Write là xườn lên thì dữ liệu là được (viết) cho Sideband 1 đưa vào DAC B của U7. Mức đầu ra của Sideband 1 được điều khiển bởi U29 DAC A. Đầu ra của U29 DAC A được nối tới đầu vào VREFB U7. Mức này được thiết lập bởi giá trị đầu vào bên trong Transmitter> Configuration > Nominal>SBO RF Level hoặc Transmitter> Configuration > Offsets and Scale Factors> Sideband 1 RF Level Scale. Tín hiệu Sideband 1 được nối tới đầu vào không đảo của U33C thông qua RN4B. Đầu vào đảo của U33C nối tới tín hiệu Sideband 1 chuấn và loại bỏ định thiên DC và đầu ra của U33C là điện thế chuấn với đất. Đầu ra của U33C nối tới đầu vào không đảo của U13B. Tín hiệu Sideband 1 audio đưa ra trên P1-A21 và có tên là SB1 Audio.

Điều chế Sideband 2 được tạo ra trong DAC U7. Bus dữ liệu từ U21 tới U7 định rõ tín hiệu audio. Với A0 ở logic 1, A1 logic 1 và đầu vào Write là xườn lên thì dữ liệu là được cho Sideband 2 đưa vào DAC D của U7. Mức đầu ra của Sideband 2 được điều khiển bởi U29 DAC C. Đầu ra của U29 DAC C được nối tới đầu vào VREFD U7. Mức này được thiết lập bởi giá trị đầu vào bên trong Transmitter> Configuration > Nominal>SBO RF Level hoặc Transmitter> Configuration > Offsets and Scale Factors> Sideband 2 RF Level Scale. Tín hiệu Sideband 2 được nối tới đầu vào không đảo của U33A thông qua RN3B. Đầu vào đảo của U33A nối tới tín hiệu Sideband 2 chuấn và loại bỏ định thiên DC và đầu ra của U33C là điện thế chuấn với đất. Đầu ra của U33A nối tới đầu vào không đảo của U13A. Tín hiệu Sideband 2 audio đưa ra trên P1-C21 và có tên là SB2 Audio.

Điều chế Sideband 3 được tạo ra trong DAC U18. Bus dữ liệu từ U21 tới U18 định rõ

Model 1150 DVOR




tín hiệu audio. Với A0 ở logic 1, A1 logic 0 và đầu vào Write là xườn lên thì dữ liệu là được cho Sideband 3 đưa vào DAC B của U18. Mức đầu ra của Sideband 3 được điều khiển bởi U29 DAC B. Đầu ra của U29 DAC B được nối tới đầu vào VREFB U18. Mức này được thiết lập bởi giá trị đầu vào bên trong Transmitter> Configuration > Nominal>SBO RF Level hoặc Transmitter> Configuration > Offsets and Scale Factors> Sideband 3 RF Level Scale. Tín hiệu Sideband 3 được nối tới đầu vào không đảo của U33C thông qua RN8B. Đầu vào đảo của U34B nối tới tín hiệu Sideband 1 chuấn và loại bỏ định thiên DC và đầu ra của U34B là điện thế chuấn với đất. Đầu ra của U34B nối tới đầu vào không đảo của U13C. Tín hiệu Sideband 1 audio đưa ra trên P1-A12 và có tên là SB3 Audio.

Điều chế Sideband 4 được tạo ra trong DAC U18. Bus dữ liệu từ U21 tới U18 định rõ tín hiệu audio. Với A0 ở logic 1, A1 logic 1 và đầu vào Write là xườn lên thì dữ liệu là được cho Sideband 4 đưa vào DAC D của U18. Mức đầu ra của Sideband 4 được điều khiển bởi U29 DAC D. Đầu ra của U29 DAC D được nối tới đầu vào VREFD U18. Mức này được thiết lập bởi giá trị đầu vào bên trong Transmitter> Configuration > Nominal>SBO RF Level hoặc Transmitter> Configuration > Offsets and Scale Factors> Sideband 4 RF Level Scale. Tín hiệu Sideband 4 được nối tới đầu vào không đảo của U34A thông qua RN9B. Đầu vào đảo của U34A nối tới tín hiệu Sideband 4 chuẩn và loại bỏ định thiên DC và đầu ra của U34A là điện thế chuẩn với đất. Đầu ra của U34A nối tới đầu vào không đảo của Ul3D. Tín hiệu Sideband 4 audio đưa ra trên P1-A1O và có tên là SB4 Audio.

U3lB đưa ra một điện áp DC tới SB2 và SB4. Nó là điện áp điều khiển pha bằng tay để giữ pha của SB2 và SB4 ở một thiết lập chuẩn (OO). Lượng của điện áp điều khiển được tính toán bởi U1 dựa trên tần số hoạt động của trạm. Điện áp DC này ảnh hưởng bởi đầu vào transmitter configuration>offsets and scale factors (Frequency). Tín hiệu này đưa ra đầu nối P1-8C và có tên là SB2/4 PHASE. Với điện áp điều khiển pha này được thiết lập bởi Ul, tất cả các Sideband có thể quan hệ pha với nhau. Điều chỉnh pha SB1 và SB2 sẽ tự động thiết lập pha SB1 tới SB4. Tương tự để đúng pha cho SB3, nó được điều chỉnh tới pha SB4 và do đó nó đồng thời cũng cân sứng với pha SB 1.

U31A đưa ra một điện áp DC tới khối tạo tần số 1A4 tại đó nó được sử dụng để dịch quan hệ pha của tất cả các tín hiệu RF Sideband tới tín hiệu RF Carrier. Điện áp DC này ảnh hưởng bởi đầu vào transmitter configuration screen (Reference to Sideband Phase Adjust) và thay đổi theo từng hệ thống máy phát. Nó đưa ra đầu nối P1-3OA và có tên là là CARRIER/SB PHASE. *

Mạch Voice của vỉ mạch tạo Âm tần cung cấp Voice để điều chế vào trong RF Carrier. Các tín hiệu âm tần đạt được bởi tín hiệu audio đầu vào nó có thể được cung cấp tới VOR thông qua một trong hai giắc đầu vào Micro trên khối 1A38 hoặc từ xa thông qua TB14.

Xem hình 11-17 trang 2. Chiết áp R7 điều chỉnh giới hạn mức vào của audio microphone đưa tới đầu nối P1-3A để ngăn sự tăng quá của mạch Voice. Mạch Voice được thiết kế chấp nhận tín hiệu đầu vào trong dải từ -40 đến -1OdBm (OdBm = 1mW tại 6OOQ). Mức tín hiệu có thể được đo tại điểm Test TP1. Tín hiệu audio được chọn đưa tới đầu vào không đảo của bộ khuyếch đại U32A. Các chức năng của U23D như là một bộ đệm giữa các tín hiệu voice đầu vào và các mạch khuyếch đại audio.

Đầu ra của U32A được khuyếch đại bởi bộ khuyếch đại U32B. Chiết áp R16 là phần hồi tiếp của U32B. Rl6 điều chỉnh hệ số khuyếch đại cho U32B và được đặt cho mức tín hiệu là -2OdBm tại đầu ra của U32B. Nó có thể được đo tại điểm Test TP2. Đầu ra audio của U32B đưa tới bộ lọc/khuyếch đại băng thông Voice Ul5.

U15 xử lý Voice thông qua mạch khuyếch đại công suất bên trong của nó. Đầu vào bộ khuyếch đại công suất là một đầu vào không cân bằng (gọi là PWRI). Đầu ra của bộ khuyếch

Model 1150 DVOR




đại công suất là một tín hiệu vi sai (tên là PWRO+ và PWRO-) nó điều khiển đầu vào vi sai của bộ khuyếch đại nén voice Ul6. U l6 được thiết kế để duy trì mức tín hiệu ra không đổi khi đầu vào tín hiệu có thể thay đổi 20dB. Đầu ra audio của U16 cấp tới DAC U25 chân2 và có tên là VOICE DAC IN. DAC U25




Model 1150 DVOR

điều khiển từ Transmitters. Configuration, Nominal, Voice Modulation Level and the Transmitters. Configuration, Offsets and Scale Factors. Đầu ra của DAC có tên là VOICE DAC OUT và ^ nối tới đầu vào của bộ lọc kép U17. Tín hiệu đầu ra audio này có thể được đo tại điểm Test TP3.

U17 được cấu hình để có chức năng như một bộ lọc mức(Notch). U17 là một thiết bị kép, chỉ sử dụng một nửa. U17 là một bộ đáp ứng tần số mức rất hẹp có tần số trung tâm khoảng 1020Hz. Mục đích của U17 là loại bỏ tất cả thành phần của tín hiệu audio có tần số từ 1005Hz đến 1035Hz tại các góc -3dB. Chiết áp R21 được sử dụng để điều chỉnh tần số trung tâm và như vậy độ sâu của mức được nhà máy thiết lập để tạo một suy hao tối thiểu là 30dB tại tần số 1020Hz. Khi sửa chữa tại nhà máy một jumper giưua các đầu E4 chân 1 tới 2 hoăc E4 chân 3 tới 4 lựa chon một chế độ hoạt động của U17 để cung cấp được đáp ứng tốt nhất. Việc loại bỏ tần số 1020Hz từ tín hiệu audio chắc chắn rằng bộ giám sát VOR sẽ phát 1020Hz từ tín hiệu Ident được phát. Điều này sẽ loại bỏ các cảnh báo lỗi Ident có thể từ việc phân tích không đúng tần số 1020Hz có trong sự phát voice. Để sự hoạt động chính xác của bộ lọc mức thì yêu cầu một tần số clock gấp 50 lần tần số mức. Điều này đạt được từ U9.

Đầu ra của U17 bao gồm tất cả các tần số Voice loại trừ 1020Hz (±15Hz). Tín hiệu audio được lọc này đưa trở lại tới phần bộ lọc phát của U15 chúng có tên là VFXI. Phần bộ lọc của U15 suy hao tất cả các tần số thấp hơn 300Hz và cao hơn 3000Hz. Đầu ra của tầng lọc phát có tên là VFXO, được đưa tới U15 chân 10 (VFRI) tầng lọc thu của U15. Đầu vào của tầng lọc thu có tên VFRI. Tầng lọc thu được thiết kế riêng để loại bỏ năng lượng giả tạo trong băng tần 300 đến 3000Hz có thể lẫn trong các Tone dẫn đường. Đầu ra của tầng lọc thu có tên VFRO. Tín hiệu ra có tên là VMODOUT được đưa tới đầu vào của U30A thông qua chiết áp R55.

Điện áp điều chế cho các bộ khuyếch đại RF cuối cùng bình thường là 43Vdc. Với đường điều khiển BCPS được nối đất, đầu ra của khối cung cấp nguồn 48V trong BCPS được nâng lên từ 43Vdc thành 48Vdc. Điều này cung cấp điện áp cần thiết cho các Transitor khuyếch đại RF cuối cùng. Khi mức điều chế cho đường chuan, Voice và Ident trong màn hình cài đặt vượt quá 41% thì BCPS 48V sẽ được tăng. Khi thấp hơn 41% thì điện áp BCPS sẽ giảm xuống 43Vdc.

Một chức năng phụ của vỉ mạch tạo Âm tần là loại bỏ khả năng tạo Keying của DME. Chỉ có bộ tạo audio đang phát là có khả năng cung cấp tín hiệu này. Mã Morse tuần tự từ U27A+ điều khiển Cathode của U20. Tín hiệu này thường được giữ ở mức HIGH bởi sắp sếp định thiên của các điện trở R79 và R80 chúng giữ U20 tắt. Khi cần phải phát một trong hai Dot hoặc Dash bởi DME được đặt cùng, U1 cung cấp một mức HIGH tới U27A. Điều này làm cho đầu ra của U27A+ là LOW để mở U20. U20 sẽ cung cấp một trở kháng thấp để kích mạch Keyer ngoài cho DME. U20 là opto-isolator bảo vệ điện áp phân cực ngược có thể có từ DME hoặc từ các điện áp trên đường Key từ xa. Sự đồng bộ của ident keyer DME và VOR là được yêu cầu cho các hệ thống đặt cùng.


Bộ ổn áp U45 chuyến đổi +12Vdc sang +5Vdc và cung cấp riêng, +5Vdc ổn áp đế cung cấp điện áp hoạt động cho mạch tích hợp U16.

Xem hình 11-17 trang 4. Vỉ mạch tạo Âm tần nhận các điện áp DC Analog tương ứng với sự điều chế khác nhau và các mức công suất của các tín hiệu RF VOR. Mẫu các điện áp tương tự này được điều khiến bởi U1. Các điện áp này được xử lý bằng bộ ghép kênh đầu vào Analog U10 và bộ khuyếch đại U8B.

Bộ ghép kênh U10 có các điện áp Analog DC tương ứng với các công suất phát xạ và




Model 1150 DVOR

công suất được phản hồi Sideband 1, 2, 3 và 4 đưa tới các đầu vào của nó. Các tín hiệu công suất phát xạ(phát)Sideband từ 1 đến 4 đưa vào các đầu nối P1- 22A, P1-23A, P1-24A, và P1-25A tương ứng. Các tín hiệu công suất phản xạ Sideband từ 1 đến 4 đưa vào các đầu nối P1-22C, P1-23C, P1-24C, và P1-25C tương ứng. U10 có các điện áp Analog DC tương ứng với công suất Carrier phát và phản xạ. Tín hiệu công suất phát Carrier đưa qua đầu nối P1-29. Tín hiệu công suất phản xạ Carrier đưa qua đầu nối P1-30C. Tất cả các tín hiệu được chuẩn hóa đưa tới phần chung trở về bộ giám sát RF 1A2 qua đầu nối P1-29C.

U1 điều khiến các đường địa chỉ của U10. Các đường địa chỉ này có tên là MA1, MA2, MA3 và MA4.

Một tín hiệu đầu vào vi sai biếu thị cho sự điều chế và mức công suất RF của một trong hai tín hiệu Carrier VOR hoặc RF Sideband được cấp tới U10.Các đầu ra của U10 điều khiến bộ khuyếch đại U8B. Bằng cách lựa chọn các đầu vào thay đổi và phân tích các đầu ra của U8B, U1 có thế xác định được mức công suất phát hoặc công suất phản hồi của Carrier, công suất phát hoặc công suất phản hồi Sideband. Phương pháp đo này được thực hiện thông qua hai cổng ACH0 trên bộ vi sử lý.

Xem hình 11-17 trang 4. Bộ ổn áp U37 chuyến đổi -12Vdc thành -5Vdc được sử dụng cho U15 và U17 cũng như tới đầu E5.

2.3.2.3 Khối khuếch đại công suất cao tần (CSB Power Amplifier Assembly 1A3/1A19 )Xem hình 2-13. Khối khuếch đại công suất cao tần khuếch đại sóng mang cao tần khi

điều biên nó với tín hiệu 30 Hz, tín hiệu nhận dạng 1020 Hz và thoại (nếu như cần thiết). Khối này gồm 4 vỉ mạch: vỉ mạch kích thích(Exiter CCA) , vỉ mạch khuếch đại công suất(Power Amplifier CCA), vỉ mạch khuếch đại công suất điều chế (Power Amplifier Modulator CCA), vỉ mạch điều chỉnh thiên áp/kích thích điều chế (Bias Regulator/Exiter Modulator CCA). Ớ thế hệ cũ có thêm vỉ mạch thiên áp điều chế(Modulator Bias CCA).





Model 1150 DVORRF CARRIER NPUT

THERMALSENSOR

SIGNAL

102Û Hz VOICE 30Hz DC LEVEL

11 50-147

Figure2 -13. CSB Power Amplifier Assembly Block Diagram


LOW LEVEL




Model 1150 DVOR2.3.2.3.1 Khối khuếch đại công suất cao tần (CSB Power Amplifier Assembly 1A3/1A19)

'Xem hình 11-7. Khối khuếch đại công suất cao tần khuếch đại tín hiệu cao tần RF tới

mức 120W và thực hiện điều biên với 30Hz, Nhận dạng 1020Hz và tín hiệu thoại (Voice) nếu có

Vỉ mạch kích thích(Exciter CCA) nhận sóng mang cao tần từ khối tạo tần số đưa tới . ở đây nó được điều chế với sóng mang RF, khuếch đại và đưa tới vỉ mạch khuếch đại công suất. Transistor Q4 cung cấp một tín hiệu điều khiến điều chế mức thấp cho tầng khuếch đại cuối trong vỉ kích thích.

Mạch khuyếch đại công suất nhận tín hiệu RF từ vỉ mạch kích thích khuếch đại và cung cấp cho khối lọc thông thấp

Vỉ mạch điều chỉnh thiên áp(định thiên)/kích thích điều chế(Bias Regulator/Exiter Modulator CCA) tạo ra điện áp định thiên cho vỉ mạch kích thích và khuếch đại công suất. Đồng thời nó cũng tạo ra tín hiệu điều khiến ngắt quá nhiệt sóng mang và tín hiệu điều khiến điều chế mức thấp cho vỉ mạch kích thích.

Vỉ mạch khuếch đại công suất điều chế điều khiến điều chế RF và mức công suất với khối khuếch đại công suất. Vỉ mạch khuếch đại công suất điều chế khuếch đại các tín hiệu âm tần xẽ được điều chế tín hiệu cao tần RF và mức một chiều DC xẽ xác định mức công suất đầu ra cuối cùng. Vỉ mạch khuếch đại công suất điều chế giám sát mức tín hiệu điều chế tới vỉ mạch khuếch đại công suất và điều chế tín hiệu cao tần từ vỉ mạch khuếch đại công suất. Nó cũng sử dụng tín hiệu điều khiến ngắt quá nhiệt từ vỉ mạch điều chỉnh thiên áp/kích thích điều chế đế điều khiến tín hiệu cao tần RF.

Điều này ngăn các transistor của khối khuếch đại công suất cuối cùng được dao động với sự điều chế khi xoá lệnh tắt máy.

Transistor công suất Q1,Q2, Q3, Q4, Q5 và Q6 có sinh nhiệt nối vào vỏ của khối. Khối khuếch đại công suất phải được toả nhiệt tốt,do đó, phần lớn các khối có tấm toả nhiệt làm bằng kim loại là những khối rất nặng.

Vỉ mạch thiên áp điều chế cung cấp định thiên cho các cực G của các transistor điều khiến điều chế âm tần tầng cuối Q1, Q2 và Q3.

Những transistor điều khiến điều chế âm tần cuối Q1, Q2, và Q3 được thiết lập đối xứng. Nếu có lỗi trong bất kỳ transistor nào đòi hỏi sự thay thế cả 3 . Cực S(Sources) của chúng được nối tới nguồn 43/48V của BCPS và tín hiệu âm tần và tín hiệu điều chế DC được cấp và cực G(Gate).Tín hiệu âm tần điều chế thay đổi độ dẫn của các transistor này và thay đổi điện áp tại cực D(Drains) của nó. Điện áp DC thiết lập trung bình tạo một điếm làm việc cho phép các bộ khuếch đại cao tần RF tạo tại một mức công suất nhất định. Điện áp cực D thay đổi là điện áp hoạt động cho các transistor khuếch đại công suất tầng cuối Q5 và Q6. Giá trị điện áp thay đổi này là sự điều chế mức cao của tín hiêu sóng mang cao tần(Cam'er RF) trong vỉ mạch khếch đại công suất.






Model 1150 DVOR

2.3.2.3.2 Vỉ mạch kích thích A3 (Exciter CCA A3 figure2-14)Xem hình 2-14. Tín hiệu cao tần sóng mang từ khối tạo tần số và điện áp định thiên

trong bộ kích thích Q1 được lấy từ vỉ mạch kích thích điều chế được đưa tới khuếch đại RF Q1. Q1 khuếch đại sóng mang cao tần và điều chế nó với tín hiệu điều chế kích thích Q1.

Sóng mang cao tần điều chế từ Q1 tới khuếch đại cao tần Q2. Tụ C8 phối hợp trở kháng vào cho Q2. Điện áp định thiên cho Q2 (bộ kích thích Q2 thiên áp trong {Exciter Q2 Bias In}) được thiết lập trên vỉ mạch định thiên điều chế thiên áp. Điện áp điều khiến điều chế cho Q2 được cấp bởi transistor điều khiến điều chế Q4 được gắn ở khung trong bộ khuếch đại công suất cao tần. Q2 khuếch đại tín hiệu lên mức xấp sỉ 20W đầu ra. Tín hiệu này cung cấp cho vỉ mạch khuếch đại công suất.

Figure 2-14. Exciter CCA Block Diagram

2.3.2.3.3. Nguyên lý hoạt động chi tiết vỉ mạch kích thích Exciter (A3).Xem hình 11-11. Vỉ mạch Exciter gồm 2 Transistor khuyếch đại RF đe tạo ra công suất

RF xấp xỉ 20W từ^ một đầu vào khoảng 300mW CW từ khối tạo tần số.Tín hiệu RF vào từ khối tạo tần số đưa vào khối khuyếch đại công suất thông qua đầu

nối RF J1. Mạch phối hợp trở kháng đầu vào bao gồm C17, C4 (được nhà máy điều chỉnh để có đầu vào VSWR tốt nhất), L5 và L1. Điện trở R1 cấp dòng định thiên cho Q1 và đồng thời tạo sự phối hợp trở kháng cho đầu vào Q1. Bộ khuyếch đại Q1 tăng mức tín hiệu Carrier đầu vào lên khoảng 3W tại đầu ra.

Định thiên cho Q1 được cấp bởi vỉ mạch điều chỉnh thiên áp điều chếgọi là điện áp Exciter Q1 Bias In. Điều này được điều chỉnh R19 trên vỉ mạch điều chỉnh thiên áp điều chếvà được cấp tới qua đầu nối P1-2. Ớ điều kiện không hoạt động (không có tín hiệu RF cấp tới), chiết áp R19 được điều chỉnh để tạo một điện áp giảm 25mV qua các điem Test TP3 và TP4. Điều này tương ứng tới một dòng không hoạt động (tĩnh) 50mA qua Q1.

Tín hiệu điều chế kích thích Q1 là điện áp cực máng D được cấp bởi vỉ mạch điều chỉnh thiên áp điều chế. Điện áp này là một tín hiệu với một thành phần DC tương ứng với công suất Carrier, được loại bỏ tất cả sự điều chế AC VOR bởi bộ lọc thông thấp trên vỉ mạch điều chỉnh thiên áp điều chế.

Phối hợp trở kháng đầu vào được thực hiện bởi C6, C8 (nhà máy đã điều chỉnh ở điều kiện tốt nhất cho điện áp điều chế và hiệu suất máy phát), L2, C9 và L3. RF đã được điều

+28V

BIAS IN 11 50-Ũ73





Model 1150 DVOR

chế đưa tới cực Gate của Q2, tại đây nó được khuyếch đại lên xấp xỉ 20W. Điện trở R5 cấp dòng định thiên cho Q2, và cung cấp phối hợp trở kháng đầu vào Q2. Điện trở R4 và C13 cung cấp một phần hồi tiếp tần số thấp qua Q2 đe hỗ trợ độ ổn định bộ khuyếch đại và tăng độ rộng băng tần bộ khuyếch đại. Đầu ra được phối hợp trở kháng bằng L6, C18, L4, C14 và C15. C16 là một tụ ghép đe ngăn DC ở phần đầu ra.

Dòng định thiên Q2 được cấp bởi vỉ mạch điều chỉnh thiên áp điều chế. Tín hiệu này được điều chỉnh bởi R20 trên vỉ mạch điều chỉnh thiên áp điều chếvà được cấp qua đầu nối P1-9 tới cực G của Q2. Trong điều kiện không hoạt động, Jumper giữa E3 và E4 được gỡ bỏ. Chiết áp R20 trên vỉ mạch điều chỉnh thiên áp điều chếđược điều chỉnh đe tạo ra một điện áp giảm 55mV qua các điem Test TP1 và TP2. Điều này sẽ tương ứng một dòng định thiên xấp xỉ 25mV qua Q2. Sau khi điều chỉnh, Jumper giữa E3 và E4 được cài lại. Điều chỉnh định thiên cho Q2 được nhà máy thiết lập và phạm vi điều chỉnh không nên thay đổi.

Tín hiệu điều khien sự điều chế bộ kích thích Q2 là điện áp máng D được cấp cho Q2. Tín hiệu này được cấp bởi Transistor điều khien bộ điều chế 1A3/1A19 Q4 được gắn trên khung khối khuyếch đại công suất. Tín hiệu này được nối thông qua các chân 11, 12, 13 và 14 của đầu nối P1. Một mẫu của tín hiệu được sử dụng cho việc điều khien hồi tiếp của bộ điều chế và được nối thông qua P1-10. Giống như tín hiệu bộ điều chế Q1, tín hiệu này bao gồm một thành phần DC và các dạng sóng AC VOR điều chế.

Đầu ra xấp xỉ 20W được nối thông qua E2 thông qua một cáp đồng trục điem- điem tới vỉ mạch khuyếch đại công suất.

2.3.2.3.4 Vỉ mạch khuếch đại công suất A2 (Power Amplifier CCA 1A3/1A19 figure2-15)Xem hình 2-15. Vỉ mạch khuếch đại công suất nhận tín hiệu cao tần xấp sỉ 20W từ vỉ

mạch kích thích và khuếch đại tới mức công suất ra theo yêu cầu của hệ thống DVOR. Tín hiệu cao tần đã được điều chế từ vỉ mạch kích thích được phân làm hai đường cho khuếch đại. Hai phần là như nhau vì thế chỉ nghiên cứu một mạch.

Đầu vào cao tần RF đưa vào và được chia làm hai đường song song. Bộ suy giảm ATI và AT2 tạo cân bằng và giảm trở kháng khác nhau giữa hai phần giúp cho việc phân phối tải của hai đầu ra công suất.




Model 1150 DVOR

Biến áp T3 là một biến áp lõi sắt đồng trục có tỉ lệ trở kháng 9:1. Nó tạo sự điều khiến cân bằng cho Transistor Q5 đẩy kéo. Định thiên cho Q5 được lấy từ thứ cấp của T3. Đầu ra Q5 đựơc đưa tới biến áp T4 có tỉ lệ trở kháng 4:1 đế chuyến tín hiệu cân bằng thành tín hiệu không cân bằng. Tín hiệu điều chế được cấp thông qua cuộn dây trở kháng thấp của T4 tới cực D của Q5.

Hai đầu ra (T4 và T2) được mắc song song và được phối hợp trở kháng thành đầu ra 50 ohm bởi C29, L1, C10 và C11. Mẫu của tín hiệu ra được cấp tới vỉ mạch khuếch đại công suất điều chế đế hồi tiếp điều khiến dạng sóng tín hiệu đầu ra.

Điện trở nhiệt RT1 được nối vào toả nhiệt của khối khuếch đại công suất và được sử dụng bảo vệ quá nhiệt của khối khuyếch đại công suất.

Figure 2-15. Power Amplifier CCA Block Diagram

Chú ý : Chiết áp trên vỉ mạch thiên áp kích thích điều chế đã được điều chỉnh ở nhà máy. Không được thử điều chỉnh các điện trở này. các mức định thiên không phù hợp có thể làm hỏng các Transistor khuyếch đại công suất RF cuối cùng.

Tai lieu DVOR1150 VietNam full Trang45

2.3.2.3.5. Nguyên lý hoạt động chi tiết vỉ mạch khuyếch đại công suất (A2)Xem hình 11-9 và 11-10. Vỉ mạch khuyếch đại công suất đưa các tín hiệu RF được

khuyếch đại từ vỉ mạch Exciter và khuyếch đại nó tới đúng mức hoạt động của hệ thống DVOR (thông thường là 100W). Hai khối đầu ra được sử dụng để tạo ra công suất yêu cầu. Cả hai được điều khiển pha, với mạch chia và kết hợp song song đơn giản.





Model 1150 DVOR

Các bộ suy hao AT1 và AT2 tạo cân bằng ra của bất kỳ sự khác nhau trở kháng vào nhỏ trong hai khối ra, chắc chắn rằng cả hai khối có tải đầu ra như nhau. Tại điểm này tín hiệu được chia thành hai phần giống nhau. Một trong hai phần này sẽ được thảo luận chi tiết.

Biến thế T3 là một biến thế đồng trục tỷ lệ trở kháng là 9:1 (tỷ lệ biến đổi 3: 1). (khối khuyếch đại công suất cũ -0001 và -0002 sử dụng biến thế có tỷ lệ trở kháng 4:1). Cuộn dây trung tâm của trục có 3 vòng trong khi các cuộn đầu ra chỉ có 1 vòng thứ cấp. Cuộn thứ cấp của biến thế được ghép tâm và tâm ghép là RF được nối đất thông qua tụ C3. Sự sắp xếp này tạo cho biến thế được ghép tâm và tâm ghép là RF được nối đất thông qua tụ C3. Sự sắp xếp này tạo cho biến thế hoạt động như một biến thế cân chỉnh, chuyển đổi tín hiệu điều khiển đầu vào không cân bằng thành đầu ra điều khiển cân bằng, đầu ra pha điều khiển cho hai cực G của bộ kép Q5. Điện áp định thiên đầu vào được cấp qua thứ cấp của T3 tới các cực G của Q5. Trên thực tế transistor Q5 là FET cặp đối xứng cùng một vỏ, được thiết kế hoạt động như bộ khuyếch đại đẩy kéo.

Transistor Q5 được cấu hình như một bộ khuyếch đại cực nguồn (S) chung, hoạt động theo kiểu đẩy kéo. Các điện trở R7 và R8 cùng với độ tự cảm của chúng và các tụ C4, C6, chúng được sử dụng như vòng hồi tiếp âm tần số thấp quanh khối. Sự hồi tiếp này dùng để tăng thêm ổn định cho bộ khuyếch đại và tăng độ rộng băng tần của nó. Bộ

khuyếch đại có hệ sốkhuyếch đại xấp xỉ 7dB, tăng công suất đầuvào từ 10W (1/2 công suất đầu vào danh định 20W tới vỉ mạch) đến 50W ở đầu ra. Điện áp điều khiển sự điều chế cho Q5 là 48V trong bộ điều chế. Tín hiệu này được cung cấp bởi các Transistor 1A3/1A19 Q1, Q2 và Q3 được gắn trên khối khuyếch đại công suất có phiến tản nhiệt. Điện áp điều chế được đưa tới nhánh trung tâm cuộn dây sơ cấp của đầu ra biến thế T4.

Điện áp định thiên cho Q5 được điều khiển bởi vỉ mạch điều chỉnh thiên áp điều chế. Trước đây có hai cách định thiên được sử dụng cho khối khuyếch đại công suất. Trong các phiên bản cũ của khối khuyếch đại công suất -0001 và -0002, chiết áp R21 trên vỉ mạch điều chỉnh thiên áp điều chếđược điều chỉnh để tạo ra điện áp 0.01V Vdc qua TP1 và TP2 cho Q5 (TP3 và TP4 cho Q6) với 24Vdc đưa tới điểm tín hiệu vào bộ điều chế, với không có tín hiệu RF đưa tới khối khuyếch đại công suất. Điều này tương ứng với một dòng tĩnh khoảng 450mA cấp cho Q5.

Các khối khuyếch đại công suất -0002 và -0003 đời mới hơn thì điểm định thiên trên các đầu ra của khối được thay đổi tới mức nhỏ hơn so với khối khuyếch đại trước kia. Điều này làm tăng hiệu suất và giảm nhiệt độ trên khối khuyếch đại công suất. Các chiếp áp điều khiển định thiên được điều chỉnh ở mức 0.005 ±





Model 1150 DVOR

0.0005V qua TP1 và TP2 cho Q5 (TP3 và TP4 cho Q6) dưới các điều kiện hoạt động tĩnh (không cấp RF, Xấp sỉ 15V trên điểm tín hiệu vào bộ điều chế). Không được cố điều chỉnh khối cũ -0001 và -0002 tới điểm này, nó xẽ không cung cấp điểm hoạt động đúng. Khối đời cũ -002 có thể chấp nhận biết biến áp phối hợp đầu vào với các biến áp 4:1 đúng hơn là 9:1 sử dụng trong hiện nay. Các biến áp 4:1 tạo bởi hai phần của cáp cứng, trong khi biến áp 9:1 lại có 3 lớp trục nằm trong lõi sắt.

Chú ý:^Các chiết áp R21 và R22 trên vỉ mạch điều chỉnh thiên áp điều chếđược nhà máy thiết

lập. Không được thử điều chỉnh các chiết áp này. Các mức định thiên không phù hợp có thể phá hỏng các Transistor trong khối khuy ếch đại công suất RF cuối.

Đầu ra của biến thế T4 có một tỷ lệ trở kháng sơ cấp tới thứ cấp là 1:4. Điều này được sử dụng để phối hợp trở kháng đầu ra của Q5 thành điểm nối liền trở kháng, nơi mà đầu ra của Q5 được cộng với đầu ra của Q6. Điểm nối liền này sau đó được phối hợp trở kháng thành đầu ra 50Q cho khối khuyếch đại công suất bởi C28, C29, C10, C11 và L1. Tụ C11 được nhà máy điều chỉnh để vỉ mạch khuyếch đại công suất cho thực hiện trong điều kiện tốt nhất.

Bộ chia điện áp điện dung được thực hiện bằng các tụ C12 và C9 chúng được sử dụng để cung cấp một tín hiệu mẫu của RF đầu ra đưa tới vỉ mạch điều chế khuyếch đại công suất(power amplifier modulator CCA), tại đó nó được tách sóng và sử dụng để cung cấp điều khiển hồi tiếp của điện áp điều chế.

Điện trở nhiệt RT1 được gắn cùng phiến tản nhiệt của bộ khuyếch đại công suất. Nó có giá trị khoảng 10KQ tại 250C(khuếch đại lạnh, phòng nhiệt độ). Khi nhiệt độ củaphiến tản

nhiệttăng, điệntrở RT1 sẽ giảm. RT1 là dây của một phầncủa bộ chia điện áp điện trở, do đó điện áp tại tín hiệu đầu ra nhiệt giảm tương ứng với sự tăng nhiệt độ của khối khuyếch đại công suất. Tín hiệu này được sử dụng trong vỉ mạch điều chỉnh thiên áp điều chếđể tắt khối khuyếch đại công suất trong trường hợp nhiệt độ của khối tăng cao. Điện áp này đồng thời được sử dụng để tạo hồi tiếp cho mạch tạo điện áp định thiên, giảm dòng định thiên khi nhiệt độ tăng.

2.3.2.3.6 Vỉ mạch điều chỉnh thiên áp/kích thích điều chế A4 (Bias Regulator/Exciter Modulator CCA 1A3/1A19 fìgure2-16) '

Xem hình 2-16 Tín hiệu điều chế bộ khuyếch đại cuối từ Q1, Q2 và Q3 được sử dụng như là đầu vào vỉ mạch điều chế kích thích(Exciter Modulator). Thành phần AC trong tín hiệu điều chế cuối được loại bỏ bởi R16 và C11 còn lại mức điều chế DC (tương ứng với công suất Carrier ở đầu ra) được đưa tới một đầu vào của bộ khuyếch đại vi sai là cặp Q1 và Q2. Đầu ra của bộ khuyếch đại vi sai được khuyếch đại bởi Q5. Đầu ra của Q5 được sử dụng như điện áp bộ điều chế cho Q1 trên vỉ mạch kích thích(Exciter). Đầu ra của Q5 đồng thời được cấp tới đầu vào khác của bộ khuyếch đại vi sai(Q1, Q2) để điều khiển hồi tiếp cho đầu ra điều chế.

Tín hiệu bộ khuyếch đại điều chế cuối đồng thời cấp cho bộ khuyếch đại vi sai gồm Q3 và Q4. Đầu ra của bộ khuyếch đại vi sai cấp cho Transistor Q4, được gắn trên phiến tản nhiệt của bộ khuyếch đại công suất. Đầu ra của Q4 là điện áp điều khiển điều chế cho Q2 trên vỉ mạch kích thích Exciter. Đầu ra của Q4 cấp tới một đầu vào khác của bộ khuyếch đại vi sai Q3/Q4 như là tín hiệu hồi tiếp để điều khiển điện áp điều chế.

Tín hiệu tương tự (Analog) công suất phản hồi (Reflected) từ khối giám sát cao tần(RF Monitor) được cấp cho bộ khuyếch đại U1. Đầu ra của U1 cấp cho bộ so sánh U3B thông qua



Model 1150 DVORmột mạch tác động nhanh, suy hao chậm. U3B so sánh điện áp đầu ra của U1 với một điện áp

chuẩn 1.63V. Nếu điện áp vượt quá điện áp chuẩn này, đầu ra của U3B sẽ ở mức thấp(Low) làm cho công suất được phản hồi tắt.

Bộ cảm biến nhiệt được đưa tới bộ điều chỉnh ổn áp U2. U2 tạo điện áp định thiên cho tất cả các Transistor công suất RF trong khối khuyếch đại công suất. Khi nhiệt độ của phiến tản nhiệt khối khuyếch đại công suất tăng thì điện áp đầu ra bộ cảm biến nhiệt sẽ giảm. Đây là nguyên nhân làm giảm điện áp định thiên đưa tới các Transistor công suất RF. Tín hiệu đầu vào bộ cảm biến nhiệt đồng thời cấp tới bộ so sánh U3A để so sánh với một tín hiệu chuẩn 1.2V. Nếu điện áp đầu ra bộ cảm biến nhiệt thấp hơn 1.2V chứng tỏ quá nhiệt ở phiến tản nhiệt, đầu ra bộ so sánh U3A chuyển sang mức thấp làm Carrier được cắt nhiệt đầu ra.Transistor Q6 được sử dụng để tạo ra mức logic “OR” cho các đầu ra của mạch tách cắt nhiệt và mạch tách tắt công suất phản xạ. Nếu một trong hai bộ tách này là thấp thì cực Collector của Q6 được đẩy lên +5V. Collector của Q6 đưa ra lệnh điều khiển cắt từ vỉ mạch điều chỉnh thiên áp điều chế(Bias regulator modulator CCA). Đầu ra này cấp cho các bộ tạo Sideband và vỉ mạch tạo tín hiệu âm tần trong DVOR để cắt chúng xuống tại thời điểm khối khuyếch đại công suất tắt.





Model 1150 DVOR

2.3.2.3.7. Nguyên lý hoạt động chi tiết vỉ mạch điều chỉnh thiên áp/kích thích điều chế (Q4).

Xem hình 11-11. Vỉ mạch điều chỉnh thiên áp/kích thích điều chế được sử dụng đe tạo các tín hiệu điều khiến chung cho khối khuyếch đại công suất.

Điện áp đầu ra của các Transistor 1A3/1A19 Q1, Q2 và Q3 (các Transistor điều chế khuyếch đại tầng cuối, được gắn trên khung của bộ khuyếch đại CSB)Tai lieu DVOR1150 VietNam full Trang 49

BIAS REGULATORBIAS SET POTENTIOMETERS RH1

EXCITER MOD

11 50-078

Figure 2-16. Bias Regulator/Exciter Modulator CCA Block Diagram



Model 1150 DVORđược đưa tới vỉ mạch bộ điều chỉnh thiên áp điều chế như là tín hiệu điều khiển điều chế đầu

vào.Đầu vào điều chế được lọc thông thấp bởi R16 và C11, hiệu quả để loại bỏ thành phần

AC trong phần điều chế cuối, đưa ra mức DC thay đoi tuỳ theo công suất ra. Tín hiệu này được đưa tới cho cực B của Q1 là một đầu vào của bộ khuyếch đại vi sai bao gồm Q1 và Q2. Đầu ra của Q1 thêm nữa được khuyếch đại bởi Q5. Đầu ra của Q5 là tín hiệu điều khiển điều chế cho Transistor đầu tiên khuyếch đại RF trên vỉ mạch Exciter. Đầu ra của Q5 đồng thời cũng được sử dụng như là tín hiệu hồi tiếp tới đầu vào thứ hai của bộ khuyếch đại vi sai Q1/Q2 để điều khiển điện áp đầu ra.

Đầu vào điều chế không được lọc được đưa tới đầu vào của cặp Transistor khuyếch đại vi sai thứ hai Q3/Q4. Đầu ra của Q3 được chọn ngắt thông qua J1-21 trên mạch (board) để điều khiển Transistor 1A3/1A19 Q4 được gắn trên phiến tản nhiệt của bộ khuyếch đại. Đầu ra của Transistor này là tín hiệu điều khiển điều chế cho bộ khuyếch đại RF thứ 2 trên vỉ mạch Exciter, 1A3/1A19 Q2. Tín hiệu hồi tiếp từ đầu ra của 1A3/1A19 Q4 được đưa tới đầu vào thứ hai của bộ khuyếch đại vi sai tại cực B của Q4 để điều khiển sự hoạt động của bộ khuyếch đại.

Tín hiệu Analog công suất phản xạ (phản hồi) (từ khối giám sát RF “RFMonitor Assembly”) phản ánh(thể hiện) công suất CSB phản hồi. Bộ khuyếch đại U1 là bộ khuyếch đại không đảo nó được dùng để khuếch đại đệm tín hiệu vào. Đầu ra của U1 đưa tới mạch tác động nhanh, suy hao chậm gồm CR5, C10, C8 và R35. Mạch này hình thành bộ tách công suất phản hồi đỉnh. Đầu ra của mạch tách sóng đỉnh được đưa tới đầu vào đảo của bộ so sánh điện áp U3B, tại đây nó so sánh với một điện áp chuẩn 1V. Nếu công suất phản hồi vượt quá giới hạn an toàn thì đầu ra của U3B sẽ chuyển sang mức thấp LOW, để cắt công suất phản hồi đầu ra(reflected power shutdown output).

Bộ cảm biến nhiệt được gắn trên phiến tản nhiệt của bộ khuyếch đại công suất thuộc vỉ mạch khuyếch đại cuối. Điện trở nhiệt này có giá trị danh định là 10KQ tại 250C. Nó được nối với R30, R29 và R28 để điều khiển đầu ra của bộ điều chỉnh điện áp U2. Khi nhiệt độ của phiến tản nhiệt tăng thì điện trở của nó giảm làm giảm điện áp đầu ra của U2.

Điện áp đầu ra của bộ cảm biến nhiệt đồng thời cấp cho bộ so sánh điệnápU3A tại đầu vào không đảo. Tại đây nó được so sánh với điện áp 1.2Vchuẩn. Nếu điện áp của bộ cảm biến nhiệt thấp hơn 1.2V thì đầu ra của U3A sẽ là mức thấp LOW, làm cho cắt Carrier cảm biến nhiệt đầu ra (carrier thermal shutdown output).

Cả hai tín hiệu cắt nhiệt Carrier đầu ra và công suất được phản hồi đều được đưa tới cực B của Q6 thông qua R39 và R40 tương ứng. Nếu một trong hai đầu ra là thấp thì Q6 sẽ thông để đưa ra lệnh điều khiển cắt đầu ra tới +5V(shutdown control command output).

Bộ điều chỉnh điện áp U2 cung cấp một điện áp đầu ra lớn nhất khoảng +7V. Điện áp này được sử dụng để tạo ra điện áp điều khiển định thiên cho 4 Transistor khuyếch đại công suất trong khối khuyếch đại. Như đã đề cập ở trên, đầu ra của bộ


Date : March 17, 2013 điều chỉnh này được điều khiển bởi bộ cảm biến nhiệt. Bộ điều chỉnh có một cảm biến điện áp đầu vào điều khiển mức đầu ra. Cảm biến điện áp đầu vào này được điều khiển bởi bộ chia điện áp được hình thành từ R30, R29, R28 và RT1 được gắn trên vỉ mạch khuyếch đại cuối cùng. Nếu nhiệt độ của phiến tản nhiệt bộ khuyếch đại tăng làm giảm điện trở của RT1, điện áp cấp tới đầu vào điều khiển không đảo chuấn(chân 5) giảm, làm giảm điện áp đầu ra của U2. Sự giảm trên điện áp đầu ra khi nhiệt độ tăng gây ra làm giảm dòng định thiên của các Transistor khuyếch đại RF, bảo vệ chúng khi quá nhiệt.

Các chiết áp R19, R20, R21 và R22 được sử dụng để điều chỉnh các dòng định thiên của các bộ khuyếch đại RF như đã được trình bày trong vỉ mạch Exciter và vỉ mạch khuyếch đại cuối ở phần tiếp theo. Việc điều chỉnh này được nhà máy thiết lập và không nên thay đoi,





Model 1150 DVORnó có thể gây hỏng hóc cho các Trasistor RF.

2.3.2.3.8 Vỉ mạch điều chế khuếch đại công suất A1 (Power Amplifier Modulator CCA 1A3/1A19 figure2-17)

Xem hình 2-17. Vỉ mạch điều chế khuyếch đại công suất so sánh tín hiệu đầu ra được tách của khối khuyếch đại CSB với tín hiệu âm tần chuấn (Audio Reference) đầu vào và điều chỉnh độ sâu điều chế tầng khuyếch đại cuối để điều khiển các dạng sóng đầu ra của bộ khuyếch đại CSB.

Mẫu của tín hiệu RF CSB (từ mạch khuyếch đại cuối Final Amplifier) được tách đường bao bởi CR1. Tín hiệu được tách này được đưa qua bộ khuyếch đại đệm U1A. Đầu ra của U1A được so sánh với tín hiệu âm tần (Audio) đầu vào bằng bộ khuyếch đại U2. U2 điều khiển Q1 cung cấp cổng điều khiển cho các Transistor thuộc tầng khuyếch đại cuối Q1, Q2 và Q3 được gắn trên phiến tản nhiệt bộ khuyếch đại.

Đầu ra của các Transistor Q1, Q2 và Q3 đồng thời được chọn tuyến trở về Vỉ mạch điều chế khuyếch đại công suất như là tín hiệu điều chế mẫu. Các giắc đấu nhảy(Jumper) được đặt cấu hình ở chế độ Test, tín hiệu này chính xác hơn tín hiệu RF được tách để điều khiển vòng hồi tiếp bộ điều chế. Chế độ này được nhà máy sử dụng để cho phép kiểm tra và liên kết các tầng khuyếch đại RF. Hơn nữa, có một mạch bảo vệ quá áp U1B, nó sẽ giảm bớt điện áp điều chế tầng cuối nếu như có sự vượt quá. Điều này sẽ xảy ra tùy theo vào lỗi của một hoặc nhiều thiết bị RF trong khối khuyếch đại CSB.

Một đầu vào điều khiển khác, điều khiển cắt (Shutdown Control In) (từ vỉ mạch điều chỉnh định thiên điều chế Bias RegulatorModulator CCA ) được đưa tới đầu vào đảo của bộ khuyếch đại U2. Khi được kích, đầu vào này sẽ được đấy lên +5Vdc trên vỉ mạch điều chỉnh định thiên điều chế. Tín hiệu +5V này được đưa tới đầu vào đảo của U2 để nó cắt đầu ra, ngăn sự điều chế ở các tầng khuyếch đại cuối.


2.3.2.3.9. Nguyên lý hoạt động chi tiết Vỉ mạch điều chế khuy ếch đại công suất (A1).Xem hình 11-8. Vỉ mạch điều chế khuyếch đại công suất là bộ khuyếch đại điều khiển

hồi tiếp, nó so sánh tín hiệu RF được tách ở đầu ra của khối khuyếch đại công suất với tín hiệu chuẩn Audio đầu vào. Nó sửa tín hiệu tín hiệu điều khiển điều chế khuyếch đại công suất tới điều khiển đầu ra RF của khối khuyếch đại công suất. Tín hiệu điều khiển tắt từ vỉ

Ì Ì 5 Ũ - Ũ 7 7

Figure 2-17. Power Amplifier Modulator CCA Block Diagram



Model 1150 DVORmạch điều chỉnh thiên áp điều chế làm cho vỉ mạch điều chế khuyếch đại công suất ngắt điện

áp điều chế đưa tới các tầng khuyếch đại

RF.Một mẫu của tín hiệu đầu ra RF đi vào vỉ mạch điều chế khuyếch đại công suất từ vỉ

mạch khuyếch đại cuối. Nó được tách sóng đường bao bởi Diode CR1. CR1 được định thiên trong dải tách sóng tuyến tính của nó bởi CR2. CR1 và CR2 là cặp đối xứng và phải được thay thế khi một cái bị lỗi. Đầu ra của bộ tách CR1 được lọc bởi L2 và C3 và được cấp tới đầu vào không đảo của bộ khuyếch đại đệm đồng nhất U1A. Đầu ra của U1A là điện áp Analog tiêu biểu của dạng sóng RF đầu ra.

Bộ khuyếch đại U2 là bộ khuyếch đại hồi tiếp lỗi áp dùng để điều khiển vòng lặp điều chế. Đầu vào Audio chuẩn từ vỉ mạch tạo Audio trong hệ thống DVOR được cấp tới đầu vào không đảo và điện áp điều khiển hồi tiếp được cấp tới đầu vào đảo. Sự khác nhau của hai tín hiệu này tạo ra một điện áp đầu ra từ U2, nó điều khiển các Transistor điều chế cho tầng khuyếch đại cuối. Điện áp điều khiển hồi tiếp có thể lấy từ một trong hai vị trí. Trong suốt quá trình hệ thống hoạt động bình thường, E1 được nối với E2 và mức RF tách sóng được thảo luận ở đoạn trên được sử dụng. Có một chế độ kiểm tra khả năng hoạt động thêm vào phần này. Nếu E3 được nối với E2, một mẫu của điện áp điều chế đầu ra được sử dụng như là điện áp điều khiển hồi tiếp. Chế độ này được sử dụng ở nhà máy để kiểm tra và sửa chữa các tầng RF của khối khuyếch đại CSB. Chế độ kiểm tra không nên sử dụng cho hoạt động bình thường, khi bộ khuyếch đại không tuyến tính hoặc nhiều méo không đúng bởi vòng điều khien điều chế.

Mẫu điện áp điều chế đầu ra cũng được so sánh với một mức chuấn bởi U1B. Trong trường hợp điện áp điều chế là quá mức, bộ khuyếch đại này sẽ cấp một điện áp dương tới đầu vào đảo của vòng điều khien bộ khuyếch đại U2 đe tắt hoặc Kiem soát (ngăn chặn) tín hiệu điều khien đầu ra của nó. Bình thường điều này sảy ra giống như hỏng Transistor RF, tại đây bộ điều chế tăng điện áp đầu ra nhiều có the gây các lỗi hỏng hóc. Đặc trưng này bảo vệ tĩnh các Transistor RF trong trường hợp lỗi tự nhiên này.

Đầu ra của bộ khuyếch đại U2 thêm nữa được khuyếch đại bởi Q1, chúng cung cấp điều khien cực G cho các Transistor điều khien khuyếch đại tầng cuối 1A1/1A19 Q1, Q2 và Q3 được gắn trên phiến tản nhiệt độ khuyếch đại. Điện trở R17 và tụ C8 được sử dụng đe biến đổi vòng lặp kép kín của hệ thống hồi tiếp, cung cấp sự hoạt động ổn định cho vòng lặp. Q1 không đặt trên mạch (board) và có cấu trúc chịu được dòng lớn.

2.3.2.3.10 Vỉ mạch định thiên điều chế A5 (Modulator Bias CCA1A3/1A19 figure2-18)Xem hình 2-18. Vỉ mạch này chỉ được sử dụng trong khối công suất - 0001 và khối

trước đây - 0002. Đầu ra Transistor trên khối điều chế khuyếch đại cuối được cấu trúc đe có the chịu được dòng lớn (tham khảo hình 11-8 và nguyên lý hoạt động của khối điều chế khuyếch đại cuối). Vỉ mạch định thiên điều chế tạo tín hiệu kích vào cực cổng G của các Transistor trên tầng khuyếch đại cuối Q1, Q2 và Q3. Các cực cổng của các Transistor này thực chất là các tụ điện lớn và được dành đe tăng tốc độ nạp cho các tụ này. Hiện tại khối khuyếch đại công suất không sử dụng vỉ mạch này mà được sử dụng thay thế bằng một điện trở công suất đe kích các cực cổng của Transistor tầng cuối. Trong CVOR, điều chế 9960Hz bị méo nhẹ bởi đặc tính trễ thời gian ở Q1 trên vỉ mạch định thiên điều chế và việc thay thế bằng điện trở ở khối mới đã loại bỏ được các méo này.

Các sửa chữa bảo đảm được thực hiện trên khối khuyếch đại công suất bao gồm việc thay mới khối khuyếch đại đe loại bỏ vỉ mạch định thiên điều chế và thay thế điện trở R12 như trình bày trên phần sơ đồ khuyếch đại công suất hình 11-7. Các sửa chữa không bảo đảm





Model 1150 DVORnên được cân nhắc và đưa trở lại nhà máy đe nâng cấp lên cấu hình mới nhất.




Model 1150 DVOR2.3.2.3.11. Nguyên lý hoạt động chi tiết vỉ mạch định thiên điều chế (A5).

Xem hình 11-7 (đi liền với sơ đồ đấu nối khuyếch đại công suất CSB). Vỉ mạch định

thiên điều chế hình thành một điện áp định thiên cho các cực cổng của các Transistor công

suất 1A3/1A19 Q1, Q2 và Q3. Q1 là transistor tín hiệu nhỏ với điện áp 43/48Vdc được cấp

trực tiếp tới cực C từ đầu E4. Chân E của Q1 được nối tới đâud E3 và E4. Q1 được định thiên bằng điện trở R2 và Diode CR2 chúng cho phép một điện áp DC cố định để cấp tới các cực G của điều khiển điều chế 1A3/1A9Q1, Q2 và Q3. Điện áp cố định này được tạo ra qua R1, đi ốt CR1 và mạch đầu ra của Q1 trên vỉ mạch điều chế khuyếch đại công suất. Các Diode CR1 và CR2 là các Diode khôi phục nhanh được sử dụng để bảo vệ dòng Badơ-Emitter của Q1 và cung cấp khả năng khôi phục nhanh chế độ tĩnh của Q1.

Các Transistor 1A3/1A19 Q1, Q2 và Q3 là các Transistor MOFET được mắc song song với các điện trở cân bằng ở mỗi cực G. Điều này có nghĩa là điện dung của cực G được thêm vào; do đó điện dung cực G của ba Transistor này là tương đối lớn. Điện dung lớn này có khả năng tích điện và chống lại sự thay đoi trong điện áp. Trong chế độ ngăn cản méo của tín hiệu điều chế Audio, việc tích điện này phải được rút nhanh từ các cực D. Định thiên của Q1 chắc chắn là giống như thay đổi tín hiệu điều chế Audio đưa vào E1 để cấp cho các cực G, điện tích nạp trên mỗi cực G là hiệu quả cực D.

Mạch điện cho Q1 đồng thời cung cấp dòng D cho Q1 trên vỉ mạch điều chế khuyếch đại công suất. Các cực G của các bộ điều khiển điều chế về cơ bản được điều khiển bởi sự biến đổi điện thế cực D của Q1 trên vỉ mạch điều chế khuyếch đại công suất.


+ 4 J A + B V

FROM P.A. MOD

FINAL MO Fi CIUT

FINAL MOD DRIVE TO

PA MOD

FINAL MOD DRIVE TO

PWR AMP MOD IN

FINAL MOD DRIVE TO BIAS

REG/EXC7P MOD

Figure 2-18. Modulator Bias CCA Block Diagram

1150-ciev

Model 1150 DVOR




2.3.2.4 Khối lọc thông thấp (Low Pass Filter Assembly1A35/1A36)

J-3 CARRIER FEEDBACK

4 POLE

- J

L.p. FILTER i

J4 RF SAMPLE

Figure 2-29. Low Pass Filter Assemblly Block Diagram

Nhìn hình 2-19. Khối lọc thông thấp bao gồm một mạch lọc 4 cực đe loại bỏ các sóng hài từ tín hiệu sóng mang cao tần RF.

Tín hiệu sóng mang cao tần RF đưa vào khối lọc thông thấp qua giắc nối cao tần J1. Tín hiệu sóng mang cao tần được đưa tới mạch lọc 4 cực đe loại bỏ các tần số hài có the xuất hiện của tín hiệu sóng mang cao tần RF. Tín hiệu cao tần đưa ra bộ lọc thông thấp qua giắc nối J2.

Khối lọc thông thấp có một vòng thụ cảm chứa một điện áp cao tần nhỏ. Tín hiệu cao tần này là phản hồi sóng mang và được đưa về khối tạo tần số qua giắc nối J3.

Mẫu tín hiệu ra cao tần tạo bởi mạch điều khien điện áp. Tín hiệu này đưa tới khối giám sát cao tần của hệ thống A hoăc B qua giắc J4.

2.3.2.4.1 Khối lọc thông thấp (Low Pass Filter Assembly1A35/1A36)Nhìn hình 11-28 khối lọc thông thấp bao gồm một mạng lọc 4 cực đe loại

bỏ các tần số hài từ tín hiệu sóng mang cao tần RF.Tín hiệu sóng mang cao tần từ khối khuếch đại công suất CSB dưa tới bộ

lọc thông thấp thông qua Jắc nói J1. Tín hiệu sóng mang cao tần đưa tới mạng loc 4 cực loại bỏ các năng lượng hài khoảng 250MHz hiện có trong tín hiệu sống mang. Tín hiệu cao tần đưa ra bộ loc thông thấp qua jắc nối J2

Khối lọc thông thấp có một vòng thụ cảm chứa một điện áp cao tần nhỏ. Một lượng nhỏ tín hiệu cao tần này được cảm biến vào trong vòng lặp...nó được tạo ra bởi R1, là điện trở 50 ohm cho sự phối hợp trở kháng. Tín hiệu này đưa tới khối tạo tần số là tín hiệu sóng mang phản hồi qua giắc nối J3.

RF IN J1p

JPP

J2OUT

Model 1150 DVOR




Mẫu tín hiệu đầu ra RF cho mục đích kien tra (Test) nó được tạo ra bởi mạng chia điện áp của tụ C9 và R2. R2 là 50Q cho sự phối hợp trở kháng tín hiệu với cáp

Model 1150 DVOR




đồng trục. Tín hiệu này xấp sỉ 100 tới 300mW cho đầu ra công suất sóng mang 100W. Tín hiệu RF đưa tới khối giám sát cao tần của hệ thống A hoặc B mẫu sóng mang cao tần lấy ra ở giắc J4

2.3.2.5 Bộ ghép hai hướng (Bi_directional Couplers)

Bộ ghép hai hướng dùng đe tạo ra mẫu tín hiệu đặc trưng cho công suất cao tần sóng tới (Forward) và sóng phản hồi (Reflected) của tín hiệu sóng mang (nhìn hình 11-1 hoặc 11-2 sơ đồ khối hệ thống DVOR). Bộ ghép suy hao không đáng kể giữa giắc nối vào và ra. Vòng lặp thụ cảm định hướng bên trong ghép một phần công suất sóng tới và sóng phản hồi tới các đầu ra lấy mẫu. Những đầu ra cung cấp tỉ lệ cố định của mẫu công suất tới khối giám sát cao tần để tách sóng và xử lý phân tích.

2.3.2.6 Khối tạo biên tần (Sideband Generator Assembly 1A5,1A6/1A21,1A22)

SIDEBAND AMPLIFIER CCA

SIDEBAND DUT

SIDEBAND CONTROLLER CCA

Trang 56

RF IN

Model 1150 DVOR




Figure 2-20. Sideband Generator Assemblly, Block Diagram

Xem hình 2-20. DVOR sử dụng hai khối tạo biên tần (Sideband) cho mỗi máy phát. Mỗi khối chứa hai vỉ mạch khuyếch đại Sideband và hai vỉ mạch điều khiển Sideband. Một khối xử lý RF biên tần (Lower Sideband) dưới và khối kia xử lý RF biên tần trên (Sideband Upper).

Vỉ mạch điều khiển Sideband đảm nhận hình thành điện áp điều khiển pha động Sideband (Dynamic phase), tín hiệu điều khiển, điện áp điều khiển pha bằng tay Sideband(Manual phase) và điện áp điều khiển pha trung bình Sideband (Mean phase).

Điện áp điều khiển pha động Sideband được đưa tới bộ lọc điều khiển pha động Sideband trên vỉ mạch khuyếch đại Sideband ở đó nó được sử dụng để thiết đặt điểm hoạt động của bộ lọc điều khiển pha động Sideband.

Tín hiệu điều khiển điều chế được sử dụng như là điện áp cấp cho Transistor Q105/205 trên vỉ mạch khuyếch đại Sideband.

Điện áp điều khiển pha bằng tay Sideband được sử dụng trên vỉ mạch khuyếch đại Sideband để thiết đặt điểm hoạt động cho bộ lọc điều khiển pha bằng tay Sideband.

Điện áp điều khiển pha trung bình Sideband được đưa tới bộ lọc điều khiển pha trung bình Sideband trên vỉ mạch khuyếch đại Sideband ở đó nó được sử dụng để thiết đặt điểm hoạt động cho bộ lọc điều khiển pha trung bình Sideband.

Vỉ mạch khuyếch đại Sideband đảm nhận tạo ra tín hiệu RF Sideband được khuyếch đại. Nó cũng tạo ra biên độ và pha của bộ tách tín hiệu sai khác cũng như tín hiệu tách mức công suất phát xạ.

Tín hiệu sai lệch biên độ được xử lý bởi vỉ mạch điều khiển Sideband như là tín hiệu phản hồi để bù vào sự thay đổi biên độ từ từ ở trong mức điều chế của tín hiệu điều chế Sideband.

Tín hiệu sai lệch pha được xử lý bởi vỉ mạch điều khiển Sideband như là tín hiệu phản hồi cho mạch điều khiển pha động và chính Sideband.

Tín hiệu tách công suất phát xạ được gửi tới vỉ mạch điều khiển Sideband ở đó nó được lấy mẫu, đệm và sau đó được đưa tới vỉ mạch tạo Audio để điều khiển mức công suất Sideband và tới vỉ mạch giám sát cho việc tính hệ số sóng đứng (VSWR).

2.3.2.6.1 Nguyên lý chi tiết khối tạo biên tần (Sideband Generator Assembly 1A 5,1A6/1A21,1A22 figure2-21)

Xem hình 2-21. Tất cả các bộ khuyếch đại và điều khiển Sideband là có chức năng như nhau, việc phân tích sẽ được giới hạn trong một nhóm Sideband bao gồm một vỉ mạch khuyếch đại Sideband và một vỉ mạch điều khiển Sideband. Khi một khối tạo Sideband được đặt ở vị trí lA5 hoặc lA2l, nó xử lý các tín hiệu cho khối khuyếch đại Sideband l và 2. Khi một khối tạo Sideband được đặt ở vị trí lA6 hoặc 1A22, nó xử lý các tín hiệu cho khối khuyếch đại Sideband 3 và 4.





Model 1150 DVOR

Chú ý:Nó là quan trọng để ghi nhớ khối tạo Sideband nào và bạn đang điều chỉnh bộ khuyếch đại Sideband nào. Bởi vì có sự ảnh hưởng lẫn nhau của các bộ này, chắc chắn phải được thực hiện khi có bất kỳ sự điều chỉnh nào.

TP1

o-

TP2

E3B E25 E1B E2ê E40 Eág E.32

C95 C107

R30 —AV-

TP1Ũ

•Chip'S o-

TPa o-

TP7 o-

TP6 o—

[44

E4-

3

E4-

2

E4-

1E37

SIDEBAND CONTROLLER CCA

012636-0001

A1P1 ỊỊ(A5/&B/A21 /A22P2) ị ị

C92 C40

C9Q Ữ1ŨG /CB7 C9S cai C14 C4-Ỗ

rp/ü I

S I ILZ1i I

-VW

R3Ỗ

SIDEBAND AMPLIFIER CCA 01 2635-0001

SIDEBAND AMPUTIER CCA 01 2606-0D01

orPS



Model 1150 DVOR

A3P1M5/A&/A21 /A22P1)

Figure 2-21. Sideband Generator Assembly Interconnect Diagram

E39 EC2 E0&

t E24 f E33

f

5 C1Ö7 £3 4

i y ic 89 C9Q C10C /cs=7 C9

RJ0—AV-

SIDEBAND AMPLIRIER CCA □1 2635-

0001

TERMINAL. RE5I5T0R, AND CAPACITOR LOCATIONS ARE ARRANGED FOR CLARIT7 AND CONVENIENCE A.N□ DC NO DEPICT ACTUAL CCA LAYOUT,

2 P1 IS ASSEMBLED DN TH E D12G36 CCA. WHEN THESE BOARDS ARE M DUN TED Wl THIN TH E Q303 98 A55E ME5LT, THE CONNECTOR BECCME5 PI OR P2 FOR TliE A55EMBLT A5 ShDWM ABOV/C 0

E201

R2D2E202

R20J3 ế

E2Ö3 L

D2D3

I

NOTES

Model 1150 DVOR




SB1 xử lý tín hiệu LSB RF được điều chế bởi tín hiệu Sin 360Hz. SB2 xử lý tín hiệu LSB RF được điều chế bởi tín hiệu Cos 360Hz. SB3 xử lý tín hiệu USB RF được điều chế bởi tín hiệu Sin 360Hz. SB4 xử lý tín hiệu USB RF được điều chế bởi tín hiệu Cos 360Hz. Các tín hiệu USB/LSB RF được cấp bởi khối tạo tần số. Tín hiệu Sideband RF đưa vào khối tạo Sideband thông qua đầu nối RF J1 được đặt trên tấm kim loại nối liền với E45 trên vỉ mạch khuyếch đại Sideband A4. Tín hiệu RF đầu vào 0dBm (thấp nhất là -1dBm) được chia bằng nhau giữa hai nhóm bộ khuyếch đại và khối tạo Sideband. Khoảng cách điện mà tín hiệu RF truyền đi từ E46 tới E47 trên vỉ mạch khuyếch đại Sideband A2 được giữ đe vừa khít dung sai. Sai khác đáng ke trong khoảng cách điện được truyền bởi các tín hiệu RF trên hai phần này có the là nguyên nhân sai pha giữa các tín hiệu RF đầu ra.

Mỗi khối tạo Sideband có một bộ ổn áp theo liền nó. Các bộ ổn áp cho các khối tạo Sideband 1A5 và 1A6 được đặt trong tủ sau mỗi khối tạo Sideband. Chúng là 1VR1 cho 1A5 và 1VR3 cho 1A6. Các bộ ổn áp cho các bộ tạo Sideband 1A21 và 1A22 được đặt trong tủ sau mỗi khối tạo Sideband. Chúng là 1VR2 cho 1A21 và 1VR4 cho 1A22. Các bộ ổn áp độc lập này đổi +28Vdc ra nguồn +12Vdc được cách ly cho mỗi khối tạo Sideband. Sự cách ly này ngăn cản các dòng điều chế xuất hiện từ trên các đường nguồn chính và có the ảnh hưởng tới các tín hiệu Sideband khác.

Vỉ mạch khuyếch đại Sideband sử dụng các tụ duy trì điện áp được nối liền bởi đường Bus tới các đầu cuối trên vỉ mạch điều khien Sideband. Vỉ mạch điều khien Sideband có đầu nối chính nhiều chân nối liền với tủ cáp dẹt. Các đầu nối RF được thực hiện đưa tới vỉ mạch khuyếch đại Sideband. Không có sự nối liền giữa SB1 và SB2 ngoại trừ cáp RF trong giữa A4E46 và A2E47.

Mỗi nhóm khuyếch đại Sideband (SB1, SB2, SB3 và SB4) có vài thành phần được gắn vào khối được chỉ định cùng hàng trăm dãy số. Cụ the, một trăm dãy số được sử dụng với SB1 hoặc SB2 và hai trăm dãy số được sử dụng với SB2 và SB4. Hơn nữa, sự bình đẳng chức năng của các khối khuyếch đại Sideband yêu cầu tính đôi với các điem Test. Cấu trúc hình ảnh-gương của bộ tạo Sideband yêu cầu mỗi điem Test có một bộ định chuấn khác nhau; mặc dù các điem Test có chức năng giống nhau sẽ được nhận biết như được cặp đôi. Ví dụ, điện áp điều khien pha bằng tay có the được đo tại các điềm Test TP2/TP9. TP2 là điềm Test cho SB1 hoặc SB3; TP9 là điem Test cho SB2 hoặc SB4.






Model 1150 DVOR

2.3.2.6.2 Vỉ mạch khuyếch đại biên tần (Sideband Amplifier CCA Ä2,Ä4)Xem hình 2-22. Tín hiệu RF Sideband được khuyếch đại bởi bộ khuyếch đại Q1 trước khi có

được dịch pha bởi mạng điều khiển pha bằng tay Sideband gồm Diode CR1, CR2, L2 và L3. Một điện áp điều khiển pha Sideband bằng tay từ vỉ mạch điều khiển Sideband thiết đặt điểm hoạt động cho mạng điều khiển pha bằng tay. Bộ khuyếch đại RF U1 khuyếch đại tín hiệu cao tần RF để nó có thể được chia giữa các mạch tách và bộ khuyếch đại RF Q2.

Q2 khuyếch đại tín hiệu cao tần RF Sideband được dịch pha và đưa nó tới mạch điều chế hai pha (Bi-Phase) bao gồm các diode CR3, CR4, CR5, CR6 và bộ chia công suất HY 1. Mạch điều chế hai pha đưa tín hiệu RF tới bộ khuyếch đại RF U2.

U2 khuyếch đại tín hiệu RF từ mạch điều chế hai pha và đưa nó tới bộ lọc điều khiển pha trung bình Sideband. Bộ lọc điều khiển pha trung bình Sideband (Mean Phase) là bộ lọc điện tử thiết lập một giá trị dịch pha trung bình của tín hiệu RF Sideband. Điện áp điều khiển pha trung bình là một điện áp DC để thiết lập điểm làm việc của bộ lọc điều khiển pha trung bình Sideband(Mean Phase Control).

Sau đó tín hiệu RF được đưa tói bộ lọc điều khiển pha động Sideband (Dynamic Phase). Thông thường bộ lọc này điều chỉnh pha tức thời của tín hiệu RF Sideband để loại bỏ bất cứ sự méo pha ngẫu nhiên nào mà nó gây ra bởi sự điều chế biên độ của tín hiệu RF Sideband. Điện áp điều khiển pha động là một điện áp DC để điều chỉnh điểm làm việc cho bộ lọc này.

Bộ khuếch đại RF U3 khuyếch đại tín hiêu RF Sideband từ bộ lọc điều khiển pha động và đưa nó tới Transistor khuyếch đại công suất RF Q103, Q203. Q103, Q203 khuyếch đại tín hiệu RF Sideband và đưa nó tới bộ khuyếch đại Q105, Q205.

Điện áp cung cấp cho Q105, Q205 là tín hiệu ra của bộ điều chế được cấp bởi vỉ mạch điều khiển Sideband. Đầu ra của Q105, Q205 đua tới mạch lọc thông thấp gồm các tụ C57, C64, C109 và các cuộn cảm L22, L26 được thiết kế để loại bỏ bất cứ hài bậc cao nào từ tín hiệu RF Sideband.

Từ bộ lọc thông thấp tín hiệu điều chế Sideband được gửi đi tới 3 mạch riêng biệt: mạng tách sóng đường bao, mạch tách sóng pha và đưa tới đầu nối RF phía đằng sau là tín hiệu cao tần RF đầu ra.

Phần chia của tín hiệu Sideband RF được đưa tới mạch tách sóng đường bao nó được chuyển đổi thành tín hiệu điều chế tương tự được đệm bởi U6A. Tín hiệu đã tách này được gửi tới vỉ mạch điều khiển Sideband như là tín hiệu tách sóng công suất phản xạ nó được sử lý bởi vỉ mạch điều khiển Sideband để bù cho thay đổi dần dần mạch khuyếch đại trong mức điều chế của tín hiệu điều khiền điều chế Sideband.

Phần mẫu của tín hiệu RF Sideband đã điều chế được sử dụng như là tín hiệu so sánh cho mạch tách sóng pha. Tín hiều ra RF Sideband đã điều chế được đưa tới bộ chia công suất HY7 ở đó nó được chia làm hai thành phần với lượng dịch pha là 0 độ. Hai thành phần bằng nhau này chúng được sử dụng như là đầu vào biến đổi cho mạch tách sóng pha bao gồm HY2, HY5 và U4.

Tín hiệu đầu vào chuẩn được tạo thành từ đầu ra U1 được cấp tới đầu 90 0 bộ chia công suất HY3. Một đầu ra của HY3 dịch pha 900 so với đầu ra kia(khác). Hai thành phần này được sử dụng như đầu vào chuẩn cho mạch tách sóng pha kết thúc là một điện trở.

Đầu ra của mạch tách sóng pha là tín hiệu sai pha được sử lý bởi vỉ mạch điều khien Sideband đe hình thành điện áp DC pha động và pha trung bình mà nó sẽ tự động điều chỉnh các bộ lọc điều khien pha động và pha trung bình.





Model 1150 DVOR




Model 1150 DVOR

Figure 2-22. Sideband Amplifier CCA Block Diagram

SB MANUALPHASE CDNTRQL I

Trang 62

Model 1150 DVOR




2.3.2.6.3.Nguyên lý hoạt động chi tiết vỉ mạch khuyếch đại biên tần (Sideband AmplifierA2,A4).

Xem hình 11-16. Vỉ mạch khuyếch đại Sideband khuyếch đại tín hiệu RF Sideband từ khối tạo tần số tới mức công suất sinh ra hoạt động được yêu cầu. Vỉ mạch này cũng cung cấp các tín hiệu sai biên độ và sai pha để điều khiển sự điều chế và giảm méo của tín hiệu RF Sideband.

Vỉ mạch khuyếch đại Sideband có một tín hiệu RF -3dBm nối tới đầu nối E47. Từ đầu E47 tín hiệu cấp tới Transistor Q1. Q1 khuyếch đại RF Sideband và đưa nó tới bộ lọc pha Sideband bằng tay(Manual phase). Bộ lọc pha Sideband bằng tay là một bộ lọc điện tử hai cực hoạt động tương tự như các bộ lọc điều khiển pha Carrier. Điện áp điều khiển thiết lập điểm hoạt động của bộ lọc từ vỉ mạch điều khiển Sideband thông qua tụ nối thông C16.

Lượng dịch pha của năng lượng RF Sideband được định rõ bằng cách nhập tham số được lập trình thông qua đầu cuối Video. Cho bộ khuyếch đại Sideband 1, một giá trị về độ dạng số được đưa vào qua tham số 9 của màn hình G; 1 (transmitter>transmitter configuration>offset and scale factor>sideband 1-2 phase offset) sẽ thay đổi điện áp DC cấp tới bộ lọc điều khiển pha Sideband bằng tay trên vỉ mạch khuyếch đại Sideband A2 trong khối tạo Sideband 1A5. Ví dụ cho bộ khuyếch đại Sideband 3, một giá trị về độ dạng số được đưa vào qua tham số 10 của màn hình G; 1 (transmitter>transmitter configuration>offset and scale factor>sideband 3-4 phase offset) sẽ thay đổi điện áp DC cấp tới bộ lọc điều khiển pha Sideband bằng tay trên vỉ mạch khuyếch đại Sideband A2 trong khối tạo Sideband 1A6. Một giá trị tương ứng với tần số trạm được lập trình qua tham số 12 của màn hình G; 1(RMS>RMS configuration>station>frequency) sẽ thay đổi điện áp DC cấp tới bộ lọc điều khiển pha Sideband 1A5 và 1A6. Các đầu vào điện áp điều khiển pha bằng tay SB2 và SB4 được nối liền thông qua tủ cáp.

Từ bộ lọc điều khiển pha Sideband bằng tay tín hiệu RF Sideband được cấp tới bộ khuyếch đại RF U1. U1 có hệ số khuyếch đại công suất cố định là 12dB. Đầu ra của U1 khoảng +7dBm. Tín hiệu sau được chia còn khoảng xấp sỉ +1dBm được sử dụng như là một tín hiệu chuấn cho các mạch tách pha và tách biên độ, phần còn lại được gửi tới bộ khuyếch đại RF Q2.

Q2 khuyếch đại RF Sideband trước khi đưa nó tới đầu vào của bộ chia công suât HY 1. Có hai đầu ra từ HY 1 lệch nhau 1800 về pha. Các tín hiệu RF Sideband từ đầu ra của HY1 được cấp cho Diode CR3 đến CR6. Tín hiệu điều khiển hai pha (Bi-phase) được đưa ra E32. Trong các hệ thống DVOR thì tín hiệu điều khiển hai pha này là một điện áp (hằng số) không đổi +11Vdc hoặc -11Vdc phụ thuộc vào vị trí của Jumper được đặt giữa các đầu E6 đến E8 trên vỉ mạch điều khiển Sideband. Mức điện áp không đổi này được đưa tới các Diode CR3 đến CR6. Chỉ có một cặp Diode sẽ được định thiên thuận bằng tín hiệu điều khiển hai pha để cho một phép chỉ một tín hiệu RF Sideband được dịch pha 00 hoặc 1800 để đạt được đầu vào của bộ khuyếch đại U2.






Model 1150 DVOR

Bộ khuyếch đại U2 có hệ số khuyếch đại được cố định là +l2dB. RF đã được khuyếch đại từ U2 được cấp tới bộ lọc điện tử điều khiển pha trung bình (mean phase) Sideband. Đây là một mạng lọc chín cực có chức năng giống như bộ lọc điều khiển pha trung bình Carrier. Điện áp DC điều khiển cho bộ lọc này được tạo thành từ vỉ mạch điều khiển Sideband thông qua tụ thông C40. Bộ lọc này hình thành một giá trị dịch pha trung bình cho năng lượng RF Sideband.

Cảnh báoKhông được thử điều chỉnh các cuộn cảm bộ lọc điều khiển Q chính.

Mạch điều khiển pha trung bình Sideband trên vỉ mạch điều khiển Sideband giám sát bất kỳ sự thay đổi pha nào của tín hiệu RF Sideband sau khi thiếp lập ban đầu. Nếu tín hiệu thay đổi pha được tách, một điện áp chính xác, nó là điện áp điều khiển pha trung bình Sideband được gửi tới bộ lọc điều khiển pha trung bình Sideband để bù tách sóng dịch pha được tách và duy trì sự ổn định pha tín hiệu RF đầu ra. Bởi vì bộ lọc là một phần của vòng lặp Null-Seeking nên phải luôn luôn có điện áp điều khiển ban đầu cấp tới bộ lọc để sự hoạt động chính xác. Bằng cách duy trì sự dịch pha của tín hiệu RF Sideband ở một giá trị không đổi với quan hệ tới các Sideband khác sẽ giảm đáng kể sự bù trôi pha giữa các Sideband đạt được. Điều này cung cấp độ chính xác về góc phương vị.

Đầu ra của bộ lọc điều khiển pha trung bình điều khiển đầu vào của bộ lọc điều khiển pha động Sideband (Dynamic phase). Đầu vào điện áp DC tới bộ lọc này là không đổi điều chỉnh pha tức thời của tín hiệu RF Sideband để loại bỏ bất kỳ sự điều chế pha ngẫu nhiên nào được tạo ra bởi sự điều chế biên độ tín hiệu RF Sideband. Điện áp DC đó điều khiển bộ lọc điều khiển pha động là đạt được từ vỉ mạch điều khiển Sideband thông qua tụ nối thông C45.

Bộ khuyếch đại RF U3 là một khối khuyếch đại có^ hệ số khuyếch đại cố định là +8dB. Đầu ra của bộ khuyếch đại này điều khiển cực B của Transistor Q103/Q203.

Các tụ Cll0 và C49 kết hợp với L27 tạo thành mạng “L” để phối hợp trở kháng đầu vào của Ql03/Q203 với trở kháng đầu ra của U3 chúng xấp xỉ 50Q. Tụ biến dung C49 được điều chỉnh để có công suất đầu ra tốt nhất.

Q103/Q203 là một bộ khuyếch đại Class C công suất trung bình để điều khiển tầng đầu ra được điều chế Ql05/Q205. L20, C53 và L21 tạo thành mạng “T” để phối hợp trở kháng cao đầu ra của Ql03/Q203 với trở kháng thấp đầu vào của FET công suất Ql05/205.

Một DC định thiên tĩnh(thụ động) được cấp tới tầng đầu ra để thiết lập dòng DC khi không có RF là 25mA. R34 được sử dụng để thiết lập định thiên. Dòng DC cực D của tầng đầu ra có thể được đọc bằng cách rời jumper W l giữa TP3 và TP4 hoặc sự lựa chọn qua việc giảm điện áp trên 0.2Q điện trở R79 có thể được đọc với một Voltmeter tại TP4 và TP5 và tính toán dòng .

Tầng đầu ra Q105/Q205 được phối hợp trở kháng xấp xỉ 50Q bởi một mạng bao gồm L31, L22, C57, C58 và L23. Tụ biến dung C58 cho phép điều chỉnh phổi hợp đầu ra bộ khuyếch đại với tần số hoạt động đe đạt được công suất RF đầu ra lớn nhất.

Jumper W19 có the được bỏ ra đe cho phép Test bộ khuyếch đại hoặc đầu ra bộ lọc thông thấp. Nếu công suất được đưa tới tầng này là điện áp DC ở tại W19 thì tụ ngăn (1000pF) sẽ ngăn cản bất kỳ việc nối thiết bị test nào từ ngắn mạch đầu ra điện áp DC. Sự





Model 1150 DVOR

điều chế được cấp tới điện áp nguồn DC cực D nó được đưa vào vỉ mạch thông qua tụ C95.Đầu ra RF từ mạng phối hợp Q105/Q205 được nối tới bộ lọc thông thấp C61, L24,

C62, L25, C63, L26 và C64 để loại bỏ các hài không mong muốn từ đầu ra bộ khuyếch đại.Từ mạng lọc thông thấp, tín hiệu đã điều chế được đưa tới ba phần:- Đấu nối RF đầu ra.- Các mạch tách pha và biên độ.- Mạch tách sóng đường bao.Phần chính của đầu ra bộ khuyếch đại Sideband danh định là 2.2W và tín hiệu này

được đưa tới đầu ra đầu nối thông E48. Mẫu của RF đầu ra được ghép bằng C88 và C99 đưa tới bộ tách sóng đường bao, và cũng tới bộ suy hao, R69, R67 và R66 nó được đưa tới bộ tách sóng biên độ và pha thông qua bộ chia công suất HY-7.

Bộ tách sóng đường bao gồm có CR23 và mạch liên quan. Diode CR24 bù nhiệt điện áp ngưỡng DC thay đổi theo nhiệt độ của CR23. Hoạt động của bộ khuyếch đại U6A chia tỷ lệ, đệm đầu ra bộ tách sóng và cung cấp một tín hiệu đầu ra có tỉ lệ với công suất RF đầu ra tới vỉ mạch điều khiển Sideband thông qua tụ C106.

Các bộ tách sóng biên độ và pha được điều khiển từ đầu ra của bộ chia công suất HY-7.

Tín hiệu RF Sideband đã điều chế được chia ra các phần bằng nhau trong bộ chia công suất dịch pha 00 HY-7. Hai thành phần đầu ra của HY-7 được sử dụng như là đầu đầu vào thay đổi tới hai mạch tách sóng. Đầu vào chuấn được tạo ra từ đầu ra của U1 nó được gửi tới bộ chia công suất 900 HY3. Đầu ra của HY3 đó điều khiển mạch tách sóng biên độ có độ dịch pha 00 so với đầu ra mạch nó điều khiển mạch tách sóng pha. Đầu ra này dịch pha tín hiệu RF là 900.

Mỗi mạch tách sóng chia các tín hiệu đầu vào chuấn và thay đổi thông qua bốn bộ chia công suất 1800: HY2 và HY5 cho bộ tách sóng pha; HY4 và HY6 cho bộ tách sóng biên độ. Hai bộ chia công suất này được cặp đôi, U4 và U5.

Đầu ra của U4 là một tín hiệu sai pha cân bằng nó được xử lý bởi vỉ mạch điều khiển Sideband như là một tín hiệu hồi tiếp tới các bộ lọc điều khiển pha trung bình và pha động. Đầu ra của U5 là một tín hiệu sai biên độ nó được xử lý bởi vỉ mạch điều khiển Sideband trong vòng lặp hồi tiếp âm tới bộ điều chế tuyến tính Q101/Q201.

Bộ tách sóng pha đưa tín hiệu ra thông qua các tụ thông C91 và C92. Bộ tách sóng biên độ cân bằng đưa tín hiệu ra qua các tụ C89 và C90.

2.3.2.6.4 Vỉ mạch điều khiển biên tần (Sideband Controller CCA A1, A3)Xem hình 2-23. Sự khuyếch đại điện áp điều khiển pha bằng tay(Manual) từ vỉ mạch

tạo tín hiệu âm tần được thực hiện bởi vỉ mạch điều khiển Sideband. Điện áp điều khiển pha Sideband bằng tay được cấp tới bộ khuyếch đại U1A. U1A khuếch đại điện áp điều khiển pha Sideband bằng tay(Manual) và đưa nó tới bộ lọc điện tử điều khiển pha bằng tay trên vỉ mạch khuyếch đại biên tần. điện áp này được đo ở điểm kiểm tra TP2/TP9.

Tín hiệu mức tách sóng công suất phát xạ(Forward) từ vỉ mạch khuyếch đại biên tần được gửi qua biến trở R100. R100 điều chỉnh lượng tín hiệu vào bộ đệm U6D. U6D khuyếch đại đệm tín hiệu tách sóng công suất phát xạ Sideband từ vỉ mạch khuyếch đại biên tần và cấp nó tới vỉ mạch tạo tín hiệu âm tần(Audio Generator CCA) và vỉ mạch giám sát VOR(Monitor CCA) là mẫu tín hiệu điều khiển phát xạ công suất và mẫu tín hiệu giám sát công suất phát xạ. Đầu ra công suất biên tần đã tách sóng đo được tại TP5/TP6.





Model 1150 DVOR

Xem hình 11-23. Tín hiệu sai pha cân bằng đựơc tách được tách ra từ vỉ mạch khuyếch đại biên tần được cấp tới bộ đệm U6C và bộ khuyếch đại U6A. Chiết áp cân bằng pha R51 cộng một điện áp bù DC với một đầu vào U6A để loại bỏ lệch pha. Tín hiệu tách pha chuẩn ở U6A và U6C ( so với đất) được cấp tới đầu vào Cy của chuyển mạch tương tự U8C và bộ khuyếch đại đảo U6B. U6B đảo tín hiệu và cấp tới đầu vào Cx của U8C. Trong DVOR ứng dung U8C được lập trình để đảo đầu vào từ U6C là luôn luôn được phép.

Đầu ra từ U8C điều khiển các đầu vào của các bộ khuyếch đại U3 và U7A. Tín hiệuvào U3 được cộng với điện áp DC đã được đặt bởi chiết áp điều khiển điện áp pha động R102. Đầu ra của U3 là điện áp điều khiển pha động biên tần(Sideband Phase control voltage) được đưa tới bộ pha động trên vỉ mạch khuyếch đại biên tần. Nó cũng được đưa ra điểm kiểm tra TP1/10.

Tín hiệu đầu vào U7A được cộng với một điện áp DC được đặt bởi chiết áp điều khiển pha không(phase zero control) R97. Đầu ra của U7A được cấp cho hoạt động của U1B. Đây là điện áp sai pha trung bình(Mean phase error voltage) và được đo ở điểm TP4/7. U1B có một điện áp bù DC được đặt bởi chiết áp R73 là điện áp điều khiển pha trung bình. Đầu ra của U1B là điện áp điều khiển pha trung bình nó được cấp tới bộ lọc điều khiển pha trung bình trên vỉ mạch khuyếch đại biên tần. Nó được cấp tới điểm kiểm tra TP3/8.

Xem hình 11-24. Tín hiệu tách sóng sai lệch biên độ được đưa vào bộ khuyếch đại đệm U7B và bộ khuyếch đại U5B. Biến trở R18 được gọi là bộ điều khiển cân bằng CVOR và một nửa DVOR. Chức năng của nó là cộng tổng điện áp DC với tín hiệu sai lệch tách sóng biên độ mà nó xẽ bù với tín hiệu điều khiển điều chế tới vỉ mạch khuyếch đại biên tần. Trong hệ thống DVOR R18 chỉ điều khiển một nửa tín hiệu của tín hiệu điều khiển điều chế. R18 được điều chỉnh tại nhà máy



Model 1150 DVOR

đe đặt DC ở điem hoạt động ban đầu của mạch vòng điều khien biên độ và phải được giữ nguyên không được điều chỉnh lại. Đầu ra của U5B điều khien đầu vào Ax của chuyen mạch tương tự U8A và đầu vào U5A. Biến trở cân bằng một nửa sóng mang(Carrier) DVOR R24 cung cấp điện áp bù DC cho U5A được sử dụng đe cân bằng biên độ của đầu ra tín hiệu sai lệch U8A.Đầu ra của U5A đưa tới đầu vào Ax của U8A.

Tín hiệu điều khien hai pha trong mạch(on-board bi-phase ) được đưa tới đầu vào U8A. Mức logic của tín hiệu hai pha gây ra cho U8A chọn luân phiên tín hiệu đầu vào Ax hay Ay và đưa nó vào bộ khuyếch đại U5D. các đầu E17 và E19 phải được cắm Jumper cho DVOR hoạt động. Đầu ra của U5D là tín hiệu sai lệch biên độ hồi tiếp được đưa tới bộ khuyếch đại đẩy kéo(Push-Push) U9 và U10 đe điều khien các mức tín hiệu điều chế. Tín hiệu âm tần biên tần(Audio Sideband) từ vỉ mạch tạo âm tần được khuyếch đại đệm bởi U5C trước khi nó được đưa tới đầu vào của U9 và U10.

Đầu ra của U9 và U10 được điều khien bởi các tín hiệu cho phép từ mạng chuyen mạch logic từ các cổng NOR U11A và D. Tín hiệu cho phép là phân cực ngược nhau đe mở U9 hoặc U10. Sự tác động luân phiên này gây ra sự khuyếch đại cả hai nửa dương và âm của tín hiệu điều chế âm tần. Tuy nhiên phần âm sẽ được đảo.

Đầu ra kết hợp của U9 và U10 điều khien cực G của transistor điều khien điều chế Q101/Q20L

Đầu ra của Q101/Q201 là tín hiệu đầu ra điều chế bao gồm thành phần DC kết hợp với thành phần AC nó được đưa tới transistor RF trên khối khuyếch đại biên tần.


Model 1150 DVOR




i/ L BUFF TUSD

r

5/B POWER CAL R1DQ

S/B MANUAL ■ PHASE CTRL VOLTAGEJ

MODULATION DRIVE

CONTROL CIRCUIT

CAR BAL CAR BALGCVDR & HALF DVOR) (HALF DVDR)

ŨN-BŨARDBI-PHA5E

DRIVE

\_P /D 145/1A&/Ì AZ1/1A2.Z I

Figure 2-23. Sideband Controller CCA Block Diagram

L

Model 1150 DVOR



2.3.2.6.5.Nguyên lý mạch hoạt động chi tiết vỉ mạch điều khiển Sideband ( Sideband Controller CCA A1, A3).

Xem hình 11-15. Các số đấu nối của vỉ mạch điều khien Sideband là mạch mức vỉ mạch. Khi cả hai vỉ mạch được đặt đặt trong cùng một khối, đầu nối P1 là : 1A5/1A21P2 cho SB1, 1A5/1A21P1 cho SB2, 1A6/1A22P2 cho SB3, 1A6/1A22P2 cho SB4.

Sự khuyếch đại của điện áp điều khiển pha Sideband bằng tay(Manual phase) từ vỉ mạch tạo Audio được thực hiện trong bộ khuyếch đại U1A. Điện áp điều khiển pha Sideband bằng tay dạng số đưa vào đầu nối P1-20 (SB1, SB2 hoặc SB3). Cho bộ tạo Sideband 1A5/1A21, điện áp điều khiển pha SB2 bằng tay đưa ra đầu nối P1





Model 1150 DVOR

chân 14 và được gửi thông qua cáp nối W1 tới khối tạo Sideband 1A6/1A22 tại đó nó được đưa vào thông qua P1 chân14. Thủ tục này cho phép cả hai SB2 và SB4 nhận cùng một mức điện áp như nhau của điện áp điều khiển để chúng được khoá pha và đơn giản hoá các thủ tục về pha bộ tạo Sideband. Điện áp điểu khiển pha Sideband bằng tay được cấp tới đầu vào không đảo của U1A. Điện áp +28V được cấp tới mạng chia điện áp R7 và CR1. Diode CR1 là một Diode tín hiệu nhỏ được định thiên ngược để tạo ra một điện áp thiết lập dương, nhỏ cho đầu vào đảo của U1A. CR1 đồng thới cũng giảm điện áp định thiên ngược không đáng kể khi nhiệt độ quanh mạch tăng. Sự thay đổi nhỏ trong điện áp thiết lập này cung cấp khả năng bù sự thay đổi nhiệt trong bộ tạo Sideband. U1A có hệ số khuyếch đại nhỏ hơn 5. Đầu ra của U1A là điện áp điều khiển pha bằng tay để đặt điểm hoạt động của bộ lọc điện tử điều khiển pha bằng tay trên vỉ mạch khuyếch đại Sideband. Tín hiệu này được lấy tại đầu E35 và có thể được đo tại điểm Test TP2/TP9 ở phía trước mặt của khối tạo Sideband.

Đầu ra bộ tách sóng công suất phát xạ từ vỉ mạch khuyếch đại Sideband đưa tới E16 và được thông qua chiết áp R100 trên vỉ mạch điều khiển Sideband. R100 là điều khiển hiệu chuấn mức đầu ra công suất Sideband. R100 được điều chỉnh trong dải để giám sát công suất ra của tín hiệu Sideband thích hợp với Wattmeter. R100 được chỉnh tăng nhỏ dần cho đến khi đầu ra công suất phát xạ được hiển thị trên Wattmeter phù hợp với mức công suất Sideband phát xạ được tính toán bởi bộ vi sử lý tạo Audio được hiển thị trên màn hình F; 1 hoặc F;2(Transmitters>transmitter data> Transmitter1 hoặc Transmitters>transmitter data> Transmitter2 ). Sự hiệu chuẩn điện áp trên R100 được đệm bởi U6D. U6D cung cấp điều khiển cần thiết để phân phối tín hiệu này tới hai vỉ mạch tạo Audio và vỉ mạch giám sát VOR. Tín hiệu từ vỉ mạch tạo Audio được coi giống như tín hiệu điều khiển công suất phát xạ và nó đi ra khỏi khối thông qua đầu nối P1-6 cho SB2 hoặc SB4, tới SB1 hoặc SB3 thông qua đầu nối P2-6. Tín hiệu tới vỉ mạch giám sát VOR giống như là tín hiệu giám sát công suất phát xạ. Chỉ có tín hiệu giám sát công suất phát xạ từ SB1 và SB2 được gửi tới vỉ mạch giám sát VOR để xử lý. Tín hiệu giám sát công suất phát xạ SB1 ra khỏi khối qua đầu nối P2-18 và tín hiệu giám sát công suất phát SB2 ra khỏi khối qua đầu nối Pl-18.^ Tín hiệu RF Sideband đã tách được đo tại điểm Test TP5/TP6 ở phía trước mặt khối tạo Sideband.

Vỉ mạch điều khiển Sideband tạo ra tín hiệu cân bằng pha tách từ vỉ mạch khuyếch đại Sideband và chuyển đổi nó thành một tín hiệu không cần bằng. Tín hiệu tách sóng pha cân bằng được tạo ra đưa tới các đầu nối E24 và E39. Hoạt động của các bộ khuyếch đại U6A, U6B và U6C là xử lý tín hiệu đã cân bằng và chuẩn nó với đất trước khi nó được cấp tới chuyển mạch tương tự U8C. U6C là một bộ dẫn điện áp nó cung cấp một nửa tín hiệu tách sóng sai pha đã cân bằng được đưa tới đầu vào đảo của bộ khuyếch đại U6A. Nửa khác của tín hiệu cân bằng tại đầu vào không đảo của U6A thông qua đầu E24. Tín hiệu tại đầu vào không đảo được cộng với một điện áp DC nó được thiết lập bởi chiết áp cân bằng pha R51. Nó rất quan trọng cần nhớ rằng là sự điều chỉnh của R51 có ảnh hưởng đến cả hai mạch điều khiển pha động và trung bình. Đầu ra của U6A được cấp trực tiếp tới đầu vào Cy của U8C. U6B đảo đầu ra của U6A trước khi cấp nó tới đầu vào Cx của U8C. Trong hệ thống DVOR, không có Jumper nối giữa E9 và E10. Điều này đặt chuyển mạch đầu vào của U8C ở một mức Logic LOW không đổi bởi điện trở R46 nó làm U8C luôn luôn chọn đầu vào Cx. Do đó đầu ra cảu U8C sẽ luôn luôn đảo tín hiệu tách sóng sai pha từ U6B.

Đầu ra từ U8C điều khiển các mạch khoá pha động và pha trung bình Sideband. Các mạch này xử lý tín hiệu tách sóng sai pha chúng được sử dụng như hồi tiếp âm sửa sai, thành hai điện áp điều khiển riêng biệt và một tín hiệu trạng thái. Điện áp điều khiển pha trung bình



Model 1150 DVOR

được sử dụng để bù cho sự thay đổi pha của tín hiệu RF Sideband nó có thể xuất hiện vượt quá một chu kỳ thời gian. Vòng lặp pha động được sử dụng để hủy bỏ sự điều chế pha không mong muốn của đầu ra RF Sideband, điều đó xuất hiện từ sự điều chế biên độ của tín hiệu RF Sideband. Mạch điều khiển pha trung bình cũng cung cấp một tín hiệu trạng thái nó được gửi tới vỉ mạch tạo Audio để chỉ thị nếu mạch trong tình trạng khoá pha.

Một phần đầu ra của U8C được cấp thông qua tụ ngăn điện áp một chiều C32 tới mạch pha động. Kết quả là tín hiệu AC được cộng với một điện áp DC đạt được thiết lập chiết áp pha động R102 và cấp tới đầu vào đảo của bộ khuếch đại U3. R102 được điều chỉnh để tạo ra một điện áp bù danh định +4Vdc cho thành phần AC của tín hiệu điều khiển pha động tại điểm Test TP1/10. Đầu ra của U3 là điện áp điều khiển pha động Sideband. Điện áp điều khiển này được đưa tới đầu E36 và có^ thể được đo tại điểm Test TP1/10. Các đầu E13 và E14 được nối để nhà máy kiểm tra và sửa chữa, và phải được gỡ ra khi hoạt động bình thường.

U8C điều khiển trực tiếp đầu vào không đảo của bộ khuyếch đại lặp U7A. Điện trở R52 và tụ C21có chức năng như là một bộ lọc thông thấp để loại bỏ thành phần AC từ tín hiệu, chỉ đưa điện áp DC trung bình tương ứng với pha trung bình của tín hiệu RF Sideband. Điện áp DC này được cộng với một điện thế DC thiết lập bởi chiết áp pha 0 zero R97. Mặc dù R97 là mạch điều khiển pha trung bình, nó cũng ảnh hưởng đến mạch điều khiển pha động bởi vì bộ tách sóng pha trên vỉ mạch khuyếch đại Sideband là điểm nguồn(gốc) chung cho cả hai tín hiệu. R97 được điều chỉnh kết hợp với R51 để tạo ra tín hiệu điều khiển pha động rõ ràng và ổn định tại TP1/10. Điều này thiết lập một điểm làm việc chuẩn cho mạch điều khiển pha trung bình. Tụ C22 là một tụ lọc vòng cho U7A. Đầu ra của U7A điều khiển đầu vào đảo của bộ khuyếch đại U1B. Đây là điện áp lỗi điều khiển pha trung bình được đo tại điểm Test TP4/7.

Đầu ra của bộ tách sóng pha và bộ khuyếch đại lặp tiếp đất đối xứng và phải được đảo và dịch mức. U1B đảo đầu ra của bộ khuyếch đại lặp U7A và cũng cung cấp sự điều chỉnh bù DC để thiết lập điểm định thiên của các Varactor trong các bộ lọc điều khiển pha trung bình tới một điện áp dương danh định. Điện áp điều khiển tới bộ lọc điều khiển pha trung bình phải là dương tại tất cả thời gian đẻ giữ Varactor định thiên ngược.


Điều chỉnh điện áp bù DC được cấp tới đầu vào đảo của U1B từ R73 cho phép điện áp bù DC trở nên lạc quan và tới tâm bộ tách sóng pha trong tâm của dải hoạt động. U1B hoạt động ở hệ số khuyếch đại là 2 do đó các điện áp dịch mức có thể tăng lên 20V. Điều chỉnh R73 cũng ảnh hưởng tới cảm biến(cảm nhận) tín hiệu sai pha bởi bộ khuyếch đại lặp U7A. Giống như nó được mong muốn ban đầu làm cho sai lệch này là nhỏ nhất có thể, R73 được điều chỉnh để điện áp sai lệch tại đầu ra của U7A ban đầu là gần 0. Điện áp này được đo tại TP4/7.

Từ đầu ra U1B đưa tới các Varactor điều khiển lọc pha trung bình qua đầu E33 và đồng thời tới điểm Test TP3/8. Toàn bộ sự hoạt động của mạch điều khiển pha trung bình là chức năng ban đầu như một tách sóng điểm 0 (Null) với một đầu ra chuẩn. Tín hiệu Null được đo tại TP4/7 và tín hiệu chuẩn được đo tại TP3/8. Điện áp DC điều khiển bộ lọc điều khiển pha trung bình trên vỉ mạch khuyếch đại Sideband được xác định bởi R73; do đó R73 được điều chỉnh tới một giá trị Null (0 volts) ban đầu tại TP4/7. Nếu có bất kỳ sự thay đổi tới nào pha trung bình của tín hiệu RF Sideband sau thiết lập ban đầu thì điện áp lỗi sẽ thay đổi





Model 1150 DVOR

tương ứng, chúng sẽ ảnh hưởng tới điện áp điều khiển pha trung bình.Giống với sự thay đổi toàn bộ pha của tín hiệu RF Sideband, điện áp DC trung bình

của tín hiệu tách sóng lỗi pha cũng thay đổi. Điều này sẽ là một trong hai sự thay đổi âm hoặc dương từ mức chuẩn ban đầu đưa vào U7A làm cho đầu ra của U7A thay đổi âm hoặc dương tương ứng. Thay đổi này ở đầu ra lỗi của U7A được xử lý bởi U1B để điều khiển dịch pha được đưa ra từ bộ lọc điều khiển pha trung bình trên vỉ mạch khuyếch đại Sideband theo hướng ngược lại của sự trôi pha. Mục đích của việc này là duy trì quan hệ pha đầu ra của tín hiệu RF Sideband là không đổi khi các thành phần bên trong đó có thể ảnh hưởng tới pha RF. Mạch này không kích tìm điểm 0. Đây là cơ sở để yêu cầu rằng lượng điện áp điều khiển pha trung bình cần thiết để bù trôi được tạo thành từ điện áp lỗi pha của U7A. Do đó, điện áp lỗi này sẽ không trở về 0V như bộ lọc điều khiển pha trung bình thay đổi pha RF Sideband. Thay vì điều này, một điểm hoạt động trạng thái cân bằng xuất hiện, nó xuất hiện như một thay đổi từ điểm 0 và điều này được duy trì giống như một điều kiện ổn đinh khoá pha.

Bộ khuyếch đại lặp U7A hoạt động với một hệ số khuyếch đại vòng lặp lớn nhất tại DC. Nếu vòng lặp không khoá, nó có thể làm U7A đưa ra một điện áp điều khiển dương hoặc âm và điều chỉnh bộ lọc điều khiển pha trung bình ra xa tần số. Điều này có thể đạt được trong một điều kiện chốt từ bất cứ vòng lặp không được phục hồi nào. Để đảm bảo khoá pha trong điều kiện nhất thời hoặc khởi động,cung cấp bởi một mạch nhận biết khoá đạt được. U4A và U4B cùng mạch liên kết khác thực hiện chức năng này. Chúng cũng cung cấp một đầu ra chỉ thị khoá tới RMM.

U4A và U4B hoạt động như một cửa so sánh. Các điện trở R64 và R65 từ một mạng chia điện áp thiết lập một điểm giới hạn đóng ngắt cao +3.6Vdc cho cửa so sánh. Điện áp này được cấp tới đầu vào không đảo của U4A. Điểm giới hạn đóng ngắt thấp được thiết lập tại 0V bằng cách tiếp đất đầu vào đảo của U4B. Các đầu vào khác của U4A cà U4B được thiết lặp bằng điện thế được tạo ra từ mạng chia điện áp bao gồm các điện trở R66 và R67. R66 có +12Vdc đưa tới một đầu của nó. Điện thế tại kết thúc khác của mạng chia điện áp được xác định bằng điện áp lỗi đầu ra của U7A. Với điện áp lỗi được đặt tại 0Vdc, mạng chia điện áp cung cấp +1.85 Vdc tới các đầu vào cực đối diện của U4A, U4B và đầu ra bộ so sánh có mức Logic HIGH. Khi điện áp lỗi thay đổi xấp xỉ +2.18Vdc, mạng chia điện áp cấp một điện thế +3.7Vdc cho cửa bộ so sánh. Mức này lớn hơn điem đóng ngắt của U4A làm đầu ra của nó trở thành mức Logic LOW. Nếu điện áp lỗi thay đổi xấp xỉ -2.22Vdc, mạng chia điện áp cấp một điện thế -0.01Vdc cho cửa bộ so sánh. Mức này nhỏ hơn điem đóng ngắt của U4B làm đầu ra của nó trở thành mức Logic LOW.

Các điều kiện pha bình thường sẽ làm bộ so sánh cửa đưa ra mức HIGH. Mức HIGH này được tạo ra bởi tăng hết điện trở kết hợp của R57 và R58. Mức HIGH này giữ cho Q6 định thiên tắt. Với Q6 định thiên tắt, một điện thế âm được cấp tới các cực cổng G của Q4 và Q5 làm định thiên của chúng tắt.Một điều kiện không khoá pha cũng làm Q6 được cấp định thiên bởi bộ so sánh cửa. Bây giờ Q6 cấp một điện áp định thiên dương tới các cực G của Q4 và Q5. Khi Q5 dẫn, nó được nối đất đầu vào của U7A và làm cho tụ C21 phóng điện. Khi Q4 dẫn, nó làm phóng một phần tụ cho tích hợp C22. Các điều kiện này bắt buộc U7A đưa ra điện áp 0V dùng đe thiết lập cho mạch này. Kết quả là sự hoạt động của Q6, Q5, Q4 cung cấp một cách tự động Reset/Restart cho mạch điều khien pha trung bình. Với U7A cung cấp đầu ra điện áp 0V, điện áp điều khien pha trung bình lần nữa tương ứng với mức mà được thiết lập ban đầu bởi R73. Bộ so sánh cửa cảm biến một điều kiện bình thường và tự nó thiết lập lại. Điều này làm cho Q6, Q5 và Q4 tắt hoàn toàn trong một sự cố gắng đe cho phép vòng lặp



Model 1150 DVOR

điều khien pha trung bình duy trì pha RF Sideband không đổi. Mạch này cho phép hệ thống khởi động một cách tự động và dò tìm cho đến khi một điều kiện lock on đạt được. Nó cũng cho phép thiết lập lại trong trường hợp xuất hiện dịch pha quá mức. Nếu dịch pha tiếp tục lỗi tới đầu ra, mạch sẽ cố gắng thiết lập lại (Reset) lần nữa. Tuy nhiên, giá trị của C33 đảm bảo rằng duy nhất một điều kiện cảnh báo được gửi ra ngoài. Các đầu E11 và E12 chỉ đe cho nhà máy kiem tra và phải được mở ra trong khi hoạt động bình thường.

Các chức năng của mạch cảnh báo không khoá (out-of-lock) như sau. Khi vòng lặp được khoá các đầu ra open Collector của U4A và U4B tạo ra một tín hiệu nguồn +12V tới đầu vào không đảo của U4C. Đầu vào đảo của U4C là chuẩn +5V giống như đầu vào không đảo của U4D.

Nó được yêu cầu đe kết hợp đầu ra của các tín hiệu khoá từ cả hai bộ khuyếch đại Sideband trong một khối đe cung cấp một đầu ra chung nó sẽ được chỉ thị nếu mọi trong hai bộ khuyếch đại vòng lặp khoá pha trung bình bị mất khoá(lose lock). Điều này được hoàn thành bằng phương pháp đấu nối “wired-OR” tới R82 tại đầu vào đảo của U4D.

Nếu đầu vào đảo LOW (nhỏ hơn 5V) thì đầu ra (chân13) của U4 sẽ là HIGH nhờ tăng hết R79 và chỉ thị ra một đầu ra của điều kiện khoá tới bộ tạo Audio giám sát điều kiện khoá pha bộ khuyếch đại Sideband.


Đầu nối “wired-OR” được điều khiến bởi đầu ra open Collector tại chân 14 của U4C và sẽ trở nên thấp nếu vòng lặp không khoá bởi vì các đầu ra của U4A và U4B sẽ thấp Low và tín hiệu này sẽ được qua U4C tới đầu vào của U4D.

Tương tự, nếu PLL trên bộ khuyếch đại Sideband khác cùng với một khối không khoá(out of lock), tín hiệu (từ U4C trên vỉ mạch khuyếch đại Sideband khác) vào vỉ mạch này qua P1 chân 17. Nó được nối tới R82 và chân 10 của U4D nơi nó tác độn đảo đầu vào thấp và lần nữa khiến U4D bắt đầu ra không khoá(out of lock) trên Plchân 5.

Tụ C33 làm chậm thời gian trả lời(phản ứng) tại đầu vào tới U4D đế ngăn gửi các tín hiệu không khóa(out of lock) một cách tức thời.

Biên độ vòng điều khiến hồi tiếp được xem xét. Vòng lặp này có một vài chức năng :

a. Nó chuyến đoi chức năng trộn lẫn Blending Audio là một hàm Sin lưỡng cực giống dạng sóng đế toàn bộ sóng được tách(chỉnh lưu) dạng sóng mà thực tế được sử dụng đế điều chế tầng đầu ra RF Sideband.

b. Nó cung cấp một giá trị trung bình bù DC của mỗi nửa chu kỳ của dạng sóng đế tạo mức ra Carrier mong muốn.

c. Nó không chỉnh lưu(Un-rectifies) tách sóng đường bao RF và chuyến đổi tín hiệu được tách sóng trở lại từ một nửa sóng chỉnh lưu dạng sóng tới một Un- rectifies Sin giống như dạng sóng có thế được sử dụng trong vòng hồi tiếp đế giảm méo điều chế bằng cách so sánh nó với tín hiệu đầu vào từ bộ tạo Audio.

d. Nó cũng cung cấp một giá trị trung bình tắt đầu ra RF bằng tắt điều chế từ các tín hiệu tắt nhiệt ON/OFF

Biên độ vòng điều khiến hồi tiếp hoạt động như sau:Giống như vòng lặp điều khiến pha, đầu ra cân bằng của bộ tách sóng biên độ là đầu

vào vỉ mạch trên đầu E25 và E38. Đầu vào cân bằng được chuyến đổi thành một tín hiệu đất





Model 1150 DVOR

chuẩn đơn được kết thúc bằng U7B và U5B. Tín hiệu này xuất hiện trên đầu ra chân 7 của U5B. Tín hiệu đã tách này giống như một bộ chỉnh lưu toàn sóng dạng Sin.

R18 và R24 cho phép điều chỉnh bù DC thành từng tổng riêng đế trở thành mỗi nửa chu kỳ của dạng sóng Sin được khôi phục lại giống như dạng sóng gốc.

Dạng sóng được tách sóng tại đầu ra của U5B chân 7 được nối tới một đầu vào của U8A là một chuyến mạch tương tự hai vị trí. Tín hiệu đồng thời được nối tới U5A là một bộ khuyếch đại đảo hệ số đồng nhất, bên trong nó bù DC từ R24 cũng là một đầu vào. Đầu ra của U5A chân 1 được đưa tới đầu vào khác của chuyến mạch tương tự trên chân 13 của U8A. Chuyến mạch U8A sẽ chọn một trong hai phiên bản đảo hoặc không đảo của dạng sóng đầu vào(mỗi đầu vào với điều chỉnh bù DC) sẵn có tại đầu ra chung trên chân 14.

Đồng bộ "de-rectification" của tín hiệu tách sóng hoàn thành bởi điều khiến chuyến mạch U8A, với tín hiệu điều khiến bi-phase chúng đưa vào vỉ mạch từ bộ tạo Audio trên các chân 8 và 21 của P1. Trên các nửa tín hiệu luân phiên, chuyen mạch lựa chọn một trong hai đầu ra đảo hoặc không đảo và do đó chuyen đổi dạng sóng chỉnh lưu trở lại thành một dạng Sin giống chưa được chỉnh lưu dạng sóng phù hợp cho việc sử dụng trong vòng lặp điều khien biên độ. Nó xuất hiện bởi vì sẽ chứng minh dưới đây, giống như tín hiệu điều khien bi-phase được sử dụng đe tạo tín hiệu chỉnh lưu cấp tới điều chế.

Từ U8A tín hiệu giống Sin được nối qua jumper E17-E19 đe tới bộ khuyếch đại U5D. Vị trí jumper E15-E17 chỉ sử dụng trong CVOR. Đầu ra của U5D dược nối qua jumper E21-E22 tới U9 và U10 là các bộ khuyếch đại lặp. Vị trí jumper E21-E22 được sử dụng kiem ra tại nhà máy đe thiết lập bộ điều chế bằng cách bỏ qua sự điều chế RF và phần tách sóng của vòng lặp hồi tiếp.

Mỗi bộ khuyếch đại lặp U9 và U10 hoạt động với một nửa của dạng sóng điều chế đầu vào và thực hiện việc chỉnh lưu đồng bộ của đầu vào Sin như tín hiệu thành dạng sóng chỉnh lưu thực tế được cấp tới Transistor điều chế Q101/Q201.

U9 và U10 là các bộ khuyếch đại loại CA3094 với các đầu vào vi sai, một đầu vào Strobe cho phép thiết bị đưa ra tín hiệu cho phép/ không cho phép (enabled/disabled) và một đầu ra open Collector.

Âm tần Sideband từ bộ tạo Audio là đầu vào vỉ mạch trên các chân 7 và 19 của P1 nối tới bộ đệm U5C và U9 và U10. Các tín hiệu này là “blending function” tương tự như một sóng Sin xuất hiện. Tín hiệu này được cộng với một điện áp bù DC +5V từ bộ ổn áp U12 và cấp tới đầu vào đảo của U9 và đầu vào không đảo của U10. Theo cách luôn phiên và đồng bộ cho phép U9 và U10 tại điem qua 0 của tín hiệu giống Sin, sự chỉnh lưu (như sự đảo luôn phiên các nửa chu kỳ) có the được hoàn thành bởi mạng các đầu ra open Collector của U9 và U10. Quá trình này tạo ra dạng sóng thực tế được cấp tới bộ điều chế Q101/Q201.

Cũng cấp tới U9 và U10 là tái khôi phục sóng sin giống như sóng gốc từ bộ tách sóng biên độ chúng đến từ E22 đã được thảo luận ở trên. Tín hiệu này cũng được cộng với điện áp bù 5V nó đạt được từ U12 qua R34 trong kieu giống như là đầu vào audio.

U9 và U10 là các bộ khuyếch đại lặp chúng khuyếch đại bất kỳ lỗi nào tại các đầu vào của chúng như là điều khien bộ điều chế Q101/Q201 đe tạo ra một đường bao điều chế phản xạ một cách chính xác đầu vào âm tần Sideband - trừ khi nó là toàn sóng được chỉnh lưu đúng với sự đảo chu kỳ luôn phiên được tạo ra bởi sự cho phép luân phiên Q9 và Q10. Tần số đáp ứng của các bộ khuyếch đại lặp được điều khien bởi R38, C16 và R105 chúng là bộ lọc lặp. Mục đích của vòng lặp là loại bỏ tần số cao của vòng lặp, với một sự dịch pha được điều khien, đe ngăn sự dao động của vòng hồi tiếp.



Model 1150 DVOR

Sự luôn phiên hoạt động của Q9 và Q10 được tạo ra bởi việc cung cấp dòng định thiên tới chân 5 của mỗi bộ thông qua R36 và R39. Thừa nhận cho sự thảo luận sau rằng Q1 được định thiên ON đe tạo ra một mức LOW tại chân 1 va 13 của U11.






Model 1150 DVOR

Tín hiệu điều khiến bi- phase đưa vào vỉ mạch trên các chân 8 và 21 của P1 nối tới U11A tại đó nó được đảo và sau đó được đưa từ chân 3, qua R36 tới chân 5 của U9. Do đó một mức LOW trên đầu vào của U11A tại chân 2 sẽ trở thành mức HIGH đầu ra và nguồn dòng được cấp vào chân 5 và U9 sẽ làm nó(cho phép) hoạtđộng.

Đầu ra HIGH từ U11A được nối tới U11D đế đảo tín hiệu. Điều này tạo ra một mức LOW tại đầu ra của U11D. Dòng không được cấp qua R39 vào chân 5 của U10 và nó không cho phép(không hoạt động).

Khi tín hiệu điều khiến bi-phase chuyến từ LOW thành HIGH tại đầu vào tới vỉ mạch, các điều kiện này sẽ đảo ngược. Đầu ra của U11A sẽ trở nên LOW và U9 sẽ không cho phép. Tại cùng thời điếm đầu ra của U11D sẽ là HIGH và U10 cho phép. Do đó đầu vào U9 và U10 sẽ được đảo trên các nửa chu kỳ luôn phiên dưới sự điều khiến của tín hiệu điều khiến bi-phase và dạng sóng mong muốn được tạo ra tại đầu ra chân 8 của U9 và U10.

Dòng ra từ chân 8(của U9,U 10) qua R90 và R101/R201 điều khiến Transistor điều chế FET Q101/Q201 nó cung cấp một tín hiệu DC điều chế tới Q105/Q205 đế tạo ra tín hiệu RF Sideband điều chế như mong muốn.

Nếu một trong hai tín hiệu cắt nhiệt hoặc cho phép máy phát (ON/OFF) trở thành mức LOW, Diode CR5 hoặc CR6 sẽ được định thiên thuận và cho phép mức LOW đó đi tới đầu vào chốt của U8B. Mức LOW bắt buộc U8B chọn lựa đầu vào Bx cho đầu ra của nó. Đầu vào Bx là một mức HIGH. Mức logic HIGH được đưa tới một đầu vào các cổng NOR U11A và U11D. Mức HIGH này bắt buộc cả hai cổng NOR đưa ra mức LOW. Các tín hiệu mức logic LOW này không cho phép các bộ khuyếch đại U9 và U10 nó có ảnh hưởng tới việc cắt Transistor bộ khuyếch đại RF cuối cùng trong mạch khuyếch đại Sideband.

Q101/Q201 cung cấp điện áp điều chế cực D cho transistor Q105/Q205. Tín hiệu này đi tới vỉ mạch khuyếch đại Sideband thông qua đường điếm nối điếm từ cực D của Q101/Q201 tới tụ dẫn C95 trên vỉ mạch khuyếch đại Sideband.

Tín hiệu bi-phase từ vỉ mạch tạo ân tần đưa tới các bộ khuyếch đại Sideband phải giống nhau trên mỗi khối tạo Sideband. Tín hiệu Sin bi-phase đưa vào khối qua đầu nối P2-8 của khối tạo Sideband 1A5/1A21. Nó đồng thời qua đầu nối P2-21 và đường nối thông qua cáp W1 tới đầu nối P2-8 của khối tạo Sideband 1A6/1A22. Tương tự như vậy, tín hiệu Cos bi-phase đưa vào qua đầu nối P1 -8 của khối tạo Sideband 1A5/1A21. Nó đồng thời qua đầu nối P1-21 và đường nối thông qua cáp W1 tới đầu nối P1-8 của khối tạo Sideband 1A6/1A22. Tín hiệu bi-phase được cấp tới đầu E3. Đầu E3 , E4 và E5 cung cấp điếm kiếm tra bộ điều khiến Sideband trong nhà máy. Trong điều kiện hoạt động bình thường, yêu cầu jumper được đặt ở vị trí bình thường là nối qua E3 và E4. Khi hoạt động jumper không được đặt ở vị trí Test. Đầu E4 cấp tín hiệu bi-phase trên mạch tới các phần khác nhau trên vỉ mạch điều khiến Sideband.

Trong hệ thống DVOR, một tín hiệu bi-phase hoạt động không được yêu cầu cho mạch điều chế bi-phase trên vỉ mạch khuyếch đại Sideband. Do đó không có jumper nối qua chấu E1 và E2. Tuy nhiên, có một điên thế điều khien(lái) cho các Diode điều khien trong bộ điều chế bi-phase được yêu cầu. Điều này đạt được từ các Transistor chuyen mạch Q1, Q2 và Q3. Khả năng dịch toàn bộ pha 00 hoặc 1800 được cung cấp bởi hai cổng NOR U11B, U11C và các đầu E6, E7, E8.

Với không kích hoạt bi-phase đầu vào U11B và U11C, tất cả các đầu vào được đẩy thành LOW bởi điện trở R8. Mức LOW cũng xuát hiện tại đầu E6. Các cổng song song





Model 1150 DVOR

chuyen đổi mức logic LOW trên các đầu vào của nó thành mức HIGH đầu ra. Mức HIGH này xuất hiện tại đầu E8. Trong quá trình sửa chữa tại nhà máy toàn bộ jumper dịch pha được nối qua các đầu E6 và E7 đe tạo ra một tín hiệu điều khien dịch pha 00 hoặc giữa các đầu E7 va E8 đe tạo ra một tín hiệu điều khien dịch pha 180 0. Vị trí các jumper này được đặt ở nhà máy đe tạo ra sự điều chỉnh tốt nhất của vỉ mạch khuyếch đại Sideband cho hoạt động trên toàn bộ dải tần số VOR. Jumper này không được thay đổi khỏi vị trí mà nhà máy đã đặt.

Một mức Logic LOW từ đầu E7 sẽ làm định thiên Q1 tắt. Nó bắt buộc Q2 tắt. Q3 bây giờ được định thiên thuận bởi các điện trở định thiên R11 và R104. Với Q3 mở, một điện áp xấp xỉ -11Vdc được cung cấp như là điện áp điều khien sửa đổi(thay đổi) bi-phase tới đầu E32(modified bi-phase).

Một mức Logic HIGH từ đầu E7 sẽ làm Q1 mở. Điều này làm Q2 thông tạo ra điện áp dương Emitter tới xuất hiện tại Collector của Q2. Điện áp dương này làm Q3 tắt và định thiên thuận cho CR2. Với Q2 và CR2 thông, một điện áp xấp xỉ + 11Vdc có tại E32.

2.3.2.7 Khối lấy mẫu biên tần (Sideband Sample Assembly1A29,1A30/1A31,1A32)

Khối lấy mẫu biên tần được sử dụng đe trộn liên tục mẫu nhỏ tín hiệu cao tần 360 RF Sin và Cos sau khi chúng ra khỏi khối tạo biên tần. Có bốn khối lấy mẫu biên tần, mỗi khối cho mỗi khối tạo biên tần. Khối lấy mẫu biên tần được gắn trực tiếp trên tủ phía sau những khối tạo biên tần của nó.

Khối lấy mẫu biên tần nhận tín hiệu RF từ khối tạo biên tần 1A5 hoặc 1A21 đe sử lý các tín hiệu cao tần RF LSB sin và LSB cos và gửi hai tín hiệu này tới bộ tạo tần số 1A4 hoặc 1A20. ^

Khối lấy mẫu biên tần nhận tín hiệu RF từ khối tạo biên tần 1A5 hoặc 1A22 đe sử lý các tín hiệu cao tần RF USB sin và USB cos và gửi hai tín hiệu này tới bộ tạo tần số 1A4 hoặc 1A20.

2.3.2.7.1 Sơ đồ khối vỉ mạch lấy mẫu biên tần (Sideband SampleCCA)Xem hình 2-24. Một tín hiệu biên tần từ bộ tạo biên tần đưa vào khối qua đầu nối J1

và đưa tới một đầu vào bộ phối hợp 2 đường HY1. Tín hiệu biên tần thứ hai cũng từ bộ tạo biên tần đưa vào khối lấy mẫu biên tần qua đầu nối J3 và đưa tới đầu vào thứ hai của HY 1. Hai tín hiệu được phối hợp với nhau trong HY 1 đe tạo ra 2 tín hiệu kết quả tổng hợp riêng biệt. Các tín hiệu ra của HY1 được tạo ra bằng cách trộn hai tín hiệu đầu vào.



Model 1150 DVOR

Tin hieu xuat hien a cong 00 cho thay 2 tin hieu vao de tron dong pha. Tin hieu nay gui toi khoi tao tan so nhu tin hieu hoi tiep (feedback). Tin hieu xuat hien a cong 1800 cho thay 2 tin hieu dau vao tron nguoc pha hoan toan. Tin hieu nay gtii toi bien ap cao tan RF T1.

Figure2-24. Sideband Sample CCA Block Diagram


T1 phối hợp trở kháng đầu ra HY1 với trở kháng vào mạch tách sóng đường bao. Đầu ra của mạch tách sóng đường bao được đệm bởi bộ khuếch đại U1. Tín hiệu tách sóng này ra





Model 1150 DVOR

khỏi khối lấy mẫu biên tần gửi tới bộ tạo tần số để sử dụng làm tín hiệu kiểm tra bảo dưỡng. Đây là tín hiệu tách pha 90 độ(cầu phương).

2.3.2.7.2.Nguyên lý hoạt động chi tiết vỉ mạch lấy mẫu Sideband (A1).Xem hình 11-27. Vỉ mạch lấy mẫu Sideband bao gồm tất cả các thành phần điện tử

của bộ lấy mẫu Sideband. Các đầu nối RF J1, J2, J3 và J4 là các cổng nối thẳng. Các cổng này là không điều khiển, do đó chúng có thể được sử dụng như một đầu vào hoặc một đầu ra.

Tín hiệu RF được gửi thông qua cổng J1/J2 có tỉ lệ đúng đưa vào bộ trộn hybrid HY1 trên vỉ mạch lấy mẫu Sideband và được gọi là cổng J cho bộ trộn. Tín hiệu RF được gửi thông qua cổng J3/J4 có tỉ lệ đúng đưa vào bộ trộn hybrid HY1 trên vỉ mạch lấy mẫu Sideband và được gọi là cổng S cho bộ trộn. HY1 có hai đầu ra riêng biệt các đầu ra là tổng trộn duy nhất của hai tín hiệu đầu vào. Các cổng ra của HY 1 được nhận ra bằng việc trộn hai tín hiệu đầu vào.

Sự có mặt tín hiệu ở cổng 00 chỉ ra rằng hai tín hiệu đầu vào trộn đồng pha (S+J). Đây là cổng tổng. Từ khi hai tín hiệu đầu vào RF đã được điều chế với một tín hiệu Audio Sin và Cos quan hệ pha, đầu ra RF sẽ là một tín hiệu RF có biên độ không đổi với không có tín hiệu audio điều chế. Tín hiệu này được gửi tới khối tạo tần số như là tín hiệu hồi tiếp LSB hoặc USB riêng cho bộ tạo Sideband thích hợp.

Sự có mặt tín hiệu ở cổng 1800 chỉ ra rằng hai tín hiệu đầu vào trộn ngược pha (S-J). Đây là cổng hiệu. Hai tín hiệu RF trộn ngược pha chính xác là 1800. Tuy nhiên, trộn một tín hiệu Sin ngược pha 1800 với một tín hiệu Cos tạo ra một dạng sóng hình răng cưa. Do đó tín hiệu RF tổng hợp hiện tại ở cổng S-J được điều chế bằng một dạng sóng hình răng cưa. Tín hiệu này được gửi tới biến thế RF T1.

Biến thế T1 phối hợp trở kháng đầu ra của HY1 với trở kháng đầu vào của mạng tách sóng đường bao (Envelope). Đầu ra của mạng tách sóng đường bao được đệm bởi bộ khuyếch đại U1. Tín hiệu tách sóng đưa ra khỏi khối lấy mẫu Sideband qua P1-4 và gửi tới khối tạo tần số tại đó nó được quan sát tại điểm Test TP7 (mẫu LSB được tách pha 900) hoặc tại TP8 (USB được tách pha 900).

2.3.2.8 Khối giám sát cao tần (RF^Monitor Assembly 1A2 figure2-25)Nhìn hình 2-25. Có 3 giắc kiểm tra ở phía trước khối nó cung cấp tín hiệu lấy mẫu cho

thiết bị kiểm tra. Tín hiệu sóng mang cao tần của hệ thống A (giắc kiểm tra J7) và tín hiệu sóng mang cao tần của hệ thống B (giắc kiểm tra J8). Giắc J6 không sử dụng trong DVOR.

Phía trước khối có 9 điểm thử để cung cấp kết nối tới sóng mang phát và phản xạ tách sóng, và sóng biên tần phản xạ để mạch giám sát cao tần xử lý.

Công suất sóng mang cao tần máy phát dự phòng cấp cho tải giả R1. Mẫu tín hiệu sóng mang từ R1 đưa tới vỉ mạch giám sát cao tần. Tín hiệu này không sử dụng trong hệ thống DVOR.





Model 1150 DVOR

Sóng tới (Phát xạ Forward) và sóng phản xạ(Reflected) của công suất sóng mang và công suất sóng phản xạ biên tần(Sideband) đưa tới khối giám sát cao tần đế mạch giám sát cao tần xử lý và gửi tới các mạch khác nhau trong hệ thống DVOR.

RF MONITOR ASSY Ö303S4—0001

TX1 FORWARD POWER

TX2 FORWARD POWER

TX1 REFLECTED POWER

TX2 REFLECTED POWER

SIDEBAND 1 DUMMY LOAD [EARLY DVOR ONLY)


SIDEBAND 3 DUMMY LOAD[EARLY DVOR ONLY)


SIDEBAND 1 REFLECTED POWER SIDEBAND 2 REFLECTED POWER

SIDEBAND 3 REFLECTED POWER (DVOR ONLY)

SIDEBAND 4- REFLECTED POWER (DVOR ONLY)DETECTED COMRC5ITE (USED ON CVOR ONLY)

SIDEBAND 1 REELECTED POWER

SIDEBAND Z REFLECTED POWER



TX1 FORWARD POWER

TX2 FORWARD POWER

TX1 REFLECTED POWER

TX2 RERLECTED POWER

STANDBY SYSTEM COMPOSITE (USED ON OVOR ONLY)

CARRIER RF SYSTEM A

CARRIER RF SYSTEM

Figure2-25. RF Monitor Assembly Block Diagram

2.3.2.8.1 Nguyên lý hoạt động chi tiết khối giám sát cao tần ( RF Monitor Assembly 1A2)

Khối giám sát cao tần có chức năng như là một bộ tách sóng/ khuyếch đại RF và bộ phân phối tín hiệu tương tự (Analog)RF được tách sóng. Khối bao gồm một tải giả công suất

cao có khả năng tiêu thụ công suất cao tần RF 100W từ máy phát

MONITOR CCA

01 2687 —

0001

JÔ

DETECTED OUTPUTS OF CARRIER ANDSIDEBAND PORWARD AND REFLECTED ROWERS

CARRIER5AMRLEDUMMY

LOADSTANDBY TRANSMITTER

CARRIER RF

Trang 79



Model 1150 DVOR

dự phòng. Bốn tải giả trước đây được gắn vào khung của khối giám sát để toả nhiệt. Hiện nay chúng được gắn trên các rơle chuyển đổi. Các tải giả này tiêu thụ công suất Sideband từ máy phát dự phòng. Có ba giắc kiểm tra ở phía trước của khối. Các giắc này cung cấp điểm kiểm tra cho các thiết bị kiểm tra mẫu sóng mang cao tần carrier RF của hệ thống A (J7) và hệ thông B (J8). Giắc kiểm tra J6 không được sử dụng trong DVOR.

Xem hình 11-5 điện trở R1 là một tải giả công suất carier RF cho máy phát dự phòng. Công suất RF đưa vào khối thông qua đầu nối P4. Mẫu của tín hiệu RF đưa rới R1 tạo ra bởi bộ chia điện áp RF bao gồm C1 và R3. Mẫu tín hiệu carrier này không sử dụng trong DVOR.

Có 9 điểm kiểm tra ở mặt trước của bộ giám sát. Các điểm kiểm tra này là các bộ dẫn tâm của các tụ C1 đến C9. Chúng cung cấp sự truy cập các mạch tách sóng công suất phát xạ và công suất sóng phản hồi của sóng mang và công suất phản xạ của Sideband mà bộ giám sát cao tần sử lý. Các tín hiệu được tách sóng này được giám sát bởi vỉ mạch tạo tín hiệu âm tần và vỉ mạch giám sát VOR. Một điểm kiểm tra là một mạch tách sóng nó không sử dụng trong hệ thông DVOR.

Có một Cầu trì 1A trên mặt Panel của khối đẻ bảo vệ bộ chuyển đổi DC/DC sử dụng trong khối giám sát cao tần.

2.3.2.8.2 Vỉ mạch giám sát cao tần (RFMonitor A1)Xem hình 2-26 và hình 11-27. Tín hiệu Tx1+28Vdc và Tx2+28Vdc được đưa tới Cầu

chì F1 qua cổng OR gồm CR1 và CR2. Từ F1 điện áp được đưa tới các rơle chuyển đổi Antena (1K1-1K5) và đưa tới bộ đổi nguông PS1. PS1 chuyển đổi 28Vdc sang nguồn ± 12Vdc để sử dụng trong vỉ mạch giám sát.

Xem hình 11-28. Mạch sử lý bốn tín hiệu công suất phản xạ (Reflect) biên tần là giống nhau bởi vậy dưới đây chỉ mô tả chung một mạch sử dụng để tách công suất phản xạ SB1. Tín hiệu công suất phản xạ SB1 được đưa tới đầu vào mạng phối hợp trở kháng RC bao gồm C38 và R57 - R59. Từ mạng phối hợp trở kháng tín hiệu công suất phản xạ được đưa tới biến áp phối hợp trở kháng RF T4. Tụ biến đổi C39 nằm giữa đầu ra của T4 và đầu vào của mạng tách sóng đường bao. C39 được điều chỉnh tại nhà máy để giảm sự phản xạ từ mạch tách sóng trở về khối tạo biên tần. Tụ này không được phép điều chỉnh lại. Biến áp T4 phối hợp trở kháng đầu vào thấp của tín hiệu RF sang trở kháng đầu vào cao của mạng tách sóng đường bao. Đầu ra của bộ tách sóng đường bao được đưa tới bộ đệm U8A. U8A đưa tín hiệu được tách tới biến trở điều chỉnh chuẩn lấy công suất phản xạ SB1 R118. Điện áp lấy được từ R118 được đưa tới bộ khuyếch đại U8B. U8B khuyếch đại tín hiệu và đưa nó tới điểm kiểm tra công suất phản xạ SB 1 TP2 và tới các mạch khác trong hệ thống DVOR.






Model 1150 DVOR

Xem hình 11-28. Mạch sử lý công suất phát xạ(Forward) cũng như trên vì vậy chỉ có một mạch sử lý công suất phát được giới thiệu. Tín hiệu công suất phát TX1 được đưa tới mạng tách sóng đường bao.

Đầu ra của mạng này được đưa tới bộ đệm U1A. Từ U1A tín hiệu công suất phát đã

tách TX1 được lấy ra qua biến trở điều chỉnh chuẩn lấy công suất R114. Tín hiệu được lấy từ R114 được đưa tới bộ đệm U1B và gửi tới điểm kiểm tra công suất phát TX1 TP6 và tới các mạch khác trong hệ thống DVOR.

Các mạch công suất phản xạ (Reflect) sóng mang hoạt động giống các mạch công suất phát (Forward). Các hệ thống gần đây một bộ tiền khuyếch đại (U6,U7) được sử dụng để tăng mức thấp của công suất phản xạ trước khi tới các mạch tách

I I

1150-&BÖ

Figure2-26. RF Monitor CCA Block Diagram





Model 1150 DVOR

sóng đường bao. Trong các hệ thống hiện nay bộ tiền khuyếch đại này được bỏ bởi vì nó nén lại các mức rất cao của công suất phản xạ gây ra vài lỗi trong VSWR đo được. Một phần thay đổi này là các bộ khuyếch đại đệm có hệ số đồng nhất(U3B,U4B) được thay đổi ở các tầng đế duy trì các mức đầu ra như nhau từ vỉ mạch(CCA). Các mạch sử lý công suất phản xạ sóng mang là như nhau do đó chỉ xem xét mạch sử lý công suất phản xạ TX1. Trong thiết bị trước đây công suất phản xạ TX1 được đưa tới mạch tiền khuyếch đại U6 có hệ số khuyếch đại là 8dB. Tín hiệu sau đó được đưa tới biến áp phối hợp trở kháng RF TX1. Trong các thiết bại sau này bộ tiền khuyếch đại không sử dụng nên tín hiệu được đưa trực tiếp tới T1. T1 phối hợp trở kháng nguồn 50 Ohm(bộ tiền khuyếch đại hoặc đầu vào trực tiếp) với mạch tách sóng đường bao ở đây được sử lý một mức điện áp 2X. Mạch tách sóng đường bao gồm có CR5 đế tách sóng hiện tại, CR6 cung cấp định thiên không đổi cho CR5 khi nhiệt độ thay đổi và nó không ảnh hưởng đến sự thay đổi điện áp ngưỡng của diode theo nhiệt độ. Đầu ra của bộ tách sóng được đưa tới bộ khuyếch đại đệm đồng nhất U3A tới biến trở điều chỉnh chuẩn R116 và tiếp theo tới bộ đệm U3B. Trong các thiết bị trước đây U3B có mức đồng nhất, nhưng hiên nay mức được đặt xấp sỉ bằng 3 bởi các điện trở hồi tiếp R30 và R131. Đầu ra của U3B sau đó được đưa tới J5, J5 cung cấp 3 đầu ra, một đầu đưa tới TP8 ở mặt trước, một đầu tới vỉ mạch tạo âm tần(Audio generator) và một tới bộ khuyếch đại công suất CSB.

2.S.2.8.S Nguyên lý hoạt động chi tiết vỉ mạch giám sát RF (A1).Xem hình 11-6 (trang 3). Vỉ mạch giám sát RF bao gồm các thành phần chức năng của

khối giám sát RF.Mỗi nguồn máy phát BCPS cung cấp điện áp +28Vdc tới bộ giám sát RF. Điện áp từ

máy phát 1 đưa vào đầu nối J5-28A; điện áp từ máy phát 2 đưa vào đầu nối J5-29A. Các Diode cách ly CR11 và CR12 tạo các điện áp là mức Logic “OR” đế đảm bảo nguồn liên tục cho bộ giám sát RF. Điện áp này đi qua đầu nối J5-32C tới cầu trì F1 (của khối giám sát RF) và trở về qua đầu nối J5-1C. Từ J5-1C, điện áp được đưa tới vỉ mạch của bộ chuyến đổi nguồn nguồn(A1) đầu E1. Bộ đổi nguồn này bao gồm một bộ chuyến đổi DC/DC tạo ra điện áp +/-12Vdc tới các bộ khuyếch đại sử dụng trong vỉ mạch giám RF. Nguồn điện áp +28Vdc đồng thời quay trở về các đầu dây W1 thông qua J5-2C đế cung cấp nguồn cho các Rơle chuyến đổi Antenna 1K1-1K5.

Bốn tín hiệu RF Sideband từ các khối tạo Sideband của máy phát dự phòng được đưa tới các tải giả R39, R42, R55 và R56. Hiện nay các tải giả ngoài được sử dụng. Mạch còn lại được tìm thấy trong hình 11-6 là không được sử dụng trong hệ thống DVOR.

Xem hình 11-5 (sơ đồ đấu nối bộ giám sát RF). Các cáp đồng trục W13, W14, W15 và W16 cung cấp mẫu của các tín hiệu phản xạ từ máy đang phát tới vỉ mạch giám sát RF (1A8/1A24 “sai”). Các tín hiệu phản xạ này đạt được từ các cổng công suất phản xạ của các bộ cách ly RF Sideband (ISO1, ISO2, ISO3 và ISO4). Các tín hiệu này được tách sóng và chuyến đổi thành các điện áp tương tự bởi vỉ mạch giám sát RF. Tất cả 4 tín hiệu công suất phản xạ Sideband được gửi tới vỉ mạch tạo Audio đe phân tích. Vỉ mạch tạo Audio sử dụng các tín hiệu này đe xác định quan hệ VSWR của tín hiệu Sideband trên các đường tới Commutator và tất cả các Antenna. Các tín hiệu tách sóng phản xạ Sideband 1 và Sideband 2 cũng được đưa tới vỉ mạch giám sát VOR. Vỉ mạch giám sát VOR có trách nhiệm xác định chính xác VSWR của từng Antenna Sideband DVOR tại thời điem phát xạ. Nó sẽ đánh giá cả 48 Anten và kết quả sẽ được hien thị trên màn hình F;11. Nếu từ hai Anten Sideband trở lên có giá trị VSWR vượt quá thì sẽ có một cảnh báo được bắt đầu.





Model 1150 DVOR

Xem hình 11-6 (trang 2). Mạch xử lý bốn tín hiệu công suất phản xạ (phản hồi)Sideband là như nhau, do đó chỉ mô tả mạch công suất phản hồi Sideband 1. Tín hiệu công suất phản hồi RF Sideband đưa vào đầu E14 và tới một đầu vào phối hợp trở kháng RC và mạng lọc bao gồm R57đến R59 và C38. Mạng này cung cấp công suất phản hồi Sideband 1 tới cuộn sơ cấp của biến thế RF T4. T4 phối hợp trở kháng thấp của tín hiệu RF đầu vào với trở kháng đầu vào cao của mạch tách sóng đường bao. Tụ biến đổi C39 được đặt ở giữa đầu ra của T4 và đầu vào của bộ tách sóng. C39 được nhà máy điều chỉnh đe giảm sự phản hồi từ mạch tách sóng trở vào bộ phân đường Circulator Sideband từ đó quay trở lại khối tạo Sideband. Tụ này không được điều chỉnh lại. Đầu ra của bộ tách sóng đường bao được đệm bởi U8A. U8A cung cấp tín hiệu được tách tới chiết áp điều chỉnh R118 hiệu chuẩn công suất phản hồi Sideband 1. Điện áp DC tạo ra từ R118 được đệm bởi U8B. Đầu ra của U8B đưa tới 3 đấu nối: J5-32A (công suất phản hồi SB1 được tách tới bộ tạo Audio 1), J5-31A (công suất phản xạ SB1 được tách tới bộ tạo Audio 2), J5-30A (công suất phản xạ SB1 được tách) nối tới điem Test TP2 trên mặt trước khối Panel.

Mỗi máy phát có một bộ ghép hai hướng được đặt trong phần Carrier RF chính nối giữa bộ lọc thông thấp và Rơle chuyen đổi Antenna đồng trục 1K1. Bộ ghép này (DC1, DC2) cung cấp mẫu có tỷ lệ cố định của công suất phản hồi và công suất phát xạ của tín hiệu RF carrier của hai máy phát. Mẫu tín hiệu này được đưa tới khối giám sát RF thông qua cáp đồng trục W5 và W6 (công suất phát xạ máy 1 và 2), W7 và W8 (công suất phản hồi của máy 1 và 2). Mạch xử lý công suất phát xạ cho máy 1 và máy 2 có chức năng như nhau, do vậy chỉ có mạch sử lý tín hiệu phát xạ cho máy 1 được thảo luận. Tín hiệu công suất RF phát xạ của TX1 được đưa tới đầu E6. Từ E6 tín hiệu cấp tới mạch tách sóng đường bao. Đầu ra của mạch tách sóng đường bao cấp tới bộ đệm U1A. U1A cấp tín hiệu qua chiết áp R114 hiệu chỉnh công suất phát xạ của TX1. U1B đệm tín hiệu từ R114 và đưa tới các đầu nối J5-12A (công suất phát xạ TX1 tới bộ tạo Audio 1), J5-11A (dự phòng, hiện tại không sử dụng) và J5-10A cung cấp tín hiệu tách sóng công suất phát xạ tới điem Test TP6 (công suất phát TX1) trên mặt trước tấm Panel.

Chức năng các mạch công suất phản hồi tương tự các mạch công suất phát xạ. Trong các hệ thống trước đây, bộ tiền khuyếch đại (U6 và U7) được sử dụng đe tăng mức thấp công suất phản hồi trước khi tới các mạch tách sóng đường bao. Trong các hệ thống hiện nay, bộ tiền khuyếch đại này được bỏ vì nó nên tại các



Model 1150 DVOR

mức rất cao của công suất phản xạ tạo ra lỗi trong VSWR. Một phần của thay đổi này là các bộ khuyếch đại đệm có hệ số đồng nhất (U3B, U4B) được thay đoi ở các tầng đe duy trì các mức đầu ra như nhau từ vỉ mạch. Các mạch xử lý công suất phản hồi là giống nhau nên chỉ mạch sử lý công suất phản hồi TX1 được thảo luận Trong thiết bị trước đây công suất phản hồi TX1 được đưa tới bộ tiền khuyếch đại U6 có hệ số khuyếch đại là 8dB. Tín hiệu sau đó đưa tới biến thế RF phối hợp trở kháng T1. Trong các thiết bị sau này thì bộ tiền khuyếch đại không được sử dụng nên tín hiệu được đưa trực tiếp tới T1. T1 phối hợp trở kháng nguồn 50Q ( bộ tiền khuyếch đại hoặc đầu vào trực tiếp) với mạch tách sóng đường bao và cung cấp hệ số 2X vol. Mạch tách sóng đường bao gồm có CR5 đe kích bộ tách sóng, CR6 đe cung cấp định thiên thuận phối hợp bù nhiệt cho CR5 và nó không ảnh hưởng bởi sự thay đổi điện áp ngưỡng của Diode theo nhiệt độ. Đầu ra tách sóng được đưa tới bộ khuyếch đại đệm có hệ số đồng nhất U3A, tới biến trở điều chỉnh hiệu chuan R116 rồi sau đó đưa bộ đệm U3B. Trong thiết bị hiện nay U3B là một tầng khuyếch đại đồng nhất khi mà hệ số khuyếch đại được đặt xấp xỉ là 3 bởi các điện trở R30 và R131. Đầu ra của U3B sau đó được đưa tới J5. J5 cung cấp 3 đầu ra , một đầu đưa tới TP8 ở mặt trước khối Panel, một tới vỉ mạch tạo Audio và một tới bộ khuyếch đại công suất CSB.

2.3.2.10 Vỉ mạch xử lý trung tâm (CPU: Central Processor Unit CCA 1A13)Xem hình 2-28. U1 là bộ vi sử lý thực hiện một số chức năng theo chương trình phần

mềm. Thạch anh 12 MHz cấp tần số đồng hồ hoạt động cho U1. U1 đưa ra tín hiệu đồng hồ cho Backplane(vỉ cắm phiến) là một nửa tần số của thạch anh.






Model 1150 DVOR

U2 là mạch giám sát nó làm việc kết hợp với Ul. Mạch kiem tra giám sát nguồn cung cấp 28 VDC và xác định nếu nó trong khoảng cho phép. Nếu nguồn cung cấp không ở trong khoảng cho phép U2 sẽ chuyen nguồn cung cấp sang nguồn ắc quy lithium . Nguồn ắc quy Lithium battery (3,0^3,5 Vdc) cấp cho đồng hồ thời gian thực(Real Time Clock) Uló, hoặc cổng U18 và RAM tĩnh U13 và U14.

Khi nguồn tăng, U2 cấp các tín hiệu điều khien khác cho bộ vi sử lý Ul. Tín hiệu này ngăn cấm bộ vi sử lý và các thiết bị khác trong khi điện áp và các mạch đang đảm bảo ổn định về nguồn. Chúng cũng thay đổi trạng thái sau khi xuất hiện sự cố nguồn.

U2 giám sát hoạt động của vi sử lý. Nếu U1 trục trặc , U2 sẽ thiết lập lại vi sử lý buộc nó phải khởi động lại. Nếu U1 trục trặc , U2 mở transistor Q4 làm cho diode phát quang (LED) DSl phát sáng. DSl cấp nhận dạng bằng mắt đe phát hiện lỗi CPU.

Xem hình Ĩ Ĩ - 3 Ĩ . Ul thực hiện chức năng cơ bản là giữ sự điều khien BUS địa chỉ/dữ liệu cho hệ thống. Chương trình phần mềm cho hoạt động của hệ thống DVOR nằm trong EPROM, U11 và Ul2. Bộ vi sử lý cũng sử dụng 2 bộ nhớ RAM tĩnh (SRAM), U13 và U14, đe làm bộ nhớ trung gian và lưu trữ các dữ liệu không xoá. Mạch nhớ cuối cùng sử dụng EPROM U15. Bộ vi xử lý sử dụng U15 đe lưu trữ tất cả các thông số tại chỗ như các điem cảnh báo, nhận dạng trạm, các từ mã Morse của trạm... cho hệ thống DVOR khi được yêu cầu.

Đồng hồ thời gian thực U16 bao gồm một bộ đếm ngày/giờ, một dao động đồng hồ, một bộ điều khien ngắt, một cổng dữ liệu vào ra 8 bit, 5 đầu vào địa chỉ và một số đầu vào điều khien. Thiết bị này cung cấp thời gian thực và lịch cho bộ vi sử lý qua tuyến dữ liệu 8 bit song hành. U16 cũng cung cấp tín hiệu khoảng thời gian (TINT-Timer Interval Signal) đe U1 sử dụng như tín hiệu ngắt và gửi tới vỉ mạch trạng thái(Facilities CCA).

U5 là thiết bị logic mảng định hình (PAL) được định chương trình chức năng như bộ giải mã chọn mạch. Bộ nhớ đệm hệ bát phân(Octal buffer) U10 ghép nối các tín hiệu hướng truyền dữ liệu, thiết lập, cho phép khoá địa chỉ, đọc, ghi(write), đồng hồ và tín hiệu điều khien bit Ao đưa tới các mạch tổ hợp khác.

(TŨ FACILITIES CCA] SIGNALS1150-034

Figure 2-28. CPU CCA Block Diagram





Model 1150 DVOR

Các mạch tổ hợp khác ở đây sử dụng trong CPU là các bộ thu phát hệ bát phân U7, U8 và U9.

2.3.2.10.1. Nguyên lý hoạt động chi tiết vỉ mạch xử lý trung tâm CPU (1A13).

Xem hình 11-23 (trang 1). Vỉ mạch xử lý trung tâm (CPU) đảm nhận việc giám sát và điều khien hệ thống VOR và thông tin trực tiếp với các thiết bị ngoại vi.

Vỉ mạch CPU bao gồm một bộ vi xử lý, RAM, EPROM, EFROM, Bus điều khien, đồng hồ thời gian thực và mạch giám sát nguồn. Nó Xử lý các trạng thái hệ thống, thông tin trực tiếp với các thiết bị khác, điều khien giám sát hệ thống DME đặt cùng cũng và thông tin với bộ giám sát VOR và các vỉ mạch tạo Audio. Tốc độ Baud cho các bộ giám sát, tạo Audio và đầu cuối tại chỗ là 4800 baud, cho từ xa RMM và DME là 1200 baud.

Hơn nữa, việc thực hiện đầu nối thông qua vỉ mạch Backplane thì Vỉ mạch CPU có một đầu nối 14 chân phù hợp với các đường đấu nối W1.

U1 là bộ vi xử lý; nó thực hiện các chức năng chính và phụ theo chương trình phần mềm của nó. Y1 là một bộ dao động thạch anh 12MHz tạo tần số hoạt động cho U1. U1 đưa ra tín hiệu đồng hồ 6MHz tới vỉ mạch Backplane.

Trigger Schmit U6F chỉ được sử dụng trong nhà máy và không được dùng trong suốt quá trình hoạt động bình thường.

Bộ giám sát vi xử lý là một watchdog, mạch chuen đổi Battery, bộ tạo Reset làm việc kêtý hợp với U1. 28Vdc đưa vào bo mạch thông qua đầu nối J1-1 và cấp cho mạng chia điện áp R1, R2. Đường tín hiệu cảm biến lỗi nguồn của U2 lấy mẫu một tỷ lệ thiết lập trước của điện áp nguồn cung cấp. Bình thường điện áp nguồn tạo một điện áp khoảng 1.75Vdc tại đầu vào bộ lỗi nguồn (PFI) của U2. Điện áp này lớn hơn điện áp giới hạn chuẩn trong 1.25Vdc của nguồn lỗi. Battery Lithium BT1 được nối tới U2 tại đầu vào Battery (Vbatt). Nếu nguồn cung cấp bình thường, điện áp VBB tới bo mạch được hình thành từ điện áp Vcc được cấp cho U2. Nếu nguồn lỗi được cảm biến từ U2 thì ngay lập tức đầu ra điện áp VBB được chuyen tới Lithium Battery. Dưới sự điều khien của U2, Battery cung cấp điện áp 3.5Vdc cho đồng hồ thời gian thực U16, cổng OR U18 và các RAM tĩnh U13 vàU 14.

Khi bật nguồn, U2 đưa ra tín hiệu RST và (Reset và NOT Reset) tới U1 và các thiết bị khác trên bo mạch. Các đường này cấm bộ vi xử lý và các thiết bị khác khi mà điện áp và các mạch còn chưa ổn định từ việc bật nguồn. Chúng cũng thay đổi trạng thái sau khi xuất hiện một lỗi nguồn.

U2 nhận một tín hiệu watchdog từ U1. Mạch Watchdog giám sát hoạt động của bộ vi sử lý. Nếu U1 không thay đổi đầu vào Watchdog(WDI) trong mỗi 1.6 giây thì các đường Reset thay đổi trạng thái đe bộ vi sử lý thử khởi động lại . Nếu U1 hoạt động sai chức năng thì một bộ internal Watchdog timer trong U2 làm cho bắt buộc đầu ra bộ Watchdog (WDO) là LOW. Điều này sẽ mở Q4 làm LED DS1 sáng nó cung cấp lỗi CPU xuất hiện.

U2 cung cấp các tín hiệu điều khien tới một vài thiết bị đe chỉ thị bo mạch là có Battery power on (BON) là HIGH) và cũng cung cấp tín hiệu lỗi nguồn (PFO là LOW) tới U1 thông qua bộ Trigger Schmitt U6C và cổng OR của U18D. Các đầu vào khác của U18D là tín hiệu ngắt thời gian 0 đồng hồ thời gian thực U16. Đầu ra của U18D được đưa tới đường ngắt thời gian 0 (INT0) của U1. Với nguồn cung cấp điện áp bình thường thì đường PFO là HIGH. Nó được đảo thành LOW bởi U6C và cấp tới U18D. Tín hiệu INT0 là một xung dương hẹp đi qua U18D tới đầu vào INT0 của U1. Nó báo cho U1 rằng chức năng đồng hồ thời gian thực và điện áp cung cấp là bình thường. Khi lỗi nguồn xuất hiện thì PFO là LOW. Mức LOW này sẽ





Model 1150 DVOR

được đổi thành HIGH bằng U6C. Sự chuyen đổi từ LOW sang HIGH này được đi qua U18C và được giải thích bởi U1 như là một tín hiệu ngắt. Đe giải thích sự khác nhau giữa điều kiện nguồn lỗi và trạng thái hoạt động bình thường của đồng hồ thời gian thực U16. U1 thử xóa cờ INT0. Nếu cờ được đặt trở lại thì mức HIGH sẽ được tạo ra bởi U16. Nếu cờ được thiết lập trở lại lần nữa thì mức HIGH sẽ được tạo ra từ điều kiện lỗi nguồn và U1 bắt buộc bảo vệ điều kiện dữ liệu bằng chương trình phần mềm.

U1 có 3 tín hiệu ngắt khác: Ngắt 1 (INT 1), ngắt 2 (INT 2) và ngắt 3 (INT 3). INT 1 chỉ thị là Modem đang đợi đe thông tin với U1. INT 2 chỉ thị bộ tạo Audio cho máy phát 1 hoặc máy phát 2, hoặc bộ giám sát VOR kết hợp với máy phát 1 hoặc 2 đang đợi đe thông tin với U1. INT 3 chỉ thị đầu cuối Video, hoặc hệ thống DME đang đợi đe thông tin với U1. U1 đồng thời giám sát đường dây không đồng bộ đe đảm bảo thông tin vào ra (I/O) các thiết bị trên vỉ mạch giao diện là sẵn sàng truyền dữ liệu.

Xem hình 11-23 (trang 2). U1 thực hiện chức năng chính là xử lý điều khien địa chỉ/dữ liệu cho hệ thống. Chương trình phần mềm cho hoạt động của hệ thống VOR được lưu trữ ở EPROM U11 và U12 là hai thiết bị nhớ 512 bit (64k 8bit). Tín hiệu chọn Chip CS0 cho phép U11 và U12. Bộ vi sử lý cũng sử dụng hai RAM tĩnh 256 bit (32k 8bit) U13 và U14 cho việc lưu trữ các trỏ ngăn, điếm bắt đầu các thuật toán, lưu các dữ liệu tạm thời và các tham số hoạt động, kiem tra và lịch sử dữ liệu cần thiết trong một khoảng thời gian nhất định. U1 sử dụng dữ liệu này trong khi thực hiện việc tính toán và xử lý dữ liệu. Mạch nhớ, EEPROM U15 là một thiết bị nhớ 16 bit (2k 8 bit) được sử dụng đe lưu trữ tất cả các tham số tại chỗ như là điem cảnh báo, mã nhận dạng đài, mã Morse .vv. cho hệ thống VOR. Đe ngăn cản sự sai lệch của dữ liệu, các tham số được lưu trong U13, U14 và U15 cùng với một tổng kiem tra (Checksum). Dựa vào nguồn dữ liệu trong U13 và U14 được kiem tra dựa vào Checksum. Nếu dữ liệu là đúng thì nó được sử dụng. Nếu dữ liệu là không đúng thì dữ liệu trong U15 được kiem tra lần nữa dựa vào Checksum của nó. Nếu dữ liệu là đúng thì nó được sử dụng. Nếu không đúng thì giá trị mặc định trong Ull và U12 được sử dụng.

Đồng hồ thời gian thực U16 bao gồm bộ đếm thứ/ngày/thời gian(0.0ls một năm), một bộ dao động clock, điều khien ngắt, cổng vào/ra dữ liệu 8 bit, 5 đầu vào địa chỉ và vài đầu vào điều khien. Thiết bị này cung cấp đầu ra thời gian thực và đầu ra lịch cho bộ vi sử lý qua đường dữ liệu hai hướng 8 bit. Khi nguồn cung cấp bị mất, 3.5Vdc từ Battery Lithium BT1 được cấp tới đường Bus nguồn bởi U2 đe duy trì chức năng đồng hồ trong và tín hiệu ngắt của U16.

Uló sử dụng tần số clock 32.768 KHz được tạo từ bộ thạch anh Y2. Tụ C23 được sử dụng đe tinh chỉnh tần số clock đe tạo ra tín hiệu khoảng thời gian chính xác (TINT) từ U16. Việc điều chỉnh C23 được thực hiện khi giám sát tín hiệu tại 1A11 TP1. Xung TINT là một xung hẹp (nhỏ hơn 50^s) được đảo bởi U6A. Tín hiệu này là xung ngắt 0(INT0) được gửi từ U18D và U1 và xuất hiện sau mỗi 2 giây. Xung này đồng thời được gửi tới vỉ mạch Facilities thông qua đầu nối J1-9.

Transistor Q3 được sử dụng đe điều khien 8 bit thấp của Bus địa chỉ/dữ liệu. Nếu U2 cảm nhận nguồn lỗi thì tín hiệu RST (Reset) nó được gửi ra tới cực B của Q3. Bình thường là một tín hiệu LOW, khi bắt đầu Reset nó chuyen thành HIGH. Mức HIGH sẽ cắt Q3 cho phép giảm điện trở cung cấp điện thế đất bằng băng điện trở RP3 mà các đường địa chỉ/dữ liệu được nối vào. Nếu lỗi nguồn xuất hiện thì dữ liệu trên các đường địa chỉ/dữ liệu có the bị mất. Đe ngăn cản mất dữ liệu có the đã được ghi lên U15 hoặc U16 trong khi nguồn lỗi, các đường địa chỉ/dữ liệu được tiếp





Model 1150 DVOR

đất.Các Transistor Ql và Q2 là các transistor điều khien RAM. Các đầu ra của chúng được

nối tới các chân cho phép tương ứng của U14 và U13. Đầu vào tới Q1 là tín hiệu chọn chip CS2 từ PAL U5. Đầu vào tới Q2 là tín hiệu chọn chip CS3 từ U5. Q1 và Q2 cung cấp tín hiệu lựa chọn chip kích hoạt mức LOW cho phép U14 và U13 ghi dữ liệu vào các địa chỉ bộ nhớ tại chỗ của chúng. U14 và U13 lấy nguồn hoạt động từ VBB. Khi có một lỗi nguồn xuất hiện, U5 ngừng hoạt động bởi hoạt động của Ul. Điều này loại bỏ các tín hiệu chọn chip từ cực B của Q1 và Q2 và bắt buộc các đầu vào chọn chip NOT của U14 và U13 thành HIGH. Điều này không cho phép U13 và U14, ngăn cản bất cứ việc ghi dữ liệu tuỳ ý. Điện áp VBB bây giờ được cung cấp từ Battery BP1; do vậy, dữ liệu đó được lưu trong bộ nhớ đe duy trì trong suốt quá trình mất nguồn. Với lý do này, U13 và U14 hoạt động như là các thiết bị nhớ không hay thay đổi(non-volatile).

Các mạch tích hợp khác được sử dụng trên bo mạch CPU là: Các bộ thu nhận Bus Octal U7, U8 và U9; các chốt Octal U3, U4 và U17; bộ đệm Octal U10 và thiết bị Logic mảng có the lập trình U5.

Chức năng của U5 được lập trình giống như bộ giải mã chọn lựa chip. Bộ đệm (Octal) U10 giao diện hướng truyền dữ liệu, khởi động lại, cho phép chốt địa



Model 1150 DVOR

chỉ, đọc, ghi, tín hiệu clock và các tín hiệu điều khiển bit A0 gửi tới các mạch tích hợp khác (IC) trên bo mạch.

Khi khởi động U2 là LOW. Khi mà điện áp cung cấp đầu vào PFI vượt quá chuẩn, một định thời 50ms được bắt đầu. Sau khi chu kỳ 50ms kết thúc, đường này trở nên HIGH và cho phép U1 thực hiện chức năng theo chương trình phần mềm được lưu trong U11 và U12. bộ định thời đảm bảo cho điện áp duy trì không đổi và không chuyển đổi ON-OFF. Dưới sự điều khiển của U1, dữ liệu được truyền theo hai hướng thông qua U7, U8 và/hoặc U9. Địa chỉ thông tin được đi qua hướng duy nhất là U3, U4 và U17.

CPU thông tin với vỉ mạch giao diện nối tiếp, Facilities và vỉ mạch Modem kép bằng Bus địa chỉ/dữ liệu. Vỉ mạch CPU thông tin với bộ giám sát VOR và các bộ vi sử lý của vỉ mạch tạo Audio, DMEs thông qua vỉ mạch giao diện nối tiếp ở tốc độ 4800 baud. Đo đó nó có thể đến đúng giám sát VOR hoặc thông tin tạo Audio tới đầu cuối Video ở tốc độ 4800 baud hoặc Modem 1200 baud. Thông tin từ đầu cuối vào/ ra (IOT) qua vỉ mạch giao diện nối tiếp tới DME tương ứng.

Thông qua vỉ mạch Facilities, vỉ mạch CPU tạo dữ liệu trên hệ thống (ví dụ: điện áp nguồn cung cấp và trạng thái, trạng thái thông tin, trạng thái máy phát...) và cung cấp các thông tin tới đầu cuối Video, Modem, tấm hiển thị hoặc khối điều khiển từ xa.

2.3.2.11 Vỉ mạch trang thái (Facilities CCA 1A11)Xem hình 2-29. Mạch giải mã bao gồm bộ giải mã U5, Bộ đảo U6B và cổng OR U18D

đe giải mã tín hiệu trên các đường địa chỉ đe đưa ra các tín hiệu chọn chip trên mạch.Đường địa chỉ/dữ liệu chính vào mạch được điều khien bởi bộ thu phát BUS và được

chon bởi bộ vi sử lý trên vỉ mạch CPU. Hướng dữ liệu qua U1 cũng được xác định bởi bộ vi sử lý của vỉ mạch CPU.

U8 điều khien đường dây. Các đầu vào thiết bị này là tín hiệu trạng thái đến từ khối BCPS chính và dự phòng. Khi được chọn, tình trạng của mỗi tín hiệu trạng thái sẽ được đặt lên bus địa chỉ/dữ liệu và đựơc bộ vi sử lý của vỉ mạch CPU phân tích.






Model 1150 DVOR

Figure2-29. Facilities CCA Block Diagram

U9 là flip-flop chốt để lấy dữ liệu từ bus địa chỉ/dữ liệu và cung cấp các tín hiệu điều khiển tới transitor điều khiển LED hiển thị ở panel.

U2A có chức năng giống U8. U2A đưa ra các tín hiệu mệnh lệnh RSCU từ hệ thống điều khiển xa tuỳ chọn lên bus địa chỉ/dữ liệu do U1 tác động. Các tín hiệu này xẽ bật hoặc tắt hệ thống VOR.

U17 giống U9. Những tín hiệu trên bus địa chỉ tại cùng lúc mà U17 được phép chốt trên những đường ra của nó. U17 đưa ra một tín hiệu chuyển đổi tới vỉ mạch RSCU tuỳ chọn, một mã địa chỉ tới bộ ghép kênh U3(Multiplexer) và các tín hiệu cho phép tới transistor Q5 và Q6.

U11 cũng là flip-flop chốt để cung cấp các tín hiệu chọn địa chỉ tới 3 bộ ghép kênh U12, U13, U14.

115D-092



Model 1150 DVOR

Các đầu vào tới U12, U13, U14 là những mẫu tiêu biểu của điện áp tương tự BCPS chính và dự phòng và điện áp đo thời tiết(nếu lắp đặt) cũng như đất chuẩn. Bộ vi sử lý của vỉ mạch CPU chọn một đầu vào do U11 cấp địa chỉ. Sau đó đầu ra của U12, U13, U14 được đưa tới bộ chuyển đổi tương tự số ADC U10. U6 cung cấp nguồn điện áp chuẩn +5Vdc(VREF) cho U10.

2.3.2.11.1 Nguyên lý hoạt động chi tiết vỉ mạch Facilities (1A1).

Vỉ mạch Facilities tập hợp và tích hợp các thông tin về trạng thái của hệ thống và gửi tới vỉ mạch CPU để xử lý và lưu trữ. Nó cung cấp các tín hiệu trạng thái tới và nhận lệnh từ vỉ mạch giao diện RSCU. Hơn nữa, các tín hiệu điều khiển trạng thái BCPS, các tín hiệu điều khiển ON/OFF bộ nạp Acqui, các tín hiệu điều khiển hiển thị LED trên Panel, các điện áp nguồn cung cấp và điều khiển Anten tất cả sẽ được xử lý bởi vỉ mạch này cho bộ vi sử lý của CPU.

Bởi vì vỉ mạch Facilities phải nhận các tín hiệu từ tất cả các phần của hệ thống VOR nên có một đấu nối 50 chân được sử dụng để nối vào bo mạch thông qua cáp W1. Một số chân tín hiệu có tên rút gọn để dễ nhớ. Một dang sách bao hàm tên các chân đấu nối, tên gợi nhớ và tên tín hiệu được nêu trong bảng 2-2.

Xem hình 11-21 (trang 1). Đường địa chỉ/ dữ liệu chính đi vào bo mạch được điều khiển bởi Bus Octal của bộ thu phát U1. Thiết bị này được chọn bởi bộ vi sử lý của vỉ mạch CPU thông qua đường chọn chíp ngoại vi số 2 (PCS2). U1 cũng nhận một tín hiệu điều khiển hướng (BDIR). Điều kiện của tín hiệu này thiết lập hướng cho dữ liệu chạy qua U1.

U5 là một giải mã 3 đến 8đường. U5 giải mã các bit địa chỉ BA4, BA5 và BA6 tạo ra các tín hiệu lựa chọn chip trên bo mạch để cho phép U2A, U7B, U8, U9, U11 và U17. Mỗi tín hiệu chọn chip được xử lý bởi một phần chuyên dụng của đầu vào phủ định các cổng NAND U4 hoặc U8. Một đầu vào cổng NAND được phủ định là giống một cổng OR nhưng tín hiệu ra là LOW (logic âm) ngược với HIGH (mức logic dương) của cổng OR. Đầu vào thứ hai của mỗi phần của U4 hoặc U18 được dùng để đọc hoặc ghi tín hiệu mệnh lệnh cho thiết bị riêng của nó điều khiển. Tín hiệu chọn chip #7 (CS7) được đảo bởi U16B.

Bộ điều khiển đệm kép U2 có bốn đầu vào trạng thái và ba đầu vào tín hiệu điều khiển với U2A giữ các tín hiệu trạng thái còn U2B giữ các tín hiệu điều khiển. Bốn đầu vào trạng thái tới U2A là #1 ON, #2 ON, OFF và TX IND. Bộ vi sử lý của vỉ mạch CPU cho phép U2A hoạt động bằng cách thiết lập các đường đọc (RD) và các đường chọn chip #3 (CS3) là LOW. Với U2A được phép hoạt động, các tín hiệu trạng thái được đưa vào các đường Bus dữ liệu IDO-ID3. Dữ liệu sau đó được chuyển qua U1 tới bộ vi sử lý của vỉ mạch CPU. Các tín hiệu trạng thái này từ RSCU qua vỉ mạch giao tiếp điều khiển RSCU. U2B luôn luôn được phép hoạt động Các tín hiệu clock, đọc và ghi (BCLK, BRD, BWR) được đưa tới các đầu vào của U2B. U2B đệm các tín hiệu này trước khi đưa chúng tới các mạch được tích hợp khác trên bo mạch.


Đầu ra clock của U2B được đưa tới bộ đếm chia 5 U7A. Bộ đếm chia 6MHz đầu vào thành 1.2MHz đầu ra được sử dụng như là tín hiệu clock cho bộ chuyen đổi tương tự sang số (ADC) U10.



Model 1150 DVOR

U8 là một bộ đệm cơ số tám. Tám đầu vào bộ này là các tín hiệu trạng thái đếm từ các khối BCPS chính và dự phòng. Điều kiện quá nhiệt độ, chạy Acqui, Accqui thấp và lỗi nguồn của của mỗi BCPS được cấp dưới dạng 8-bit đưa vào đường điều khien. Khi được lựa chọn nó sẽ đưa từ dữ liệu này vào Bus địa chỉ/ dữ liệu đe đưa qua bộ vi sử lý của vỉ mạch CPU.

U9 là một Flip-Flop loại D, cơ số 8, không đảo, U9 lấy một từ 6-bit từ Bus địa chỉ/dữ liệu đe cung cấp các tín hiệu điều khien Transistor hien thị LED trên Panel. Đầu ra của U9 cung cấp các tín hiệu báo bình thường, cảnh báo, Bypass của bộ giám sát 1 và 2 đe điều khien các LED xanh, đỏ, vàng tương ứng trên mỗi bảng hien thị.

U17 tương tự U9. Các tín hiệu trên Bus dữ liệu tại thời điem U17 hoạt động được chốt vào các đường ra của U17. Các tín hiệu này được sử dụng như: Một tín hiệu trạng thái chuyen đổi, một mã địa chỉ 2-bit và các tín hiệu cho phép Transistor hoạt động.

Tín hiệu chuyen đổi được đưa tới vỉ mạch giao diện điều khien RSCU qua đầu nối J1-43. Tín hiệu này thay đổi trạng thái khi chuyen đổi một máy phát xuất hiện. Điều này thay đổi trạng thái được the hiện bởi khối điều khien và trạng thái từ xa như là một cảnh báo chuyen đổi.

S0 và S1 là hai bit địa chỉ được gửi tới bộ ghép kênh U3. Hai bit này chọn kênh hoạt động của bộ ghép kênh này. Bộ ghép kênh U3 hiện tại không được sử dụng.

Các Transistor Q5 và Q6 điều khien các tín hiệu ngắt nạp cho BCPS chính và dự phòng. Một mức logic HIGH đưa tới cực B của các Transistor giữ cho chúng tắt. Điều kiện trở kháng cao này cho phép phần nạp Acqui của khối nguồn cung cấp liên tục (UPS) của BCPS hoạt động. Khi U17 đưa một mức LOW tới cực B của một trong hai Transistor Q5 và Q6 trong lúc RMS cách li lỗi, nó mở các Transistor và khối UPS được tiếp đất trở lại. Mức LOW này cắt chức năng nạp Acqui của khối UPS. Điện áp Acqui sau đó được kiem tra bởi BCPS và tình trạng Acqui thấp được kích hoạt. Các Transistor Q1, Q2, Q3 và Q4 hiện tại không được sử dụng.


# MNEMONIC DESCRIPTION # MNEMONIC DESCRIPTION1 M48V Sys. A BCPS 48 Vdc 2 S48V Sys. B BCPS 48 Vdc

3 M28V Sys. A BCPS 28 Vdc 4 S28V Sys. B BCPS 28 Vdc5 M12V Sys. A LVPS 12 Vdc 6 S12V Sys. B LVPS 12 Vdc7 M5V Sys. A LVPS 5 Vdc 8 S5V Sys. B LVPS 5 Vdc9 M-12V Sys. A LVPS -12 Vdc 10 S-12V Sys. B LVPS -12 Vdc11 GENLVL Test Generator Level 12 SPARE1 Spare 1 (future use)13 MBCRET Sys. A BCPS Return (N/C) 14 BARO RET Barometer Sensor Return15 SBCRET Sys. B BCPS Return (N/C) 16 WIND RET Wind Sensor Return

17 MTXRET Sys. A Transmitter Return 18 TX OUT (OUT) Antenna Status to RSCU19 STXRET Sys. B Transmitter Return 20 TACH Tachometer

Table2-2. Listing of Facilities CCA Signals PIN PIN



Model 1150 DVOR

21 MBCOT

Sys. A BCPS Overtemp StatusSys. A BCPS Battery Low Status

22 MBCUPS Sys. A BCPS UPS Status

23 MBCBL 24 MBCPF Sys. A BCPS Power Fail Status

25 SBCOT

Sys. B BCPS Overtemp StatusSys. B BCPS Battery Low Status

26 SBCUPS Sys. B BCPS UPS Status

27 SBCBL 28 SBCPF Sys. B BCPS Power Fail Status

29 MALM Monitor 1 Alarm 30 MNORM Monitor 1 Normal31 MBYP Monitor 1 Bypass 32 SALM Monitor 2 Alarm33 SNORM Monitor 2 Normal 34 SBYP Monitor 2 Bypass35 MBCCD Sys. A BCPS Charger Disconnect

(ON/OFF)

36 SBCCD Sys. B BCPS Charger Disconnect (ON/OFF)

37 #1 ON Turn-on Sys. A Signal from RSCU Control Interface CCA

38 #2 ON Turn-on Sys. B Signal from RSCU Control Interface CCA

39 OFF Turn-off On-Air System Signal from RSCU Control Interface CCA

40 TX IND (IN) On-Air Transmitter Indicator Status from Relay 1K1

41 SPARE 8 Spare 8 (future use) 42 Spare 7 Spare 7 (future use)43 TRANSFER Transfer Status to RSCU Control

Interface CCA

44 SPARE2 Spare 2 (future use)

45 SPARE3 Spare 3 (future use) 46 SPARE4 Spare 4 (future use)47 SPARE 5 Spare 5 (future use) 48 TIME INTERVAL INTO Signal from CPU CCA

49 SPARE 6 Spare 6 (future use) 50 FAN2 (Disabled)

U11 cũng giống U9. Nó cung cấp các tín hiệu lựa chọn địa chỉ tới ba bộ ghép kênh U12, U13 và U14.

Các đầu vào U12 và một số đầu vào của U13 biếu thị cho các mẫu điện áp tương tự BCPS chính và dự phòng. Tám đầu vào của U12 là mức 48V, 28V, 12V, 5V chính và dự phòng. U13 xử lý các mức điện áp -12V chính và dự phòng. Tất cả các mức được đưa tới mạch chia điện áp gồm có các điện trở đế tạo ra mức điện áp được chuấn hoá. Các đầu vào khác của U13 là điện áp chuan +5V và một tín hiệu mức hoạt động bộ tạo kiếm tra. U14 xử lý tiếp đất chuẩn cho các tín hiệu được đưa tới U12 và U13.


Bộ vi sử lý của vỉ mạch CPU lựa chọn một điện áp đầu vào bởi địa chỉ U11. Mã địa chỉ này được chốt tới đầu ra của U11. Mã này sẽ cho phép một trong ba U12 hoặc U13 và U14 lựa chọn các đầu vào thích hợp đi qua. Đầu ra của U12 hoặc U13 sau đó được gửi tới đầu vào +V của ADC U10. Đầu ra đất chuẩn tương ứng của U14 được đưa tới đầu vào V-của ADC U10.

Bộ chuyen đổi A/D có the là một trong hai mạch tích hợp loại ADC 1205 từ National Semiconductor hoặc một IC hãng khác số hiệu 012002-0001.

Cho bộ chuyen đổi A/D ADC 1205, việc chuyen đổi yêu cầu hai chu kỳ dữ liệu đe hoàn thành. Sự chuyen đổi bắt đầu khi bộ vi xử lý thiết lập kênh của bộ ghép kênh thích hợp sau đó thực hiện việc ghi dữ liệu lên thiết bị. Bộ vi xử lý xẽ chờ khoảng 20 ^s đe hoàn thành việc đọc dữ liệu.

Cho số hiệu 012002, sự hoạt động cho chuyen đổi A/D là tương tự ADC1205 A/D. số hiệu 012002 bao gồm một bộ chuyen đổi A/D MAX191 đã được lập trình EPLD (ATV750L) đe sao lại toàn bộ sự hoạt động của chip đơn ADC 1205.



Model 1150 DVOR

Mạch được tích hợp U6 là một bộ nguồn chuẩn chính xác (VREF) +5Vdc được điều chỉnh bằng chiết áp R1 đe bù cho thành phần khác nhỏ hơn. Chiết áp R2 được sử dụng đe điều chỉnh mức hoạt động chuẩn 0 của bộ khuyếch đại so sánh trong U10. Chiết áp R1 được điều chỉnh đe tạo ra +5V ±0.01Vdc tại điem TP2. Chiết áp R2 được điều chỉnh đe tạo ra 0VDC ±0.01Vdc với ADC 1205 được đo tại TP5. Nếu số hiệu 012002-0001 được lắp thì R2 được điều chỉnh đe tạo ra -0.090 ±0.25Vdc với số hiệu 012002CCA được gỡ bỏ trong quá trình điều chỉnh. Thiết lập R1 và R2 xác định khoảng tín hiệu đầu vào vi sai tạo ra đầu ra dữ liệu dạng số. R1 và R2 được điều chỉnh tại nhà máy. Việc điều chỉnh các chiết áp này ra ngoài dung sai sẽ tạo ra lỗi đáng ke trong việc chuyen đổi các điện áp tương tự thành dữ liệu dạng số.

VREF được sử dụng cho hai chức năng chính. Thứ nhất nó được đo bởi bộ vi sử lý của CPU trong lúc vỉ mạch Faciliities kiem tra chuẩn đoán cách li lỗi. Điện áp này được cấp tới đầu vào #7 (IN7) của U13 cho phép bộ vi sử lý CPU kiem tra mức chuẩn đe đảm bảo chính xác hoạt động giới hạn trên của ADC. Thứ hai nó được sử dụng như là một điện áp bù chuẩn chung cho phép đo đạc của các nguồn cấp điện áp -12Vdc.Điều này sắp sếp thiết lập một điện thế dương đến U13 nó có the được sử lý bởi U10 tương ứng cho tín hiệu dạng số -12V. Bộ vi sử lý chuyen đổi dữ liệu này đe hien thị giá trị là mức -12Vdc.

12 từ bit tương ứng với điện áp tương tự đầu vào đã chuyen đổi được đặt vào Bus địa chỉ/dữ liệu trong hai nhóm 8 bit. Nhóm đầu tiên bao gồm 8 bit quan trọng nhất của 12 bit. Trong chu kỳ ghi thứ hai, bốn bit tiếp theo cộng với bốn bit giả được đặt vào Bus địa chỉ/dữ liệu. Sự hoạt động này xuất hiện cho mỗi bộ tham số được chuyen đổi từ điện áp tương tự sang dạng số 12 bit.

Trong khi vỉ mạch Facilities cách li lỗi bởi vỉ mạch CPU, nguồn đất chuẩn của U10 được xác nhận cho sự hoạt động chính xác giới hạn dưới của ADC. Trong qúa trình cách li lỗi của vỉ mạch tạo kiem tra, bộ tạo kiem tra đưa ra một mức điện

Tai lieu DVOR1150 VietNamfull Trang94 áp không đổi tới vỉ mạch Facilities mà được chuyển đổi bởi U10 và được xác nhận bởi bộ vi sử lý của vỉ mạch CPU.

Xem hình 11-21 (trang 2). Các đầu vào U15A, U15B và sự hoạt động của chiết áp R27 là không cho phép. Bộ vi sử lý vỉ mạch CPU được lập trình để loại bỏ qua phần này.

Tín hiệu khoảng thời gian (INT0) từ đồng hồ thời gian thực trên vỉ mạch CPU được đưa tới bộ đảo U16F. Xung được đảo xuất hiện mỗi giây được cấp cho bộ chia 2 của bộ đếm thập phân U7B. U7B được phép hoạt động bởi tín hiệu CS7 từ U16B. U7B chuyển đổi xung có khoảng thời gian ngắn thành một sóng vuông tồn tại trong 2 giây. Tín hiệu sóng vuông được đảo lần nữa bởi U16E. Sóng vuông thứ hai này có thể quan sát tại TP1. Phần dương trong một giây của cổng cho phép nhấp nháy (strobe)đầu vào U3. Tín hiệu nhấp nháy cho phép U3 đưa ra một tín hiệu chính xác 1 giây. Các bit địa chỉ S0 và S1 từ U17 xác định cổng đầu vào của U3 nào sẽ được lựa chọn như tín hiệu đầu ra. Hiện tại, không có cổng vào nào hoạt động.

2.3.2.12 Vỉ mạch ghép nối nối tiếp (Serial Interface CCA1A10)Xem hình 2-30 và hình 11-33. Vỉ mạch ghép nối nối tiếp cung cấp ghép nối thông tin để

vỉ mạch xử lý trung tâm(CPU CCA) thông tin với các thiết bị khác.Các mạch giữ thông tin giữa CPU và các thiết bị biến đổi trong và ngoài hệ thống

DVOR có chức năng như nhau, vì thế ta chỉ nêu ra mạch điều khiển thông tin nối tiếp (SCC: Serial Communications Controller) để thông tin với vỉ mạch tạo tín hiệu biên tần. Mỗi mạch



Model 1150 DVOR

SCC là một thiết bị thông tin 2 chiều có khả năng thông tin độc lập.U1 là bộ thu phát Octal Bus cho Bus địa chỉ/dữ liệu tới SCC U5A. U1 chuyển dữ liệu

tới hoặc đi (To/from) SCC U5A khi xác định mức logic của tín hiệu định hướng. Khi tín hiệu định hướng ở mức logic cao (High) dữ liệu từ Bus địa chỉ/dữ liệu được truyền tới SCC. Khi tín hiệu định hướng ở mức logic Low dữ liệu từ SCC truyền tới Bus địa chỉ/dữ liệu.

U2 là bộ điều khiển tuyến đệm để xử lý các tín hiệu điều khiển biến đổi rồi đưa tới SCC. U3 là bộ giải mã 3 đến 8 đường để giải mã địa chỉ trên tuyến địa chỉ và cấp tín hiệu chọn mạch cho SCC.

Tai lieu DVOR115Ũ VietNam full Trang 95





Model 1150 DVOR

UNECONTROL DRIVERSIGNALS P/0 uz

ADDRESS DECODER CHIP SELECT

LINES P/0 U3

1150-090

Figure 2-30. Serial Interface CCA, Block Diagram (Typical SCC Communications Circuit)

Đe gửi dữ liệu tới bộ giám sát l(Monitor 1) bộ vi sử lý CPU cấp mức logic High cho đầu vào định hướng của bộ thu phát Octal Bus Ul. Điều này cho phép dữ liệu từ Bus địa chỉ/dữ liệu chuyen tới U5A. Dữ liệu song song chuyen tới U5A được đổi thành dữ liệu nối tiếp và cấp cho mạch RS-232 TXD bao gồm bộ điều khien đường dây U9B. Mạch RS-232 TXD chuyen đổi tín hiệu dữ liệu nối tiếp mức TTL sang dữ liệu nối tiếp mức RS-232 và đưa tới vỉ mạch tạo tín hiệu âm tần(Audio Genenator CCA).

Dữ liệu thu được từ vỉ mạch tạo tín hiệu âm tần là dữ liệu nối tiếp mức RS- 232 được mạch RS-232 RCVR nó bao gồm bộ thu đường dây U8B chuyen đổi sang dữ liệu mức TTL đe cấp tới U5A. U5A gửi yêu cầu ngắt tới bộ vi sử lý CPU cho biết là thông tin đang đợi xử lý. Bộ vi sử lý CPU cắt tất cả các thiết bị đe xác định nguồn. U5A kiem tra thông tin nào là có the. U5A chuyen đổi dữ liệu nối tiếp thu được sang dữ liệu song song và đặt nó vào Bus địa chỉ/dữ liệu và đưa qua U1 đe sử lý bởi mạch xử lý trung tâm CPU CCA xử lý.

2.3.2.12.1. Nguyên lý hoạt động chi tiết của vỉ mạch giao diện nối tiếp (1A10).

Xem hình 11-20. Vỉ mạch giao diện nối tiếp cung cấp giao diện thông tin cho vỉ mạch CPU đe thông tin với các thiết bị khác. Trước hết nó gồm có bốn bộ điều khien thông tin nối tiếp kênh kép (SCCs) thực hiện thông tin theo hai cách với: Đầu cuối Video tại chỗ, Transponder DME #1 và hoặc #2 (nếu được lắp), các vỉ mạch tạo Audio cho máy phát #1 và máy phát #2, các bộ giám sát VOR #1 và #2.

Vỉ mạch giao diện nối tiếp có hai đầu nối đa chân. Một đầu nối 26 chân gắn liền với cáp Wl.

INTERRUPTREOUE5T

TO/FRÛM PERIPHERAL

DEVICES

(DME, AUDIO GEN, MONITOR. IOT, RMT)

RS-232 TXD AND RXD U9B.USB

BUSXCVR

U1

sccU5AADD/DATA BUS ■

Model 1150 DVOR




Các SCC thông báo cho bộ vi sử lý CPU biết đã sẵn sàng nhận dữ liệu bằng cách gửi một tín hiệu ngắt tới bộ vi sử lý. Ngắt #2 (INT2) đến từ SCC U5 hoặc U7 và ngắt #3 (INT3) đến từ U4 hoặc U6.

U1 là một bộ thu phát Bus Octal địa chỉ/dữ liệu đưa tới các bộ điều khien thông tin nối tiếp. U1 nhận tín hiệu lựa chọn chip bên ngoài (PSC1) từ bộ vi sử lý vỉ mạch CPU qua Bus Backplane. U1 cũng nhận một tín hiệu chuyen đổi hướng dữ liệu từ U10 trên vỉ mạch CPU qua Bus Bus Backplane. Khi U1 được lựa chọn, nó có the chuyen dữ liệu tới "to" hoặc từ "from" một SCC phụ thuộc vào mức Logic tín hiệu hướng.

Bộ đệm điều khien đường U2 xử lý các bit địa chỉ BA1 và BA2 tới mạch điều khien thông tin nối tiếp SCC riêng biệt cùng với clock được liên kết cũng như các tín hiệu đọc và ghi.

Bộ giải mã đường từ 3 sang 8 giải mã các bit địa chỉ BA4, BA5 và BA6 đe cung cấp 4 tín hiệu chọn chíp cho mỗi SCC. Bốn đường ra khác không được sử dụng. Cấu hình này cho phép bộ vi sử lý vỉ mạch CPU lựa chọn SCC nào và phần nào (A hoặc B) của SCC hoạt động. Có hai bộ điều khien độc lập trong mỗi SCC.

Khi khởi động, chương trình phần mềm ra lệnh cho bộ vi sử lý CPU đặt chương trình các SCC đe chuẩn bị cho sự hoạt động. Theo thứ tự chương trình thiết lập các tốc độ baud, giao thức giải mã dữ liệu và mã hoá dữ liệu. Tốc độ baud thông tin cho các bộ tạo Audio hoặc các bộ giám sát được thiết lập ở 4800 bps; tốc độ cho các DME là 1200 bps; tốc độ cho đầu cuối Video là 9600 bps.

SCC U5A điều khien thông tin với vỉ mạch tạo Audio #1 (có tên TX1), U5B điều khien bộ giám sát #1 VOR(MONITOR1), U6A điều khien đầu cuối Video, U7A điều khien vỉ mạch tạo Audio #2 (TX2) và U7B điều khien bộ giám sát #2 VOR (MONITOR2).

Quá trình xử lý thông tin với một trong hai vỉ mạch tạo Audio hoặc giám sát VOR là thẳng thắn(straightforward).Với bộ tạo Audio #1, dữ liệu nối tiếp từ vỉ mạch Audio được nhận trên đầu nối J2-17. Dữ liệu nối tiếp mức RS-232 được chuyen đổi thành dữ liệu mức TTL bởi bộ thu đường dây U8B. Dữ liệu nối tiếp đi tới đầu vào nhận dữ liệu của U5A. U5A gửi một yêu cầu ngắt (INT2) tới bộ vi sử lý CPU đe thông báo rằng thông tin đang chờ được xử lý. Bộ vi xử lý thu bất kỳ thông tin nào mà U5 và U7 có the có. Khi được phép hoạt động, U5A chuyen đổi dữ liệu nhận được sang dữ liệu song song và ghi nó lên Bus địa chỉ/ dữ liệu đe bộ vi sử lý CPU xử lý. Bây giờ U5A sẵn sàng nhận thêm thông tin từ bộ tạo Audio #1.

Bộ vi xử lý CPU gửi các chỉ dẫn tới bộ tạo Audio #1 bằng cách đặt các Byte dữ liệu lên Bus địa chỉ/ dữ liệu và cho phép U5A đọc Bus từ một lệnh đọc. Sau đó U5A chuyen đổi từ 8 bit từ sang dữ liệu nối tiếp và đưa nó ra qua đầu cuối truyền dữ liệu của U5A. Tín hiệu dữ liệu nối tiếp mức TTL được chuyen đổi thành dữ liệu nối tiếp RS-232 bởi bộ điều khien đường dây U9B. Dữ liệu nối tiếp bay giờ được gửi tới bộ tạo Audio #1 qua đầu nối J2-18 đe xử lý.

Cách định dạng(format) cho xử lý thông tin qua U5B, U7A và U7B là tương tự như quá trình được sử dụng với U5A. Bộ thu đường dây U8A và bộ điều khien


Date : March 17, 2013 đường dây U9D xử lý dữ liệu đầu vào và đầu ra nối tiếp tới U5B cho bộ Monitor #1 VOR. Dữ liệu được nhận trên đầu nối J2-19 và được gửi ra trên đầu nối J2-20. Bộ thu đường dây U8D và bộ điều khiển đường dây U9A xử lý dữ liệu đầu vào và đầu ra nối tiếp tới U7A cho bộ tạo Audio #2. Dữ liệu được nhận trên đầu nối J2-21 và được gửi ra trên đầu nối J2-22. Bộ thu đường dây U8C và bộ điều khiển đường dây U9C xử lý dữ liệu đầu vào và đầu ra nối tiếp tới U7B cho bộ Monitor #2 VOR. Dữ liệu được nhận trên đầu nối J2-23 và được gửi ra trên đầu nối J2-24.

Thông tin với đầu cuối Video được giữ bởi U6A. Dữ liệu nối tiếp từ đầu cuối Video đưa vào đầu nối J2-16 và được xử lý thông qua bộ thu đường dây U10A để U6A nhận dữ liệu vào. U6

Model 1150 DVOR




sử dụng INT3 để thông báo cho bộ vi sử lý CPU rằng thông tin đang chờ để xử lý. U6 truyền dữ liệu được gửi tới bộ điều khiển đường dây U12A để đưa tới đầu cuối Video qua đầu nối J2-14.

U6A có khả năng cung cấp một tín hiệu dữ liệu đầu cuối sẵn sàng data terminal ready (DTR) qua đầu nối J1-15. Tín hiệu này không được sử dụng để hoàn thành quá trình xử lý thông tin cùng đầu cuối Video mà được cung cấp cho hệ thống VOR. Một giao thức bắt tay(handshake) dữ liệu nối tiếp xon/xoff được sử dụng để điều khiển dữ liệu sau. Đầu cuối Video sẽ gửi ký tự xoff để thông báo cho VOR dừng gửi các ký tự cho đến khi đầu cuối Video sẵn sàng. Điều này thường xuất hiện khi máy in tại chỗ được hoạt động.

SCC U4 được sử dụng để thông tin với các hệ thống DME (nếu được đặt cùng). Phần A điều khiển Transponder DME #1 (DME1) và phần B điều khiển Transponder DME #2 (DME2). VOR giám sát các tín hiệu trạng thái DME và hệ thống nào được nối ra Anten. VOR không thông tin nối tiếp với DME trừ khi bộ điều khiển chọn hoặc DME tại chỗ hoặc từ xa hoặc DME cố gắng quay số ra ngoài tới RMM. DME #1 nhận dữ liệu được sử dụng cho chuển đổi dữ liệu thông tin nối tiếp đưa vào đầu nối J2-7 và được chuyển đổi bởi bộ thu đường dây U11B thành các mức logic TTL và gửi tới đầu nhận dữ liệu của SCC U4A. Đầu vào trạng thái DME #1 chỉ được cung cấp thông tin trạng thái tới màn hình chính đưa vào đầu nối J2-8 và gửi qua SW1 phần 8 tới một đầu vào dữ liệu đặc biệt trên U4A. Khi vỉ mạch CPU điều khiển, bộ vi sử lý điều khiển tuần tự U4A cho dữ liệu trạng thái của DME #1. DME #2 nhận dữ liệu, đưa vào đầu nối J2-12, được chuyển đổi thành các mức logic TTL bởi bộ thu đường dây U11C. Trạng thái DME #2 đưa đầu nối J2-10 và gửi tới đầu vào điều khiển dữ liệu đặc biệt trên U4B. Trạng thái Antenna DME đưa vào đầu nối J2-9 và được gửi trực tiếp tới đầu vào điều khiển dữ liệu đặc biệt trên U4 A và U4B. Trạng thái logic của dữ liệu Antenna DME chỉ thị DME nào (#1 hoặc #2) được nối ra Anten DME.

Nếu PMDT được đăng nhập vào VOR, thông tin từ xa qua đầu vào Modem tới một DME vẫn có thể được duy trì. Vỉ mạch CPU sẽ xử lý cả hai liên lạc một cách độc lập. Do đó PMDT có thể thông tin với VOR trong khi PMDT từ xa đang thông tin với DME.




Model 1150 DVOR

Một tín hiệu điều khiển DCD bên ngoài có thể lấy trên đầu nối J2-4 sau đó đưa tới SW1 phần 7. Các đầu ra của SW1 phần 7 và 8 được nối với nhau. Khi hoạt động bình thường, SW1 phần 7 mở còn phần 8 được đóng.

Phần 1đến 6 của chuyển mạch SW1 cho phép người khai thác lựa chọn loại mức tín hiệu thông tin để sử dụng cùng Modem đơn hoặc Modem bên ngoài nếu được yêu cầu. Vỉ mạch Modem đơn VOR 1A9 thường dùng các mức TTL; do đó tiêu chuẩn cài đặt cho SW1 các phần 1 đến 6 là: các phần 2, 4, 6 được đặt đóng trong khi các phần 1, 3 và 5 được mở. Sự cung cấp được cho phép một Modem riêng, độc lập sử dụng các mức tín hiệu RS-232 để dùng cùng hệ thống VOR. Cho các mức tín hiệu RF-232, các phần từ 1 đến 6 của chuyển mạch SW1 được đặt như sau: Các phần 1, 3 và 5 được đặt đóng trong khi các phần 2, 4, 6 được mở. RS-232 nhận dữ liệu đưa vào đầu nối J2-9; TTL nhận dữ liệu đưa vào trên J1-2; RS-232 DCD đưa vào trên J1-10; TTL DCD đưa vào trên J1-1; TTL SPEED đưa vào J1-13. Tốc độ Modem ngoài phải là 1200 baud cho phần mềm RMS Version sớm hơn 3.0.

Dữ liệu RS-232 được chuyển đổi sang các mức TTL bởi các bộ thu đường dây U10B, C, D trước khi được cấp tới chuyển mạch SW1. Tín hiệu RS-232 đã chuyển đổi hoặc dữ liệu nối tiếp TLL được đưa tới U6B. Hai trong ba đầu ra của U6B được chia làm hai để cung cấp các mức TTL hoặc RS-232. TTL truyền dữ liệu được gửi tới đầu nối J1-3 và thông qua bộ điều khiển đường dây U12C để cung cấp một tín hiệu mức RS-232 tới đầu nối J1-11. Đầu ra tín hiệu DTR của U6B được đưa tới J1-4 như là tín hiệu DTR mức TTL và tới bộ điều khiển đường U12B cung cấp một mức tín hiệu RS-232 tại J1-12. Vỉ mạch Modem đơn yêu cầu một tín hiệu Reset. Đầu ra tín hiệu sẵn sàng gửi Ready to send(RST) của U6B được đưa tới bộ điều khiển đường dâyU13D và bộ thu đường dây U11A để cung cấp một tín hiệu Reset Modem tại Bus Backplane trên đầu nối P1-13C.p

2.3.2.13 Vỉ mạch tạo tín hiệu kiểm tra (Test Generator CCA 1A12)Xem hình 2-31và hình 11-34. Chức năng chính của bộ tạo tín hiệu kiểm tra là cung cấp

một tín hiệu chuẩn cho các bộ giám sát (monitor) DVOR khi đóng nguồn hoặc bất cứ khi nào được điều khiển bởi RMS CPU cho kiểm tra giám sát. Chức năng thứ hai là chức năng vận hành bảo dưỡng để cho phép các tín hiệu thử tới các bộ giám sát.

Lúc bật máy, bộ vi sử lý CPU tạo mảng tế bào logic (LCA) U1 hoạt động như một bộ đếm 16 bit, một bộ ghép kênh 15 đường, bộ thu phát dữ liệu 12 đường và đồng hồ. Logic mảng định trình (PAL) U5 hỗ trợ bộ vi sử lý CPU trong suốt quá trình xử lý định dạng của U1.

Sau khi các thông số bên trong của U1 được thiết lập, bộ vi sử lý tính toán các đặc tính của tín hiệu âm tần theo yêu cầu của dạng sóng VOR và lưu trữ mẫu dữ liệu kiểm tra này vào bộ nhớ RAM U6 và U7.






Model 1150 DVOR

U1 đưa ngay ra mã địa chỉ dữ liệu thay đổi. Mã này liên tục quét qua vị trí địa chỉ bộ nhớ U6 và U7, nơi lưu trữ mẫu tín hiệu kiếm tra. Mẫu tín hiệu kiếm tra DVOR được bộ giám sát DVOR sử dụng đế kiếm tra và chấn đoán tính thống nhất và xác thực. Bộ chuyến đổi số/tương tự U8 đổi các số hiệu mẫu tín hiệu kiếm thử dạng số tạo ra từ U6 và U7 thành tín hiệu tương tự đặc trưng cho tín hiệu bức xạ cao tần tách sóng thực tế và hiệu chỉnh từ thiết bị DVOR lý tưởng.

Đầu ra U8 đưa tới bộ khuếch đại U3. Đầu ra U3 đưa tới đầu vào U9. U9 là mạch lấy mẫu đế triệt các méo bậc thang do quá trình xử lý đổi từ số sang tương tự gây ra. U9 hoạt động theo tín hiệu đồng hồ của U1. Tín hiệu âm tần không nhiễu gửi tiếp đến bộ khuếch đại ^ đệm U4A và U4B.

U4A và U4B khuếch đại đệm tín hiệu trước khi đưa tới các bộ giám sát(Monitor CCA) DVOR #1 và #2 và cũng đưa tới vỉ mạch trạng thái(Facilities CCA). Tín hiệu này được đo ở điếm thử TP1 và dùng đế kiếm tra dự đoán và cô lập lỗi của các mạch giám sát DVOR và cô lập lỗi của bộ tạo tín hiệu kiếm tra.

2.3.2.13.1. Nguyên lý hoạt động chi tiết Vỉ mạch tạo tín hiệu kiểm tra (1A12).

Xem hình 11-22. Vỉ mạch Test Generator là một mạch độc lập thực hiện ba chức năng. Thứ nhất là cung cấp một tín hiệu chuấn tiêu chuấn tới các Monitor của DVOR khi bật nguồn hay khi được yêu cầu bởi Vỉ mạch CPU. Đế hoạt động như vậy, Test Generator được điều hành bằng phần mềm điều khiến đế luôn tạo ra một tín hiệu kiếm tra DVOR lý tưởng chúng có các đặc tính: tín hiệu 30% 30 Hz; tín hiệu 30% 9960Hz;^ chỉ số điều tần 16^ của tín hiệu 9960Hz, và một góc phương vị bằng với giá trị điếm giữa của hai điếm cảnh báo cao và thấp của góc phương vị.

11ÍO—Q9fi

Figure 2-31. Test Generator CCA, Block Diagram





Model 1150 DVOR

Test Generator sẽ đặt lại cấu hình để chuấn hoá từng Monitor riêng biệt. Khi bật nguồn, Monitor cảnh báo RMS rằng yêu cầu phải chuấn hoá. RMS tính toán và lưu lại dạng sóng. Tiếp theo RMS cảnh báo cho Monitor là dạng sóng đã sẵn sàng đe hiệu chuấn.

Chức năng thứ hai là đặt cấu hình bản thân nó cho việc cấp chứng chỉ giám sát. Trong chức năng này, Test Generator sẽ định hình chính nó đe tạo ra một tín hiệu kiem tra DVOR căn cứ theo các giá trị đã lập trình trong Monitor, Data, Cert. Cho một chứng chỉ kiem tra của một Monitor, Test Generotr xẽ thiết lập đầu tiên tất cả các giá trị của giới hạn thấp Low limit và sau đó sẽ cấu hình cho tất cả các giá trị của giới hạn cao High limit.

Chức năng cuối cùng là duy trì điều kiện hoạt động. Test Generator được cấu hình bằng các giá trị lập trình bên trong Monitor, Data, Test Data. Điều kiện này cho phép Test Generator sử dụng như là thiết bị kiem tra sẵn có(Built-in test equipment) bởi kỹ thuật viên bảo trì đe kiem tra hoạt động của Monitor

Y1 là bộ dao động 3.931260 MHZ dùng đe hoạt động Clock trong và các mạch đếm của U1. tụ C9 dùng đe điều chỉnh bộ thạch anh cho tần số danh định. Mạch Clock trong của U1 chia tần số dao động làm bốn. Chỉnh tụ C9 đe được tần số 983.040 ±0.04 KHz tại TP3.

Khi bật nguồn, vi sử lý CPU định hình LCA U1 đe làm các chức năng sau: bộ đếm 16 bit; bộ ghép kênh 15 đường; bộ thu phát 12 đường dữ liệu và bộ Clock. PAL U5 hỗ trợ vi sử lý CPU trong suốt quá trình sử lý cấu hình của U1. Các đường địa chỉ BA0, BA1, BA2 và BA6, đường chọn chip ngoại vi PCS3, đường dữ liệu/địa chỉ AD5-AD7, đọc (BRD) và ghi (BWK) được cấp tới đầu vào của U5. Trong quá trình đặt cấu hình, U5 đưa ra các tín hiệu tới U1, các tín hiệu này đi tới các đầu vào Reset, clock đặt cấu hình (CCLK), AD0, thực hiện/lập trình (Done/Program D/p).U1 hoạt động trong chế độ phụ thuộc(Slave) và chương trình hoàn thành với với dữ liệu nối tiếp đưa vào U1 trên đường AD0 chúng được cung cấp bởi U5. CCLK cung cấp tín hiệu clock tới U1 trong quá trình cấu hình. Đường D/ được giữ ở mức thấp cho phép U1 được lập trình. Khi lập trình xong xuôi, đường D/ lên mức High nó cho phép U1 hoạt động như là mệnh lệnh bởi chính thiết lập cấu hình của nó. Cách ly lỗi của Test Generator bao hàm một lệnh Reset tới U1, lập trình cho U1 và kiem tra trạng thá hoàn thành. Một mức DC không đổi được lập trình vào trong U6 và U7 và được kiem tra với các giao diện chuyen đổi A/D.

Sau khi các tham số bên trong của U1 đã thiết lập song, vi sử lý CPU tính toán yêu cầu các đặc tính tín hiệu Audio của hệ thống DVOR chính xác và lưu các thông tin đó như dữ liệu số vào RAM tĩnh U6 và U7. Vi sử lý CPU sử dụng Bus địa chỉ/dữ liệu đe thiết lập một từ 15-bit lên các đường địa chỉ từ A0 đến A14. Nó chọn lựa vị trí bộ nhớ đặc trưng trong U6 và U7 đe ghi. Tiếp theo, vi sử lý CPU điều khien dữ liệu đã số hoá cho một phần của dạng sóng lý tưởng DVOR chuấn lên Bus địa chỉ/dữ liệu. Từ 12-bit này đi qua phần thu phát của U1 và lên Bus dữ liệu 12-bit nối tới các cổng vào/ra của U6 và U7. Tiếp theo đó một lệnh được gửi tới đe ghi dữ liệu lên bộ nhớ địa chỉ. Quá trình này cứ tiếp tục cho đến khi toàn bộ dạng sóng đã số hoá được lưu vào U6 và U7. Mỗi lần được lập trình, Test Generator sẽ liên tục đưa ra tín hiệu kiem tra bởi vì clock bên trong của U1 liên tục lựa chọn các vị trí bộ nhớ địa chỉ của U6 và U7.

U1 đưa ra một mã dữ liệu thay đổi trên các đường địa chỉ A0-A14. Mã này liên tục quét thông qua các vị trí địa chỉ của U6 và U7 nơi bieu đồ kiem tra lý tưởng DVOR được lưu trữ. Đầu ra củaU7 cung cấp 8 bit thấp (B0-B7) của dữ liệu 12 bit từ, Nó được gửi đến DAC U8. Chỉ có các bit dữ liệu ra D0-D3 được sử dụng trong U6. Các bit này được đưa (nibble) lên đường dữ liệu B8-B11 và bao gồm bốn bit quan trọng nhất của từ 12 bit từ tới U8. Từ 12 bit từ này là dữ liệu dạng số của dạng sóng kiem tra DVOR nó đượcsử dụng bởi các Monitor cho toàn bộ, và chứng chỉ



Model 1150 DVOR

kiem tra và đe chuấn đoán bảo trì.DAC U8 chuyen đổi dữ liệu bieu đồ kiem tra 12-bit nhận từ U6 và U7 thành một tín hiệu

tương tự, tín hiệu này là the hiện của tín hiệu RF thực và chuấn được phát xạ tách từ một thiết bị DVOR lý tưởng.

Mạch tích hợp U2 là một nguồn +5V chuấn xác. Điện áp ra của U2 được đưa tới đầu vào VREF+ của U8 trong khi đầu vào VREF- được nối qua điện trở xuống đất. Chúng thiết lập một điện áp chuấn ổn định đe tạo ra dạng sóng tương tự.

Tín hiệu ra của U8 được đưa tới bộ khuyếch đại đảo tốc độ cao U3. Đáp ứng đầu ra nhanh cùng với tỷ lệ ổn định thời gian rất tốt khiến nó là lý tưởng đe dùng như một bộ khuyếch đại đầu ra chuyen đổi số sang tương tự lý tưởng.

U9 là một thiết bị mạch tích hợp sử dụng công cụ tụ-chuyen mạch chính xác. U9 được cài đặt đe thực hiện chức năng mạch lấy mẫu/giữ mẫu(sample/hold). Khi U8 chuyen từ mức đầu ra này sang mức đầu ra khác, có the có các xung nhiễu xuất hiện trong lúc chuyen đổi trạng thái. Nếu các xung này được cho phép tồn tại trong dạng sóng sẽ xuất hiện sự méo đặc trưng tần số cao. Việc loại bỏ méo bước này được thực hiện bằng cách lấy mẫu mức tín hiệu đầu ra của U3 sau khi đã cho phép U8 đủ thời gian đe chuyen mức và ổn định. Một clock 983.04 KHz từ U1 cấp tới đầu vào dao động của U9. U9 có các mạch chuyen mạch cân bằng chức năng bên trong, các mạch này được điều khien bởi bộ dao động bên trong. Trong quá trình chuyen đổi DAC, U9 loại bỏ C15 từ đầu ra của U3. Sau khi DAC đã hoàn tất việc thay đổi mức và ổn định tại mức đầu ra mới, U9 nối C15 vào đầu ra của U3 và cho phép C15 thay đổi tới mức điện áp mới. C15 tích hợp các điện áp đã lấy mẫu vào trong một dạng sóng phẳng đầu ra, sóng này không còn quan hệ với méo tần số cao. Quá trình sử lý tạo ra một dạng sóng tương tự đại diện trung thực hơn cho sóng số hoá được khôi phục. Tín hiệu Audio không nhiễu được đưa tiếp vào các bộ khuyếch đại U4A và U4B.

U4A và U4B khuyếch đại đệm tín hiệu đã được tạo ra qua C15 trước khi đưa nó sang các mạch khác. U4A gửi dạng sóng của Test Generator đến DVOR Monitor #1 và qua đầu nối J1-1. U4B gửi dạng sóng của Test Generator đến DVOR Monitor #2 qua đầu nối J1-3 và cũng đến Vỉ mạch Facilities qua đầu nối J1-5. Tín hiệu này


đo được tại TP1 và sử dụng cho các kiểm tra chuẩn đoán cách ly lỗi của các mạch Test Generator và VOR Monitor.

Test Generator còn được dùng như một thiết bị bảo dưỡng dưới sự điều khiển của người khai thác. Các tham số đặc trưng cho dạng sóng của Test Generstor có thể được người khai thác nhập vào qua màn hình đầu cuối. Vi sử lý CPU sẽ sử dụng những dữ liệu này và tính toán các giá trị cần thiết để tạo một dạng sóng kiểm tra mới. Tiếp theo vi sử lý CPU chiếm quyền điều khiển của U1 và dùng nó để lưu các thông tin số hoá của dạng sóng vào RAM tĩnh U6 và U7. Test Generator xẽ đưa ra một dạng sóng được cấu hình đúng theo các đặc điểm kỹ thuật kiểm tra của người khai thác.

Khi vỉ mạch Test Generator đang kiểm tra chuẩn đoán lỗi, vi sử lý CPU lập trình cho U6 và U7 vị trí các bộ nhớ do đó điện áp tương tự không đổi sẽ được tạo ra bởi U8 và nó được khuyếch đại bởi U3. Điện áp DC đã biết này được đưa tới vỉ mạch Facilities tại đó nó được sử lý trở lại một từ số hóa nó đọc bởi vi sử lý CPU. Vi sử lý so sánh từ này với giá trị đã lưu là chuẩn để xác định nếu vỉ mạch Test Generator hoạt động đúng chức năng.





Model 1150 DVOR

Điểm kiểm tra TP2 cung cấp xung đồng bộ cho Oscolloscope khi thực hiện sửa chữa hoặc bảo trì của vỉ mạch Monitor DVOR với tín hiệu Test Generator

Xem hình 2-36. Vỉ mạch Modem cung cấp khả năng liên lạc với các phương tiện giám sát bên ngoài thông qua một on-board dial-up modem. Vỉ mạch modem chuyên dụng nó cũng bao gồm những thông tin tới RSCU. Modem chuyên dụng này có the ngắt khi có modem ngoài, thực hiện thay đoi điều khiến bằng phần mềm. Modem này được đặt xẵn luôn luôn mở nguồn. Hai modem có thế hoạt động 9600 baud, 8 bit và không tương thích với V.32.

Tín hiệu đưa vào từ Backplane qua chân nối P1. U2 EPLD làm việc như là bộ thu phát Bus và giả mã I/O cho vỉ mạch. Chương trình của U2 EPLD là chương trình trong hệ thống ISP (in system programming) hoàn hảo nối theo đường nối J3. U2 EPLD điều khiến truy cập Bus tới Ulđiều khiến thông tin nối tiếp SCC ( Serial communications controller), điều khiến đọc/ghi(read/wite) của những mức TTL vào/ra (I/O) và cho phép modem trong hoặc ngoài.

EPLD U2 đệm địa chỉ, dữ liệu và điều khiến kết nối với SCC U1. SCC U1 điều khiến trong/ngoài và dial-up modem. Phần mềm làm thay đổi cả hai RX và DCD từ modem U3 hoặc RX và DCD từ modem ngoài thông qua U2 tới SCC_RX và SCC_DCD của U1. Các ngắt từ U1 là không đủ tới hai đưòng /INT1 hoặc /INT3 bởi JP1.

Tín hiệu modem dial-up, ngoài, trong vào/ra từ đầu nối J1. Tín hiệu RTS và TX của modem ngoài là chuyến đổi từ TTL sang mức RS232 trước khi đưa ra tín hiệu RX và DCD và là sự thay đổi từ RS232 sang mức TTL sau khi đưa và vỉ mạch.

Đầu nối J2 nối hai đầu vào I/O và Analog trên vỉ mạch. Tất cả tín hiệu này có thế dược sử dụng cho môi trường giám sát và điều khiến DME. Vào/ra (I/O) TTL được nối trực tiếp, đầu vào analog đưa tới chuyến đổi sang tín hiệu số (digital) trước khi nối tới U2.

2.3.2.15 Khối ghép^ nối RSCU (RSCU Interface Assembly 1A26) OptionalKhối ghép nối RSCU nối phương tiện VOR với đơn vị điều khiến trạng thái từ xa (RSCU:

2.3.2.14 Vï mach Modem (Modem CCA 1A9)

Figure2-32. Modem CCA (012101-1001), Block Diagram



Model 1150 DVOR

Remote Status Control Unit). Khối này cung cấp số liệu trạng thái và điều khiến từ RSCU. RSCU thường lắp đặt tại phòng giám sát thiết bị từ xa ví dụ như tháp điều khiến sân bay. Xem tài liệu hoạt động và bảo trì P/N 571138 - 0001(Operations and Maintenance Manual Part Number 571138-0001)


2.3.2.15.1 Vỉ mach ghép nối điều khiển RSCU(RSCU Control Interface CCA 012741 -1002) •Xem hình 2-33. Những tín hiệu trạng thái DVOR từ vỉ mạch Facilities, và bộ đếm nhị

phân, từ bộ mã hoá trạng thái/bộ phát định thời gốc được đưa tới mạch mã hoá/phát âm tần gồm mảng logic lập trình PAL (Programmable array logic) U14 và bộ tạo đa tần kép DTMF U13(Dual tone multi frequency).

Những tín hiệu trạng thái VOR đựoc mã hoá sang tín hiệu DTMF và đưa tới mạch sắp sếp đầu vào truy cập dữ liệu DAA(Data access arrangement) như là tín hiệu ra âm tần.

Mạch dao động 3.58MHz tạo ra tín hiệu định thời cho bộ mã hoá/phát âm tầnU13, U14 và bộ thu âm tần U7. Mạch dao động bao gồm bộ đảo U1D, U1E, U1F, R3, R19 và thạch anh Y1.

Mạch DAA là mạch khuyếch đại gồm các bộ khuyếch đại U12A, U12B và U12C và biến áp phối hợp trở kháng T1. Tín hiệu âm tần đầu ra được khuyếch đại và đệm ở mạch DAA sau đó gửi tới RSCU như là luồng dữ liệu được mã hoá âm tần. Luồng dữ liệu được mã hoá âm tần này từ RSCU đưa tới mạch DAA ở đó nó được khuyếch đại, đệm và đưa tới mạch thu âm tần như là tín hiệu vào âm tần.

Mạch thu âm tần gồm mạch thu DTMF U7 và bảng đấu dây TB1, TB2. U7 giải mã tín hiệu âm tần vào sang dữ liệu nhị phân 4 bit trước khi nó được đưa tới mạch giải mã. Jumper ở

Figure2-23. RSCU Control Interface CCA (012601), Block Diagram





Model 1150 DVOR

trên bảng đấu dây TB1, TB2 được sử dụng đe chọn độ nhạy đầu vào U7.Phần giải mã gồm các bộ giải mã U8, U11 và bộ đảo U 1A.U8 và U11 giải mã dữ liệu từ

U7 và tạo ra tín hiệu xoá hoặc chỉnh trước nó đi tới chức năng của mạchchốt/điều khiển. Chức năng chốt/điều khiển gồm flip-flop loại D U2 và U9, bộ điều khiển AND dương U3, U10 và các bảng đấu dây TB3, TB4 và TB7. Phần này chuyen các tín hiệu chỉnh trước hay soá sang tín hiệu trạng thái và đưa chúng tới vỉ mạch Facilities đe sử lý.

Table 0-1. CCA 012741 Tone Control to 1138 RCSU

Touchtone Digit output Row/Column Time Slot Description of input combinations

7(852,1209 Hz)

R3C11

ANT1 = 0 TX 1 into antenna

8(852,1336 Hz)

R3C2 1U15 QA=1

ANT1 = 1 TX 2 into antenna

D(941,1633 Hz)

R4C42

ALM = 0

1(697,1209 Hz)

R1C12

ALM = 1

6(770,1477 Hz)

R2C3 3U15QA,QB=1

NORM2=0 Defined by ANT1= 1 or both NORM1 or NORM2 =0

9(852,1477 Hz)

R3C3 3U15QA,QB=1

NORM2=1 Defined by ANT1 =0 with Either NORM1 or NORM2 = 1

2(697,1336 Hz)

R1C2 4

U15 QC=1

NORM1 = 0 Defined by ANT1=0 or both NORM1 or NORM2 = 0

5(770,1336 Hz)

R2C2 4

U15 QC=1

NORM1 = 1 Defined byANT1 = 1 AND both NORM1 ANDNORM2 = 1

Table 0-2. CCA 012741 Tone Controls from 1138

Touchtone Digit input Row/Column Time Slot Control from 1138 RSCU

1(697,1209 Hz)

R1C11

Turn on TX No 2 Preset U2A2(697,1336 Hz)

R1C21

Do not Turn on Tx 2 Clear U2A3(697,1477 Hz)

R1C30

Do not Turn on Tx 1 Clear U2B5(770,1336 Hz)

R2C2 3Do not Reset Preset U5A

6(770,1477 Hz)

R2C3 3Assert Reset Clear U5A

8(852,1336 Hz)

R3C2 4 Turn OFF both TX Preset U9B



Model 1150 DVOR

*

(941,1209 Hz)

R4C1 4

Do not Turn OFF both TX Clear U9BD(941,1633 Hz)

R4C40

Turn ON No 1 TX Preset U2B9(852,1477 Hz)

R3C38

End of transmission Prest U9A

2.3.2.15.4. Nguyên lý hoạt động chi tiết Vỉ mạch giao diện điều khiển RSCU (012741-0001).Xem tài liệu hoạt động và bảo trì số hiệu 571138-0001.Xem hình 11-7. Phần giao diện

RSCU cung cấp cho RSCU thông tin đã được mã hoá và chuyến đổi sang chỉ thị hình ảnh của trạng thái hoạt động hệ thống VOR.

Các bộ đảo U1E và U1F, điện trở R19, R3, tụ điện C26, và thạch anh Y1 cấu thành mạch dao động dịch pha, mạch này tạo tín hiệu xung nhịp 3.58 Mhz cho các bộ tạo DTMF U13 và thu DTMF U7 sử dụng. Tín hiệu này được đệm ở bộ đảo U1D trước khi đưa tới U13 và U7.

Bộ định thời U16 tạo tín hiệu 10Hz đưa đến đầu vào A của bộ đếm nhị phân 4 bit U15. Đầu vào B của U15 nối với đầu ra QA. Nó nối tầng các phần chia của U15 đế tạo độ dài đếm lớn nhất. U15 được kích hoạt bằng mức hoạt động LOW từ đầu ra QNOT của U9A. U9A là một đệm chức năng xử lý lệnh bit cuối cùng từ luồng dữ liệu 1138 RSCU yêu cầu Vỉ mạch giao diện VOR 012741 gửi các tín hiệu trạng thái trở lại RSCU 1138. Bởi vậy, chỉ sau khi được ra lệnh bởi RSCU từ xa thì U15 mới đưa ra một lần đếm. 1138 hoạt động như là phần chủ bởi nó gửi thông tin lệnh cho phép Vỉ mạch 012741 VOR trả lời.

Số đếm 4 bit từ U15 điều khiến chọn lựa các đầu vào trên PAL u14. Các đầu vào khác là đầu vào trạng thái của VOR. Tín hiệu ra QD của U15 cũng điều khiến đầu vào định thời của U9A. Bit này dùng đế Reset U9A khiến đầu ra QNOT lên mức HIGH. Và vơsi đầu vào Reset của U15 HIGH thì mọi đầu ra đều bị buộc ở mức LOW. Hiệu quả việc này là loại bỏ sự hoạt động của U15 và chuấn bị nó cho lệnh truyền tiếp theo từ RSCU.

PAL U14 chọn các tín hiệu #1 ANT, Alarm, #2 NORM và #1 NORM từ Vỉ mạch Facilities nhờ mã 4 bit từ U15. Những đầu vào không sử dụng được đế ỉơ mức HIGH nhờ điện trở R4. Mỗi bit trong sáu bit đầu vào trạng thái được U14 mã hoá đế tạo các tín hiệu dữ liệu hàng và cột thích hợp cho bộ tạo DYMF U13. Đầu vào của Antenna #2 tới U14 không được sử dụng.

Tám đầu vào của U13 được tổ chức thay cho bốn hàng và cột của một bàn phím mở rộng. Chọn lựa một tổ hợp hàng và cột duy nhất đế U13o tạo ra một âm DTMF duy nhất có liên hợp với tổ hợp đó. Tín hiệu DTMF từ U13 là tín hiệu ra âm tần được đưa đến bộ khuyếch đại U12B. Sử dụng chiết áp R10 đế điều chỉnh mức tín hiệu ra âm tần trước khi đưa tới U12B. Nên điều chỉnh R10 đế được mức tín hiệu Tone Out là 1Vpp trên đường điện thoại trong luồng dữ liệu khi mạch giao diện RSCU đang trả lời RSCU. Mức này tương đương xấp xỉ với -7dB tại 600 Ohm

Tai lieu DVOR1150 VietNam full Trang107 và nó dảm bảo tín hiệu điều khiển mạch mã hoá âm tần không bị méo sau khi khuy ếch đại.

U12B khuyếch đại tín hiệu ra âm tần với hệ số khuyếch đại xâp xỉ 1. Mạch chia điện áp R17 và R18 tạo lập một tham chuẩn xấp xỉ 3V tại đầu vào không đảo của U12B. Đầu ra của U12B đưa đến đầu vào đảo của U12A. Đầu vào không đảo của U12A cũng được đặt chuẩn với điện áp 3V lấy từ R17 và R18. Đầu ra của U12A đưa đến biến áp T1.

T1 là biến áp phối hợp trở kháng, nó phối hợp trở kháng ra của U12A với trở kháng 600 Ohm của đường dây điện thoại. Tín hiệu từ T1 gửi tới RSCU trên đường điện thoại “Tip and





Model 1150 DVOR

ring” hoặc trên cáp dữ liệu.Các tín hiệu âm tần DTMF từ RSCU vào trong giao diên qua đầu nối J1 và qua T1. Các

tín hiệu được đưa tiếp đến đầu vào đảo của bộ khuyếch đại U12C. U12C khuyếch đại tín hiệu với hệ số khuyếch đại khoảng 1,5. Đầu ra của U12C được ghép vào bộ thu DTMF bằngi tụ C3.

Tụ thông C1 lọc điện áp +5Vdc vào qua đầu nối P1-1C. Diode Zener VR1 và VR2 dùng để loại bỏ sốc áp trên đường điện thoại nếu quá 5,1V. Một cầu nối qua điểm J3 cho phép khối giao diện RSCU có nguồn +5Vdc từ Vỉ mạch backplane và J3 là phải có trong khi sử dụng DVOR.

U7 giảI mã tín hiệu DTMF ra dữ liệu nhị phân 4 bit, dữ liệu này được đưa vào các bộ giải mã u8 và U11. Tín hiệu ra xung của u7 dùng để kích hoạt U8 và U11. Xung sẽ lên mức logic HIGH sau khi một cặp âm tần hợp lệ được nhận biết và giảI mã ở đầu ra dữ liệu. Xung sữ được duy trì ở mức HIGH cho tới khi có tạm dừng hết tín hiệu hợp lệ hoặc khi đầu vào xoá bị kích lên mức HIGH. Mỗi khi bị xoá, xung sẽ không lên mức HIGH cho tới khi dò được một Tone hợp lệ mới.

Các cầu nối trên bảng kết nối TB1, TB2 được dùng để chọn độ nhạy cho đầu vào SIG IN của U7 tới lớn nhất là -38dBm.

Các bộ giảI mã U8 và U11 giảI mã 3 bit thấp trong 4 bit ra của U7 và tạo các tín hiệu đặt mức hoạt động thấp hay xoá, các tín hiệu này được đưa vào bộ đệm/khuyếch đại chức năng. Đầu ra D3 của U7 được nối tới đầu vào kích hoạt G2A của U8 và tới G2A của U11 qua bộ đảo U1A. Một mức LOW trên đường này khiến đầu vào G2A của U8 cũng LOW và U8 được kích hoạt. Bộ đảo U1A sẽ đảo mức LOW này thành mức HIGH ở đầu vào G2A của U11 để tắt U11. Tín hiệu xung ra của U7 được đứ tới các đầu vào G1 của U8 và U11. Bình thường xung cửa này ở mức HIGH và kích hoạt U8, U11. Nếu xung này ở mức LOW sẽ tắt U8, U11 khiến cho mọi đầu ra của chúng có mức logic HIGH.

Các flip-flop loại D U2A, U2B, U9A, U9B hoạt động tương tự vì vậy chỉ trình bày U2A. Các tín hiệu kích hoạt LOW từ bộ giảI mã U8 được đưa tới hoặc Preset (PR) hoặc clear (CL) của^ U2A. Nếu đầu vào PR của U2A có mức LOW thì đầu ra Q có mức HIGH. Nrếu đầu vào CL có mức LOW thì đầu ra NOT Q có mức logic LOW. Những tín hiệu này được đưa đến board TB4. Các cầu nối trên TB4 dùng để chọn đầu ra Q (kích hoạt HIGH) hay NOT Q (kích hoạt LOW) của U2A. Tín hiệu này ra ngoàI khối giao diện RSCU như là tín hiệu #2 ON qua đường J2-8.



Model 1150 DVOR

U9A dùng để khởi động lại bộ đệm nhị phân U15 và xoá bộ thu DTMF U7. Mỗi khi mức logic LOW đưa tới đầu vào PR của U9A thì theo qui định đầu ra Q có mức HIGH và NOT Q có mức LOW. Đầu Q HIGH sẽ gửi một xung xoá đến bộ thu DTMF U7 buộc đầu ra STROPE của nó có mức LOW. Nó đảm bảo U7 sẽ không giải mã các Tone của giao diện RSCU đang được gửi đến RSCU. Đầu NOT Q LOW được đưa đến đầu vào R0(2) của bộ đếm nhị phân U15 và kích hoạt U15. Đầu vào xoá của U9A bị ảnh hưởng của việc chuyển từ LOW sang HIGH của đầu ra QD U15. Khi điều này xảy ra, đầu vào D của U9A LOW sẽ đặt đầu ra Q về LOW và NOT Q sang HIGH. Nó cho phép U7 sẵn sàng giải mã dãy Tone tiếp theo từ RSCU đồng thoời ngừng và khởi động lại U15.

Các linh kiện C2, R2, TB5, TB6, U1C, U4A, U4B, U5, U6, U12D không dùng trong hệ thống VOR.

2.3.2.16 Vỉ mạch nguồn điện áp thấp (Low Voltage Power Supply CCA 1A14/1A15/1A16 flgure2-34)

Nhìn hình 2-34.VỈ mạch cung cấp nguồn điện áp thấp (LVPS)1A14, 1A15, 1A16 cung cấp nguồn ±12 Vdc và +5 Vdc.

Nguồn 28 Vdc cấp cho mạch bảo vệ xung nhọn VR1, L1. Từ VR1, nguồn 28 Vdc đưa tới đầu vào 2 modul đổi DC/DC PS 1 và PS2. PS2 đổi nguồn 28 Vdc thành nguồn ±12 Vdc. PS1 đổi nguồn 28 Vdc thành nguồn +5Vdc. Các bộ chuyển đổi DC/DC này là các bộ chuyển đổi nguồn dung(Highly Regulated Switching) yêu cầu không điều chỉnh, liên kết hay các tải cho hoạt động riêng rẽ.

11 5 0 - Û 5 9

Figure 2-34. Low Voltage Power Supply CCA, Block Diagram

2.3.2.18 Khối đèn báo mặt máy (Display Status Assembly 1A1/1A2 figure2-35) Khối đèn báo mặt máy nằm ở đỉnh trước cabin điện tử và gồm 2 bảng mạch hiếu thị cấp trạng thái nhìn được cho các bộ giám sát VOR.2.3.2.18.1 Vỉ mạch hiển thị (Display CCA)

Nhìn hình 2-35 Vỉ mạch hien thị gồm mạch xử lý tín hiệu trạng thái giám sát từ vỉ mạch trạng thái (Facilities CCA). Mạch hien thị gồm 3 diode LED màu và 3 transistor điều khien LED.





Model 1150 DVOR

Ba trạng thái hien thị là: "bình thường - NORM" cho trạng thái hoàn toàn bình thường, "cảnh báo - ALARM" cho trạng thái lỗi và "bỏ qua - BYPASS" khi các bộ giám sát đặt ở trạng thái cấm tắt. Các tín hiệu điều khien transistor trực tiếp bởi bộ vi sử lý trên vỉ mạch CPU và được xử lý qua vỉ mạch trạng thái.

Bình thường NORM, ALARM và BYPASS được tập trung ở hệ thống A và B. Hệ thống A hien thị trạng thái do bộ giám sát 1A8 phát hiện. Hệ thống B hien thị trạng thái do bộ 1A24 phát hiện. Mỗi bộ giám sát kiem tra máy phát ra ngoài không gian. Chỉ báo bình thường ổn định trên hệ thống A cho thấy máy phát 1 đang phát xạ ra anten. Tương tự trên hệ thống B cho thấy máy phát 2 đang phản xạ ra anten. Các đèn Normal phát sáng nhấp nháy cho thấy máy phát ở chế độ dự phòng nóng.

Khi bộ giám sát VOR hoạt động thích hợp, tín hiệu điều khien từ vỉ mạch trạng thái đưa tới transistor chuyen mạch Q1. Tín hiệu này cho phép Q1 hoạt động mở LED CR1 ở trạng thái "NORM". CR1 là LED màu xanh Green dùng đe cho biết tình trạng bình thường.

Khi phát hiện trạng thái lỗi bởi RMS CPU CCA, tín hiệu điều khien từ vỉ mạch trạng thái đưa tới transistor chuyen mạch Q2. Tín hiệu này cho phép Q2 hoạt động mở LED CR2 ở trạng thái "ALARM". CR2 là LED màu đỏ dùng đe cho biết tình trạng cảnh báo.

Khi các mạch giám sát VOR đặt trong chế độ bỏ qua cho bảo trì hệ thông hoặc kiem tra tín hiệu điều khien từ vỉ mạch trạng thái cấp tới transistor chuyen mạch Q3. Tín hiệu này cho phép Q3 hoạt động mở LED CR3 ở trạng thái "BYPASS". CR3 là LED màu vàng dùng đe cho biết tình trạng bỏ qua.




Model 1150 DVOR

Khi các mạch giám sát VOR đặt trong chế độ bỏ qua cho bảo trì hệ thông hoặc kiếm tra tín hiệu điều khiến từ vỉ mạch trạng thái cấp tới transistor chuyển mạch Q3. Tín hiệu này cho phép Q3 hoạt động mở LED CR3 ở trạng thái "BYPASS". CR3 là LED màu vàng dùng đế cho biết tình trạng bỏ qua.

2.3.2.20 Khối tách sóng trường (Field Detector Assembly 2A6A1/2A6A2 figure2-37)Khối tách sóng trường tách các tín hiệu bức xạ VOR được thu bởi anten giám sát trường.

Bộ tách sóng trường được thiết kế dùng cho hệ thống DVOR hoặc CVOR.

2.3.2.20.1 Vỉ mạch tách sóng trường (Field Detector CCA)Nhìn hình 2- 37 tín hiệu cao tần từ anten giám sát trường đưa vào khối tách sóng trường và

đưa tới bộ suy giảm AT1. AT1 cung cấp giá trị trung bình để điều chỉnh mức vào cao tần trong khối. Nó được điều chỉnh để cung cấp cao tần đầy đủ điều khiển mạch tách sóng theo yêu cầu tách ra mức tín hiệu mà không tạo ra bất kỳ méo hoặc cắt nào của tín hiệu.

Từ AT1, tín hiệu cao tần đưa tới mạch chọn cầu nhảy CVOR/DVOR. Các cầu nhảy đặt trong hệ thống DVOR và tín hiệu tách sóng được dẫn tới mạch tiền khuếch đại gồm U1 và U2.

U1 và U2 là mạch khuếch đại cao tần dùng để khuếch đại tín hiệu cao tần trước khi mạch tách sóng hiện tại xử lý. Tín hiệu từ U1 và U2 được đưa tới biến áp phối hợp trở kháng T1.

T1 phối hợp trở kháng ra của U2 với mạch tách sóng đường bao. Đầu ra mạch tách sóng đường bao được đưa tiếp tới mạch khuếch đại đệm gồm U3A và U3B.

U3A và U3B khuếch đại đệm tín hiệu ra mạch tách sóng đường bao. Đầu ra U3B tạo bởi chiết áp R14. R14 chỉnh mức điện áp trung bình 1 chiều là 2,5V. Tín hiệu ra tách sóng gửi tới cả 2 mạch giám sát VOR.

115D-OB7

Figure 2-35. Display CCA, Block Diagram

Figure 2-37. Field Detector CCA, Block Diagram





Model 1150 DVOR

Tai lieu DVOR1150 VietNam full Trang112

2.3.2.20.2. Nguyên lý hoạt động chi tiết Vỉ mạch tách sóng trường (A1).Xem hình 11-34. Tín hiệu RF vào khối tách sóng trường từ Antenna giám sát trường qua

đường cầu nối RF J1. J1 nối trực tiếp đến Vỉ mạch tách sóng trường. Một ống chân không dẫn giữa đường RF đầu vào và card mạch và đất khung (chassis Ground) để ngăn chặn các điện áp sốc cảm ứng từ các nguồn sáng hay nhiễu điện từ gần đó làm thiệt hại đến Vỉ mạch tách sóng trường.

Bộ suy hao AT1 cho phép điều chỉnh mức RF vào mạch khuyếch đại đặt trên vỉ mạch. Nó được điều chỉnh để cấp RF đủ cho mạch tách sóng có mức tín hiệu ra yêu cầu mà không tạo bất cứ méo hay cắt nào của tín hiệu. Nó cũng được chỉnh để tạo tín hiệu kích nhỏ nhất cần thiết để cung cấp mức tín hiệu ra Audio theo yêu cầu.

Khối tách trường dùng được trong cả hai CVOR và DVOR. DVOR lắp đặt ANT giám sát trường khoảng 350 feet từ Antenna phát để làm giảm sự mất tín hiệu và có một mức đầu vào RF thấp hơn tới giám sát trường.

Trong DVOR, tín hiệu suy hao từ AT1 được nối qua các Jumper E1-E2, E6- E5 qua một bộ khuyếch đại RF gồm có U1 và U2. Bộ khuyếch đại này có hệ số khuyếch đại đủ lớn để bù mất mát đường truyền.

Sau khuyếch đại, tín hiệu được đưa đến biến áp T-1, nó chuyển mức trở kháng lên 200 Omh. Điều đó cho phép tăng mức trở kháng và tạo điện áp đầu vào lớn hơn cho bộ tách sóng đường bao CR1.

CR1 là bộ tách sóng đường bao đã bù nhiệt được phân cực thuận nhỏ bởi điện áp rơi qua CR2. Điều này có hai tác dụng mong muốn:

a. Ngưỡng mở của bộ tách sóng (khoảng 0,5V) là hủy bỏ nó tạo ra méo tín hiệu Audio là rất thấp.

b. Sự thay đổi mức ngưỡng mở do nhiệt độ (khoảng -1,5mV trên 1 độ C) cũng bị loại bỏ, bởi vì CR2 và CR1 là cùng loại và ngưỡng mở sẽ kéo dài trên dải nhiệt rộng.

Tín hiệu ra của CR1 được lọc (bởi C8, L3 và C9) để loại bỏ đi phần RF rồi cấp đến đầu vào không đảo của bộ đệm có hệ số đồng nhất U3A. Từ U3A, tín hiệu RF tách được sẽ được nối tới đầu ra bộ khuyếch đại U3B.

U3B có hai sự điều chỉnh. R1 dùng để cộng một dòng điện bù DC bên trong đầu vào không đảo với mục đích loại bỏ tất cả lượng bù DC còn dư do thiên áp bù nhiệt cấp tới CR1 mà nó sẽ xuất hiện trên đầu ra của U3A. R14 dùng để thiết lập khuyếch đại của U3B do đó mức DC đạt được là +2,5V (tương ứng với mức sóng mang máy phát).Tín hiệu Audio đã tách sóng được gửi tới cả hai vỉ mạch Monitor.

2.3.2.21 Vỉ mạch giám sát (Monitor CCA 1A8/1A24)Xem hình 2-38.Vỉ mạch giám sát là đơn vị độc lập để giám sát và phân tích tín hiệu phát

xạ từ trạm DVOR và tạo tín hiệu trạng thái cảnh báo nếu DVOR không hoạt động trong giới hạn cho phép.

Các bộ giám sát DVOR hoạt động kép (song hành) với cả hai bộ giám sát cùng kiểm tra tín hiệu từ bộ tách sóng trường. Bộ giám sát trường DVOR bình thường nối với một anten cùng một bộ chia tín hiệu RF đầu ra và đưa vào hai bộ tách trong tủ Commutator.

Vỉ mạch giám sát có 2 đầu vào tách sóng trường cho hai bộ tách sóng. Bộ tách sóng dùng theo lựa chọn của màn hình cấu hình RMS đe cho phép linh hoạt và có the kiểm tra.

Bộ giám sát có thể ở chế độ BYPASS (bỏ qua) để cho phép kiểm tra toàn bộ các đầu cuối



Model 1150 DVOR

tại trỗ hoặc từ xa cho đến bộ vi xử lý RMS.Chỉ có một trong hai bộ giám sát có thể là “bộ giám sát điều khiển” thực hiện chức năng

điều khiển. Bộ giám sát điều khiển các rơle chuyển đổi và cung cấp đầu ra âm tần ra giắc cắm headphone và đường đầu cuối điện thoại. Điều khiển bộ giám sát được đặt tự động bởi RMS. Giám sát kết hợp khi mở máy phát được chọn từ điều khiển giám sát.

Một tín hiệu kiểm tra 30 Hz được đưa vào các bộ lọc thông dải 30 Hz. Góc pha của tín hiệu được đo và lưu lại như tín hiệu chuấn. Cứ 2 phút một tín hiệu 30 Hz lại được đưa vào đo góc pha của tín hiệu. Nếu pha qua bộ lọc thông dải bị dịch thì một giá trị chuấn sẽ được tính toán để hiệu chỉnh giá trị đo góc phương vị.Việc sử lý được gọi là kiểm tra bên trong

Thông tin với RMS được thực hiện nối tiếp ^ dùng tốc độ 19200 baud. RMS gửi yêu Cầu thông tin trạng thái mỗi giây một lần và gửi thông tin thiết lập như các giới hạn khi kỹ thuật viên thay đổi.

Sự điều khiển rơle được thực hiện chỉ bằng bộ giám sát điều khiển đảm nhiệm và khi bộ vi sử lý RMS trực tiếp điều khiển.

Việc đo tần số được thực hiện bởi bộ giám sát trên tín hiệu tổng hợp từ bộ tách sóng đã được chọn. Tín hiệu cao tần phát ra chỉ đo từ máy phát kết hợp.

Bộ giám sát A đo các tần số sóng mang(Carier), biên trên(Upper) và biên dưới(Lower) từ máy phát kết hợp A. Tương tự bộ giám sát B đo các tần số sóng mang, biên trên và biên dưới từ máy phát kết hợp B.






Model 1150 DVOR

Xem hình 11-44. Vi sử lý U9 hoạt động với tần số đồng hồ 12MHz được cung cấp bởi thạch anh Yl. U1 đưa ra tần số clock 6MHz nó được cung cấp tới bộ chia bao gồm U22A, U22B và U24. U9 cũng có đầu ra tín hiệu 3MHz clock cung cấp tới bộ chia U42A và U42B.

U8 là PAL cung cấp các tín hiệu chọn chip tới NVRAM U2, RAM U10, và các bộ định thời(Tz'mes) U11, U14. U8 cũng cung cấp tín hiệu clock tới flip-flop chốt U13 và phần những đầu vào mở cho DAC U35 (Xem hình 11-48).

Chương trình phần mềm của bộ giám sát được lưu trữ trong FROM Ul. U9 dùng RAM U10 làm nơi lưu trữ dữ liệu tạm thời và tất cả các thông số hoạt động của giám sát VOR. NVRAM U2 được sử dụng để lưu trữ tất cả hắng số Offset(hiệu chuẩn) và giới hạn cảnh báo.

U9 chịu trách nhiệm thiết lập trạng thái của các rơle antena chốt chuyển đổi cáp đồng trục. Nó đưa ra tín hiệu chốt rơle tín hiệu này đi đến chuyển mạch chốt

SIGNALSl l50- l l l

Figure 2-38. Monitor CCA, Block Diagram (sheet 1)



Model 1150 DVOR

rơle cuộn dây bao gồm bộ khuyếch đại U4B và transistot Q4. Mạch khuyếch đại tín hiệu chốt và cấp tới rơle chốt cáp đồng trục chọn máy phát A. U9 cũng đưa ra tín hiệu nhả rơle tới chuyển mạch rơle chon máy phát B. Mạch chuyển mạch nhả rơle này bao gồm khuyếch đại U4A và transitor Q5. Nó khuyếch đại tín hiệu nhả rơle cấp tới chốt rơle chuyển mạch cáp đồng trục.

U11 và U14 tạo thành mạch định thời ba phần kép(dual triple timer) nó sử dụng để tạo ra các cổng chính xác(precision gate) và tín hiệu clock chúng được cung cấp tới các mạch khác nhau trong vỉ mạch giám sát(monitor CCA). Thạch anh dao động Y2 cung cấp clock đầu vào 2MHz cho mạch này. Tín hiệu 2MHz được đoi thành xung cổng 10 giây nó được sủ dụng để thiết lâp khoảng đếm cho U14. 6MHz clock từ U9 được đổi ra 599.995KHz và 428.539 KHz chúng được sử dụng cho bộ lọc thông dải U28 như là các tần số cắt đầu cao và đầu thấp, tương ứng 9960 CH và 9960^ CL.

Các tần số từ vài vị trí trong và ngoài vỉ mạch (on - board and off - board) được gửi tới các đầu vào của bộ ghép kênh U21 (hình11-45). Một mã ba bit từ U12 sử dụng để chuyển tần số nào xẽ qua U21 tới đếm bởi U14.

Clock 6MHz từ U9 cấp tới một mạch chia gồm bộ đếm nhị phân (binary counter) U22A, U22B và U23. Mạch này chia 6MHz clock đầu ra là 1,5Mhz clock gửi đến bộ lọc thông dải thoại(voice)U25 và trở lại U9. Nó cũng tạo ra tín hiệu 10KHz clock có tên IDENTCLK để điều khiển đầu vào clock của bộ lọc thông dải nhận dạng U26.

Bộ chia U42 A và B tạo thành một mạch chia được sử dụng bởi vi sử lý U9 để đổi tín hiệu 3KHz ra tín hiệu chính xác 30Hz sử dụng để kiểm tra các mạch lọc tần số 30Hz AM và 30Hz FM.

Xem hình 2-39 và hình 11-45. U16 và U18 là bộ ghép kênh vi sai(Quad input differential multiplexers) chúng có tách tín hiệu RF từ bộ tách trường và tín hiệu phát kiểm tra(test generator) được đưa tới đầu vào của chúng. U20 cũng là bộ ghép kênh( giống U18) có công suất phát và công xuất phản xạ của Sideband 1 và Sideband 2 là điện áp tương tự một chiều DC cấp tới đầu vào của nó.

Đầu ra của U16 và U18 được đệm bởi bộ khuyếch đại U15A,U15B và U15D. Đầu ra của mạch này là tổng hợp AC và DC của tín hiệu RF đã tách. Một phần của tín hiệu tổng hợp được cấp tới mạch lọc thông thấp bao gồm C103 và R103. Mạch lọc loại bỏ tất cả sự biến thiên AC trong tín hiệu. Điện áp DC còn lại được đệm bởi U7 và cấp cho U9 để phân tích.

Bộ giải mã U24 được U9 sử dụng để cung cấp mã địa chỉ nó xẽ kích hoạt một trong bốn đầu vào của U16 và U18.

Tai lieu DVOR1150 VietNamfull Trang 116MONITOR INPUT 5PLPCT

PI OLD DPT 1

FIELD DOT 2

TP3T GEN GND

CHK

s B1 FWD/REFLD- SBL FWD/REFLC' Figure2-39. Monitor CCA, Block Diagram (sheet 2)



Model 1150 DVOR

Xem hình 2-40 và hình 11-46. Một phần của tín hiệu tổng hợp được cấp tới mạch lọc thông dải thoại(Voice)U25. U25 cũng có tín hiệu 1,5MHz cấp tới. Đầu ra của U25 là tín hiệu thoại 300 - 3000Hz nó đựoc cấp tới hai mạch. Tín hiệu thoại 300 -3000Hz quay trở lại phần khuyếch đại U25 cùng với điện áp phân cực DC cung cấp bởi chuyển mạch Q8 và Q9. Nếu Giám sát là giám sát điều khiến, một điện áp kích hoạt LOW gửi tới Q8 & Q9. Mức LOW này làm LED CR1 dẫn và định thiên DC về không(bias goes to zero). Định thiên không cho phép bộ khuyếch đại của U25 làm việc tín hiệu âm tần được gửi tới khối Jack 1A38. Nếu giám sát không là giám sát điều khiến, Q8 tắt làm tắt CR1 cho phép Q9 cung cấp định thiên âm trên đầu vào bộ khuyếch đại âm tần và tắt luôn đầu ra trên khối Jack. Điều này đảm bảo chỉ có một giám sát điều khiến mới có thế gửi âm tần đến khối Jack.

Phần thứ hai sử lý tín hiệu thoại 300 - 3000Hz là mạch nhận dạng.Bộ lọc sử dụng ở chế độ hoạt động yêu cầu tần số clock gấp 100 lần tần số dải thông mong muốn. Tín hiệu IDENTCLK từ U22 sử dụng là clock cho U26. Đầu ra của U26 là tín hiệu nhận dạng trung tâm 1020Hz.

Tín hiệu nhận dạng được chia đôi giữa một mạch tách điều chế đỉnh nhận dạng và mạch dò điếm cắt không. Mạch tách đỉnh điều chế nhận dạng gồm U27C, U27D và diode CR9. Nó chỉnh lưu tần số nhận dạng và lọc nó đế loại bỏ gợn sóng 1020Hz còn lại trên điện áp DC. Điện áp này tiếp theo được đệm bởi U31C và cấp tới U9. U9 sử dụng nó đế tính toán phần trăm điều chế của tần số nhận dạng.

Bộ khuyếch đại U32B và U30B hoạt động như là mạch tách dò điếm cắt không. Đầu ra của mạch tách dò điếm cắt không là xung 1020Hz mỗi khi có tín hiệu nhận dạng 1020Hz đi qua điếm cắt không của nó.






Model 1150 DVOR

Xem hình 2-41 và hình11-47.Tín hiệu tổng hợp cũng đưa tới mạch 9960Hz(10KHz). Tín hiệu này được cấp tới bộ đệm U32A trước khi cấp tới bộ lọc thông dải 9960Hz U28.

U28 yêu cầu một tần số clock lớn hơn gấp 50 lần tần số cắt trên và cắt dưới của bộ lọc

băng thông. Tín hiệu này là 996OCH và 9960CL. Tần số clock đặt ở mức cắt cao xấp xỉ 12000Hz và ở mức cắt thấp xấp xỉ 8571Hz. Đầu ra mạch lọc từ U28 cấp tới mạch tách sóng đỉnh điều chế 9960Hz và mạch giới hạn mức 9960Hz.

VOICE300-3000 Hz BAND PASS

- TO U9

Figure 2-40. Monitor CCA, Block Diagram (sheet 3)

1150-115

Trang 118

Model 1150 DVOR




To U2i 99eoHz

Figure2-41. Monitor CCA, Block Diagram (sheet 4)

Mạch tách sóng đỉnh điều chế 9960Hz bao gồm U29C, U29D và diode CR10. Nó chỉnh lưu và lọc tín hiệu. Biến trở R43 điều chỉnh đảm bảo đỉnh của bộ chỉnh lưu là xung vuông bằng nhau. Mạch lọc loại bỏ gợn sóng 9960Hz còn dư và cung cấp một điện áp DC thuần tuý nó mô tả mức phần trăm điều chế của tín hiệu 9960Hz. Điện áp DC được đệm bởi U31D và cấp tới U9. Tín hiệu này được U9 sử dụng để tính toán mức phần trăm điều chế của tín hiệu 9960Hz.

Đầu ra U29C cung cấp tới mạch mức giám sát(Notch Monitor) bao gồm R86, R89, U44, CR18 và CR19. Mạch Notch Monitor cung cấp tín hiệu bao hàm điều chế Sideband DVOR tới bộ vi sử lý U9. Tín hiệu này là mẫu ở 48 thời điểm khác nhau khi phát xạ ra các antena riêng rẽ. Khi các antena không phát xạ đúng mức của tín hiệu xẽ được thay đổi ở tại thởi điểmkhi antena đó phát xạ. R86 và R89 cung cấp điện áp chia trước khi đưa vào mạch lọc U44. Một clock 200Hz đặt cắt tần số cho mạch lọc thông thấp bậc 6th tại 4000Hz. Mạch lọc thông thấp loại bỏ thành phần 9960Hz nhưng cho phép tần số điều chế của 720 và 1440Hz qua. U29B khuyếch đại đệm tín hiệu. CR18 và CR19 giới hạn dải điện áp mức tới U9.

Một phần đầu ra của U28 cấp tới mạch giới hạn 9960. Mạch này bao gồm diode CR34, CR35 và bộ khuyếch đại U32C. Nó tạo ra tín hiệu 9960Hz xung vuông

và cấp tới mạch tách dò điểm cắt O U32D. Đầu ra của U32D cấp tới mạch tách sóng âm tần bao gồm^ U3OA và CR28, tụ C29. Mạch này dùng để tách 3OHz FM ra khỏi độ lệch từ tần số(1OKHz). Một đầu ra của U3O cấp tới bộ ghép kênh U21. Đầu ra của C29 tới bộ đệm U7A. U7A khuyếch đại đệm tín hiệu và cấp tới mạch lọc 3OHz FM.

Model 1150 DVOR




Xem hình 2-42 và hìnhll-48. Tín hiệu tổng hợp được cấp tới chuyển mạch tương tự U43A và tín hiệu kiểm tra 3OHz được cấp tới U43C. Một tín hiệu điều khiển từ U9 xác định tín hiệu nào được cấp tới mạng lọc HIGH-Q 30Hz. Mạng lọc HIGH-Q 30Hz bao gồm U31B và mạch lọc thông dải(bandpass filter)U40 và U41. Mạng lọc HIGH-Q 30Hz loại bỏ tất cả thành phần tần số cao còn dư ra khỏi tín hiệu. Từ mạng lọc HIGH-Q tín hiệu được cấp tới mạch lọc thông thấp bao gồm R97 -T- R99 và C3S -T- C4O. Đầu ra của mạng lọc là tín hiệu 3OHz.

Tín hiệu 3OHz AM được khuyếch đại bởi U39C. Đầu ra của U39C cấp tới DAC U35A tại đây nó được sử dụng như là điện áp chuẩn. Đầu ra của U35A được khuyếch đại bởi U39D và đầu ra cả 39C được cấp tới 2 mạch. Một mạch chỉnh lưu nửa sóng gồm R62 và R63 và diode hạn mức CR24, CR25. Một mạch khác là mạch tách dò điểm cắt O U27. Mạch chỉnh lưu nửa sóng đổi tín hiệu 3OHz cả sóng sang tín hiệu nửa sóng tín hiệu này được phân tích bởi U9 để xác định phần trăm điềuchế.

U27A đổi tín hiệu 3OHz AM thành sóng vuông chính xác trạng thái thay đổi khi dạng sóng 3OHz cắt qua điểm O chuẩn. Tín hiệu này là tín hiệu gửi tới đầu vào của bộ ghép kênh đếm tần số U21 để nó có thể được đếm bởi bộ định thời U14 và kết quả được cấp tới U9. Tín hiệu cắt điểm 3OHz cũng là tín hiệu được U9 sử dụng để tính phương vị VOR từ tín hiệu tổng hợp.

Tín hiệu sóng vuông kiểm tra 3OHz cấp tới đầu vào của chuyển mạch tương tự U43C và U43D. Khi U9 thực hiện kiểm tra mạch 3OHz, U43C và U43D cấp một tín hiệu 3OHz tới mạch 3OHz AM và 30Hz FM. ở chế độ hoạt động bình thường , chuyển mạch tương tự trong trạng thái “open”.

Xem hìnhll-49. Tín hiệu 3OHz FM đã cấp tới chuyển mạch tương tự U43B. U43B được điều khiển bởi U9 nó xác định U43A xẽ cho phép tín hiệu 3OHz FM qua hoặc không. Tín hiệu 3OHz FM hoặc tín hiệu 3OHz kiểm tra là tín hiệu được cấp tới mạng lọc HIGH-Q 30Hz bao gồm bộ khuyếch đại U7B và bộ lọc thông dải 30Hz U37, U3S. Mạng lọc loại bỏ tất cả thành phần tần số cao còn dư trong tín hiệu. Đầu ra của mạng lọc HIGH-Q cấp tới mạch lọc thông thấp bao gồm R5, R6, R35 và tụ C112 ^ C114. Đầu ra của mạch lọc thông thấp^ cấp tới bộ khuyếch đại U39B. Đầu ra của U39B được sử dụng như là điện áp chuẩn cho DAC U35B. Đầu ra của U35B cấp tới mạch khuyếch đại U39A.

Đầu ra của U35B là mạch khuếch đại U39A và cấp tới hai mạch. Một mạch chỉnh lưu nửa sóng gồm R8, R4O và diode hạn mức CR25 và CR27. Một mạch khác là mạch tách điểm cắt O U29A. Mạch chỉnh lưu nửa sóng đổi tín hiệu 3OHz cả sóng thành tín hiệu 3OHz nửa sóng nó được phân tích bởi U9 để xác định phần trăm điều chế.



Model 1150 DVOR

U29A đổi tín hiệu 30Hz AM thành sóng vuông chính xác trạng thái thay đổi khi dạng sóng 30Hz cắt qua điếm 0 chuấn. Tín hiệu này là tín hiệu gửi tới đầu vào của bộ ghép kênh đếm tần số U21 đế nó có thế được đếm bởi bộ định thời U14 và kết quả được cấp tới U9. Tín hiệu cắt điếm 30Hz cũng là tín hiệu được U9 sử dụng đế tính phương vị VOR từ tín hiệu tổng hợp.


Chú ý : Sóng mang phụ 9960Hz thực sự là tần số 10KHz có thể biến động với đọ lệch trong khoảng ±454Hz đến ± 497Hz, phụ thuộc vào tần số làm việc của đài. Để đơn giản trong khi trình bày về sơ đồ chi tiết, giá trị tiêu chuẩn được dùng là 9960 ± 480Hz.

2.3.2.21.1. Nguyên lý hoạt động chi tiết Vỉ mạch Monitor (1A8, 1A24).

Xem hình 11-18 (trang 1). Vỉ mạch Monitor là một đơn vị độc lập được thiết kế để giám sát

■ 3 0 H z A M F I LT E R C I RC U I T

3 0 H z F M F I LT E R C I R C U I T

Figure 2-42. Monitor CCA, Block Diagram (sheet 5) (Current Version)





Model 1150 DVOR

và phân tích tín hiệu đã phát xạ của VOR và khởi tạo các tín hiệu trạng thái cảnh báo nếu VOR không hoạt động trong một giới hạn xác định.

Monitor phân tích một trong vài tín hiệu Audio đưa tới cho nó. Nó có thể chọn tín hiệu từ bộ tách trường 1 hoặc 2, hoặc tín hiệu phát kiểm tra.

Monitor chọn lựa tín hiệu Audio VOR tổng hợp mong muốn và tách các thành phần Audio riêng biệt, các mức DC để xác định mức công suất RF của tín hiệu, phần trăm điều chế của nhận dạng, sóng mang phụ 9960 (lOKHz), các tín hiệu 30Hz AM. Nó cũng xác định độ lệch 9960Hz(chỉ số điều tần) và sự khác pha giữa hai tín hiệu 30Hz AM và FM.

Trong hệ thống VOR có hai Monitor. Các Monitor có thể được lựa chọn tổ chức bởi người khai thác để hoạt động theo cấu trúc logic OR hay AND. Sắp xếp kiểu OR sẽ cho phép hoặc Monitor điều khiển hoặc Monitor dự phòng được khởi tạo lệnh tắt máy/chuyển đổi. Cấu trúc AND yêu cầu cả hai Monitor phải xác nhận tồn tại trạng thái ngoài sai số phép “out-of-tolerance” trước khi khởi tạo một lệnh tắt máy/chuyển đổi. Vỉ mạch Monitor cũng đo tần số RF của trạm cho thật chính xác.

Bộ vi sử U9 là giống như bộ vi sử lý dùng trong Vỉ mạch tạo âm tần. Nó đảm nhiệm rất nhiều nhiệm vụ và quản lý nhiều việc để duy trì việc giám sát nội bộ, phân tích dữ liệu, và thông tin với Vỉ mạch CPU. Vì có sự tương tự với bộ vi sử lý trong vỉ mạch tạo âm tần như vậy nên ở đây những mô tả chỉ là vắn tắt (tham khảo mực 2.3.2.2.6 về bộ vi sử lý).

Khởi động Bộ vi sử lý được thực hiện bởi điện trở R2, tụ Cl, bộ đảo U4E và Transistor chuyển mạch Ql. Việc giám sát lỗi nguồn thực hiện bởi bộ chia điện áp điện trở R3 và R1, bộ khuyếch đại Ul5C và bộ thu đường dây U6C đảm nhiệm. Các đầu El và E2 cung cấp khả năng có đầu vào NMI tới vi sử lý cho việc kiểm tra khi sản xuất. U9 thông tin với Vỉ mạch giao diện nối tiếp bằng bộ phát đường dây U5A và bộ thu đường dây U6B. U9 hoạt động từ thạch anh l2Mhz Yl và đưa ra một tần số clock 6 Mhz. U3 là bộ chốt 8 đường, loại D nó cho qua các bit địa chỉ A0-A7. U9 cung cấp một đầu ra ra ALE tới đầu vào cho phép của U3. U8 là một PAL cung cấp các tín hiệu chọn Chip cho NVRAM U2, RAM UlO và các bộ định thời Ull, Ul4. Nó cũng cung cấp tín hiệu clock cho flip-flop loại D 8 đường Ul3 và tín hiệu vào cho phép của DAC U35.

Chương trình phần mềm cho Vỉ mạch Monitor được lưu trong EPROM U l 256Kbit(32k x 8 bit). Vi sử lý U9 dùng RAM UlO làm không gian lưu trữ bộ nhớ tạm thời cần thiết cho các vector và con trỏ ngăn nhớ, tính toán các điểm trôi, và lưu dữ liệu tạm thời. U10 là thiết bị nhớ 256Kbit. NVRAM U2 là thiết bị nhớ 16Kbit lưu trữ tất cả các hằng số hiệu chuấn và giới hạn cảnh báo và tất cả các tham số hoạt động tại chỗ cho VOR Monitor.

Vi sử lý của Monitor điều khiến chịu trách nhiệm thiết lập trạng thái của các Rơle cao tần chuyến đổi Antenna. U9 có hai cổng ra điều khiến bộ đảo U4B và U4A. U4B điều khiến đầu vào cực B của các Transistor Darlington Q4 và U4A điều khiến đầu vào cực B của các Transistor Darlington Q5. Cực E của Q4 và Q5 nối đất. Cực C của Q4 đi tới cuộn dây chốt của rơle cao tần. Cực C của Q5 nối tới cuộn dây nhả của rơle cao tần. Khi Q4 mở bởi sự điều khiến của U9 cuộn dây chốt của rơle được nối đất và nối hệ thống A ra Antenna và hệ thống B ra tải giả. Khi Q5 mở, cuộn nhả của rơle được nối đất và hệ thống B được nối ra Antenna và hệ thống A ra tải giả.

Các bit địa chỉ/dữ liệu AD4-AD6 được chốt bởi U12 đế tạo mã 3bit cho đầu vào địa chỉ bộ ghép kênh 1-8 đường U21. Bit AD7 của địa chỉ/dữ liệu dùng đế xác định điều khiến Monitor nó điều khiến đầu vào cho phép của U13 và phần khuyếch đại của bộ lọc thông dải voice U25.

Bộ ba,16-bit, lập trình được, khoảng định thời U11 và U14 dùng đế tạo các cổng chính xác nhờ nó các xung của các tần số khác nhau được đếm rất chính xác. Y2 là thạch anh 2Mhz dùng với





Model 1150 DVOR

bộ đảo U4F tạo nên mạch dao động đơn giản. Đầu ra của dao động đi tới U11 bộ đếm 0 đầu vào clock CLK0. U11 và U14 nhận tín hiệu chọn chip từ U8. U11 và U14 được kết nối vào các đường Bus địa chỉ/dữ liệu các bit AD0-AD7, nhờ đó cung cấp phương tiện cho U9 định trình 6 bộ đếm và đọc các dữ liệu đếm được lưu ở trong đó. Bit địa chỉ A0 và A1 và bit đọc, ghi từ U9 hoàn chỉnh tín hiệu điều khiến tới U11 và U14. Ba đầu vào điều khiến cổng bộ đếm của U11 được nối tất cả với mức HIGH.

U11 bộ đếm 0^ được lập trình đế chia tần số đầu vào với hệ số 10000. Đầu ra bộ đếm 0 OUT0 là tần số 2MHz. Tụ C4 dùng đế chỉnh dao động cho tần số 2MHz tại điếm Test TP6. OUT0 điều khiến đầu vào CLK1 của U11 bộ đếm 1. Bộ đếm 1 được lập trình đế chia tần số đầu vào với hệ số 2000, nó tạo ra một cổng dương 10 giây (0,1Hz) chính xác tại OUT1. Cổng 10s này sẽ thiết lập khoảng thời gian đếm cho U14 bộ đếm 0 và cung cấp một tín hiệu ngắt tới U9 qua bộ đảo U4C. Các đầu vào CLK0 và CLK1 của U14 là một dãy xung đến từ đầu ra của U21. Đầu vào cổng G0 U14 bộ đếm 0 là xung kích hoạt dương 10s, nó thiết lập khoảng đếm cho U14 bộ đếm 0. Ớ cuối khoảng đếm, giá trị đếm được chuyến đổi thành từ 12bit và đưa lên Bus địa chỉ/dữ liệu 8bit với hai lệnh ghi dưới sự điều khiến của U9.

Trong khi đếm tín hiệu tần số thấp như 30Hz hay 9960Hz, không hề có việc tràn. Tuy nhiên khi thực hiện đếm tần số mẫu sóng mang thì tràn sẽ trở thành một vấn đề. Đầu ra của U14 bộ đếm 0 là quá với bộ đếm 0 16bit. Đầu ra này được đảo bởi bộ đảo U36B và đưa đếm U14 bộ đếm 1 đầu vào G1 cùng với dòng xung từ U21 cấp tới CLK1. Nó cho phép bộ đếm 16bit thứ hai đếm các xung tràn trong khoảng 10s nguyên vẹn. Một lần nữa, tại điếm cuối khoảng, bộ đếm 32bit được đổi thành 12 bit và gửi đến U9 qua đường Bus địa chỉ/dữ liệu.

Tín hiệu clock 6Mhz từ^ U9 vào các đầu vào CLK2 của U11 và U14. U11 bộ đếm 2 được lập trình đe chia tần số đầu vào với hệ số xấp xỉ 10. Với đầu vào 6Mhz, tần số ra à 599.995KHz. Tần số này được sử dụng bởi bộ lọc thông dải 9960Hz^ U28 dùng như tần số cắt cao có tên 9960CH. U14 bộ đếm 2 được lập trình để chia tần số đầu vào 6Mhz với hệ số xấp xỉ 14 để tạo ra tấn số ra 428.539 KHz. Tần số này được sử dụng bởi U28 dùng làm tần số cắt thấp có tên là 9960CL.

Các tần số từ một vài điểm on board hay off board được gửi đến các đường vào của bộ ghép U21. Các tín hiệu này là: Tần số mẫu sóng mang trên kênh; tần số mẫu USB và tần số mẫu LSB; tần số tín hiệu 30HzAM; sóng mang phụ 9960Hz FM; tần số tín hiệu 30HzFM. Một mã ba bit từ U12 dùng để lựa chọn tần số nào được đi qua U21 để đếm bởi bộ định thời U14.

U34 là bộ ổn áp ba đầu, nó chuyển đổi +12Vdc sang +5Vdc. Đây là nguồn +5V ổn định riêng biệt trên Vỉ mạch Monitor, nó cách ly hẳn với Bus nguồn chung +5Vdc(Vcc). U17 là bộ ổn áp ba đầu, nó chuyển -12Vdc sang -5Vdc. U19 là nguồn chuấn chính xác cung cấp điện áp chuan +5Vdc (VREF). Chiết áp R10 điều chỉnh điện áp ra (đến 5,11±0,1), điện áp này đo được ở TP17.

U16, U18, U20 là các bộ ghép đầu vào vi sai. U16 phần 1 có tín hiệu Audio từ tách trường #1 đưa tới. U16 phần 2 có tín hiệu Audio từ tách trường #2 đưa tới. U16 phần 3 hiện thời chưa sử dụng. U16 phần 4 có tín hiệu Test generator đưa vào. U18 các phần 1,2,3,4, hiện không sử. U20 có các điện áp tương tự DC công suất phát xạ và công suất phản hồi của Sideband 1 và 2 đưa vào.

Các đầu ra vi sai của U16 và U18 được nối với nhau và được đệm trong U15B, U15D. Bộ khuyếch đại U15A là bộ khuyếch đại hệ số đồng nhất nó làm chuẩn tín hiệu so với đất. Điều kiện hoạt động bình thường, tín hiệu này là tổng hợp cả AC và DC của tín hiệu RF đã tách sóng. Mức tín hiệu đầu ra tổng hợp của U15A có thể đo được tại TP5. Một phần tín hiệu tổng hợp đưa qua mạch thông thấp gồm có R103 và C41 để loại bỏ phần AC thay đổi. Điện áp DC còn lại được khuyếch





Model 1150 DVOR

đệm trong U7D trước khi gửi đến U9 để phân tích. Đầu vào của U9 được bảo vệ bởi mạch giới hạn-cắt. Điện áp DC này đại diện cho cường độ trường của máy phát DVOR, nó liên quan trực tiếp đến mức công suất sóng mang.

Chuyển mạch tương tự bộ ba U24 được sử dụng bởi U9 để cung cấp mã địa chỉ 2 bit kích hoạt một trong bốn đầu vào của U16 và U18. Tín hiệu ra thứ ba của U243 đến trực tiếp đến đầu vào cho phép của U16 và được đảo bởi U4D trước khi tới đầu vào cho phép của U18. U9 có thể điều khiển cả bộ ghép và đầu vào sẽ được kích hoạt để cung cấp tín hiệu vào cho Vỉ mạch Monitor. Đầu E3, E4 được dùng trong Vỉ mạch Monitor để nhận liên tục tín hiệu Test generator. Tín hiệu này được dùng trong suốt quá trình Test, sửa chữa hoặc bảo dưỡng của Vỉ mạch Monitor.

Để cho Vỉ mạch Monitor lựa chọn tín hiệu từ bộ tách trường #1, U9 đặt đầu vào X1 và Y1 đến U24 xuống mức logic LOW và đầu vào Z1 lên logic HIGH. Các đầu vào chuyển mạch của U24 được đưa lên mức HIGH nhờ điện trở R27. Do vậy, U24 cung cấp mức logic LOW ở đầu ra X, Y và đầu ra Z có mức logic HIGH. Để lựa chọn bộ tách trường #2, đầu ra X phải là logic HIGH và đầu ra Y phải là logic



Model 1150 DVOR

LOW còn Z phải là logic HIGH. Khi jumper được đặt giữa E3 và E4, chuyến mạch của U24 được đặt ở logic LOW. Nó buộc U24 chọn các đầu vào X0, Y0, Z0 như là các tín hiệu ra. Các đầu vào X0, Y0, Z0 được nối với Vcc (mức logic HIGH). Cho nên, tín hiệu ra của U24 chỉ thị cho U16 chọn tín hiệu vào Test Generator cho Monitor.

Clock 6MHz từ U9 cấp tới bộ đếm nhị phân U22B. Đầu ra chia bốn của U22B là tín hiệu 1,5MHz gửi đến bộ lọc thông dải voice U25 và tới một cổng vào của U9. Đầu chia 2 của U22B là 3MHZ clock điều khiến đầu vào của bộ thiết lập trước, đồng bộ cho bộ đếm lên/xuống nhị phân 4 bit U23. U23 được thiết lập đế hoạt động như thiết bị đếm lên và được lập trình trước một số đếm của một trong các mạch đếm bên trong của nó. Có nghĩa là bộ đếm sẽ bắt đầu đếm từ 1 đến 15 rồi tạo một tín hiệu ra sóng mang. Đầu ra của U23 là tín hiệu 200KHz (3Mhz^15) điều khiến đầu vào clock của bộ lọc thông dải ident U26.

Phần âm tần nghe được của Vỉ mạch Monitor chịu trách nhiệm tách các thành phần ident và thành phần voive từ tín hiệu ra tổng hợp của U15A. Một phần của tín hiệu tổng hợp đầu tiên được cấp tới mạch lọc thông dải voice U25. Mạch này giống như mạch lọc dùng trong Vỉ mạch Audio Genertor do vậy chức năng các phần bên trong là tương tự. U25 có tín hiệu clock 1,5Mhz từ U22B đưa tới. Tín hiệu tổng hợp được đưa đến đầu vào của tầng lọc thu VFRI. Đầu ra của tầng lọc thu VFRO đưa trực tiếp tới đầu vào của tầng lọc phát VFXI. Tầng lọc phát này là bộ lọc thông dải 300 đến 3000Hz.

Đầu ra tầng lọc phát VFXO là tín hiệu nghe được có chứa tất cả các tần số trong giải thông 300-3000Hz. Tín hiệu này được cấp có tỉ lệ đến 2 mạch. Mạch thứ nhất là phần khuyếch đại công suất của U25. Cùng nối với đầu vào này là đầu vào điều khiến định thiên Q9. Cực B của Q9 điều khiến bởi cực C của Q8. LED CR11 nối với cực E của Q8. Tín hiệu điều khiến Monitor từ U12 cấp tới cực B của Q8. Nếu đây là Monitor điều khiến monitor thì tín hiệu cấp tới cực B của Q8 có mức LOW. Nó mở thông Q8 khiến CR11 sáng lên. CR11 là LED xanh nó chỉ thị đế nhận biết Monitor đang điều khiến. Khi mở Q8 làm tắt Q9 sẽ làm mất điện áp phân cực âm từ đầu vào của phần khuyếch đại công suất. Nó cho phép phần khuyếch đại tín hiệu Audio đạt được từ VFXO và đưa nó qua cổng ra vi sai khuyếch đại công suất (PWRO+ và PWRO-). Do đó, monitor điều khiến sẽ là Monitor cung cấp tín hiệu Audio cho khối jack hoặc giám sát bằng âm thanh từ xa. Nếu vỉ mạch monitor không thiết kế(phải) là Monitor điều khiến, cực B của Q8 có mức HIGH và Q8 sẽ tắt. LED CR11 cũng tắt và cực B của Q9 cũng không còn mức HIGH. Q9 bây giờ mở nhờ trở tự phân áp R52. Khi Q9 mở, một điện thế âm đưa đến đầu vào khuyếch đại công suất và làm tắt phần khuyếch đại công suất này. Chiết áp R21 được điều chỉnh đế thiết lập hệ số của tầng khuyếch đại công suất. Tín hiệu ra voice có thế đo được tại TP1 và TP2. R21 được nhà máy thiết lập đế tạo ra^ 3.5Vpp tại TP4 khi Test Gennerator thiết lập 20% ident và 30% voice (1500Hz). Điều chỉnh R21 cho mức ra thấp hơn có thế ảnh hưởng đến monitor mức ident.


Phần thứ hai nó sử lý tín hiệu nghe được 300-3000Hz được đưa đến mạch ident. Bộ lọc thông dải Ident U26 là bộ lọc thông dải tụ chuyển mạch 1020Hz. Bộ lọc này sử dụng chế độ hoạt động nó yêu cầu tần số clock gấp 100 lần tần số giải thông mong muốn. Tín hiệu IDENTCLK 100KHz từ U22A được sử dụng như là tín hiệu clock cho cả hai phần của U26. Bởi vì tần số mong muốn là 1020Hz, mạch được thiết kế để lợi dụng lỗi của tụ chuyển mạch bên trong. Biến trở R90 và R91 được điều chỉnh tại nhà máy để làm lệch tần số trung tâm của bộ lọc tụ chuyển mạch từ





Model 1150 DVOR

1000Hz thành 1020Hz. Biến trở R90, R91 điều chỉnh trong khi phát ident để có đầu ra Ident lớn nhất tại TP8. Đầu E5, E6, và E7 là các jumper được đặt tại nhà máy để bộ lọc hoạt động tốt nhất. Tín hiệu nghe được đưa đến đầu vào của U26A. Tín hiệu ra khỏi cổng thông dải (đầu ra của U26A) được đưa đến đầu vào của U26B. Cổng thông dải(đầu ra U26B) có tần số trung tâm ở 1020HZ với hơn 30dB suy hao ±15Hz so với tần số trung tâm. Tín hiệu ident có thể đo được tại TP8.

Tín hiệu ident này được chia đều nhau giữa một mạch tách sóng đỉnh điều chế và mạch tách sóng điểm không(zero crossing detector). Mạch tách sóng đỉnh điều chế Ident gồm bộ chỉnh lưu toàn sóng, bộ lọc thông thấp, và một bộ đệm. Tần số ident được chỉnh lưu bằng mạch chỉnh lưu toàn sóng gồm có bộ khuyếch đại U27C, U27D và Diode CR9. Tín hiệu ra được lọc bởi bộ lọc thông thấp gồm điện trở R36 và tụ C98 để loại bỏ các gợn sóng 1020Hz và 10KHz còn lại trong điện áp DC. Điểm test TP10 dùng để đo điện áp DC đại diện cho giá trị đỉnh của điều chế Ident. Điện áp này sau đó được đệm bởi bộ khuyếch đại U31C. Đầu ra U31C điều khiển cổng đầu vào được bảo vệ của U9. U9 dùng tín hiệu vào này để tính toán phần trăm điều chế của tần số ident.

Bộ khuyếch đại U32B hoạt động như một bộ lọc tách sóng điểm không. Phần lọc là để đảm bảo tất cả dấu vết của tín hiệu clock 100KHz được loại bỏ khỏi tín hiệu. Tín hiệu ra được đưa qua một bộ cắt-giới hạn đến đầu vào chốt(toggle) dương của bộ đa hà một xung U30B. U30B ổn định các xung chéo 1020Hz từ U32B trước khi cấp tới U9. Đầu ra của U30B là HIGH khi mà đầu ra của U32B chuyển từ LOW sang HIGH. Khoảng thời gian của đầu ra xung là xấp xỉ 3^s. U9 không yêu cầu dài hơn U21 đánh giá tần số ident, vì thế các xung Ident đi tới U21 không còn phải qua bộ định thời U14.

Tín hiệu tổng hợp cũng được gửi đến mạch 9960Hz để tách đỉnh điều chế 9960Hz (10KHz) và tín hiệu điều chế 30HzFM. Tín hiệu tổng hợp được khuyếch đại đệm bởi bộ khuyếch đại U32A trước khi đưa đến bộ lọc thông dải 9960Hz U28. U26 giống như U26. U28 yêu cầu tần số clock gấp 50 lần tần số cắt trên và dưới của dải thông, đó là các tín hiệu 9960CH và 9960CL. Tần số clock thiết lập trên trải đến xấp xỉ 12000Hz và cắt dưới trải xấp xỉ 8570Hz. Nó cung cấp khoảng trống cho tín hiệu sóng mang phụ 9960±480Hz FM đi qua mà không suy hao. Đầu ra từ bộ lọc U28 được đo tại TP11. Tín hiệu được đưa tiếp đến mạch tách sóng mức 9960 và mạch giới hạn 9960.

Bộ tách sóng mức 9960 sử dụng một mạch chỉnh lưu toàn sóng bao gồm các bộ khuyếch đại U29C, U29D và Diode CR10. Mạch chỉnh lưu này sử dụng biến trởR43 để có thể điều chỉnh bù nó được điều chỉnh tại nhà máy đảm bảo đỉnh của các xung đã chỉnh lưu là bằng nhau. Tín hiệu này được gửi qua bộ lọc thông thấp gồm R49 và C25. Bộ lọc này loại bỏ 9960Hz còn dư hoặc gợn của clock để cung cấp một điện áp DC thuần khiết đại diện cho mức phần trăm điều chế của tín hiệu 9960. Điện áp này được khuyếch đại đệm bởi U31D trước khi được đo tại TP14 và đưa đến đầu vào bảo vệ của U9. U9 dùng tín hiệu này để tính mức phần trăm điều chế của tín hiệu 9960Hz(10KHz).

Đầu ra U29C cung cấp tới mạch mức giám sát(Notch Monitor) bao gồm R86, R89, U44, CR18 và CR19. Mạch Notch Monitor cung cấp tín hiệu bao gồm điều chế Sideband DVOR tới bộ vi sử lý U9. Tín hiệu này là mẫu ở 48 thời điểm khác nhau khi phát xạ ra các antena riêng rẽ. Khi các antena không phát xạ đúng mức của tín hiệu xẽ được thay đổi ở tại thời điểm khi antena đó phát xạ. R86 và R89 cung cấp điện áp chia trước khi đưa vào mạch lọc U44. Một clock 200Hz thiết lập cắt tần số cho mạch lọc thông thấp bậc 6th tại 4000Hz. Mạch lọc thông thấp loại bỏ thành phần 9960Hz nhưng cho phép tần số điều chế của 720 và 1440Hz qua. U29B khuyếch đại đệm tín hiệu. CR18 và CR19 giới hạn dải điện áp mức tới U9.

Mạch giới hạn 9960 gồm có U32C và các Diode CR34, CR35 trên tuyến hồi tiếp. Tín hiệu





Model 1150 DVOR

giới hạn vuông 9960±480Hz FM trước khi đưa nó đến U32D có chức năng như một bộ tách sóng điểm không đã qua lọc khác. Chuỗi xung có độ rộng xung khác nhau đi qua bộ hạn chế-cắt trước khi đi đến đầu vào chốt dương của bộ đa hài U30A. U30A được sử dụng để tạo ra các xung tần số 9960Hz FM, các xung này được U9 đếm và để phục hồi tín hiệu điều chế 30Hz FM.

Mọi sự chuyển từ LOW sang HIGH của xung ra U32D đều làm U30A chốt cửa. Khi điều đó xảy ra, đầu ra Q chuyển HIGH khoảng xấp xỉ 3 ^s. Các xung từ đầu ra Q thay đổi trong tần số giữa 9480Hz và 10440Hz. Các xung 9960Hz FM được gửi đến một đầu vào của bộ ghép đếm tần số U21, ở đó, nó cuối cùng sẽ được đếm bởi bộ định thời khoảng U14 và kết quả cung cấp cho U9. Xung 9960Hz FM từ đầu ra Q của U30B có thể đo được tại TP12.

Tụ C29 được nạp qua điện trở R56. Đầu ra bình thường là HIGH. Khi U30A chốt(toggles), đầu ra chuyển xuống mức LOW. Nó cho phép tụ C29 phóng qua đường trở kháng thấp thiết lập bởi Diode CR28 và cổng. Sau khi U30B trở lại trạng thái ổn định, tụ C29 bắt đầu nạp trở lại. Bởi vì độ rộng giữa các xung chốt biến đổi tại điều chế tần số FM, điện áp trung bình trên C29 thay đổi theo điều chế tần số. Các xung nạp/phóng của C29 được khuyếch đại đệm bởi U7A trước khi gửi đến mạch lọc 30Hz FM.

Mạch lọc 30Hz AM tách tín hiệu 30Hz AM từ tín hiệu tổng hợp. Tín hiệu tổng hợp được gửi đến chuyển mạch tương tự U43A. U43A được điều khiển bởi U9 để xác định liệu U43A có cho tín hiệu tổng hợp qua hay không. U43A thường hoạt động, trừ khi U9 đặt vỉ mạch Monitor vào chế độ kiểm tra. Trong quá trính hiệu chuẩn và hai phút một lần, một tín hiệu 30Hz chuẩn đi qua hai mạch lọc và độ lệch pha được đo. Nếu có sự thay đổi pha suất hiện sau khi hiệu chuẩn việc đo góc phương vị được sửa đúng lại.

Mạch lọc thông dải hoạt động thứ lO gồm bộ khuyếch đại U3lB, bộ lọc thông dải 3OHz tụ chuyển mạch kép U4O và U41, và hai mạch RC thông thấp. U3 lB được chế tạo với một Q của lO. Đầu ra đi qua mạch lọc thông thấp gồm điện trở RlO2, mạng trở RN9 phần 7-8, và tụ ClO5. Mạch này loại bỏ mọi tần số cao có thể còn dư trong tín hiệu. U4O, U4l hoạt động với clock 3KHz được cấp từ U9. Đầu ra của U41 đưa qua mạch lọc thông thấp ba cực để loại bỏ đi tần số clock 3KHz còn dư trong tín hiệu 3OHz AM. Tín hiệu đầu ra là 30Hz AM ±2Hz tại điểm 3dB.

Tín hiệu tổng hợp được cấp tới DAC35A và OP Amp U39D. U35A đang được dùng như bộ suy hao nó điều chỉnh mức của tín hiệu 3Ohz AM bởi U9. Đầu ra U35A được đảo bởi bộ khuyếch đại U39D. Đầu ra U39D là tín hiệu 3OHz toàn sóng. Hệ số khuyếch đại của U39D được xác định bởi điện trở hồi tiếp bên trong U35A. Tín hiệu tiếp tục được chia bằng nhau trước khi gửi đến bộ vi sử lý. Tín hiệu toàn sóng được chuyển thành tín hiệu hiệu chỉnh lưu nửa sóng bởi các Diode giới hạn-cắt CR24, CR25. Tín hiệu nửa sóng 3OHz được đưa đến cổng vào của U9. Trong suốt quá trình hiệu chuẩn, U9 đọc giá trị đỉnh và điều chỉnh DAC U35A cho một mức không đổi. U9 cảm nhận mức này để xác định phần trăm điều chế của tín hiệu 3OHz AM. Tín hiệu nửa sóng đo được tại TP6.

Tín hiệu 3OHz AM cũng được gửi đến bộ khuyếch đại U27A với chức năng như một bộ tách sóng điểm O bão hoà, nó chuyển đổi tín hiệu 3OHz AM thành một sóng vuông 30Hz chính xác. Tín hiệu này được đo tại TP7. Tín hiệu này được đưa đến một đầu vào của bộ ghép đến tần số U2l, tại đó nó có thể được đếm bởi bộ định khoảng thời gian Ul4 và dữ liệu kết quả cung cấp tới U9. Đầu ra của U27A được đưa qua các Diode giới hạn-cắt CR32, CRl6 trước khi đưa đến U9. Điểm cắt O của tín hiệu 3OHz được sử dụng bởi U9 để tính toán góc phương vị VOR từ tín hiệu tổng hợp. U9 cũng dùng điểm cắt O này như là chuẩn thời gian để đo tín hiệu 3OHz nửa sóng tại TP6. Sau đó một xung nhọn âm xuất hiện U9 trễ để đo của tín hiệu nửa sóng 30Hz.





Model 1150 DVOR

Xem hình 11-18 ( trang 3). Vi sử lý U9 cung cấp tín hiệu 3KHz cho bộ chia mười U42A. U42A tạo tín hiệu 3OOHz cho bộ chia mười U42B. Đầu ra U42B là tín hiệu chính xác 3OHz nó được sử dụng bởi U9 để Test các mạch tần số 3OHz AM và 30Hz FM. Tín hiệu Test sóng vuông 3OHz được khuyếch đại đệm bởi U27B trước khi nó được cấp đến cổng đầu vào của các bộ chuyển mạch tương tự U43C và U43D. Bộ thu đường dây U5C được sử dụng để đảo cho tín hiệu điều khiển vi sử lý từ U9. U5C đảo tín hiệu điều khiển rồi gửi tới đầu vào điều khiển của U43C và U43D do vậy chúng hoạt động đối lập với U43A, U43B. Khi U9 thực hiện Test các mạch 3OHz thì U43C và U43D cung cấp tín hiệu 3OHz tới các mạch 3OHz Am và 30Hz FM. Cho hoạt động bình thường, chuyển mạch tương tự thiết lập trạng thái “open”. Cứ mỗi 2 phút thì tín hiệu test được sử dụng để kiểm tra dịch pha thông qua bộ lọc thông dải 3OHz.

Mạch 3OHz FM giống với mạch 3OHz AM đã mô tả ở trên. Các xung 30Hz FM được tạo ra bởi C29 và đệm bởi U7A được gửi qua chuyển mạch tương tự U43B tới mạch lọc 3OHz FM. Các thành phần hoạt động dùng trong mạch lọc thông



Model 1150 DVOR

dải 30Hz FM là: Bộ khuyếch đại U7B và các bộ lọc tụ chuyến mạch U37 và U38. Bộ khuyếch đại có hệ số khuyếch đại cao là U39B. DAC U35B là bộ suy hao hoạt động cho tín hiệu 30Hz FM cùng với bộ khuyếch đại đầu ra U39A. Bộ khuyếch đại U29A là bộ tách sóng điếm 0 bão hoà, nó cung cấp sóng vuông 30Hz FM tới U9 và U21. Tín hiệu này đo tại TP15. (Trong các thế hệ trước của Vỉ mạch Monitor, TP5 bị bỏ đi. Do vậy, tín hiệu có thế đo tại các đầu U29 chân 1 và R83). Tín hiệu nửa sóng 30Hz được gửi đến U9 đế giám sát mức điều chế 30Hz FM. Điếm TP13 dùng đế đo tín hiệu này.

2.3.2.23 Phần nạp và cấp nguồn (Battery Charger Power Subsystem 1A33/1A34 figure2-44)Nhìn hình 2-44. Mỗi hệ thống máy phát VOR được lắp một phân hệ nạp và cấp nguồn

(BCPS) riêng biệt. BCPS là một khối khá phức tạp cấp nguồn điện áp 115 Vac hoặc 230 Vac. Giữa các đầu cuối 1 và 2 của TB2 lắp đặt giắc đấu nhảy, đế lựa chọn làm việc ở 115 Vac. BCPS gồm một đơn vị cơ bản, 1 module cấp nguồn liên tục (UPS: Uninterupt Power Supply) 48 Vdc, 1000W, một module đầu ra đơn 48 Vdc, 16A; và một module đầu ra 28 Vdc, 8,6A.


Model 1150 DVOR




S Y S T E M A

48VDC TO CSB PWR AMP

2BVDC TO LVPS, RF MONITOR,

& COMMUTATOR

S Y S T E M B

N O T E S :

1 . 1 C B 1 &

1 C B Z A R E

R AT E D AT 3 0

A M P S F O R

1 2 0 V O LT

C I R C U I T S

28VDC TO LVPS, RF MONITOR,

& COMMUTATOR

S C I P 28 VOLTS TO

LVPS

S Y S T E M B

4SVDC TO CSB

PWR AMP

Model 1150 DVOR




O R 1 5 A M P S

P O R 230 VOLT CIRCUITS

2

.

R E S I S T O R S

A D D E D T O

R E D U C E T H E

C H A N C E n ^ D - D - 5 7

O P O S C I L L AT I O N

W H E N C I R C U I T

B R E A K E R S

OPEN ED.

Figure2-43. Power Panel


Trang 130



Model 1150 DVOR

2.3.2.23.1 Đơn vị cơ bản (Base Unit)Đơn vị cơ bản gồm bộ chỉnh lưu xoay chiều chính, các bộ lọc một chiều và nhiễu từ

trường EMI (Electromagnetic Interference), các bộ cung cấp thiên áp và đồng bộ, một tuyến độc lập 300 Vdc, một quạt 1 chiều, và mạch trạng thái và điều khiến hệ thống. Mạch lọc và chỉnh lưu đổi điện áp xoay chiều thành điện áp 300 Vdc. Đây là điện áp cơ bản dùng trong BCPS đế cấp nguồn cho tất cả các module và các chức năng thứ cấp. Bộ biến đổi cung cấp thiên áp và đồng bộ hoạt động theo nguồn 300V đế cung cấp các tín hiệu điều khiến module đồng bộ đảm bảo cho tất cả các module cấp nguồn đồng bộ với hệ thống. Bộ biến đổi cấp thiên áp cũng cấp nguồn cho mạch chỉnh lưu/lọc riêng rẽ đế cấp nguồn cho quạt một chiều và các mạch điều khiến hệ thống trong đơn vị cơ bản.

2.3.2.23.2 Module cấp nguồn liên tục (UPS module - Uninterupt Power Supply)UPS có khả năng cấp nguồn ắc quy tự động lên tới 1000W. Module này gồm

bộ chuyến đổi DC/DC từ 48V lên 300V (phần UPS), một bộ nạp ắc quy tự động 300V tới 48V 3 tầng, và tầng tạo tín hiệu logic điều khiến. Chuyến mạch từ nguồn xoay chiều sang nguồn ắc quy là tự động và tức thời. Module này nối với nguồn 300 Vdc của khối cơ bản. Khi cấp nguồn xoay chiều, UPS cấp một điện áp ổn định (được điều chỉnh ở nhà máy) đế duy trì khối ắc quy ở tình trạng nạp. ở chế độ này, UPS có khả năng giám sát dung lượng nạp của khối ắc quy.

Chu kỳ nạp của UPS thực hiện theo 3 giai đoạn. Ban đầu, bộ nạp sẽ cấp dòng nạp 4A đến khi điện áp ắc quy tăng tới mức điện áp ngưỡng (được nhà sản xuất đặt trước). ở chế độ náp quá, bộ nạp sẽ duy trì điện áp không đổi cho đến khi dòng nạp tụt xuống dưới 0,5A. Sau đó bộ nạp sẽ chuyến tới điện áp ổn định. Bộ nạp sẽ cấp điện áp nạp ổn định trong một chu kỳ thời gian cố định sau đó ngắt dòng nạp đế đo điện áp ắc quy. Nếu điện áp không đạt, chế độ nạp ổn định lại được cho phép. Hoạt động này liên tục đế đảm bảo hệ thống ắc quy duy trì trạng thái nạp.




Model 1150 DVOR

Figure 2-44. Battery Charger Power Subsystem

UPS cũng giám sát liên tục trạng thái của nguồn xoay chiều bằng cách lấy mẫu nguồn điện áp 300 Vdc. Khi mất nguồn xoay chiều sẽ làm cho điện áp nguồn giảm. UPS cảm nhận và chuyển đổi từ chế độ nạp ắc quy sang chế độ UPS. UPS đổi điện áp 48 Vdc từ nguồn ắc quy thành 300 Vdc. Điện áp này đưa tới đơn vị cơ bản để cấp nguồn liên tục cho mudule cấp nguồn một chiều hoạt động.

UPS cung cấp 2 tín hiệu trạng thái cho bộ vi điều khiển: một tín hiệu trên UPS và một tín hiệu báo yếu nguồn. Tín hiệu UPS báo cho bộ vi điều khiển biết UPS đang hoạt động ở chế độ UPS. Tín hiệu báo yếu nguồn để bộ vi điều khiển biết dung lượng nạp của khối ắc quy không đủ và ắc quy cần được kiểm tra. Tín hiệu trạng thái này xuất hiện bất cứ khi nào khối ắc quy hư hỏng để giữ quá trình nạp ổn định hoặc bất cứ khi nào hệ thống hoạt động theo nguồn ắc quy để chu kỳ thời gian ổn định đủ cho sự suy giảm đáng kể.

UPS nhận tín hiệu ngừng nạp BCPS từ bộ vi điều khiển. Tín hiệu lệnh sẽ tắt phần bộ nạp của UPS.

UPS có một đầu vào logic giới hạn UPS để giới hạn mức thấp nhằm đặt UPS luôn ở trong trạng thái cho phép.


uso-DM NOTES: UPS CTRL SIGNALS OUTPUTS UPS OPERATION J4-0 BATT. LOW SENSE J4—10 BCPS CHARGER DISCONNECT J4-2D 43 /4-3 V CQN TRGL SIGNALS OUTPUT +BV SENSE J3-1 INPUT4-BV MARGIN OFF J3-2 28 V CONTROL SIGNAL 20V SENSE J2-1 SYSTEM CONTROL SIGNALS OUTPUTS OVER TEMP J1-6 PWR FAIL J1 — 5





Model 1150 DVOR

2.3.2.23.3 Mudule 48 VdcModule cấp nguồn này cung cấp điện áp ra ổn định cực đại (48V) danh định khi dòng

cực đại l6A. Nhà sản xuất đã chỉnh điện áp ra 48 Vdc của khối này. Module này mang đặc tính hàm dung sai điện áp ra. Hàm dung sai cho phép module giảm điện áp ra xấp xỉ lO% dưới sự điều khiển của bộ vi điều khiển tạo tín hiệu âm tần. Trong hệ thống phát, module thường hoạt động với dung sai cho phép, vì thế điện áp ra xấp xỉ 43,2 Vdc. Khi bộ vi điều khiển tạo tín hiệu âm tần điều khiển, sẽ không còn tác động của dung sai, khi đó cho phép điện áp tăng tới 48 Vdc.

Module này cung cấp một tín hiệu cảm biến điện áp đầu ra cho khối trạng thái. ở đó nó được đổi sang mã nhị phân để bộ vi điều khiển hệ thống đọc.

Module này cung cấp điện áp ra cho khối khuếch đại công suất cao tần.2.3.2.23.4 Module 28 Vdc ^

Module này cung cấp điện áp ra ổn định cực đại 48V danh định ở dòng cực đại 8,6A. Đầu ra 28 Vdc được điều chỉnh ở nhà sản xuất.

Module này cung cấp tín hiệu cảm biến điện áp ra cho khối trạng thái. ở đó nó được đổi sang mã nhị phân và được đọc bởi bộ vi điều khiển hệ thống. Nó cung cấp điện áp hoạt động 28 Vdc chung cho trạm phát VOR, khối SCIP và giám sát cao tần, và bộ ghép nối.

2.4 Bộ chuyển mạch (Commutator)

Giá chuyển mạch DVOR gồm một khối điều khiển, hai khối chuyển mạch và khối ghép nối giám sát. Cáp cao tần đồng trục chuẩn dẫn 4 tín hiệu biên tần cao tần và tín hiệu sóng mang cao tần từ cabin thiết bị DVOR tới giá chuyển mạch. Các tín hiệu biên tần được đưa thẳng vào vỉ mạch chuyển mạch.Tín hiệu sóng mang và các tín hiệu biên tần từ giắc đầu ra các vỉ mạch ghép nối đưa qua cáp tiếp sóng đồng trục suy giảm thấp, chất lượng cao tới các anten tương ứng.

Mục đích của bộ chuyển mạch là cung cấp một cách hiệu quả 4 tín hiệu biên tần DVOR tới các anten biên tần thích hợp. Bằng cách đó, sao cho mức cao tần trung bình của các tín hiệu biên tần quay ngược chiều kim đồng hồ quanh anten bức xạ trung tâm.

Để giảm sai số trong tín hiệu bức xạ, sử dụng lập trình tín hiệu EPROM và sử dụng công nghệ diode pin để tạo ra hàm cos836x. Điều này giới hạn độ lệch tần tức thời ±480Hz trong không gian từ ±564Hz tới hơn ±68OHz thường gặp trong nhiều hệ thống DVOR.

2.4.2 Bộ điều khiển Pin Diode (Pin Diode Driver CCA)

Xem hình 2-45. Vỉ mạch điều khiển Pin diode xử lý tất cả tín hiệu định hướng cho antena số l đến 48.

Các tín hiệu điều khiển chuyển mạch từ vỉ mạch tạo tín hiệu âm tần(Audio Generator CCA) đưa tới các mạch thu đường dây vi sai trên vỉ mạch điều khiển Pin diode. Mạch thu đường dây bao gồm các bộ thu đường dây U5A, U5B, U5C, U5D, U6A và U6B chuyển đổi tín hiệu vi sai sang tín hiệu mức TTL

Tín hiệu điều khiển từ mạch thu đường dây được cấp tới PLD(Programmable Logic Device) IC Logic lập trình U4. U4 thực hiện giải mã và phân bố antena và các tín hiệu chuyển đổi.

Để đơn giản, chỉ trình bày hoạt động antena lẻ.Đầu ra của PLD U4 được cấp tới mạch đổi mức bao gồm U7A, U7B, U7C và U7D. Đầu



Model 1150 DVOR

ra của các mạch chuyển đổi dữ liệu antena là mức chuẩn TTL sang mức logic chuẩn tại -10V tới +5VDC.Đầu ra của mạch này cấp tới giải mã đường dây 4:16 U12.

PLD U4 cũng đưa ra tín hiệu tới mạch phát chuyển đổi bao gồm U17A, U17B và transistor Q2, Q3, Q4 và Q1. Đầu ra của mạch chuyển đổi là tín hiệu ODD và NOT ODD XFR. Chúng là những tín hiệu logic CMOS phân cực đối ngược thay đổi trạng thái 1/6O giây một lần.

U12 giải mã dữ liệu lụa chọn antena để chọn một trong 12 tín hiệu ra dùng trong hệ thống 48 Antena. Các đầu ra còn lại của U12 không sử dụng. 12 đường đầu ra thường là HIGH(+5V). Khi được chon nó đẩy xuống LOW(-10V). Mỗi đường ra cấp tới một mạch Display Driver(DD) bao gồm U8 đến U11, U13 đến U16, U18 đến U21. Mạch này cung cấp điều khiển cần thiết cho hoạt động của chuyển mạch Pin diode chuyển mạch tín hiệu RF của số antena lẻ trên vỉ mạch Commutator.

Tín hiệu điều khiển chuyển mạch Ground check từ vỉ mạch giám sát(Monitor CCA) cấp tới mạch thu đường dây vi sai trên vỉ mạch điều khiển pin diode. Mạch thu đường dây bao gồm U3A,U3B, U3C và U3D chúng chuyển đổi tín hiệu vi sai thành tín hiêu mức TTL.

Tự động Ground check có thể cho phép sử dụng kiểm tra hoạt động của DVOR. Bình thường Ground check là disable(không hoạt động). Nếu cho phép mức tín hiệu TTL Ground check xẽ đưa vào là một offset bên trong PLD U4. xem bảng 2-6




Model 1150 DVOR

Figure 2-45. Pin Diode Driver CCA, Block Diagram


r



Model 1150 DVOR

2.4.2.1. Nguyên lý hoạt động chi tiết Vỉ mạch điều khiển Pin Diode.Xem hình 11-31. Các tín hiệu điều khiển chuyển mạch Commutator từ Vỉ mạch tạo âm

tần đưa đến đầu vào của Vỉ mạch điều khiển Pin Diode chủ, vỉ mạch này xử lý các tín hiệu cho các Antenna. Những tín hiệu điều khiển này gồm bốn tín hiệu lựa chọn Antenna cân bằng, một tín hiệu chuyển đổi, và một tín hiệu clock cấp tới bộ thu đường dây vi sai bốn đường U5 và U6. Hai đầu vào U6 không sử dụng được nối với đất.

Các tín hiệu chuyển mạch Antenna được đưa đến CPLD U4. U4 được lập trình để thực hiện tất cả việc giải mã và phân bố của các tín hiệu chuyển đổi Antenna. Tín hiệu clock cung cấp tín hiệu đồng bộ thời gian cho mọi hoạt động chuyển mạch.

Các đường điều khiển chuyển mạch Ground Check là chuyển đổi tới mức TTL bởi các bộ thu đường dây vi sai U3.

Nếu đặc trưng tự động Ground Check cho phép tại J5, các đường điều khiển Ground Check được thêm vào như là bù bên trong PLD U4. Mỗi lần tăng của điều khiển Ground Check là thêm và như một lần bù 3 đến lựa chọn antenna bởi các đường điều khiển chuyển mạch DVOR

U4 điều khiển bộ chuyển đổi U7. U7 chuyển dữ liệu chọn Antenna có chuấn mức TTL sang các mức CMOS (+5V và -10V). Dữ liệu từ U7 đưa tiếp đến bộ giải mã 4 sang 16 đường U12.

U4 trên sử dụng việc chuyển các mức LOW đến HIGH của tín hiệu clock 720 Hz tới điều khiển thời gian của các tín hiệu chuyển mạch Antenna lẻ. U4 trên sử dụng việc chuyển các mức LOW đến HIGH của tín hiệu clock tới điều khiển thời gian của các tín hiệu chuyển mạch Antenna chẵn. Thời gian chuẩn là 1/1400th giây, đây là thời gian chuẩn giữa một tín hiệu Sin và Cos bức xạ sideband.

U12 giải mã dữ liệu mã 4-bit lựa chọn Antenna để chọn một trong mười hai đầu ra hoạt động dùng trong hệ thống 48 Antenna. Đầu ra thứ 13, 14, 15, 16 không sử dụng. Mười hai đường này thường có mức HIGH (+5V). Khi một đầu ra được lựa chọn, nó xuống mức LOW (-10V). Mỗi đầu ra cấp tới đầu vào A của mạch điều khiển giải mã (U6 đến U11 và U13 đến U16, và U18^ đến U12). Các đầu vào B và C được cấp +5V trong khi đầu D nối với -10V. Các đầu ra điều khiển phân đoạn của mỗi bộ điều khiển hiển thị(IC CD4511B) được nối song song duy nhất để cung cấp dòng điều khiển cần thiết cho các pin Diode chuyển mạch tín hiệu RF hoạt động. Để hiệu quả có hai đầu ra từ mỗi bộ điều khiển hiển thị: Một được thiết kế là đường “ON” còn đường kia là đường “OFF”. U12 giải mã^ đầu ra S0NOT điều khiển bộ điều khiển hiển thị U8, nó thay đổi các tín hiệu điều khiển ON và OFF trên các đường điều khiển Antenna Commutator OFF 1 và 25, và ON 1 và 25. U12 giải mã đầu ra S1NOT điều khiển U13 để điều khiển các đường OFF 3 và 27, và ON 3 và 27.






Model 1150 DVOR

OFF 1 và 15 có tên là 1A và ON 1 và 25 có tên là 14B trên vỉ mạch Commutator 012702-0001. Cũng vậy OFF 3 và 27 và ON 3 và 27 có tên là 2A và 15B trên vỉ mạch Commutator.

Đế đơn giản việc thảo luận hoạt động của các tín hiệu điều khiến giải mã chỉ có phần hoạt động của U8 được đề cập. U8 điều khiến các đường ON và OFF 1A và 14B. Nếu U8 không được lựa chọn bởi U12, thì đường ON sẽ có điện thế -10V và đường OFF sẽ có điện thế +5V. Khi U12 chọn U8, đường ON chuyến sang +5V và đường OFF chuyến -10V. Trạng thái này tồn tại trong khoảng thời gian mà Antenna được chọn bức xạ (phát) là 1/720 giây.

U4 cũng đưa ra các tín hiệu dùng đế tạo tín hiệu ODD_XFR và ODD_XFR NOT. Tín hiệu đầu ra PLD U4 tới đầu vào đảo của bộ so điện áp U17A. Đầu vào không đảo của U17A là điện áp chuấn xấp xỉ 1,5V bởi một mạng chia điện áp gồm các điện trở R14 và R15. Khi đầu ra U4 là mức logic LOW, nó sẽ được đảo bởi U17A sang mức HIGH đế tắt Q2. Khi Q2 tắt, Q1 mở nhờ điện trở tự phân áp RN6 phần 3-14. với Q1 mở, một điện thế khoảng -10Vdc được cấp tới đường ODD XFR tới Commutator.

Tín hiệu đầu ra PLD^ U4 tới đầu vào không đảo của U17B. U17B có điện áp + 1,5V định thiên cấp tới đầu vào đảo của nó bởi điện trở R14 và R15. Mức LOW này tạo đầu ra U17B cũng là LOW làm mở transistor Q4. Cực E của Q4 được cấp điện áp VCC. Với Q4 mở thì điện áp dương được cấp tới cực B của Q3 và Anode của CR30. Phân cực dương trên cực B của Q3 giữ cho Q3 tắt. Tuy nhiên CR30 trở thành phân cực thuận và điện thế dương xấp xỉ +5Vdc được cấp tới đường ODD XFR NOT tới Commutator.

Khi đầu ra của^ U4 chuyến tới HIGH, Q2 và CR29 trong phần ODD XFR thông và Q3 trong phần ODD XFR NOT cũng thông. Nó chuyến đổi phân cực của các tín hiệu trên các đường ODD XFR và ODD XFR NOT. Đường ODD XFR và ODD XFR NOT chuyến đổi trạng thái mỗi 1/60 giây một lần.

Tín hiệu Scope Synch là sắn có trên ODD XFR tại điếm test TP1. Nguồn cho vỉ mạch được đưa vào thông qua J3-12 và J3-13. Diode CR4 và CR6 trở thành đầu vào “OR” cho 2 nguồn 28V tới công tắc S1, nếu cầu trì F1 tốt thì LED CR5 sáng khi mà công tắc S1 ở vị trí ON

Bộ chuyến đỏi DC to DC PS1 chuyến đổi điện áp 28V thành +5V, +12V và - 12V. Bộ ổn áp U1 điều chỉnh nguồn -12V thành -10V. Bộ ổ áp U2 điều chỉnh điện áp +5V thành +3.3V cung cấp cho CPLD U4.

Đầu J6 sử dụng trương trình hệ thống bên trong của U4, khôngđược dùngbởi khách hàng.

Đầu J7 sử dụng cho test vỉ mạch, không được dùng bởi khách hàng.Đầu J4 cung cấp +12V và -12V cho tách sóng trường.Tất cả các đường điều khiến đến đầu J3 đuùe được bảo vệ quá áp bằng triệt điện áp nhất

thời CR9 đến CR28. Nguồn 28V được bảo vệ bởi TVS CR7. Nguồn +5V, +12V, và -12V được bảo vệ bởi TVS CR2, CR3, CR1, đầu vào cho phép autoground check được bảo vệ bởi TVS CR8.



Model 1150 DVOR

Decoder Display CommutatorOutput Driver CCA Position Odd

0 U8 (U23) 1A 1 21 U13 (U28) 2A 3 4

2 U18 (U32) 3A 5 63 U9 (U24) 4A 7 84 U14 (U29) 5A 9 105 U19 (U33) 6A 11 126 U10 (U25) 7A 13 147 U15 (U30) 8A 15 168 U20 (U34) 9A 17 189 U11 (U26) 10A 19 2010 U16 (U31) 11A 21 2211 U21 (U35) 12A 23 24

0 U8 (U23) 14B 25 261 U13 (U28) 15B 27 282 U18 (U32) 16B 29 303 U9 (U24) 17B 31 324 U14 (U29) 18B 33 345 U19 (U33) 19B 35 36

6 U10 (U25) 20B 37 387 U15 (U30) 21B 39 408 U20 (U34) 22B 41 429 U11 (U26) 23B 43 44

10 U16 (U31) 24B 45 46

11 U21 (U35) 25B 47 48

Table 0-2. VOR Groundcheck Offset Table

Antenna # (0-47)

GroundCheck

(GCSC4..1)Final Antenna

# (0 -47)

Antenna # (0-47)

GroundCheck

(GCSC4..1)

FinalAntenna#(0-47)

0 0 0 3 0 3

0 1 3 3 1 60 2 6 3 2 9

0 3 9 3 3 120 4 12 3 4 150 5 15 3 5 18

Table 0-1. Commutator Driver/Antenna Switch Sequence U12 (U27)Antenna Number

(Even)




Model 1150 DVOR



Model 1150 DVOR


Antenna # Ground Final Antenna # Ground Final(0-47) Check Antenna # (0-47) Check Antenna

(GCSC4..1) (0 -47) (GCSC4..1) #(0-47)0 6 18 3 6 210 7 21 3 7 240 8 24 3 8 27

0 9 27 3 9 30

0 10 30 3 10 33

0 11 33 3 11 36

0 12 36 3 12 39

0 13 39 3 13 42

0 14 42 3 14 45

0 15 45 3 15 01 0 1 4 0 4

1 1 4 4 1 7

1 2 7 4 2 101 3 10 4 3 131 4 13 4 4 161 5 16 4 5 191 6 19 4 6 221 7 22 4 7 25

1 8 25 4 8 281 9 28 4 9 311 10 31 4 10 34

1 11 34 4 11 37

1 12 37 4 12 40

1 13 40 4 13 43

1 14 43 4 14 46

1 15 46 4 15 12 0 2 \ \ \

2 1 5 \ \ \

2 2 8 \ \ \

2 3 11 47 0 47

2 4 14 47 1 22 5 17 47 2 52 6 20 47 3 82 7 23 \ \ \

2 8 26 \ \ \

2 9 29 47 14 412 10 32 47 15 44



Model 1150 DVOR


Antenna # (0-47)

GroundCheck

(GCSC4..1)Final Antenna

# (0 -47)

Antenna # (0-47)

GroundCheck

(GCSC4..1)

FinalAntenna#(0-47)

2 11 35

2 12 38

2 13 41

2 14 44

2 15 47


2.4.3 Vỉ mạch chuyển mạch (Commutator CCA 2A2, 2A3 Figure 2-46)Xem hình 2-46 và hình 11-55. Có 2 vỉ mạch chuyển mạch được lắp trong Rack chuyến





Model 1150 DVOR

mạch, một đe chuyển tín hiệu RF đến tất cả Antena lẻ, và một đến điều khiến Antena chẵn. Cả hai vỉ mạch thực hiện các chức năng giống nhau nên chỉ miêu tả một mạch chuyến mạch antena lẻ.

Đế đơn giản đấu nối của tín hiệu và hệ thống 48 antena đã sử dụng, bảng 2-5 được lặp sẵn cho thiết bị. Các số chân của vỉ mạch điều khiến 0012089 (Pin Driver CCA) và 012702 chuyến mạch là không đối xứng nhau và có sự khác nhau của các loại đầu nối ( ví dụ 40 chân kép và 37 chân D).

Mỗi một mạch chuyến mạch antena riêng biệt đều có chức năng giống nhau trên vỉ mạch chuyến mạch (Commutator CCA ). Pin diode được sử dụng đế thực hiện sự hoạt động chuyến mạch của RF tới các antena riêng biệt và sự trao đổi của tín hiệu LSB và USB giữa mỗi nửa của khối.

Mỗi vỉ mạch chuyến mạch có thế coi là có hai nửa, mỗi một nửa được nối tới 12 antena. Một nửa hoạt động mạnh mẽ bởi LSB RF và một nửa khác bởi USB RF. Trạng thái của các đường chuyến đổi và không chuyến đổi (từ vỉ mạch điều khiến) quyết định nửa nào của vỉ mạch chuyến mạch xẽ sử lý hai tín hiệu RF.

Mỗi một chuyến mạch antena trên một nửa được cấp năng lượng RF theo đường BUS chung. Chuyến mạch điều khiến chuyến đổi hai tín hiệu RF giữa hai đường Bus trong khi vẫn duy trì sự cách ly hoàn toàn giữa chúng. Vì chuyến mạch Pin diode hoạt động với cả +5V hoặc -10V, điện áp này đảm bảo diode mở hoặc đóng hoàn toàn.

Khi đường XFR là High(+5V) NOT XFR là Low(-10V) chuyến mạch lần lượt Pin diode 1 mở Bus Avà Pin diode 2 mở Bus B. Chuyến mạch Pin diode 1 cho Bus B và Pin diode 2 cho Bus A định thiên tắt.Vì vậy tín hiệu LSB RF xẽ chuyến tới Bus A và tín hiệu USB xẽ chuyến tới Bus B.

Khi tín hiệu XFR và NOT XFR thay đổi chiều phân cực, trạng thái chuyến mạch Pin diode A và B thay đổi chúng chọn tín hiệu LSB RF đưa tới Bus B và USB RF tới Bus A. Chuyến mạch cho phép năng lượng RF chuyến tới từng antena riêng rẽ, và ở cùng thời gian nó ngăn cản không cho bức xạ ký sinh từ antena gần kề. Những mức được sử dụng điều khiến là giống nhau đế chuyến mạch năng lượng RF LSB và USB.

Mỗi khối Antena có 24 chuyến mạch. 12 đầu được nối tới Bus A và 12 đầu nối tới Bus B. Điều khiến U8 trên vỉ mạch điều khiến sẽ điều khiến hai phần 1A và 14B; điều khiến U13 giữ hai phần 2A và 15B, vv(nhìn bảng 2-5). Điều này cho phép các cặp antena đối xứng bức xạ tín hiệu LSB và USB.

Mỗi IC xẽ điều khiến đồng thời hai antena. Nếu Antena Sideband số 1 bức xạ ra antena thì antena số 25 cũng bức xạ ra antena. Tác động của mạng chuyến mạch pin diode xẽ cung cấp năng lượng RF từ hai Bus tới hai antena số 1 và 25 qua cáp dẫn và tất cả đường dẫn của các antena khác nối vào tải giả trên mạch.



Model 1150 DVOR

Cặp antena được chọn kích hoạt bằng cách chọn bộ điều khiển chỉ định của nó. Các đường antena cũng được bảo vệ khỏi các xung quá áp gây bởi ánh sáng hoặc nguồn nhiễu điện từ trường khác bằng một bộ triệt đột biến khí.

L S B

R F

N

X F R

USBR F

O D D A N T E N N A S ( 1 - 2 3 ) O R

E V E N A N T E N N A S ( 2 - 2 4 )

O D D A N T E N N A S ( 2 5 - 4 7 ) O R E V E N A N T E N N A S ( 2 6 - 4 5 )

I k

POSITION ON140 THRU 250 OFF

1150 — 1 D1

P I N D I O D E

A N T E N N A

S W I T C H

A B U S

R F I N

P O S I T I O N O N

1 A T H R U 1 2 A O F F

P I N D I O D E

A N T E N N A

S W I T C H

A B U S

R F I N





Model 1150 DVORFigure 2-46. Commutator CCA, Block Diagram


Model 1150 DVOR




2.4.3.1. Nguyên lý hoạt động chi tiết Vỉ mạch Commutator (2A2, 2A3).Xem hình 11-31. Trong giá chuyển mạch có hai Vỉ mạch Commutator. Một đe

chuyển mạch tín hiệu RF cho các Antenna lẻ, vỉ mạch kia cho các Antenna chẵn. Vì hoạt động của hai Vỉ mạch là hoàn toàn giống nhau nên việc thảo luận chỉ giới hạn cho bản mạch chuyen mạch Antenna số lẻ.

Đe đơn giản sự liên hệ của các tín hiệu và các Antenna trong hệ thống 48Antenna, bảng 2-5 được sẵn có cho một thiết bị.

Các mạch chuyen mạch Antenna riêng biệt trên Vỉ mạch Commutator có chức năng như nhau. Các Pin Diode dùng cho thực hiện hoạt động chuyen mạch RF tới từng Antenna riêng rẽ và đoi chiều các tín hiệu USB và LSB giữa mỗi nửa của khối chuyen mạch.

Mỗi Vỉ mạch Commutator có the coi là có hai nửa, mỗi nửa nối tới 12 Antenna. Một nửa được cấp năng lượng bởi LSB sin RF và nửa kia do USB sin RF. Trạng thái của đường Transfer và đường NOT transfer (Từ bo mạch điều khien) sẽ xác định nửa nào của vỉ mạch Commutator được nối các tín hiệu LSB RF, USB RF.

Mỗi chuyen mạch Antenna trên một nửa(12Antenna) được cấp thông qua Bus chung. Điều khien chuyen đổi sẽ chuyen mạch hai tín hiệu RF giữa hai đường Bus, trong khi luôn duy trì sự cách ly hoàn toàn giữa chúng. Vì các chuyen mạch Pin Diode hoạt động với +5V hoặc -10V, nên đảm bảo các Diode mở hoặc tắt hoàn toàn.

Khi đường XFR là HIGH (+5V) và NOT XFR là LOW (-10V). Nó tạo phân cực thuận các Diode CR301, CR302, CR305, CR308, CR311, CR312 và phân cực ngược các Diode CR303, CR304, CR306, CR307, CR309, CR310. Nó cho phép tín hiệu LSB RF chạy qua CR311 và CR308 đưa RF vào chuyến mạch Bus A. Tín hiệu USB RF qua CR302 và CR305 tới các chuyen mạch Antenna Bus B. Chú ý rằng CR306 và CR307 tắt cả hai đe cung cấp sự cách ly, trong khi ở cùng một thời gian đó CR301 và CR302 thông đảm bảo tất cả RF trong phần đó sẽ ngắn mạch xuống đất.

Khi các tín hiệu XFR và NOT XFR chuyen mạch, tín hiệu LSB RF được đưa tới Bus B qua đường phân cực thuận của các Diode CR307, CR310; tín hiệu USB RF được gửi tới Bus A qua đường phân cực thuận của CR303, CR306.

Đe cho phép năng lượng RF chuyen mạch cáp tới từng Antenna Sideband riêng rẽ, và đồng thời ngăn chặn phản xạ ký sinh từ Antenna kề bên ở cùng thời điem đó, một chuyen mạch Pin Diode Antenna được sử dụng. Nó điều khien các mức tương tự (+5V, - 10V) đe chuyen đổi mức sử dụng đe chuyen mạch năng lượng USB RF và LSB RF.

Mỗi khối Antenna có 24 chuyen mạch. 12 được nối tới Bus A và 12 tới Bus B. bộ điều khien hien thị U8 trên mạch điều khien sẽ điều khien cả hai vị trí 1A và 14B; U13 đảm nhiệm cả hai vị trí 2A và 15Bv.v. .(xem bảng 2-5). Nó cho phép các cặp Antenna đối xứng phát các tín hiệu LSB và USB.

Mỗi bộ điều khien hien thị cung cấp hai đầu ra chuyen mạch cho mỗi chuyen mạch Pin Diode Antenna. Đe đơn giản chỉ thảo luận mạch chuyen mạch 1A. Mỗi mạch chuyển mạch Pin Diode antenna có một chuấn khác nhau đã được thiết kế chuỗi, bắt đầu với 10 và mỗi nhóm sẽ tăng 10. Xem sơ lược về chỉ định các nhóm chuấn.

Khi điều khiển hiển thị U8 được chọn, đường 1A ON có +5V cấp cho nó và - 10Vdc vào đường 1A OFF. Điện áp này phân cực thuận Diode CR12 và CR14, phân cực ngược CR11 và CR13. Nếu năng lượng LSB RF trên Bus A, nó sẽ chạy qua CR12 và CR14 và cấp

Model 1150 DVOR




tới cáp RF sideband cung cấp nó ra Antenna Sideband.Nếu U8 không được chọn, đường 1A ON sẽ có -10Vdc và đường 1A OFF có +5Vdc.

Nó phân cực thuận CR11, CR13 và phân cực ngược CR12, CR14. CR14 khoá năng lượng RF từ Bus A qua mạch chuyển mạch. CR11 sẽ cho qua mọi năng lượng RF coa thể xuất hiện trên cáp Antenna vào điện trở 47 Ohm R11. Tụ C12 là đường trở kháng thấp tại tần số RF; vì thế R11 ngắn mạch hiệu quả xuống đất. Mỗi Antenna không phát xạ được nối vào tải giả gắn trên mạch. Thêm nữa, bất cứ RF nào lọt qua CR14 sẽ qua CR13 xuống đất nhờ đường tụ C15. Mỗi đường Antenna cũng được bảo vệ khỏi các xung quá áp gây bởi ánh sáng hoặc các EMF khác bằng một bộ triệt đột biến bằng khí.


Engineering

Tai lieu dvor1150 viet nam full