Zynq UltraScale+ MPSoC - Xilinx...Zynq UltraScale+ MPSoC: エンベデッドデザインチュートリアル 2 UG1209 (v2017.1) 2017 年 7 月 28 日 japan.xilinx.com 改訂履歴

Zynq UltraScale+ MPSoC: エンベデッドデザインチュートリアル

効果的なエンベデッドシステム構築をサポートするハンディガイド

UG1209 (v2017.1) 2017 年 7 月 28 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

Zynq UltraScale+ MPSoC: エンベデッドデザインチュートリアル 2UG1209 (v2017.1) 2017 年 7 月 28 日 japan.xilinx.com

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2017 年 7 月 28 日 2017.1 • 「PetaLinux を使用した設定の変更と Linux イメージの構築」にザイリンクスアンサー 69248 への参照を追加。

2017 年 7 月 14 日 2017.1 • 第 5 章の「ブートおよびコンフィギュレーション」に USB ブートを追加。

• 第 5 章の「セキュアブートシーケンス」の説明および手順を詳細に記述。

• Vivado® Design Suite 2017.1 を用いた検証

• プロダクションシリコンを使用して ZCU102 Rev1 ボードで手順およびデザインファイルをテスト

https://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1209&Title=Zynq%20UltraScale+%20MPSoC%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B&releaseVersion=2017.1&docPage=2

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章: はじめにこのガイドについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Zynq UltraScale+ デバイスが提供するシングルチップソリューション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6Vivado ツールでデザインプロセスを加速. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9最初に必要なセットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

第 2 章: Zynq UltraScale+ MPSoC プロセッシングシステムのコンフィギュレーションZynq UltraScale+ システムのコンフィギュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13サンプルプロジェクト : Zynq UltraScale+ MPSoC の新規エンベデッドプロジェクトを作成する . . . . . . . . . . . . . . 14サンプルプロジェクト : ARM Cortex-A53 から Hello World アプリケーションを実行する . . . . . . . . . . . . . . . . . . . 24サンプルプロジェクト : ARM Cortex-R5 から Hello World アプリケーションを実行する . . . . . . . . . . . . . . . . . . . . . 27その他の情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

第 3 章: PS サブシステム向けのソフトウェア構築Zynq UltraScale+ のプロセッシングユニット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32サンプルプロジェクト : SDK でベアメタルアプリケーションプロジェクトを作成する . . . . . . . . . . . . . . . . . . . . 33サンプルプロジェクト : PetaLinux を使用して Linux イメージを作成する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

第 4 章: SDK を使用したデバッグXilinx System Debugger. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48SDK を使用してソフトウェアをデバッグする . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50ザイリンクスソフトウェアコマンドラインツール (XSCT) を使用してデバッグする . . . . . . . . . . . . . . . . . . . . . . 52

第 5 章: ブートおよびコンフィギュレーションシステムソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60APU の Linux と RPU のベアメタル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61SD ブートのブートシーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62QSPI ブートモードのブートシーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71JTAG を用いた QSPI ブートモードのブートシーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82USB ブートモードのブートシーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85セキュアブートシーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

第 6 章: システムデザイン例サンプルデザイン 1: GPIO、タイマー、および割り込みを使用する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114サンプルデザイン 2: グラフィックスおよびディスプレイポートベースのサブシステムのセットアップ例 . . 133

付録 A: セキュアブートでの問題のデバッグPUF 登録が実行されているかどうかを判断する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139ブートイメージで使用されるブートヘッダー値をテストする . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139



付録 B: その他のリソースおよび法的通知ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140Xilinx Documentation Navigator およびデザインハブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140Xilinx Documentation Navigator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141このチュートリアルのデザインファイル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143



第 1 章

はじめに

このガイドについて

このガイドでは、Zynq® UltraScale+™ MPSoC を使用するザイリンクス Vivado® Design Suite フローについて説明します。サンプルプロジェクトは、ザイリンクスの ZCU102 Rev1 評価ボードをターゲットとしています。使用したツールのバージョンは、 2017.1 の Vivado およびザイリンクスソフトウェア開発キット (SDK) です。

注記: SDK を Vivado Design Suite の一部としてインストールするには、インストーラーに SDK を含めるよう選択する必要があります。 8 ページの「ザイリンクスのソフトウェア開発キット」を参照してください。

このガイドのサンプルプロジェクトは、64 ビットの Windows 7 オペレーティングシステムで実行するザイリンクスツール、および 64 ビットの Linux オペレーティングシステムで実行する PetaLinux を使用して作成されています。ほかの Windows インストールで別バージョンのツールを実行した場合、結果が異なることがあります。サンプルプロジェクトは、エンベデッドデザインの次の項目について紹介することに重点を置いています。

注記: チュートリアルで説明されている、ハードウェア上で Linux をブートする各手順は、 2017.1 リリースの PetaLinux ツールに固有のものです。 PetaLinux ツールは、このガイドの Linux 部分の演習を行うために、 Linux ホストマシンにインストールする必要があります。

• 第 2 章「Zynq UltraScale+ MPSoC プロセッシングシステムのコンフィギュレーション」では、 Zynq UltraScale+ MPSoC プロセッシングシステム (PS) を用いたシステムの作成、および ARM® Cortex®-A53 と Cortex-R5 プロセッサ上での簡単な Hello World アプリケーションの実行について説明します。この章では、簡単なデザインを例として使用し、ハードウェアおよびソフトウェアツールの概要を説明します。

• 第 3 章「PS サブシステム向けのソフトウェア構築」では、アプリケーションプロセッシングユニット (APU)、リアルタイムプロセッシングユニット (RPU)、プラットフォーム管理ユニット (PMU) など、プロセッシングシステム内のプロセッシングブロックに応じてソフトウェアを設定および構築する手順を説明します。

• 第 4 章「SDK を使用したデバッグ」では、ザイリンクスのソフトウェア開発キット (SDK) のデバッグ機能を使用したソフトウェアのデバッグについて説明します。この章では、前のデザインを使用してソフトウェアベアメタル (OS なし ) を実行し、デバッグ方法を示します。また、 Zynq UltraScale+ MPSoC のデバッグコンフィギュレーションについても説明します。

• 第 5 章「ブートおよびコンフィギュレーション」では、 Zynq UltraScale+ システム用にブートイメージを構成して作成することを目的としたコンポーネントの統合について説明します。この章の主旨は、ブートローダーを

統合およびロードする方法を理解することです。

• 第 6 章「システムデザイン例」では、第 3 章で設定したソフトウェアブロックを使用して Zynq UltraScale+ システムをどのように構築できるかを紹介します。

• 付録 B 「その他のリソースおよび法的通知」では、このガイドに関連するその他の資料へのリンクを提供します。



第 1 章: はじめに

サンプルプロジェクトツールを習得するための最良の方法は、それを使用してみることです。そのため、このガイドでは説明に従って

ツールを操作する機会が設けられています。サンプルプロジェクトのセクションでは、サンプルプロジェクトの仕様のほかに背景で何が起こっているかについても説明しています。各章およびサンプルプロジェクトは、エンベデッドデザインのさまざまな側面を紹介することを目的にしています。サンプルプロジェクトを通して、各項目の学習を完了して次に進む形でフロー全体が説明されます。

その他の資料

その他の資料一覧は、付録 B 「その他のリソースおよび法的通知」に記載されています。

Zynq UltraScale+ デバイスが提供するシングルチップソリューション

次世代の Zynq デバイスである Zynq UltraScale+ MPSoC は、タスクごとに最適なエンジンを使用するという考えの基で設計されています。 Zynq UltraScale+ は、多用途のプロセッシングシステム (PS) と柔軟性および性能の高いプログラマグルロジック (PL) をすべて 1 つのシステムオンチップ (SoC) に搭載したソリューションです。Zynq UltraScale+ MPSoC PS ブロックは、次のエンジンで構成されています。

• クワッドコア ARM Cortex-A53 ベースのアプリケーションプロセッシングユニット (APU)

• デュアルコア ARM Cortex-R5 ベースのリアルタイムプロセッシングユニット (RPU)

• ARM Mali-400 MP2 ベースのグラフィックスプロセッシングユニット (GPU)

• 専用のプラットローム管理ユニット (PMU) とコンフィギュレーションセキュリティユニット (CSU)

• ディスプレイポートおよび SATA を含む一連の高速ペリフェラル




プログラマブルロジックには、プログラマブルロジックセルに加え、次に示す高性能ペリフェラルも統合されています。

• PCI Express 用統合ブロック

• Interlaken 用統合ブロック

• 100G Ethernet 用統合ブロック

• システムモニター

• ビデオコーデックユニット

Zynq UltraScale+ の PS と PL は、高性能で高帯域幅のさまざまな PS-PL インターフェイスを使用して厳密にまたは柔軟に連動させることができます。

このような高度な All Programmable デバイスのデザインプロセスを単純にするために、ザイリンクスは Vivado Design Suite、ソフトウェア開発キット (SDK)、および Linux 用 PetaLinux ツールを提供しています。これらのツールは、 FPGA を結合した SoC デバイス向けのエンベデッドシステムデザインを容易にするために必要なものをすべて提供します。これらのツールを組み合わせることで、ハードウェアとソフトウェアのアプリケーションの設計、デ

バッグ、コードの実行が可能になるほか、検証や評価を目的としてデザインを実際のボードに移行できます。

Vivado Design Suite

ザイリンクスは、 Vivado Design Suite と総称される開発システムツールを複数提供しています。 Vivado Design Suite のいくつかの Edition がエンベデッドシステム開発に使用できます。このガイドでは、 System Edition を使用します。次の図に Vivado Design Suite の Edition の機能を示します。




その他の Vivado コンポーネントVivado のその他のコンポーネントは次のとおりです。

• ザイリンクスエンベデッドプロセッサ用のエンベデッド /ソフト IP

• 資料

• サンプルプロジェクト

ザイリンクスのソフトウェア開発キット

ソフトウェア開発キット (SDK) は Vivado を補完する統合開発環境で、C/C++ エンベデッドソフトウェアアプリケーションの作成および検証に使用します。 SDK は Eclipse オープンソースフレームワークで構築されているため、ソフトウェア設計者や設計チームにとって使い慣れた環境です。

Vivado Design Suite をインストールする際に、インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます。詳細は、 10 ページの「インストール要件」を参照してください。

X-Ref Target - Figure 1-1

図 1-1: Vivado Design Suite Edition




Eclipse 開発環境の詳細は、 http://www.eclipse.org を参照してください。

SDK のその他のコンポーネントは次のとおりです。

• エンベデッドソフトウェア開発用のドライバーおよびライブラリ

• Zynq UltraScale+ プロセッシングシステム内の ARM Cortex-A53 および ARM Cortex-R5 MPCore プロセッサをターゲットにした C/C++ ソフトウェア開発用 Linaro GCC コンパイラ

PetaLinux ツールPetaLinux ツールセットは、エンベデッド Linux システム開発キットです。このツールにより多面的な Linux ツールフローが提供され、 Zynq UltraScale+ を含むザイリンクス Zynq デバイス向けの完全なコンフィギュレーション、ビルド、および導入環境がもたらされます。

詳細は、ザイリンクスの PetaLinux ウェブページ [参照 14] を参照してください。

PetaLinux ツールのデザインハブは、 PetaLinux ツールの情報および資料へのリンクを提供します。詳細は、 141 ページの「関連デザインハブ」を参照してください。

Vivado ツールでデザインプロセスを加速Vivado Design Suite ツールを使用してハードウェアにデザインソースを追加できます。ツールには、既存のプロジェクトに IP を追加したり、クロックやリセットなどのポートの接続を作成したりするプロセスを簡単にする IP インテグレーターが含まれます。

Vivado ツールと IP インテグレーターは、一連のハードウェアシステム開発を完了までサポートします。これには、Zynq UltraScale+ プロセッシングシステムの仕様、ペリフェラル、および各コンポーネントの接続、ならびにそれぞれの詳細な設定が含まれます。

SDK はソフトウェア開発に使用され、 Vivado Design Suite の一部として利用できます。または、 SDK をインストールし、 SDK がロードされるマシンにほかのザイリンクスツールがインストールされていなくても使用可能です。 SDK は、ソフトウェアアプリケーションのデバッグにも使用できます。

Zynq UltraScale+ プロセッシングシステム (PS) は、 FPGA (プログラマブルロジック (PL)) をプログラムしなくても、ブートして動作させることができます。ただし、ファブリックでソフト IP を使用したり、 EMIO を用いて PS ペリフェラルを接続するには、 PL をプログラムする必要があります。 PL のプログラムには SDK まは Vivado ハードウェアマネージャーを使用できます。

エンベデッドデザインプロセスの詳細は、『Vivado Design Suite チュートリアル: エンベデッドプロセッサハードウェアデザイン』 (UG940) [参照 2] を参照してください。

Zynq UltraScale+ プロセッシングシステムの詳細は、『Zynq UltraScale+ プロセッシングシステム v1.0 製品ガイド』 (PG201) [参照 9] を参照してください。


http://www.eclipse.orghttps://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1209&Title=Zynq%20UltraScale+%20MPSoC%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B&releaseVersion=2017.1&docPage=9


最初に必要なセットアップ

ツールについて詳しく説明する前に、ツールが適切にインストールされ、使用する環境がこのガイドの「サンプルプロジェクト」の記載要件に一致するかを確認します。

ハードウェア要件

このガイドでは、 Zynq UltraScale+ ZCU102 評価ボードをターゲットとしています。このチュートリアルのサンプルプロジェクトは ZCU102 Rev 1 ボードを使用してテストされています。このガイドを活用するにあたって、評価ボードに同梱されている次を用意してください。

• ZCU102 Rev1 評価ボード• AC 電源アダプター (12 VDC)• USB Type-A/Micro ケーブル (UART 通信用)• USB-Micro JTAG 接続を介するプログラムおよびデバッグ用の USB Micro ケーブル• Linux ブート用の SD-MMC フラッシュカード• ターゲットボードとホストマシンの接続用のイーサネットケーブル• ディスプレイポート (DP) 機能を備えたモニター (最小で 1080P の解像度)• ZCU102 ボードからのディスプレイ出力を DP モニターへ接続するための DP ケーブル

インストール要件

Vivado Design Suite および SDK

2017.1 Vivado HL System Edition ツールがインストール済みであることを確認してください。ツールバージョンが最新であるかどうかは、 https://japan.xilinx.com/support/download.html にアクセスして確認できます。

Vivado Design Suite および SDK ツールの両方がインストールされていることを確認してください。 Vivado Design Suite をインストールする際に、次の図に示すように [Software Development Kit (SDK)] をオンにすることで、インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます。 SDK を単独でインストールするには、 [Software Development Kit (SDK)] のみをオンにし、ほかのソフトウェア製品の選択をオフにしてインストーラーを実行します。


https://japan.xilinx.com/support/download.htmlhttps://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1209&Title=Zynq%20UltraScale+%20MPSoC%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B&releaseVersion=2017.1&docPage=10


Vivado Design Suite と SDK のインストールの詳細は、『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973: 英語版、日本語版) [参照 3] を参照してください。

重要: インストールによって SDK 用のデスクトップのショートカットがデフォルトで作成されるわけではありません。 SDK バイナリは、 C:\Xilinx\SDK\2017.1\bin\xsdk.bat から起動可能です。

PetaLinux ツール

このチュートリアルの Linux 部分の演習で実行する PetaLinux ツールをインストールします。 PetaLinux ツールは、次のいずれかが稼働している Linux ホストシステムで実行します。

• RHEL 7.2/7.3 (64 ビット )

• CentOS 7.2/7.3 (64 ビット )

• Ubuntu 16.04.1 (64 ビット )

• RHEL 6.7/6.8 (64 ビット )

注記: RHEL および Cent OS の 6.X の場合、回避策を用いた制限付きサポートとなります。詳細は、『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 7] を参照してください。

このツールは、専用 Linux ホストシステム、または Windows 開発プラットフォーム上でこれらの Linux オペレーティングシステムのいずれかが稼働している仮想マシンを使用できます。

PetaLinux ツールを選択したシステムにインストールするには、次を実行する必要があります。

• PetaLinux 2017.1 SDK ツールを、ザイリンクスのウェブサイトからダウンロードする

• ZCU102 PetaLinux BSP を 2017.1 のダウンロードページからダウンロードする

注記: ES2 シリコンの場合、 ZCU102-ZU9-ES2 Rev 1.0 BSP はここからダウンロードします。


図 1-2: Vivado インストーラー - [Software Development Kit (SDK)] の選択


https://japan.xilinx.com/member/forms/download/xef.html?filename=xilinx-zcu102-v2017.1-final.bsp&akdm=1https://japan.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools/2017-1.htmlhttps://japan.xilinx.com/member/forms/download/xef.html?filename=xilinx-zcu102-zu9-es2-rev1.0-v2017.1-final.bsp&akdm=1https://japan.xilinx.comhttps://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1209&Title=Zynq%20UltraScale+%20MPSoC%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B&releaseVersion=2017.1&docPage=11


• ワークステーションまたは仮想マシンに共通のシステムパッケージおよびライブラリを追加する。『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 7] の「インストール要件」を参照してください。

必要な環境

• 4GB RAM (ザイリンクスツールで推奨される最小サイズ)

• Pentium 4 2GHz CPU クロックまたは同等の CPU (少なくとも 4 つのコア)

• 100GB のハードディスク空き容量

PetaLinux パッケージの展開

インストーラーはデフォルトでは、現在のディレクトリのサブディレクトリとしてパッケージをインストールしま

す。代わりに、インストールパスを指定することもできます。ダウンロードした PetaLinux インストーラーを実行します。

注記: PetaLinux のインストールパスは短くしてください。パスが 255 文字を超えると、 PetaLinux のビルドがエラーになります。

bash> ./petalinux-v2017.1-final-installer.run

PetaLinux は、このコマンドの作業ディレクトリの直下にある petalinux-v2017.1.4-final ディレクトリにインストールされます。インストーラーをホームディレクトリ (/home/user) に置いた場合、 PetaLinux は /home/user/petalinux-v2017.1-final にインストールされます。

PetaLinux 環境のセットアップ、プロジェクトの作成、およびプロジェクトの使用例の詳細は、第 3 章「PS サブシステム向けのソフトウェア構築」を参照してください。 PetaLinux のインストールおよび使用方法に関する詳細は、『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 7] に記載されています。

ソフトウェアのライセンス

ザイリンクスのソフトウェアには FLEXnet ライセンスが使用されています。ソフトウェアを初めて起動する際、ライセンスの検証プロセスが実行されます。ライセンス検証で有効なライセンスが検出されない場合、ライセンスウィザードに従ってライセンスを取得し、インストールしたツールでそのライセンスを使用できるようにします。

ソフトウェアのフルバージョンが不要な場合は、評価版ライセンスを使用できます。インストールの手順と詳細は、『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973: 英語版、日本語版) [参照 3] を参照してください。

チュートリアルのデザインファイル

このチュートリアルのデザインファイルのダウンロードについては、 141 ページの「このチュートリアルのデザインファイル」を参照してください。



第 2 章

Zynq UltraScale+ MPSoC プロセッシングシステムのコンフィギュレーション

ザイリンクスの Vivado® Design Suite の概要に引き続き、このツールを活用して Zynq® UltraScale+™ MPSoC プロセッシングシステム (PS) を使用するエンベデッドシステムを開発する方法を説明します。

Zynq UltraScale+ は、クワッドコア ARM® Cortex®-A53 APU、デュアルコア ARM Cortex-R5 RPU、 Mali 400 MP2 GPU、および複数のハード IP (Intellectual Property) コンポーネントならびにプログラマブルロジック (PL) で構成されています。これらは次の 2 つの方法で使用できます。

• Zynq UltraScale+ PS は、ファブリック IP を追加せずに、スタンドアロンモードで使用できます。

• IP コアをファブリックでインスタンシエートし、 PS と PL の組み合わせとして Zynq UltraScale+ PS に接続できます。

Zynq UltraScale+ システムのコンフィギュレーションZynq UltraScale+ システムデザインの作成には、ブートデバイスおよびペリフェラルを適切に選択する PS のコンフィギュレーションが含まれます。 PS ペリフェラルと利用可能な MIO の接続がデザイン要件を満たしている限り、ビットストリームは必要ありません。この章では、ビットストリームを必要としない簡単な PS ベースのデザインの作成手順について説明します。



第 2 章: Zynq UltraScale+ MPSoC プロセッシングシステムのコンフィギュレーション

サンプルプロジェクト : Zynq UltraScale+ MPSoC の新規エンベデッドプロジェクトを作成するこの例では、 Vivado Design Suite を起動し、エンベデッドプロセッシングシステムのプロジェクトを最上位として作成します。

デザインの開始

1. Vivado Design Suite を起動します。

2. [Vivado Quick Start] ページで [Create Project] をクリックし、 New Project ウィザードを開きます。

3. 次の表の情報に基づいて、各ウィザード画面で選択操作を実行します。

4. [Finish] をクリックします。 New Project ウィザードが閉じ、作成したプロジェクトが Vivado デザインツールで開きます。

ブロックデザインプロジェクトの作成IP インテグレーターを使用し、ブロックデザインプロジェクトを作成します。

1. Flow Navigator の [IP Integrator] → [Create Block Design] をクリックします。

[Create Block Design] ダイアログボックスが開きます。

ウィザード画面システムプロパティ設定または使用するコマンド

Project Name Project name edt_zcu102

Project location C:/edt

Create project subdirectory オン

Project Type デザインのソースのタイプを指定する。 RTL または合成済み EDIF から開始できる。

RTL プロジェクト

[Do not specify sources at this time] オフ

Add Sources この画面では変更しない。

Add Constraints この画面では変更しない。

Default Part Select Boards

Display Name Zynq UltraScale+ ZCU102 Evaluation Board

New Project Summary Project Summary プロジェクトサマリを確認する。


図 2-1: [Create Block Design]




2. [Create Block Design] ダイアログボックスで次のように選択します。

3. [OK] をクリックします。

このデザインが空であることを示すメッセージと共に、 [Diagram] ウィンドウが表示されます。開始するには、カタログから IP を追加します。

4. [Add IP] をクリックします。

5. [Search] フィールドに「zynq」と入力して Zynq デバイス IP オプションを検索します。

6. ZYNQ UltraScale+ MPSoC IP をダブルクリックし、ブロックデザインに追加します。

次の図に示すように、 Zynq MPSoC プロセッシングシステム IP ブロックが [Diagram] ウィンドウに表示されます。


Create Block Design Design name edt_zcu102

Directory

Specify source set Design Sources


図 2-2: Zynq UltraScale+ プロセッシングシステム IP ブロック




Vivado で Zynq UltraScale+ プロセッシングシステムを管理するZynq MPSoC のプロセッシングシステムがデザインに追加されたので、利用可能なオプションの管理を開始できます。

1. [Diagram] ウィンドウで、 ZYNQ UltraScale+ Processing System ブロックをダブルクリックします。

次の図に示すような [Re-customize IP] ダイアログボックスが開きます。デフォルトでは、プロセッシングシステムにペリフェラルが接続されていないことに注意してください。

2. [Cancel] をクリックすると、デザインが変更されずにウィザードが閉じます。

ヒント : [Diagram] ウィンドウで、次の図に示すようなデザインアシスタントが使用可能であることを示すメッセージが表示されます。デザインアシスタントが利用可能な場合、リンクをクリックすると Vivado はデザインでステップ実行できるようになります。


図 2-3: [Re-customize IP] ダイアログボックス


図 2-4: デザインアシスタントのリンク




3. ZCU102 ボード用に作成されたテンプレートを使用します。 [Run Block Automation] リンクをクリックします。

[Run Block Automation] ダイアログボックスが開きます。

4. [OK] をクリックしてデフォルトのプロセッシングシステムオプションを選択し、デフォルトのピン接続を作成します。

このコンフィギュレーションウィザードを使用して、 ZCU102 のボードレイアウトに従って一部の MIO (Multiplexed I/O) ピンが割り当てられている複数のペリフェラルをプロセッシングシステムで有効にします。たとえば、 UART0 および UART1 を有効にします。 UART の信号が UART を経由して USB-UART コネクタを介し、ZCU102 ボードの USB コンバーターチップへ接続されます。

5. これを確認するには、ブロック図上で Zynq UltraScale+ Processing System ブロックをダブルクリックします。

Zynq UltraScale+ デバイスのブロック図で各ペリフェラル名の横に表示されるチェックマークは、それらの I/O ペリフェラルがアクティブであることを示します。


図 2-5: アクティブなペリフェラルが示された I/O ユニット




6. ブロック図で、前の図に示した緑色の I/O ペリフェラルのうちの 1 つをクリックします。選択したペリフェラルに関する [I/O Configuration] ページが開きます。

このページでは、低速ペリフェラルおよび高速ペリフェラルの設定が可能です。このサンプルプロジェクトでは、 ZCU102 用のボードプリセットを使用して基本的な接続を有効にした状態で続けます。

7. Page Navigator で [PS-PL Configuration] をクリックします。

8. [PS-PL Configuration] で、 [PS-PL Interfaces] を展開して [Master Interface] を展開表示します。

このサンプルプロジェクトでは、 PL にデザインが読み込まれていないため、 PS-PL インターフェイスを無効にできます。このような場合、 AXI HPM0 FPD マスターインターフェイスおよび AXI HPM1 FPD マスターインターフェイスを無効にできます。

9. [AXI HPM0 FPD] ドロップダウンリストから [0] を選択します。同様に、 [AXI HPM1 FPD] にも [0] を設定します。


図 2-6: [Re-customize IP] ダイアログボックスでの [I/O Configuration] ページ




PS-PL インターフェイスは次の図のように設定します。

10. [OK] をクリックして [Re-customize IP] ダイアログボックス閉じます。

デザインおよび接続ポートを検証する

次に、デザインを検証します。

1. [Diagram] ウィンドウ内の空白部分を右クリックして、 [Validate Design] をクリックします。あるいは、 F6 キーを押します。

2. 検証が成功し、デザインにエラーや重大な警告がないことを示すメッセージダイアログボックスが表示されます。

3. [OK] をクリックしてメッセージを閉じます。

4. [Block Design] の [Sources] ウィンドウをクリックします。

5. [Hierarchy] をクリックします。

6. [Design Sources] の下で [edt_zcu102] を右クリックし、 [Create HDL Wrapper] をクリックします。

[Create HDL Wrapper] ダイアログボックスが開きます。このダイアログボックスを使用して、プロセッササブシステム用の HDL ラッパーファイルを作成します。

ヒント : HDL ラッパーは、デザインツールに必要な最上位エンティティです。

7. [Let Vivado manage wrapper and auto-update] をオンにして、 [OK] をクリックします。

8. [Block Design] の [Sources] ウィンドウで、 [Design Sources] の下にある [edt_zcu102_wrapper] を展開します。

9. [edt_zcu102_i - edt_zcu102 (edt_zcu102.bd)] という名前の最上位ブロック図を右クリックし、 [Generate Output Products] をクリックします。

次の [Generate Output Products] ダイアログボックスが開きます。


図 2-7: [PS-PL Configuration]




注記: Linux ホストマシンで Vivado Design Suite を実行している場合は、 [Run Settings] の下に追加オプションが表示されることがあります。その場合は、デフォルトの設定で継続します。

10. [Generate] をクリックします。

この手順では、選択したソースに必要なすべての出力ファイルを作成します。たとえば、 IP プロセッサシステムに対する制約を手動で作成する必要はありません。 [Generate Output Products] が選択されると、 Vivado ツールは、プロセッササブシステム用の XDC ファイルを自動的に生成します。

11. 次のメッセージが表示された場合、 [OK] をクリックします。

Out-of-context module run was launched for generating output products.

12. [Generate Output Products] の処理が完了したら、 [OK] をクリックします。


図 2-8: [Generate Output Products] ダイアログボックス




13. [Block Design] の [Sources] ウィンドウで、 [IP Sources] タブをクリックします。次の図に示すように、生成したばかりの出力ファイルが表示されます。

ハードウェアを SDK へエクスポートするこの例では、 Vivado から SDK を起動します。

1. [Vivado] ツールバーで、 [File] → [Export] → [Export Hardware] をクリックします。

[Export Hardware] ダイアログボックスが開きます。 [Export to] フィールドはデフォルトオプションの [] のままにしておきます。



図 2-9: [IP Sources] の下に生成された出力


図 2-10: ハードウェアを SDK へエクスポートする




ヒント : ハードウェアは ZIP ファイル (.hdf) でエクスポートされます。 SDK が起動するとファイルは自動で解凍され、 SDK プロジェクトハードウェアプラットフォームフォルダーにすべてのファイルが含まれます。

3. [File] → [Launch SDK] をクリックします。

[Launch SDK] ダイアログボックスが開きます。

ヒント : SDK はスタンドアロンモードで起動することもでき、エクスポートされたハードウェアを使用できます。その場合、 SDK を起動し、エクスポートされた新しいターゲットハードウェアを新しいプロジェクトの作成時にポイントします。

4. [Exported location] および [Workspace] には、デフォルト設定を選択します。


SDK が開きます。 SDK を起動するとハードウェア記述ファイルが自動的に読み込まれます。

次の図に示すように、 [system.hdf] にプロセッシングシステム全体のアドレスマップが表示されます。


図 2-11: [Launch SDK] ダイアログボックス




ここまでの結果 Vivado によって、ソフトウェア開発が行われる選択したワークスペースにハードウェア仕様がエクスポートされました。 [] を選択していれば、 Vivado プロジェクトフォルダーに新しいワークスペースが作成されています。ワークスペース名は .sdk です。この例では、ワークスペースは、C:\edt\edt_zcu102\edt_zcu102.sdk という名前で作成されます。

Vivado デザインツールによって、デザインのハードウェアプラットフォーム仕様 (この例では system.hdf) が SDK にエクスポートされました。 system.hdf のほかに、次の追加ファイルが SDK にエクスポートされます。

• psu_init.c

• psu_init.h

• psu_init.tcl

• psu_init_gpl.c

• psu_init_gpl.h

• psu_init.html

system.hdf ファイルは、デフォルトでは SDK の起動時に開かれます。このファイルから読み出されるシステムのアドレスマップがデフォルトで SDK ウィンドウに表示されます。

psu_init.c、 psu_init.h、 psu_init_gpl.c、および psu_init_gpl.h の各ファイルには、 Zynq UltraScale_ MPSoC プロセッシングシステムの初期化コードのほかに DDR、クロック、位相ロックループ (PLL)、および I/O の初期化設定が含まれます。 SDK は、アプリケーションがプロセッシングシステムの最上位で実行可能となるように、これらの設定をプロセッシングシステムの初期化時に使用します。プロセッシングシステムの設定の中には ZCU102 評価ボード向けに固定されているものがあります。


図 2-12: SDK の [system.hdf] のアドレスマップ




次に実行すること

これで、 SDK を使用してプロジェクトのソフトウェア開発を開始できます。次のセクションでは、ハードウェアプラットフォーム向けのソフトウェアアプリケーションの作成に役立つ情報を提供します。

サンプルプロジェクト : ARM Cortex-A53 から Hello World アプリケーションを実行するこの例では、ザイリンクス SDK のシステムデバッガーを使用して、ボード設定の管理、ケーブル接続、 PC 経由のボード接続、および JTAG モードで ARM Cortex-A53 から簡単な hello world ソフトウェアアプリケーションを実行する各方法について説明します。

1. 電源ケーブルをボードに接続します。

2. USB Micro ケーブルで Windows ホストマシンとターゲットボードの J2 USB JTAG コネクタを接続します。

3. USB Micro ケーブルで Windows ホストマシンとターゲットボードのコネクタ J83 を接続します。シリアル転送に USB を使用する際はこのように接続します。

重要: 次の図に示すように、 SW6 スイッチが JTAG ブートモードに設定されていることを確認します。

4. 図 2-13 に示すスイッチを使用して ZCU102 ボードに電源を投入します。


図 2-13: JTAG ブートモードの SW6 スイッチ設定




注記: SDK が既に起動している場合は、手順 6 へ進みます。

5. SDK を開き、プロジェクトファイルへのワークスペースパス (この例では、C:\edt\edt_zcu102\edt_zcu102.sdk) を設定します。

あるいは、デフォルトのワークスペースを使用して SDK を開き、後でそれを正しいワークスペースに切り替えることもできます。この場合、 [File] → [Switch Workspace] をクリックしてから、ワークスペースを選択します。

6. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます。 SDK では、チュートリアル全体で使用されるシリアルターミナルユーティリティが提供されています。 [Window] → [Show View] → [Terminal] をクリックしてこのユーティリティを開きます。

7. [Connect] をクリックし、シリアルコンフィギュレーションを設定して接続します。

8. [Settings] をクリックして [Terminal Settings] ダイアログボックスを開きます。


図 2-14: ZCU102 ボードの電源スイッチ


図 2-15: [Terminal] ウィンドウのヘッダーバー




9. デバイスマネージャーでポートの詳細を検証します。

UART-0 ターミナルは、 Interface-0 の COM ポートに対応します。この例では、 UART-0 ターミナルがデフォルトで設定されているため、 COM ポートに対して Interface-0 のポートを選択します。

次の図に、 Zynq UltraScale+ MPSoC プロセッシングシステム用の標準的な設定を示します。

10. [File] → [New] → [Application Project] をクリックします。

11. New Project ウィザードが開きます。次の表の情報に基づいて、ウィザード画面で選択操作を実行します。

SDK によって test_a53 アプリケーションプロジェクトおよび test_a53_bsp ボードサポートパッケージ (BSP) プロジェクトが [Project Explorer] の下に作成されます。これらの両プロジェクトは自動的にコンパイルされ、 ELF ファイルが作成されます。


図 2-16: [Terminal Settings] ダイアログボックス


Application Project Project name test_a53

Use default location オン

Hardware Platform edt_zcu102_wrapper_hw_platform_0

Processor psu_cortexa53_0

OS Platform standalone

Language C

Compiler 64-bit

Hypervisor Guest No

Board Support Package [Create New] をオンにして「test_a53_bsp」と入力する。

Templates Available Templates Hello World




12. [test_a53] を右クリックして [Run as] → [Run Configurations] をクリックします。

13. [Xilinx C/C++ application (System Debugger)] を右クリックして [New] をクリックします。

SDK によって「test_a53 Debug」という名前の新しい実行コンフィギュレーションが作成されます。

アプリケーションに関連するコンフィギュレーションは、起動コンフィギュレーションの [Main] タブに自動入力されます。

14. [Target Setup] タブをクリックし、設定を確認します。

初期化 Tcl ファイルへのコンフィギュレーションパスがあることに着目してください。ここでは psu_init.tcl へのパスです。このファイルは、デザインを SDK にエクスポートした際にエクスポートされたもので、プロセッシングシステムの初期化情報を含みます。

15. [Run] をクリックします。

次の図に示すように、 [Terminal 1] のシリアル通信ユーティリティに「Hello World」と表示されます。

注記: Zynq UltraScale+ 評価ボードで実行する上記ソフトウェアアプリケーション用にビットストリームをダウンロードする必要はありませんでした。ARM Cortex A53 クワッドコアは既にプロセッシングシステムに実装されています。簡単なアプリケーションを実行することを目的としたこのシステムの基本的な初期化は、デバイ

ス初期化 Tcl スクリプトで実行されます。

16. ボードの電源を切って入れ直し、次のセクションの手順用に同じ接続とボード設定を保持します。

ここまでの結果

アプリケーションソフトウェアによって、「Hello World」の文字列が PS の UART0 ペリフェラルに送信されました。

UART0 からホストマシンで動作しているシリアルターミナルアプリケーションへ、 Hello World の文字列がバイトごとに送信され、文字列として表示されます。

サンプルプロジェクト : ARM Cortex-R5 から Hello World アプリケーションを実行する

この例では、ザイリンクス SDK のシステムデバッガーを使用して、ボード設定の管理、ケーブル接続、 PC 経由のボード接続、および JTAG モードで ARM Cortex-R5 から簡単な hello world ソフトウェアアプリケーションを実行する各方法について説明します。

注記: ボードが既にセットアップされている場合は、手順 5 へ進みます。

1. 電源ケーブルをボードに接続します。

2. USB Micro ケーブルで Windows ホストマシンとターゲットボードの J2 USB JTAG コネクタを接続します。


図 2-17: シリアルターミナルへの出力




3. USB ケーブルで Windows ホストマシンとターゲットボードのコネクタ J83 を接続します。シリアル転送に USB を使用する際はこのように接続します。

4. 図 2-14 に示すスイッチを使用して ZCU102 ボードに電源を投入します。

重要: 図 2-13 に示すとおりに SW6 スイッチが JTAG ブートモードに設定されていることを確認します。

注記: SDK が既に開いている場合は、手順 6 に進みます。

5. SDK を開き、プロジェクトファイルへのワークスペースパス (この例では、C:\edt\edt_zcu102\edt_zcu102.sdk) を設定します。

あるいは、デフォルトのワークスペースを使用して SDK を開き、後でそれを正しいワークスペースに切り替えることもできます。この場合、 [File] → [Switch Workspace] をクリックしてから、ワークスペースを選択します。

6. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます。 SDK では、チュートリアル全体で使用されるシリアルターミナルユーティリティが提供されています。 [Window] → [Show View] → [Terminal] をクリックしてこのユーティリティを開きます。

7. [Connect] をクリックし、シリアルコンフィギュレーションを設定して接続します。

8. [Settings] をクリックして [Terminal Settings] ダイアログボックスを開きます。

COM ポートの詳細はホストマシンのデバイスマネージャーに表示されます。 UART-0 ターミナルは、Interface-0 の COM ポートに対応します。この例では、 UART-0 ターミナルがデフォルトで設定されているため、COM ポートに対して Interface-0 のポートを選択します。

次の図に、 Zynq UltraScale+ MPSoC プロセッシングシステム用の標準的な設定を示します。


図 2-18: [Terminal 1] ウィンドウのヘッダーバー




9. SDK では、 [Debug] ウィンドウから [C/C++] ウィンドウに切り替えます。これには、 [Window] → [Open Perspective] → [C/C++] をクリックします。 SDK で [C/C++] ウィンドウが既に表示されている場合は、この手順を無視してください。


New Project ウィザードが開きます。

11. 次の表の情報に基づいて、ウィザード画面で選択操作を実行します。

SDK によって hello_world_r5 アプリケーションプロジェクトおよび hello_world_r5_bsp ボードサポートパッケージ (BSP) プロジェクトが [Project Explorer] の下に作成されます。これらの両プロジェクトは自動的にコンパイルされ、 ELF ファイルが作成されます。

12. [hello_world_r5] を右クリックして [Run as] → [Run Configurations] をクリックします。

13. [Xilinx C/C++ application (System Debugger)] を右クリックして [New] をクリックします。


図 2-19: [Terminal Settings] ダイアログボックス


Application Project Project name hello_world_r5

Use default location オン

Hardware Platform edt_zcu102_wrapper_hw_platform_0

Processor psu_cortexr5_0

OS Platform standalone

Language C

Board Support Package [Create New] をオンにして「hello_world_r5_bsp」と入力する。

Templates Available Templates Hello World




SDK によって「hello_world_r5 Debug」という名前の新しい実行コンフィギュレーションが作成されます。

アプリケーションに関連するコンフィギュレーションは、起動コンフィギュレーションの [Main] タブに自動入力されます。

14. [Target Setup] タブをクリックし、設定を確認します。

初期化 Tcl ファイルへのコンフィギュレーションパスがあることに着目してください。ここでは psu_init.tcl へのパスです。このファイルは、デザインを SDK にエクスポートした際にエクスポートされたもので、プロセッシングシステムの初期化情報を含みます。

15. [Run] をクリックします。

次の図に示すように、 [Terminal 1] のシリアル通信ユーティリティに「Hello World」と表示されます。

注記: Zynq UltraScale+ 評価ボードで実行する上記ソフトウェアアプリケーション用にビットストリームをダウンロードする必要はありませんでした。 ARM Cortex R5 デュアルコアは既にボードに実装されています。簡単なアプリケーションを実行することを目的としたこのシステムの基本的な初期化は、デバイス初期化 Tcl スクリプトで実行されます。

ここまでの結果

アプリケーションソフトウェアによって、「Hello World」の文字列が PS の UART0 ペリフェラルに送信されました。

UART0 からホストマシンで動作しているシリアルターミナルアプリケーションへ、「Hello world」の文字列がバイトごとに送信され、文字列として表示されます。

その他の情報

ボードサポートパッケージボードサポートパッケージ (BSP) はハードウェアプラットフォームまたはボードのサポートコードです。このコードは、電源投入時の基本的な初期化に役立つだけでなく、ソフトウェアアプリケーションがハードウェアプラットフォームまたはボードの最上位で実行されるようにサポートします。これは、ブートローダーおよびデバイスドライバーを備えるオペレーティングシステム固有のものにできます。


図 2-20: シリアルターミナルへの出力




ヒント : BSP を再生成する場合は、 [Project Explorer] の下に表示される BSP プロジェクトを右クリックし、[Re-generate BSP Sources] をクリックします。プロジェクトの作成後にターゲット BSP を変更する場合は次を実行します。1. ターゲット用に新規のボードサポートパッケージを作成します。2. [Project Explorer] で、アプリケーションプロジェクトを右クリックして [Change Referenced BSP] をクリックし、設定する新しい BSP をポイントします。

スタンドアロンの OSスタンドアロンはシンプルな下位ソフトウェア層です。これは、キャッシュ、割り込み、例外などの基本的なプロ

セッサ機能およびホスト環境の基本的なプロセッサ機能へのアクセスを提供します。これらの機能には、標準の入

力/出力、プロファイル、停止、終了が含まれます。これはセミホスト型のシングルスレッド環境です。

T

重要: この章で実行したアプリケーションが、スタンドアロン OS の最上位に作成されました。ソフトウェアアプリケーションがターゲットにする BSP は、新規アプリケーションプロジェクトを作成するプロセスで選択されます。プロジェクトの作成後にターゲット BSP を変更する場合は、ソフトウェアアプリケーションを右クリックして [Change Referenced BSP] をクリックすると、ターゲット BSP を管理できます。



第 3 章

PS サブシステム向けのソフトウェア構築この章では、 PS サブシステム向けにソフトウェアを設定および構築する手順を示します。ここでは、 Vivado® Design Suite で設定した Zynq® UltraScale™+ ハードウェアプラットフォーム (ハードウェア定義ファイル) を使用します。

第 2 章では、 Vivado でハードウェアプラットフォームを作成し、エクスポートしました。このハードウェアプラットフォームには、ハードウェアハンドオフファイル、プロセッシングシステム初期化ファイル (psu_init)、および PL ビットストリームが含まれます。この章では、ハードウェアプラットフォームをザイリンクス SDK および PetaLinux で使用し、プロセッシングシステム用にソフトウェアを設定します。

この章では、 2 つの重要な点について説明します。まずは、以降の章でも使用可能なソフトウェアコンポーネントの構築および設定に役立つ情報を提供します。次に、特定の PS サブシステムを構築する手順を説明します。

Zynq UltraScale+ のプロセッシングユニットZynq UltraScale+™ にあるプロセッシングシステムの主なプロセッシングユニットは次のとおりです。

• アプリケーションプロセッシングユニット : クワッドコア ARM® Cortex® A53 MPCore プロセッサ

• リアルタイムプロセッシングユニット : デュアルコア ARM Cortex R5 MPCore プロセッサ

• グラフィックスプロセッシングユニット : ARM Mali 400 MP2 GPU

• プラットフォーム管理ユニット (PMU)

このセクションでは、上記のユニットをシステムソフトウェアを使用して設定する方法を説明します。これは、FSBL (第 1 段階ブートローダー ) を使用するブートレベルで実行するか、またはプラットフォーム管理ユニット (PMU) に適用可能なシステムファームウェアを使用して実行できます。

SDK で Zynq UltraScale+ ハードウェアプラットフォームを使用して、次のタスクを実行します。

1. ARM Cortex-A53 64 ビットクワッドコアプロセッシングユニット (APU) および Cortex-R5 デュアルコアリアルタイムプロセッシングユニット (RPU) 用の FSBL (第 1 段階ブートローダー ) を作成します。

2. APU および RPU 用のベアメタルアプリケーションを作成します。

3. ザイリンクス SDK を使用してプラットフォーム管理ユニット (PMU) 用にプラットフォーム管理ユニットファームウェアを作成します。

ベアメタルアプリケーションのほかに、 APU 向けの U-Boot および Linux イメージの構築についても説明します。Linux イメージおよび U-Boot は、 PetaLinux ビルドシステムを使用して設定および構築できます。



第 3 章: PS サブシステム向けのソフトウェア構築

サンプルプロジェクト : SDK でベアメタルアプリケーションプロジェクトを作成するこのサンプルプロジェクトでは、ザイリンクス SDK を起動し、 Vivado Design Suite を用いて作成された Zynq UltraScale+ 用ハードウェアプラットフォームを使用してベアメタルアプリケーションを作成します。 34 ページの図 3-1 に示す SDK の New Project ウィザードは、 Zynq UltraScale+ デバイスのプロセッシングサブシステム用にベアメタル (スタンドアロン) アプリケーションを作成するためのオプションを示しています。

ARM Cortex A53 ベースの APU 用 FSBL (第 1 段階ブートローダー ) を作成する

第 1 段階ブートローダー (FSBL) の作成を開始します。 Zynq UltraScale+ は APU または RPU 上で実行する FSBL をサポートします。このため、ユーザーは必要な ARM プロセッサに FSBL をロードでき、ロードされた FSBL は必要なアプリケーションまたは第 2 段階ブートローダーを必要なコアにロードします。

この例では、 ARM Cortex A53 コア 0 をターゲットとした FSBL イメージを作成します。

1. SDK が起動していない場合は起動します。

2. 第 2 章で作成したプロジェクトに基づいてワークスペースパスを設定します。たとえば、C:\edt\edt_zcu102\edt_zcu102.sdk です。


New Project ウィザードが開きます。




4. [Application Project] で、次のようにプロジェクトを設定します。

a. [Project name] に「fsbl_a53」と入力します。

b. [Use default location] はオンのままにします。

c. [OS Platform] ドロップダウンリストで [standalone] を選択します。

5. [Target Hardware] では、次を確認および設定します。

a. 第 2 章で Vivado からエクスポートされたハードウェアプラットフォームとして、 [Hardware Platform] に [edt_zcu102_wrapper_hw_platform_0] が選択されていることを確認します。

b. [Processor] で [psu_cortexa53_0] を選択します。

6. [Target Software] では、次を設定します。

a. [Language] で [C] をオンにします。

b. [Compiler] で [64-bit] を選択します。

c. [Hypervisor Guest] で [No] を選択します。

d. [Board Support Package] の [Create New] をオンにして「a53_bsp」と入力します。


図 3-1: New Project ウィザードの [Application Project]




7. [Next] をクリックします。

[Templates] が表示されます。

8. [Available Templates] で [Zynq MP FSBL] をクリックします。

9. [Finish] をクリックします。

SDK によってボードサポートパッケージおよび FSBL アプリケーションが作成されます。

FSBL はデフォルトで基本メッセージを表示するように設定されています。次に、ユーザーは FSBL ビルド設定を変更してデバッグメッセージを有効にします。

FSBL のデバッグオプションの一覧は、 [fsbl_a53] → [src] → [xfsbl_debug.h] ファイルを参照してください。

この例では、次を実行して FSBL_DEBUG_INFO を有効にします。

1. [Project Explorer] で fsbl_a53 アプリケーションを右クリックします。

2. [C/C++ Build] →

Documents

Zynq UltraScale+ MPSoC - Xilinx...Zynq UltraScale+ MPSoC: エンベデッド デザイン チュートリアル 2 UG1209 (v2017.1) 2017 年 7 月 28 日 japan.xilinx.com 改訂履歴

Zynq UltraScale+ MPSoC - Xilinx...Zynq UltraScale+ MPSoC: エンベデッドデザインチュートリアル 2 UG1209 (v2017.1) 2017 年 7 月 28 日 japan.xilinx.com 改訂履歴